CN114726367B - 一种基于门控的低抖动时钟分频电路及控制方法 - Google Patents

一种基于门控的低抖动时钟分频电路及控制方法 Download PDF

Info

Publication number
CN114726367B
CN114726367B CN202210618103.9A CN202210618103A CN114726367B CN 114726367 B CN114726367 B CN 114726367B CN 202210618103 A CN202210618103 A CN 202210618103A CN 114726367 B CN114726367 B CN 114726367B
Authority
CN
China
Prior art keywords
frequency division
clock
logic unit
frequency
jitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210618103.9A
Other languages
English (en)
Other versions
CN114726367A (zh
Inventor
潘明方
熊海峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Taisi Microelectronics Co ltd
Original Assignee
Shanghai Taisi Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Taisi Microelectronics Co ltd filed Critical Shanghai Taisi Microelectronics Co ltd
Priority to CN202210618103.9A priority Critical patent/CN114726367B/zh
Publication of CN114726367A publication Critical patent/CN114726367A/zh
Application granted granted Critical
Publication of CN114726367B publication Critical patent/CN114726367B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种基于门控的低抖动时钟分频电路及控制方法，其中，所述控制方法的步骤包括：分频系数预判逻辑单元通过分别加载分频系数分母控制信号和分频系数分子控制信号，首先预判加载的分频系数用原始输入时钟clk进行分频时，输出时钟的抖动是否会增加：当预判逻辑单元判断使用原始时钟分频不会增加分频输出时钟抖动时，不使能倍频器，使用原始输入时钟进行分频；当预判逻辑单元判断使用原始输入时钟分频会增加分频输出时钟抖动时，使能打开倍频器，使用倍频时钟信号进行分频；本发明通过预判逻辑动态打开或关闭倍频器,可以减小倍频输出时钟的抖动，实现了对分数或者小数的时钟分频，减少了分频输出时钟上的抖动。

Description

一种基于门控的低抖动时钟分频电路及控制方法
技术领域
本发明涉及一种时钟分频电路技术领域，具体为一种基于门控的低抖动时钟分频电路。
背景技术
芯片中存在多路时钟源，如来自XTAL或者内部RC振荡器以及内部PLL等。实际使用时会根据应用以及功耗需求从高频时钟分频实际时钟用于不同的模块或场景。
根据上述应用以及功耗需求，目前的技术手段采用两种时钟分频方式，其中一种方式是基于DFF的分频电路，该分频电路存在缺点是分频比必须是整数，无法实现分数或者小数的分频；另一种方式是基于门控时钟的分频电路，该分频电路的缺点是在某些分频比的时候，时钟输出上的抖动较大，在需要时钟进行相对精确计数或者计时的场景会产生较大偏差，如用于UART时钟时会导接收误码增加。
现有技术已经不能满足现阶段人们的需求，基于现状，急需对现有技术进行改革。
发明内容
一方面，本发明的目的在于提供一种基于门控的低抖动时钟分频电路，以解决上述背景技术中提出的问题。
本发明提供如下技术方案一种基于门控的低抖动时钟分频电路，包括：分频控制逻辑单元、分频系数预判逻辑单元，数字倍频器、时钟切换电路和时钟门控单元；
所述分频控制逻辑单元具有四路信号控制端，其中，
第一路信号控制端和第二路信号控制端分别加载外部的分频系数分母控制信号和分频系数分子控制信号；
所述分频系数预判逻辑单元的输出端作为分频控制逻辑单元的第三路信号控制端加载到分频控制逻辑单元；
所述分频系数预判逻辑单元具有一路切换控制端，且该切换控制端耦接时钟切换电路，分频系数预判逻辑单元通过切换控制逻辑实现切换控制时钟切换电路的输入，所述时钟切换电路的一路输入耦接数字倍频器，且另一路输入加载外部的输入时钟信号clk信号（输入的待分频时钟信号）；
优选的，所述分频系数预判逻辑单元的使能控制端耦接数字倍频器，分频系数预判逻辑单元使能控制数字倍频器的状态为关闭或打开；
优选的，所述时钟切换电路的输出端分别耦接时钟门控单元和分频控制逻辑单元，且时钟门控单元输出分频后的时钟信号clk_out；
优选的，所述时钟切换电路的输出端耦接分频控制逻辑单元时，作为分频控制逻辑单元的第四路信号控制端将时钟切换电路输出的时钟信号传输给分频控制逻辑单元。
另一方面，本发明提供如下技术方案一种基于门控的低抖动时钟分频电路的控制方法，实现任意时钟分频电路的低抖动；方法步骤如下：
分频系数预判逻辑单元通过分别加载分频系数分母控制信号和分频系数分子控制信号，分频系数预判逻辑单元首先预判加载的分频系数用原始输入时钟clk进行分频时，输出时钟的抖动是否会增加：
当预判逻辑单元判断使用原始输入时钟信号clk分频不会增加分频输出时钟抖动时，使能关闭倍频器，使用原始输入时钟信号clk进行分频，通过时钟门控单元输出时钟信号clk_out；
当预判逻辑单元判断使用原始输入时钟分频会增加分频输出时钟抖动时，使能打开倍频器，使用倍频时钟信号进行分频，通过时钟切换电路输出倍频时钟信号，保持从原始输入时钟信号clk到倍频时钟信号的无毛刺切换；
分频控制逻辑单元控制分频时钟使用倍频时钟信号分频后，时钟门控单元输出时钟的抖动为半个原始输入时钟周期。
本发明通过分频系数预判逻辑单元判断是否需要使能数字倍频器，不需要使能时保持数字倍频器为不工作状态；需要使能数字倍频器降低输出时钟抖动时才使能打开数字倍频器，一方面，通过预判逻辑动态打开或关闭倍频器, 可以减小倍频输出时钟的抖动，实现了对分数或者小数的时钟分频，有效解决了基于DFF的分频电路的只能对整数时钟分频的问题；另一方面，通过使用倍频器时钟，输出时钟的抖动为半个原始输入时钟周期，有效减少了分频输出时钟上的抖动。
附图说明
图1为本发明整体电路框图示意图；
图2为本发明时钟切换电路的电路示意图；
图3为本发明现有基于门控时钟的分频电路1/8分频输出时钟波形图；
图4为本发明现有基于门控时钟的分频电路3/8分频输出时钟波形图；
图5为本发明现有基于门控时钟的分频电路5/8分频输出时钟波形图；
图6为本发明1/8分频输出时钟波形图；
图7为本发明3/8分频输出时钟波形图；
图8为本发明5/8分频输出时钟波形图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参考图1，本发明提供如下技术方案一种基于门控的低抖动时钟分频电路，包括：分频控制逻辑单元、分频系数预判逻辑单元，数字倍频器、时钟切换电路和时钟门控单元；
所述分频控制逻辑单元具有四路信号控制端，其中，第一路信号控制端和第二路信号控制端分别加载外部的分频系数分母控制信号和分频系数分子控制信号，且分频系数分母控制信号和分频系数分子控制信号分别加载到分频系数预判逻辑单元；
所述分频系数预判逻辑单元的输出端作为分频控制逻辑单元的第三路信号控制端加载到分频控制逻辑单元，所述分频系数预判逻辑单元具有一路控制端，且该控制端耦接时钟切换电路，分频系数预判逻辑单元通过切换控制逻辑实现切换控制时钟切换电路的输入，所述时钟切换电路的一路输入耦接数字倍频器，且另一路输入加载外部的输入时钟信号clk信号（原始输入的时钟信号clk），且clk信号还加载到数字倍频器和分频系数预判逻辑单元；
所述分频系数预判逻辑单元的使能控制端耦接数字倍频器，分频系数预判逻辑单元使能控制数字倍频器的状态为关闭或打开，当分频系数预判逻辑单元使能打开数字倍频器时，时钟切换电路输出倍频时钟信号；当分频系数预判逻辑单元使能关闭数字倍频器时，时钟切换电路输出时钟信号clk，减少不必要的倍频器上的功耗损失；
所述时钟切换电路的输出端分别耦接时钟门控单元和分频控制逻辑单元，且时钟门控单元输出分频后的时钟信号clk_out，所述时钟切换电路的输出端耦接时钟门控单元时，当数字倍频器启动后，时钟切换电路输出的倍频时钟信号能够保证从原始时钟到倍频时钟的无毛刺切换；所述时钟切换电路的输出端耦接分频控制逻辑单元时，作为分频控制逻辑单元的第四路信号控制端将时钟切换电路输出的时钟信号传输给分频控制逻辑单元，分频控制逻辑单元控制分频时钟使用倍频时钟信号分频后，时钟门控单元输出时钟的抖动为半个原始输入时钟周期。
参考图2，本发明的时钟切换电路由或非门、与非门和D触发器耦接组成；时钟信号切换过程如下：
将时钟从输入时钟0切换为输入时钟1时，内部的选择0信号作为选择1信号源头之一，经过两级D触发器之后生成选择1信号，保证选择1信号有效时选择0信号是无效的；
将时钟从输入时钟1切换为输入时钟0时，内部的选择1信号作为选择0信号源头之一，经过两级D触发器之后生成选择0信号，保证选择0信号有效时选择1信号是无效的；
通过时钟切换电路保证了最终输出时钟上的时钟源头同一时刻只有一个是有效的，从而避免了输出时钟上的毛刺，保证了输入两路时钟无毛刺切换。
另一方面，本发明提供如下技术方案一种基于门控的低抖动时钟分频电路的控制方法，实现任意时钟分频电路的低抖动，方法步骤如下：
分频系数预判逻辑单元通过分别加载分频系数分母控制信号和分频系数分子控制信号，分频系数预判逻辑单元首先预判加载的分频系数用原始输入时钟clk进行分频时，输出时钟的抖动是否会增加：
当预判逻辑单元判断使用原始时钟分频不会增加分频输出时钟抖动时，使能关闭倍频器，使用原始输入时钟进行分频，并对原始输入时钟进行分频，通过时钟门控单元输出时钟信号clk_out。
当预判逻辑单元判断使用原始输入时钟分频会增加分频输出时钟抖动时，使能打开倍频器，使用倍频时钟信号进行分频，通过时钟切换电路输出倍频时钟信号，并保持从原始输入时钟clk到倍频时钟的无毛刺切换；
分频控制逻辑单元控制分频时钟使用倍频时钟信号分频后，时钟门控单元输出时钟的抖动为半个原始输入时钟周期。
本发明提供另一具体实施例，用于阐述说明本发明的输出时钟的抖动降低半个原始输入时钟周期；
目前的时钟分频电路由分频控制逻辑单元和时钟门控单元组成，输出的时钟频率计算公式为：输出时钟频率=（分频系数分子/分频系数分母）×输入时钟频率，且分频系数必须满足分频系数分子<=分频系数分母；
参考图3，当分频系数分子=1，分频系数分母=8时，对1/8时钟分频时，根据输出时钟波形可知，抖动为0个输入时钟周期；
参考图4，当分频系数分子=3，分频系数分母=8时，对3/8时钟分频时，根据输出时钟波形可知，抖动为1个输入时钟周期；
参考图5，当分频系数分子=5，分频系数分母=8时，对5/8时钟分频时，根据输出时钟波形可知，抖动为1个输入时钟周期。
本发明实施例的技术方案，当分频系数预判逻辑单元判断当前的分频系数用原始输入时钟进行分频后，输出时钟的抖动增加时，会启动数字倍频器，并通过时钟切换电路保证从原始时钟到倍频时钟的无毛刺切换；当分频时钟使用倍频时钟信号分频后，将输出时钟的抖动降低半个原始输入时钟周期。
参考图6，当分频系数分子=1，分频系数分母=8时，对1/8时钟分频时，根据输出时钟波形可知，抖动为0个输入时钟周期；
参考图7，当分频系数分子=3，分频系数分母=8时，对3/8时钟分频时，根据输出时钟波形可知，输出时钟频率抖动为0.5个输入时钟周期；
参考图8，当分频系数分子=5，分频系数分母=8时，对5/8时钟分频时，根据输出时钟波形可知，输出时钟频率抖动为0.5个输入时钟周期；
根据本具体实施例可知，对1/8时钟分频，由于是整数分频，输出时钟为固定频率输出，所以不会出现周期变化，抖动依然为0个输入时钟周期，对3/8时钟分频，输出时钟抖动由1个输入时钟周期变为0.5个输入时钟周期；对5/8时钟分频时，输出时钟抖动由1个输入时钟周期变为0.5个输入时钟周期，本发明有效的将时钟分频电路输出时钟的抖动降低半个原始输入时钟周期。
尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换,凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种基于门控的低抖动时钟分频电路，其特征在于，包括：分频控制逻辑单元、分频系数预判逻辑单元、数字倍频器、时钟切换电路和时钟门控单元；
所述分频控制逻辑单元具有四路信号控制端，其中，第一路信号控制端加载外部的分频系数分母控制信号，第二路信号控制端加载外部的分频系数分子控制信号；
所述分频系数预判逻辑单元的输出端作为所述分频控制逻辑单元的第三路信号控制端加载到所述分频控制逻辑单元；
所述分频系数预判逻辑单元具有一路切换控制端，所述切换控制端耦接时钟切换电路，且所述分频系数预判逻辑单元通过切换控制逻辑控制所述时钟切换电路的输入；
所述分频系数预判逻辑单元具有一路使能控制端，所述使能控制端耦接数字倍频器；
所述时钟切换电路的一路输入耦接数字倍频器，另一路输入加载外部的输入时钟信号clk，且所述输入时钟信号clk还加载到数字倍频器和分频系数预判逻辑单元；
所述时钟切换电路的输出端分别耦接时钟门控单元和分频控制逻辑单元，且时钟门控单元输出分频后的时钟信号clk_out。
2.根据权利要求1所述的基于门控的低抖动时钟分频电路，其特征在于：所述分频系数分母控制信号和分频系数分子控制信号分别加载到分频系数预判逻辑单元，所述分频系数预判逻辑单元通过加载的分频系数分母控制信号和分频系数分子控制信号的分频系数，采用输入时钟信号clk分频时，判断输出时钟的抖动。
3.根据权利要求1所述的基于门控的低抖动时钟分频电路，其特征在于：所述分频系数预判逻辑单元使能控制数字倍频器的状态为关闭或打开；
当所述分频系数预判逻辑单元使能打开数字倍频器时，所述时钟切换电路输出倍频时钟信号；
当所述分频系数预判逻辑单元使能关闭数字倍频器时，所述时钟切换电路输出原始输入时钟信号clk。
4.根据权利要求1或3所述的基于门控的低抖动时钟分频电路，其特征在于：所述分频控制逻辑单元使用倍频时钟信号分频后，所述时钟门控单元输出时钟的抖动为半个原始输入时钟周期。
5.根据权利要求1所述的基于门控的低抖动时钟分频电路，其特征在于：所述时钟切换电路的输出端耦接分频控制逻辑单元时，所述输出端作为分频控制逻辑单元的第四路信号控制端，将所述时钟切换电路输出的时钟信号clk或倍频时钟信号传输给分频控制逻辑单元。
6.根据权利要求3所述的基于门控的低抖动时钟分频电路，其特征在于：当数字倍频器打开后，时钟切换电路实现从输入时钟信号clk到倍频时钟信号的无毛刺切换。
7.一种如权利要求1-6所述的基于门控的低抖动时钟分频电路的控制方法，其特征在于，所述方法包括如下步骤：
分频系数预判逻辑单元通过分别加载分频系数分母控制信号和分频系数分子控制信号，首先预判加载的分频系数用输入时钟信号clk进行分频时，输出时钟的抖动是否会增加；
当分频系数预判逻辑单元判断使用所述输入时钟信号clk分频不会增加分频输出时钟抖动时，使能关闭数字倍频器，使用所述输入时钟信号clk进行分频，通过时钟门控单元输出时钟信号clk_out；
当分频系数预判逻辑单元判断使用所述输入时钟信号clk分频会增加分频输出时钟抖动时，使能打开数字倍频器，通过时钟切换电路输出倍频时钟信号；
分频控制逻辑单元使用倍频时钟信号分频时，使得时钟门控单元输出时钟的抖动为半个原始输入时钟周期。
CN202210618103.9A 2022-06-02 2022-06-02 一种基于门控的低抖动时钟分频电路及控制方法 Active CN114726367B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210618103.9A CN114726367B (zh) 2022-06-02 2022-06-02 一种基于门控的低抖动时钟分频电路及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210618103.9A CN114726367B (zh) 2022-06-02 2022-06-02 一种基于门控的低抖动时钟分频电路及控制方法

Publications (2)

Publication Number Publication Date
CN114726367A CN114726367A (zh) 2022-07-08
CN114726367B true CN114726367B (zh) 2022-08-23

Family

ID=82232408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210618103.9A Active CN114726367B (zh) 2022-06-02 2022-06-02 一种基于门控的低抖动时钟分频电路及控制方法

Country Status (1)

Country Link
CN (1) CN114726367B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031819A (ja) * 1998-07-10 2000-01-28 Advantest Corp クロック同期回路
CN1257349A (zh) * 1998-11-18 2000-06-21 日本电气株式会社 低抖动数据传输装置
CN101478308A (zh) * 2009-01-13 2009-07-08 北京时代民芯科技有限公司 基于延时锁定环的可配置频率合成电路
JP2010213224A (ja) * 2009-03-12 2010-09-24 Fujitsu Telecom Networks Ltd ジッタ検出回路およびジッタ検出方法
CN103684423A (zh) * 2012-09-25 2014-03-26 上海华虹集成电路有限责任公司 可变的同步时钟分频电路
US9077348B1 (en) * 2012-09-14 2015-07-07 Maxim Integrated Products, Inc. Fractional clock generator
WO2017185953A1 (zh) * 2016-04-25 2017-11-02 华为技术有限公司 数字分频锁相环
CN109120257A (zh) * 2018-08-03 2019-01-01 中国电子科技集团公司第二十四研究所 一种低抖动分频时钟电路
CN110311672A (zh) * 2019-06-28 2019-10-08 西安紫光国芯半导体有限公司 一种低延迟的高频时钟分频电路、分频器及分频方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500985B2 (ja) * 1998-10-20 2004-02-23 日本電気株式会社 クロック系切替回路
ATE297607T1 (de) * 1999-12-14 2005-06-15 Broadcom Corp Frequenzteilung/vervielfachung mit minimierung des jitters
JP3495311B2 (ja) * 2000-03-24 2004-02-09 Ｎｅｃエレクトロニクス株式会社 クロック制御回路
JP2001313547A (ja) * 2000-05-01 2001-11-09 Mitsubishi Electric Corp 内部回路へのクロック供給方法およびクロック供給回路
TWI376876B (en) * 2006-10-23 2012-11-11 Realtek Semiconductor Corp Fraction-n frequency divider and method thereof
EP3503404B1 (en) * 2017-12-22 2021-10-27 NXP USA, Inc. By odd integer digital frequency divider circuit and method

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031819A (ja) * 1998-07-10 2000-01-28 Advantest Corp クロック同期回路
CN1257349A (zh) * 1998-11-18 2000-06-21 日本电气株式会社 低抖动数据传输装置
US6493408B1 (en) * 1998-11-18 2002-12-10 Nec Corporation Low-jitter data transmission apparatus
CN101478308A (zh) * 2009-01-13 2009-07-08 北京时代民芯科技有限公司 基于延时锁定环的可配置频率合成电路
JP2010213224A (ja) * 2009-03-12 2010-09-24 Fujitsu Telecom Networks Ltd ジッタ検出回路およびジッタ検出方法
US9077348B1 (en) * 2012-09-14 2015-07-07 Maxim Integrated Products, Inc. Fractional clock generator
CN103684423A (zh) * 2012-09-25 2014-03-26 上海华虹集成电路有限责任公司 可变的同步时钟分频电路
WO2017185953A1 (zh) * 2016-04-25 2017-11-02 华为技术有限公司 数字分频锁相环
CN109120257A (zh) * 2018-08-03 2019-01-01 中国电子科技集团公司第二十四研究所 一种低抖动分频时钟电路
WO2020024515A1 (zh) * 2018-08-03 2020-02-06 中国电子科技集团公司第二十四研究所 一种低抖动分频时钟电路
CN110311672A (zh) * 2019-06-28 2019-10-08 西安紫光国芯半导体有限公司 一种低延迟的高频时钟分频电路、分频器及分频方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
"A CMOS High Speed Multi-Modulus Divider With Retiming for Jitter Suppression";Qun Jane Gu等;《IEEE Microwave and Wireless Components Letters》;20131031;第23卷(第10期);第554-556页 *
"A MEMS Real-Time Clock With Single-Temperature Calibration and Deterministic Jitter Cancellation";Giorgio Mussi等;《IEEE Transactions on Ultrasonics, Ferroelectrics, and Frequency Control》;20210331;第68卷(第3期);第880-889页 *
"Kinetis系列MCU时钟系统结构与配置研究";蒋建武等;《电子器件》;20141231;第37卷(第6期);第1172-1176页 *
"高能效低抖动时钟数据恢复电路的关键技术研究与设计";黄森;《中国博士学位论文全文数据库•信息科技辑》;20180615;第2018年卷(第6期);第I135-48页 *

Also Published As

Publication number Publication date
CN114726367A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
US6600345B1 (en) Glitch free clock select switch
US5315181A (en) Circuit for synchronous, glitch-free clock switching
CN100456210C (zh) 用于减少空闲模式下的功率消耗的处理器系统和方法
US8299827B2 (en) High-speed frequency divider and a phase locked loop that uses the high-speed frequency divider
US7088154B2 (en) Methods and arrangements for a low power phase-locked loop
EP2562938A1 (en) Multi-modulus divider retiming circuit
US7342990B2 (en) Wake-up circuit
US9966965B2 (en) Apparatus for low power signal generator and associated methods
JP2001339292A (ja) 高周波周波数合成器用デュアルモジューラスプリスケーラ
US5614868A (en) Phase locked loop having voltage controlled oscillator utilizing combinational logic
CN114866075A (zh) 时脉门控同步电路及其时脉门控同步方法
US5818293A (en) High speed analog flip-flop with embedded logic and phase-locked-loop circuit employing the same
Ryu et al. High-speed, low-power, and highly reliable frequency multiplier for DLL-based clock generator
CN114726367B (zh) 一种基于门控的低抖动时钟分频电路及控制方法
CN113271086A (zh) 时钟无毛刺切换电路、芯片及电子设备
US6614274B1 (en) 2/3 full-speed divider using phase-switching technique
Guo et al. Design and optimization of dual modulus prescaler using the extended true-single-phase-clock
US5969548A (en) Frequency divider with low power consumption
Liu et al. Low power cmos high speed dual-modulus 15/16 prescaler for wireless communications
Pontikakis et al. A low-complexity high-speed clock generator for dynamic frequency scaling of FPGA and standard-cell based designs
CN114826220B (zh) 一种芯片、时钟生成电路及时钟控制电路
Jahan et al. A 3.3 µW dual-modulus frequency divider with 189% locking range for MICS band applications
De Muer et al. A single-ended 1.5 GHz 8/9 dual-modulus prescaler in 0.7 µm CMOS with low phase noise and high input sensitivity
US7405631B2 (en) Oscillating divider topology
WO2001093427A1 (en) Dual-modulus divider

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant