CN114709261A - 一种硅基高电子迁移率晶体管及其制备方法 - Google Patents

一种硅基高电子迁移率晶体管及其制备方法 Download PDF

Info

Publication number
CN114709261A
CN114709261A CN202210295895.0A CN202210295895A CN114709261A CN 114709261 A CN114709261 A CN 114709261A CN 202210295895 A CN202210295895 A CN 202210295895A CN 114709261 A CN114709261 A CN 114709261A
Authority
CN
China
Prior art keywords
layer
temperature
substrate
aln
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210295895.0A
Other languages
English (en)
Inventor
胡加辉
刘春杨
吕蒙普
金从龙
顾伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210295895.0A priority Critical patent/CN114709261A/zh
Publication of CN114709261A publication Critical patent/CN114709261A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种硅基高电子迁移率晶体管及其制备方法，涉及半导体工艺技术领域，该硅基高电子迁移率晶体管包括：衬底；所述衬底上依次设有AlN成核层、高阻缓冲层、沟道层、AlN插入层、AlGaN势垒层及GaN盖帽层；其中，所述AlN成核层包括粗化处理后的第一高温AlN成核层及第二高温AlN成核层，所述第一高温AlN成核层设于所述衬底上。第一高温AlN成核层能有效的阻挡衬底中的杂质，对第一高温AlN成核层进行表面粗化处理，能释放衬底与外延层之间的应力，在粗化处理后的第一高温AlN成核层上设有第二高温AlN成核层，能进一步释放第一高温AlN成核层积累的应力，本发明能够解决现有技术中硅衬底的硼原子扩散至外延层，硅衬底与外延层之间存在较大应力，导致外延层晶体质量下降的技术问题。

Description

一种硅基高电子迁移率晶体管及其制备方法
技术领域
本发明涉及半导体工艺技术领域，具体涉及一种硅基高电子迁移率晶体管及其制备方法。
背景技术
随着半导体工艺及技术的发展，高电子迁移率晶体管(High electron mobilitytransistor,HEMT)广受欢迎，被广泛应用于移动电话、卫星电视及雷达中，其中，高电子迁移率晶体管为两种具有不同能隙的材料形成异质结，为载流子提供沟道。氮化镓(GaN)基材料具有禁带宽度大、电子饱和漂移速度达、化学稳定好、抗辐射耐高温、易形成异质结等优势，为制造高电子迁移率晶体管结构的首选材料。GaN基异质结构具有很高的载流子浓度和电子迁移率，其导通电阻小，并且禁带宽度的优势使得其能够承受很高的工作电压。因此，GaN基高电子迁移率晶体管适用于高温高频大功率器件、低损耗率开关器件等应用领域。
目前比较常见的GaN基高电子迁移率晶体管通常采用硅(Si)作为生长GaN的衬底材料，由于Si衬底导热性好，可实现大尺寸外延，特别是6寸、8寸及12寸外延片，可降低生产成本，具有极大的市场竞争力。在高电子迁移率晶体器件制造过程中，为了提高导电能力、降低硅衬底的压降及能耗，大多选用硼(B)掺杂的P型Si衬底，但是，由于B原子半径比Si原子半径小，在高温作用下B原子很容易扩散至外延层，导致外延层晶体质量下降，于此同时，衬底中的B原子的浓度下降，原子晶格变化剧烈，出现晶格失配，失配产生的应力容易在Si衬底与外延层界面释放，伴随外延层贯穿，使得器件的漏电流增大。除此之外，Si衬底与GaN外延层之间存在较大的晶格失配，Si衬底与GaN外延层的界面会存在较大的应力，该应力会贯穿及延伸至整个外延层，从而影响外延层的晶体质量。
因此，现有的硅基高电子迁移率晶体管普遍存在硅衬底的硼原子扩散至外延层，硅衬底与外延层之间存在较大应力，导致外延层晶体质量下降的技术问题。
发明内容
针对现有技术的不足，本发明的目的在于提供一种硅基高电子迁移率晶体管及旋涂方法，旨在解决现有技术中硅衬底的硼原子扩散至外延层，硅衬底与外延层之间存在较大应力，导致外延层晶体质量下降的技术问题。
本发明的一方面在于提供一种硅基高电子迁移率晶体管，所述硅基高电子迁移率晶体管包括：
衬底；
在所述衬底上依次设有AlN成核层、高阻缓冲层、沟道层、AlN插入层、AlGaN势垒层及GaN盖帽层；
其中，AlN成核层包括粗化处理后的第一高温AlN成核层及第二高温AlN成核层，所述第一高温AlN成核层设于所述衬底上。
与现有技术相比，本发明的有益效果在于：通过本发明提供的一种硅基高电子迁移率晶体管，在衬底与高阻缓冲层之间设有AlN成核层，该AlN成核层包括粗化处理后的第一高温AlN成核层及第二高温AlN成核层，第一高温AlN成核层设于衬底上，第一高温AlN成核层的晶体质量优于低温生长的AlN层，能更有效的阻挡衬底中的杂质，提高后续外延层的晶体质量，避免硼原子扩散至外延层，导致外延层晶体质量下降，对第一高温AlN成核层进行表面粗化处理，能释放衬底与外延层之间的应力，在粗化处理后的第一高温AlN成核层上设有第二高温AlN成核层，能进一步释放第一高温AlN成核层积累的应力，进一步提高后续外延层的晶体质量，从而提高硅基高电子迁移率晶体管的性能，避免硅衬底与外延层存在较大应力，该应力贯穿延伸至后续外延层，影响后续外延层的晶体质量，从而解决了普遍存在的硅衬底的硼原子扩散至外延层，硅衬底与外延层之间存在较大应力，导致外延层晶体质量下降的技术问题。
根据上述技术方案的一方面，所述第一高温AlN成核层的厚度为100-200nm，所述第二高温AlN成核层的厚度为100-200nm。
根据上述技术方案的一方面，所述第一高温AlN成核层进行粗化处理的厚度为2-10nm，粗化处理后的第一高温AlN成核层的形状为岛状三角形。
根据上述技术方案的一方面，所述衬底与所述AlN成核层之间设有Al层。
根据上述技术方案的一方面，所述Al层的厚度为1-5nm。
根据上述技术方案的一方面，所述高阻缓冲层为AlGaN薄膜层，其厚度为2-4μm，Al组分占比为0.2-0.8，其中，所述高阻缓冲层的掺杂剂为碳，碳掺杂浓度为1019cm-3-1020cm-3。
根据上述技术方案的一方面，所述沟道层为GaN薄膜层，其厚度为300-600nm。
根据上述技术方案的一方面，所述衬底为P型掺杂Si衬底，其掺杂剂为硼，硼掺杂浓度为1018cm-3-1020cm-3。
本发明的另一方面在于提供一种硅基高电子迁移率晶体管的制备方法，其特征在于，所述制备方法包括：
提供一衬底；
在所述衬底上生长Al层；
在所述Al层上外延生长AlN成核层，其中，AlN成核层包括粗化处理后的第一高温AlN成核层及第二高温AlN成核层，所述第一高温AlN成核层外延生长于所述Al层上；
在所述AlN成核层上依次生长高阻缓冲层、沟道层、AlN插入层、AlGaN势垒层及GaN盖帽层。
进一步说明，所述AlN成核层生长步骤包括：
将温度调节至1100-1200℃之间，压力设置在40-70mbar之间，在Al层上外延生长形成厚度为100-200nm的第一高温AlN成核层；
将温度调节至1000-1100℃之间，通入Cl2对所述第一高温AlN成核层进行粗化处理1-5min，粗化厚度为2-10nm；
将温度调节至1100-1200℃之间，压力设置在40-70mbar之间，通入N2吹扫10-20min，以去除反应腔室中未反应的Cl2；
将温度调节至1100-1200℃之间，压力设置在40-70mbar之间，在粗化处理后的第一高温AlN成核层上外延生长形成厚度为100-200nm的第二高温AlN成核层。
附图说明
本发明的上述与/或附加的方面与优点从结合下面附图对实施例的描述中将变得明显与容易理解，其中：
图1为本发明第一实施例中的硅基高电子迁移率晶体管的结构示意图；
图2为本发明第二实施例中的硅基高电子迁移率晶体管的制备方法的流程图；
附图元器件符号说明：
衬底100，Al层200，AlN成核层300，第一高温AlN成核层301，第二高温AlN成核层302，高阻缓冲层400，沟道层500，AlN插入层600，AlGaN势垒层700，GaN盖帽层800。
具体实施方式
为使本发明的目的、特征与优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造与操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定与限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的与所有的组合。
实施例一
请参阅图1，所示为本发明第一实施例提供的一种硅基高电子迁移率晶体管，该硅基高电子迁移率晶体管包括衬底100；其中，衬底100为外延层生长的基板，常用的衬底100材料为蓝宝石(Al2O3)、碳化硅(SiC)和硅(Si)，蓝宝石(Al2O3)本身散热效果不好，很难实现大尺寸外延生长。因此，通常采用Si衬底外延生长GaN薄膜，其导热性好，可实现大尺寸外延，特别是6寸、8寸及12寸外延片，可降低生产成本，具有极大的市场竞争力。在本实施例中，衬底100为P型掺杂Si衬底，其中，Si衬底为(111)晶向Si衬底，其掺杂剂为硼(B)，掺杂浓度为1018cm-3-1020cm-3。采用掺杂硼的Si衬底能提高衬底100的导电能力，降低衬底100的压降及能耗。在生长外延层之前，通常需要对衬底100的表面进行预处理，以去除吸附在衬底100表面的杂质。具体为，将衬底100置于MOCVD腔室中，将温度加热至1000-1200℃之间，压力设置为50-100mbar之间，通入H2预处理5-10min。其中，金属有机化合物化学气相沉淀(Metal-organic Chemical Vapor Deposition)，简称MOCVD，是以Ⅲ族、Ⅱ族元素的有机化合物和V、Ⅵ族元素的氢化物等作为晶体生长源材料，以热分解反应方式在衬底100上进行气相外延生长。
其中，衬底100上设有Al层200，为后续AlN成核层300生长做准备，提高后续AlN成核层300的晶体质量及表面平整度。由于Al原子的粘滞系数比较大，在衬底100上的横向迁移能力较弱，且Al原子比较活跃，直接生长AlN薄膜层会容易团簇，不容易扩散，预铺Al层200后再生长AlN薄膜层，会提高Al原子的横向迁移能力，AlN薄膜层表面平整度和晶体质量更好。具体为，将温度调节至1000-1100℃之间，压力设置为40-70mbar之间，通入Al源，其流量为50-200sccm，在衬底100上铺设Al层200，Al层200的厚度为1-5nm。
在Al层200上设有AlN成核层300，该AlN成核层300包括粗化处理后的第一高温AlN成核层301及第二高温AlN成核层302，第一高温AlN成核层301设于Al层200上。其中，高温生长AlN薄膜层将会提高AlN薄膜层的晶体质量及平整度，第一高温AlN成核层301会阻挡衬底100上的硼原子的扩散，提高后续外延层的晶体质量。粗化处理后的第一高温AlN成核层301将会在第一高温AlN成核层301上形成岛状三角形结构，能释放衬底100与后续外延层之间的应力，进一步提高后续外延层的晶体质量，避免应力贯穿延伸至后续外延层，影响后续外延层的生长。
具体为，首先，将温度调节至1100-1200℃之间，压力设置在40-70mbar之间，在Al层200上外延生长形成厚度为100-200nm的第一高温AlN成核层301；其次，将温度调节至1000-1100℃之间，通入Cl2对第一高温AlN成核层301进行粗化处理1-5min，粗化厚度为2-10nm；最后，将温度调节至1100-1200℃之间，压力设置在40-70mbar之间，通入N2吹扫10-20min，以去除反应腔室中未反应的Cl2；
需要说明的是，第一高温AlN成核层301的厚度为100-200nm，当第一高温AlN成核层301的厚度低于100-200nm时，会导致AlN薄膜层的晶体质量变差，影响后续外延层生长；当第一高温AlN成核层301的厚度高于100-200nm时，第一高温AlN成核层301厚度过高会出现断裂风险。第一高温AlN成核层301的粗化厚度为2-10nm，粗化厚度为2-10nm，当粗化厚度过高时，第一高温AlN成核层301上的岛状三角形结构形状过大，影响第二高温AlN成核层302的生长，将会降低第二高温AlN成核层302的晶体质量，从而影响后续外延层的晶体质量；当粗话厚度过低，无法释放衬底与外延层的应力，该应力会贯穿至后续外延层中，直接影响后续外延层的晶体质量。
另外，在第一高温AlN成核层301上设有第二高温AlN成核层302，以释放第一高温AlN成核层301积累的应力，进一步提高后续外延层的晶体质量。该第二高温AlN成核层302的厚度为100-200nm，同样的，当第二高温AlN成核层302的厚度低于100-200nm时，会导致AlN薄膜层的晶体质量变差，影响后续外延层生长；当第二高温AlN成核层302的厚度高于100-200nm时，第二高温AlN成核层302厚度过高会出现断裂风险。具体为，将温度调节至1100-1200℃之间，压力设置在40-70mbar之间，在粗化处理后的第一高温AlN成核层301上外延生长形成厚度为100-200nm的第二高温AlN成核层302。
在本实施例中，在Al层200上设有AlN成核层300，该AlN成核层300包括粗化处理后的第一高温AlN成核层301及第二高温AlN成核层302，通过第一高温AlN成核层301阻挡衬底100的硼原子的扩散，将第一高温AlN成核层301进行粗化处理，以利于释放衬底100与后续外延层的应力，提高后续外延层的晶体质量，从而提高硅基高电子迁移率晶体管的性能；在粗化后的第一高温AlN成核层301上设有第二高温AlN成核层302，进一步释放第一高温AlN成核层301积累的应力，进一步提高后续外延层的晶体质量，从而进一步提高硅基高电子迁移率晶体管的性能。
其中，在第二高温AlN成核层302上设有高阻缓冲层400，用于阻挡二维电子气朝向衬底100方向扩散。该高阻缓冲层400为AlGaN薄膜层，Al组分占比为0.2-0.8，高阻缓冲层400的掺杂剂为碳，碳掺杂浓度为1019cm-3-1020cm-3。具体为，将温度调节至1000-1200℃之间，压力设置在40-70mbar之间，在第二高温AlN成核层302上外延生长形成厚度为2-4μm的AlGaN薄膜层。
另外，在高阻缓冲层400上设有沟道层500，该沟道层500为GaN薄膜层，用于与AlGaN势垒层700形成极化效应产生二维电子气。具体为，将温度设置为1000-1150℃之间，压力调节至100-300mbar之间，在高阻缓冲层400上生长形成厚度为300-600nm的GaN薄膜层。
在沟道层500上设有AlN插入层600，用于降低沟道层500与AlGaN势垒层700之间的界面散射，提高电子迁移率。具体为，将温度调节至1050-1150℃之间，压力设置为40-70mbar之间，在沟道层500上生长形成厚度为0.5-2nm的AlN插入层600。
在AlN插入层600上设有AlGaN势垒层700，用于与沟道层500形成极化效应产生二维电子气。具体为，将温度设置为1050-1150℃之间，压力设置为40-70mbar之间，在AlN插入层600上外延生长厚度为20-25nm的AlGaN势垒层700，其中，Al组分占比为0.2-0.25。
自然而然，在AlGaN势垒层700上设有GaN盖帽层800，用于覆盖AlGaN势垒层700，防止AlGaN势垒层700被氧化。具体为，将温度调节为050-1150℃之间，压力设置为40-70mbar之间，在AlGaN势垒层700上外延生长厚度为3-10nm的GaN盖帽层800。至此，外延结构生长结束，在氮气的环境中，将反应腔室的温度降至室温。
相比于现有技术，本实施例提供的一种硅基高电子迁移率晶体管，有益效果在于：通过本发明提供的一种硅基高电子迁移率晶体管，在衬底与高阻缓冲层之间设有AlN成核层，该AlN成核层包括粗化处理后的第一高温AlN成核层及第二高温AlN成核层，第一高温AlN成核层设于衬底上，第一高温AlN成核层的晶体质量优于低温生长的AlN层，能更有效的阻挡衬底中的杂质，提高后续外延层的晶体质量，避免硼原子很容易扩散至外延层，导致外延层晶体质量下降，对第一高温AlN成核层进行表面粗化处理，能释放衬底与外延层之间的应力，在粗化处理后的第一高温AlN成核层上设有第二高温AlN成核层，能进一步释放第一高温AlN成核层积累的应力，进一步提高后续外延层的晶体质量，从而提高硅基高电子迁移率晶体管的性能，避免硅衬底与外延层存在较大应力，该应力贯穿延伸至后续外延层，影响后续外延层的晶体质量，从而解决了普遍存在的硅衬底的硼原子扩散至外延层，硅衬底与外延层之间存在较大应力，导致外延层晶体质量下降的技术问题。
实施例二
本发明第二实施例提供的一种硅基高电子迁移率晶体管的制备方法，所述制备方法包括步骤S10-S12：
步骤S10，提供一衬底；
其中，衬底为P型掺杂硅衬底，P型掺杂硅衬底为(111)晶向硅衬底，其掺杂剂为硼，硼掺杂浓度为1018cm-3-1020cm-3。P型掺杂硅衬底能提高衬底的导电能力，降低衬底的压降及能耗。在外延层生长之前，需要对衬底进行表面预处理，以去除吸附在衬底表面的杂质。
具体为，将衬底置于反应腔室中，将温度加热至1000-1200℃之间，压力设置为50-100mbar之间，通入H2预处理5-10min。
步骤S11，在所述衬底上生长Al层；
其中，在衬底预铺Al层，提高后续AlN成核层的晶体质量及表面平整度。由于Al原子的粘滞系数较大，在衬底上的横向迁移能力较弱，且Al原子比较活跃，直接生长AlN薄膜层会容易团簇，不容易扩散，预铺Al层后再生长AlN薄膜层，会提高Al原子的横向迁移能力，改善AlN薄膜层表面平整度和晶体质量。
具体为，将温度调节至1000-1100℃之间，压力设置为40-70mbar之间，通入Al源，其流量为50-200sccm，在衬底上铺设Al层，Al层的厚度为1-5nm。
步骤S12，在所述Al层上外延生长AlN成核层，其中，AlN成核层包括粗化处理后的第一高温AlN成核层及第二高温AlN成核层，所述第一高温AlN成核层外延生长于所述Al层上；
其中，高温外延生长AlN薄膜层能改善AlN薄膜层的晶体质量及表面平整度，能有效的阻挡衬底的硼原子扩散，通过第一高温AlN成核层阻挡衬底的硼原子的扩散，避免硼原子扩散至后续外延层，导致后续外延层晶体质量下降，甚至出现较大晶格失配，造成衬底与后续外延层之间存在较大应力，造成后续外延层晶格位错及缺陷，影响硅基高电子迁移率晶体管的性能。将第一高温Al成核层进行粗化处理，以利于释放衬底与后续外延层之间的应力，提高后续外延层的晶体质量，从而提高硅基高电子迁移率晶体管的性能；在粗化后的第一高温AlN成核层上设有第二高温AlN成核层，进一步释放第一高温AlN成核层积累的应力，进一步提高后续外延层的晶体质量，从而进一步提高硅基高电子迁移率晶体管的性能。
具体为，将温度调节至1100-1200℃之间，压力设置在40-70mbar之间，在Al层上外延生长形成厚度为100-200nm的第一高温AlN成核层；将温度调节至1000-1100℃之间，通入Cl2对第一高温AlN成核层进行粗化处理1-5min，粗化厚度为2-10nm；将温度调节至1100-1200℃之间，压力设置在40-70mbar之间，通入N2吹扫10-20min，以去除反应腔室中未反应的Cl2；将温度调节至1100-1200℃之间，压力设置在40-70mbar之间，在粗化处理后的第一高温AlN成核层上外延生长形成厚度为100-200nm的第二高温AlN成核层。
步骤S13，在所述AlN成核层上依次生长高阻缓冲层、沟道层、AlN插入层、AlGaN势垒层及GaN盖帽层。
其中，在第二高温AlN成核层上外延生长高阻缓冲层，该高阻缓冲层为AlGaN薄膜层，用于阻挡二维电子气朝向衬底方向扩散。
具体为，将温度调节至1000-1200℃之间，压力设置在40-70mbar之间，在第二高温AlN成核层上外延生长形成厚度为2-4μm的AlGaN薄膜层，其中，AlGaN薄膜层的Al组分占比为0.2-0.8，掺杂剂为碳，碳掺杂浓度为1019cm-3-1020cm-3。
另外，在高阻缓冲层上外延生长沟道层，该沟道层为GaN薄膜层，用于与AlGaN势垒层形成极化效应产生二维电子气。
具体为，将温度设置为1000-1150℃之间，压力调节至100-300mbar之间，在高阻缓冲层上生长形成厚度为300-600nm的GaN薄膜层。
在沟道层上外延生长AlN插入层，用于降低GaN沟道层与AlGaN势垒层之间的界面散射，提高电子迁移率。
具体为，将温度调节至1050-1150℃之间，压力设置为40-70mbar之间，在沟道层上生长形成厚度为0.5-2nm的AlN插入层。
在AlN插入层上生长AlGaN势垒层，用于与沟道层形成极化效应产生二维电子气。
具体为，将温度设置为1050-1150℃之间，压力设置为40-70mbar之间，在AlN插入层上外延生长厚度为20-25nm的AlGaN势垒层，其中，Al组分占比为0.2-0.25。
除此之外，在AlGaN势垒层上外延生长GaN盖帽层，用于覆盖AlGaN势垒层，防止AlGaN势垒层被氧化。
具体为，将温度调节为050-1150℃之间，压力设置为40-70mbar之间，在AlGaN势垒层上外延生长厚度为3-10nm的GaN盖帽层。
至此，外延结构生长结束，在氮气的环境中，将反应腔室的温度降至室温。
相比于现有技术，本实施例提供的一种硅基高电子迁移率晶体管的制备方法，有益效果在于：通过本发明提供的硅基高电子迁移率晶体管的制备方法，在衬底上预铺Al层，改善AlN成核层的晶体质量及表面平整度，在Al层上外延生长AlN成核层，该Al成核层包括粗化处理后的第一高温AlN成核层及第二高温AlN成核层，高温生长第一高温AlN成核层有利于改善第一高温AlN成核层的晶体质量及表面平整度，能有效的阻挡衬底的硼原子扩散至后续外延层，其次，对第一高温AlN成核层进行表面粗化处理，能释放衬底与后续外延层之间的应力，最后，在粗化后的第一高温AlN成核层上外延生长第二搞完AlN成核层，进一步释放进一步释放第一高温AlN成核层积累的应力，进一步提高后续外延层的晶体质量，从而提高硅基高电子迁移率晶体管的性能，从而解决了普遍存在的硅衬底的硼原子扩散至外延层，硅衬底与外延层之间存在较大应力，导致外延层晶体质量下降的技术问题。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体与详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形与改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种硅基高电子迁移率晶体管，其特征在于，所述硅基高电子迁移率晶体管包括：
衬底；
所述衬底上依次设有AlN成核层、高阻缓冲层、沟道层、AlN插入层、AlGaN势垒层及GaN盖帽层；
其中，所述AlN成核层包括粗化处理后的第一高温AlN成核层及第二高温AlN成核层，所述第一高温AlN成核层设于所述衬底上。
2.根据权利要求1所述的硅基高电子迁移率晶体管，其特征在于，所述第一高温AlN成核层的厚度为100-200nm，所述第二高温AlN成核层的厚度为100-200nm。
3.根据权利要求1所述的硅基高电子迁移率晶体管，其特征在于，所述第一高温AlN成核层进行粗化处理的厚度为2-10nm，粗化处理后的第一高温AlN成核层的形状为岛状三角形。
4.根据权利要求1所述的硅基高电子迁移率晶体管，其特征在于，所述衬底与所述AlN成核层之间设有Al层。
5.根据权利要求4所述的硅基高电子迁移率晶体管，其特征在于，所述Al层的厚度为1-5nm。
6.根据权利要求1所述的硅基高电子迁移率晶体管，其特征在于，所述高阻缓冲层为AlGaN薄膜层，其厚度为2-4μm，Al组分占比为0.2-0.8，其中，所述高阻缓冲层的掺杂剂为碳，碳掺杂浓度为1019cm-3-1020cm-3。
7.根据权利要求1所述的硅基高电子迁移率晶体管，其特征在于，所述沟道层为GaN薄膜层，其厚度为300-600nm。
8.根据权利要求1所述的硅基高电子迁移率晶体管，其特征在于，所述衬底为P型掺杂Si衬底，其掺杂剂为硼，硼掺杂浓度为1018cm-3-1020cm-3。
9.一种硅基高电子迁移率晶体管的制备方法，其特征在于，所述制备方法包括：
提供一衬底；
在所述衬底上生长Al层；
在所述Al层上外延生长AlN成核层，其中，AlN成核层包括粗化处理后的第一高温AlN成核层及第二高温AlN成核层，所述第一高温AlN成核层外延生长于所述Al层上；
在所述AlN成核层上依次生长高阻缓冲层、沟道层、AlN插入层、AlGaN势垒层及GaN盖帽层。
10.根据权利要求9所述的硅基高电子迁移率晶体管的制备方法，其特征在于，所述AlN成核层生长步骤包括：
将温度调节至1100-1200℃之间，压力设置在40-70mbar之间，在Al层上外延生长形成厚度为100-200nm的第一高温AlN成核层；
将温度调节至1000-1100℃之间，通入Cl2对所述第一高温AlN成核层进行粗化处理1-5min，粗化厚度为2-10nm；
将温度调节至1100-1200℃之间，压力设置在40-70mbar之间，通入N2吹扫10-20min，以去除反应腔室中未反应的Cl2；
将温度调节至1100-1200℃之间，压力设置在40-70mbar之间，在粗化处理后的第一高温AlN成核层上外延生长形成厚度为100-200nm的第二高温AlN成核层。
CN202210295895.0A 2022-03-24 2022-03-24 一种硅基高电子迁移率晶体管及其制备方法 Pending CN114709261A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210295895.0A CN114709261A (zh) 2022-03-24 2022-03-24 一种硅基高电子迁移率晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210295895.0A CN114709261A (zh) 2022-03-24 2022-03-24 一种硅基高电子迁移率晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN114709261A true CN114709261A (zh) 2022-07-05

Family

ID=82170386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210295895.0A Pending CN114709261A (zh) 2022-03-24 2022-03-24 一种硅基高电子迁移率晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN114709261A (zh)

Similar Documents

Publication Publication Date Title
US11637197B2 (en) Epitaxial structure of GaN-based radio frequency device based on Si substrate and its manufacturing method
CN116314278B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
US20200127100A1 (en) Nitride semiconductor substrate, semiconductor device, and method for manufacturing nitride semiconductor substrate
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
CN116960173B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
EP3501033A1 (en) Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
CN114551593A (zh) 一种外延片、外延片生长方法及高电子迁移率晶体管
CN113889402A (zh) 一种用于制备GaN基电子器件的方法
CN112133749A (zh) 一种p型帽层增强型hemt器件及其制备方法
CN111211159A (zh) 硅基氮化镓射频器件射频损耗的抑制方法
CN114420754A (zh) 改善高阻层的高电子迁移率晶体管外延片及其制备方法
CN107887255B (zh) 一种高阻GaN薄膜外延生长的方法
CN116646248B (zh) 一种外延片制备方法及其外延片、高电子迁移率晶体管
CN114914296B (zh) 一种外延片、外延片制备方法及高电子迁移率晶体管
CN208368514U (zh) 基于Si衬底的GaN基射频器件外延结构
CN114250510B (zh) 一种用于氮化镓基射频器件的外延结构及其制备方法
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
CN111009579A (zh) 半导体异质结构及半导体器件
CN115360236A (zh) 一种具有高阻缓冲层的GaN HEMT器件及其制备方法
CN114709261A (zh) 一种硅基高电子迁移率晶体管及其制备方法
CN114551594A (zh) 一种外延片、外延片生长方法及高电子迁移率晶体管
CN115036367A (zh) 一种外延片、外延片制备方法及高电子迁移率晶体管
CN114334651A (zh) 一种基于超薄氮化镓自支撑衬底的hemt制备方法
CN114855273A (zh) 一种外延片制备方法、外延片以及发光二极管
CN110957354B (zh) 一种硅重掺杂氮化镓异质外延的材料结构及应力控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination