CN114709227A - 阵列基板及其制造方法、显示面板 - Google Patents

阵列基板及其制造方法、显示面板 Download PDF

Info

Publication number
CN114709227A
CN114709227A CN202210473715.3A CN202210473715A CN114709227A CN 114709227 A CN114709227 A CN 114709227A CN 202210473715 A CN202210473715 A CN 202210473715A CN 114709227 A CN114709227 A CN 114709227A
Authority
CN
China
Prior art keywords
line
common electrode
patterned
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210473715.3A
Other languages
English (en)
Inventor
张羿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210473715.3A priority Critical patent/CN114709227A/zh
Publication of CN114709227A publication Critical patent/CN114709227A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开一种阵列基板及其制造方法、显示面板，阵列基板包括：基板；图案化半导体层，设置于基板上，包括源极、漏极、像素电极以及沟道；第一绝缘层，设置于图案化半导体层远离基板的一侧，且包括对应源极设置的第一接触孔；图案化第一导电层，设置于第一绝缘层远离图案化半导体层的一侧，且包括相互绝缘的数据线、扫描线以及公共电极线，数据线通过第一接触孔与源极电性连接；第二绝缘层，设置于图案化第一导电层远离第一绝缘层的一侧，且包括对应公共电极线设置的第二接触孔；以及图案化第二导电层，设置于第二绝缘层远离图案化第一导电层的一侧，且包括通过第二接触孔与公共电极线电性连接的公共电极。

Description

阵列基板及其制造方法、显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制造方法、显示面板。
背景技术
氧化物半导体具有较高的迁移率，保证其能够取代非晶硅(a-Si)用于制备具有高刷新率和高解析度的液晶显示面板，而且其相对于低温多晶硅液晶显示面板具有显著的成本优势，因而获得广泛的应用。然而，相对于非晶硅阵列基板，氧化物阵列基板的制备需要更多的光罩，因而氧化物液晶显示面板的成本明显高于非晶硅液晶显示面板。
因此，如何减少氧化物半导体阵列基板的光罩数目是需要解决的技术问题。
发明内容
本申请的目的在于提供一种阵列基板及其制造方法、显示面板，以减少阵列基板所需的光罩数目。
为实现上述目的，技术方案如下：
一种阵列基板，所述阵列基板包括：
基板；
图案化半导体层，设置于所述基板上，且包括源极、漏极、像素电极以及沟道，所述漏极和所述源极分别邻接于所述沟道的相对两侧，所述像素电极与所述漏极邻接；
第一绝缘层，设置于所述图案化半导体层远离所述基板的一侧，且包括对应所述源极设置的第一接触孔；
图案化第一导电层，设置于所述第一绝缘层远离所述图案化半导体层的一侧，且包括相互绝缘的数据线、扫描线以及公共电极线，所述数据线通过所述第一接触孔与所述源极电性连接；
第二绝缘层，设置于所述图案化第一导电层远离所述第一绝缘层的一侧，且包括对应所述公共电极线设置的第二接触孔；以及
图案化第二导电层，设置于所述第二绝缘层远离所述图案化第一导电层的一侧，且包括公共电极，所述公共电极通过所述第二接触孔与所述公共电极线电性连接。
在本申请一实施例的阵列基板中，所述第一绝缘层覆盖所述图案化半导体层和所述基板，且与所述图案化半导体层和所述基板接触；所述第二绝缘层覆盖所述图案化第一导电层和所述第一绝缘层，且与所述图案化第一导电层和所述第一绝缘层接触。
在本申请一实施例的阵列基板中，所述扫描线的延伸方向与所述公共电极线的延伸方向相同，所述数据线的延伸方向与所述扫描线的延伸方向相交，所述扫描线和所述公共电极线在与所述数据线相交处断开，所述数据线在与所述扫描线和所述公共电极线相交处不断开；
所述阵列基板还包括：
第一跨接导线，跨接断开的所述扫描线；以及
第二跨接导线，跨接断开的所述公共电极线。
在本申请一实施例的阵列基板中，所述第二绝缘层的厚度大于所述第一绝缘层的厚度，所述第二绝缘层还包括第三接触孔和第四接触孔，所述第三接触孔对应断开的所述扫描线设置，所述第四接触孔对应断开的所述公共电极线设置；
所述图案化第二导电层包括所述第一跨接导线和所述第二跨接导线；
所述第一跨接导线通过所述第三接触孔跨接断开的所述扫描线，所述第二跨接导线通过所述第四接触孔跨接断开的所述公共电极线。
在本申请一实施例的阵列基板中，所述公共电极与所述公共电极线重叠，所述公共电极与所述第二跨接导线连接。
在本申请一实施例的阵列基板中，所述第二绝缘层的厚度大于所述第一绝缘层的厚度，所述第一绝缘层还包括第三接触孔和第四接触孔，所述第三接触孔对应断开的所述扫描线设置，所述第四接触孔对应断开的所述公共电极线设置；
所述图案化半导体层包括所述第一跨接导线和所述第二跨接导线；
所述第一跨接导线通过所述第三接触孔跨接断开的所述扫描线，所述第二跨接导线通过所述第四接触孔跨接断开的所述公共电极线。
在本申请一实施例的阵列基板中，所述扫描线的延伸方向与所述公共电极线的延伸方向相同，所述数据线的延伸方向与所述扫描线的延伸方向相交，所述数据线在与所述扫描线和所述公共电极线相交处断开，所述扫描线和所述公共电极线在与所述数据线相交处不断开；
所述阵列基板还包括对应数据线设置的第三跨接导线和第四跨接导线，所述第三跨接导线跨接位于所述扫描线相对两侧断开的所述数据线，所述第四跨接导线跨接位于所述公共电极线相对两侧断开的所述数据线。
在本申请一实施例的阵列基板中，所述图案化半导体层的制备材料包括金属氧化物。
一种显示面板，所述显示面板包括上述阵列基板。
一种阵列基板的制造方法，所述方法包括:
提供一基板；
于所述基板上形成图案化半导体层，所述图案化半导体层包括源极、漏极、像素电极以及沟道，所述漏极和所述源极分别邻接于所述沟道的相对两侧，所述像素电极与所述漏极邻接；
于所述图案化半导体层远离所述基板的一侧形成第一绝缘层，第一绝缘层包括对应所述源极设置的第一接触孔；
于所述第一绝缘层远离所述图案化半导体层的一侧形成图案化第一导电层，所述图案化第一导电层包括相互绝缘的数据线、扫描线以及公共电极线，所述数据线通过所述第一接触孔与所述源极电性连接；
于所述图案化第一导电层远离所述第一绝缘层的一侧形成第二绝缘层，所述第二绝缘层包括对应所述公共电极线设置的第二接触孔；以及
于所述第二绝缘层远离所述图案化第一导电层的一侧形成图案化第二导电层，所述图案化第二导电层包括公共电极，所述公共电极通过所述第二接触孔与所述公共电极线电性连接。
有益效果：本申请提供一种阵列基板及其制造方法、显示面板，通过图案化半导体层包括源极、漏极、像素电极以及沟道，图案化第一导电层包括相互绝缘的数据线、扫描线以及公共电极线，以使得源极、漏极、像素电极以及沟道通过一个光罩制备得到，且数据线、扫描线以及公共电极线也通过一个光罩制备得到，进而减少制造阵列基板所需的光罩数目。
附图说明
图1为本申请一实施例显示装置的截面示意图；
图2为图1所示显示装置的阵列基板的截面示意图；
图3为图2所示阵列基板的平面示意图；
图4为制造图2所示阵列基板的流程示意图；
图5A-5H为制造图2所示阵列基板的过程示意图；
图6为本申请又一实施例显示装置的阵列基板的平面示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，其为本申请一实施例显示装置的截面示意图。显示装置100包括显示面板10和背光模组20，背光模组20位于显示面板10的入光侧。显示面板10包括阵列基板30、彩膜基板40以及液晶层50，阵列基板30与彩膜基板40相对设置，液晶层50设置于阵列基板30与彩膜基板40之间。
请参阅图2和图3，图2为图1所示显示装置的阵列基板的截面示意图，图3为图2所示阵列基板的平面示意图。阵列基板30包括基板301、图案化半导体层302、第一绝缘层303、图案化第一导电层304、第二绝缘层305以及图案化第二导电层306。
基板301为玻璃基板。图案化半导体层302设置于基板301的表面上。
图案化半导体层302的厚度大于或等于300埃且小于或等于800埃，例如为400埃、450埃、500埃、600埃以及700埃。图案化半导体层302的制备材料包括金属氧化物，金属氧化物选自氧化铟镓锌、氧化铟镓锌锡、氧化铟锌以及氧化铟锡锌中的至少一种。
图案化半导体层302包括源极3021、漏极3023、像素电极3024以及沟道3022，漏极3023和源极3021分别邻接于沟道3022的相对两侧，像素电极3024与漏极3023邻接。像素电极3024没有狭缝。源极3021、漏极3023以及像素电极3024均具有导电性，三者均是通过采用氧气或氦气轰击部分的半导体层得到。
第一绝缘层303设置于图案化半导体层302远离基板301的一侧。具体地，第一绝缘层303为栅极绝缘层，第一绝缘层303覆盖图案化半导体层302和基板301，且与图案化半导体层302和基板301接触。
第一绝缘层303的厚度大于或等于1000埃且小于或等于2000埃，例如为1500埃或1800埃。第一绝缘层303的制备材料为氧化硅。
第一绝缘层303包括对应源极3021设置的第一接触孔303a，第一接触孔303a在第一绝缘层303的厚度方向上贯穿第一绝缘层303。
图案化第一导电层304设置于第一绝缘层303远离图案化半导体层302的一侧。具体地，图案化第一导电层304设置于第一绝缘层303远离图案化半导体层302的表面上。
图案化第一导电层304的厚度为4000埃-5000埃。图案化第一导电层304的制备材料选自钼、铝、钛、铜以及银中的至少一种。
具体地，图案化第一导电层304包括依次叠置的第一金属层、第二金属层以及第三金属层，第一金属层靠近第一绝缘层303设置，第三金属层远离第一绝缘层303设置。第一金属层的厚度大于或等于200埃且小于或等于500埃，第一金属层的制备材料为钼或钼钛合金，以增加图案化第一导电层304在第一绝缘层303上的附着力。第二金属层的厚度大于第一金属层的厚度和第三金属层的厚度，第二金属层的厚度大于或等于4000埃且小于或等于5000埃，第二金属层的制备材料为铜，以增加图案化第一导电层304的导电性。第二金属层的厚度小于第一金属层的厚度，第二金属层的厚度大于或等于80埃且小于或等于200埃，第二金属层的制备材料为钼或钼钛合金。
请继续参阅图2和图3，图案化第一导电层304包括数据线3041、扫描线3042、公共电极线3043以及栅极3044，数据线3041、扫描线3042以及公共电极线3043相互绝缘，栅极3044与扫描线3042连接且对应沟道3022设置，数据线3041通过第一接触孔303a与源极3021电性连接。
扫描线3042的延伸方向与公共电极线3043的延伸方向相同，数据线3041的延伸方向与扫描线3042的延伸方向相交，扫描线3042和公共电极线3043在与数据线3041相交处断开，数据线3041在与扫描线3042和公共电极线3043相交处未断开，在扫描线3042的延伸方向上，断开的扫描线3042位于数据线3041的相对两侧，断开的公共电极线3043位于数据线3041的相对两侧。具体地，数据线3041的延伸方向与扫描线3042的延伸方向垂直。
扫描线3042的宽度大于或等于公共电极线3043的宽度，以降低扫描线3042的阻抗。
第二绝缘层305设置于图案化第一导电层304远离第一绝缘层303的一侧。具体地，第二绝缘层305为钝化层，第二绝缘层305覆盖图案化第一导电层304和第一绝缘层303，且与图案化第一导电层304和第一绝缘层303接触。
第二绝缘层305的厚度大于第一绝缘层303的厚度。第二绝缘层305的厚度大于或等于3000埃且小于或等于5000埃，例如为3500埃、4000埃或4500埃。第二绝缘层305的制备材料选自氮化硅或氧化硅中的至少一种。
第二绝缘层305包括对应公共电极线3043设置的第二接触孔305a、对应断开的扫描线3042设置的第三接触孔305b和对应断开的公共电极线3043设置的第四接触孔305c。第三接触孔305b靠近扫描线3042的断开部分设置，且至少两个第三接触孔305b分别对应数据线3041相对两侧断开的扫描线3042设置。第四接触孔305c靠近公共电极线3043的断开部分设置，且至少两个第四接触孔305c分别对应数据线3041相对两侧断开的公共电极线3043设置。在公共电极线3043的延伸方向上，第四接触孔305c位于第二接触孔305a与公共电极线3043的断开部分之间。
图案化第二导电层306设置于第二绝缘层305远离图案化第一导电层304的一侧。具体地，图案化第二导电层306设置于第二绝缘层305远离图案化第一导电层304的表面上。
图案化第二导电层306的厚度为600埃-800埃，例如为700埃。图案化第二导电层306为透明导电层，图案化第二导电层306的制备材料选自氧化铟锡或氧化铟锌中的至少一种。
图案化第二导电层306包括公共电极3061、第一跨接导线3063和第二跨接导线3064。
公共电极3061对应像素电极3024设置，且公共电极3061与公共电极线3043重叠，公共电极3061与公共电极线3043重叠的部分通过第二接触孔305a与公共电极线3043电性连接，公共电极3061对应像素电极3024的部分包括多个狭缝3062。
需要说明的是，公共电极3061与公共电极线3043重叠的部分、公共电极线3043与公共电极3061重叠的部分分别组成存储电容的两个电极板。
第一跨接导线3063通过第三接触孔305b跨接位于数据线3041相对两侧且断开的扫描线3042。
第二跨接导线3064通过第四接触孔305c跨接位于数据线3041相对两侧且断开的公共电极线3043。第二跨接导线3064与公共电极3061连接，以降低第二跨接导线3064跨接断开的公共电极线3043失效的风险。可以理解的是，第二跨接导线3064与公共电极3061之间也可以断开。
本实施例显示装置的阵列基板通过图案化半导体层包括源极、漏极、像素电极以及沟道，图案化第一导电层包括相互绝缘的数据线、扫描线以及公共电极线，有利于源极、漏极、像素电极以及沟道通过一个光罩制备得到，数据线、扫描线以及公共电极线也通过一个光罩制备得到，进而减少制造阵列基板所需的光罩数目的同时，有利于简化阵列基板的制程工艺。而且，显示装置的阵列基板仅包括两个绝缘层，相较于显示装置的阵列基板包括两个以上绝缘层会增加制程难度，本申请实施例显示装置的阵列基板有利于进一步地简化阵列基板的制程工艺。此外，本申请实施例显示装置的阵列基板的接触孔均只是贯穿一个绝缘层，没有贯穿两个以上绝缘层的接触孔，更有利于提高接触孔的连接良率。
请参阅图4，其为制造图2所示阵列基板的流程示意图。阵列基板制造方法包括如下步骤：
S101：于基板上形成图案化半导体层，图案化半导体层包括源极、漏极、像素电极以及沟道，漏极和源极分别邻接于沟道的相对两侧，像素电极与漏极邻接。
具体地，首先，以氧化铟镓锌靶材作为原料，采用物理溅射沉积于基板301上形成半导体层302a，再在半导体层302a远离基板301的表面上形成整面的正性光阻层60，将半色调掩膜板70置于正性光阻层60的上方，半色调掩膜板70具有第一透光区70a、第二透光区70b以及不透光区70c，第一透光区70a的透光率大于第二透光区70b的透光率，不透光区70c不透光，第一透光区70a对应正性光阻层60的第一光阻区域60a，第二透光区70b对应正性光阻层60的第二光阻区域60b，不透光区70c对应正性光阻层60的第三光阻区域60c，如图5A所示。
继而，采用半色调掩膜板70对正性光阻层60进行曝光后，采用显影液对曝光后的正性光阻层60进行显影处理，第一光阻区域60a的正性光阻层60去除，第二光阻区域60b的正性光阻层60的厚度薄化，第三光阻区域60c的正性光阻层60的厚度不变，第二光阻区域60b的正性光阻层60的厚度小于第三光阻区域60c的正性光阻层60的厚度，采用湿法蚀刻去除被显影处理后的正性光阻层60暴露的半导体层302a，如图5B所示；再采用氧气对第二光阻区域60b和第三光阻区域60c的正性光阻层60进行灰化处理，第二光阻区域60b的正性光阻层60去除，第三光阻区域60c的正性光阻层60薄化，如图5C所示；以第三光阻区域60c的正性光阻层60作为保护层，采用氧气或氦气对第三光阻区域60c的正性光阻层60未覆盖的半导体层302a进行导体化处理，去除第三光阻区域60c的正性光阻层60，得到图案化半导体层302，图案化半导体层302包括源极3021、漏极3023、像素电极3024以及沟道3022，漏极3023和源极3021分别邻接于沟道3022的相对两侧，像素电极3024与漏极3023邻接，如图5D所示。
S102：于图案化半导体层远离基板的一侧形成第一绝缘层，第一绝缘层包括对应源极设置的第一接触孔。
具体地，采用化学沉积形成覆盖图案化半导体层302和基板301的第一绝缘层303，采用第二光罩结合黄光制程以及蚀刻工艺，以在第一绝缘层303形成对应源极3021设置的第一接触孔303a，如图5E所示。
S103：于第一绝缘层远离图案化半导体层的一侧形成图案化第一导电层，图案化第一导电层包括相互绝缘的数据线、扫描线以及公共电极线，数据线通过第一接触孔与源极电性连接。
具体地，采用物理沉积于第一绝缘层303远离图案化半导体层302的表面上和第一接触孔303a中形成第一导电层，采用第三光罩结合黄光制程以及蚀刻工艺，对第一导电层进行图案化，得到图案化第一导电层304，图案化第一导电层304包括相互绝缘的数据线3041、栅极3044、扫描线3042以及公共电极线3043，数据线3041通过第一接触孔303a与源极3021电性连接，栅极3044与源极3021、漏极3023均不交叠，如图5F所示。
S104：于图案化第一导电层远离第一绝缘层的一侧形成第二绝缘层，第二绝缘层包括对应公共电极线设置的第二接触孔。
具体地，采用化学气相沉积形成覆盖图案化第一导电层304和第一绝缘层303的第二绝缘层305，采用第四光罩结合黄光制程以及蚀刻工艺，以在第二绝缘层305形成对应公共电极线3043设置的第二接触孔305a，如图5G所示。
S105：于第二绝缘层远离图案化第一导电层的一侧形成图案化第二导电层，图案化第二导电层包括公共电极，公共电极通过第二接触孔与公共电极线电性连接。
具体地，采用物理沉积于第二绝缘层305远离图案化第一导电层304的表面上和第二接触孔305a中形成第二导电层，采用第五光罩结合黄光制程以及蚀刻工艺对第二导电层进行图案化，得到图案化第二导电层306，图案化第二导电层306包括公共电极3061，公共电极3061通过第二接触孔305a与公共电极线3043电性连接，如图5H所示。
本实施例阵列基板的制造方法采用5个光罩制备得到，相较于传统金属氧化物阵列基板需要6至9个光罩，减了所需的光罩数目，降低阵列基板的制造成本。而且，本实施例阵列基板采用顶栅结构，顶栅结构与源极和漏极均无交叠，从而有效消除栅极与源极以及漏极之间的寄生电容，降低寄生电容对显示装置显示效果的影响。此外，本实施例阵列基板采用顶栅结构，阵列基板上的薄膜晶体管的迁移率更高，充电更快，有利于进一步地提高刷新率。
在本申请另一实施例显示装置中的阵列基板中，阵列基板与图3所示阵列基板基本相似，不同之处在于，第二绝缘层305不包括对应断开的扫描线3042设置的第三接触孔305b和对应断开的公共电极线3043设置的第四接触孔305c，第一绝缘层303包括对应断开的扫描线3042设置的第三接触孔305b和对应断开的公共电极线3043设置的第四接触孔305c，且图案化第二导电层306不包括第一跨接导线3063和第二跨接导线3064而图案化半导体层302包括第一跨接导线3063和第二跨接导线3064，第一跨接导线3063通过第三接触孔305b跨接断开的扫描线3042，第二跨接导线3064通过第四接触孔305c跨接断开的公共电极线3043。
相较于图案化第二导电层306包括第一跨接导线3063和第二跨接导线3064，图案化半导体层302包括第一跨接导线3063和第二跨接导线3064，由于第二绝缘层305的厚度大于第一绝缘层303的厚度，会导致第一跨接导线3063和第二跨接导线3064与数据线3041之间的间距更小，第一跨接导线3063和第二跨接导线3064与数据线3041之间的寄生电容更大。
请参阅图6，其为本申请又一实施例显示装置的阵列基板的平面示意图。图6所示阵列基板与图3所示阵列基板基本相似，不同之处包括，图6所示阵列基板的扫描线3042与公共电极线3043在与数据线3041相交处未断开，数据线3041在与扫描线3042和公共电极线3043相交处断开，阵列基板的图案化第二导电层306不包括第一跨接导线3063和第二跨接导线3064而包括对应数据线3041设置的第三跨接导线3065和第四跨接导线3066，第二绝缘层305不包括第三接触孔305b和第四接触孔305c而包括第五接触孔305d和第六接触孔305e，第五接触孔305d对应扫描线3042相对两侧断开的数据线3041设置，第六接触孔305e对应公共电极线3043相对两侧断开的数据线3041设置，第三跨接导线3065通过第五接触孔305d跨接位于扫描线3042相对两侧断开的数据线3041，第四跨接导线3066通过第六接触孔305e跨接位于公共电极线3043相对两侧断开的数据线3041。
可以理解的是，在本申请又一实施例显示装置的阵列基板中，第三跨接导线3065和第四跨接导线3066也可以设置于图案化半导体层302上，且第五接触孔305d和第六接触孔305e也可以设置于第一绝缘层303上。
以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括：
基板；
图案化半导体层，设置于所述基板上，且包括源极、漏极、像素电极以及沟道，所述漏极和所述源极分别邻接于所述沟道的相对两侧，所述像素电极与所述漏极邻接；
第一绝缘层，设置于所述图案化半导体层远离所述基板的一侧，且包括对应所述源极设置的第一接触孔；
图案化第一导电层，设置于所述第一绝缘层远离所述图案化半导体层的一侧，且包括相互绝缘的数据线、扫描线以及公共电极线，所述数据线通过所述第一接触孔与所述源极电性连接；
第二绝缘层，设置于所述图案化第一导电层远离所述第一绝缘层的一侧，且包括对应所述公共电极线设置的第二接触孔；以及
图案化第二导电层，设置于所述第二绝缘层远离所述图案化第一导电层的一侧，且包括公共电极，所述公共电极通过所述第二接触孔与所述公共电极线电性连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一绝缘层覆盖所述图案化半导体层和所述基板，且与所述图案化半导体层和所述基板接触；所述第二绝缘层覆盖所述图案化第一导电层和所述第一绝缘层，且与所述图案化第一导电层和所述第一绝缘层接触。
3.根据权利要求2所述的阵列基板，其特征在于，所述扫描线的延伸方向与所述公共电极线的延伸方向相同，所述数据线的延伸方向与所述扫描线的延伸方向相交，所述扫描线和所述公共电极线在与所述数据线相交处断开，所述数据线在与所述扫描线和所述公共电极线相交处不断开；
所述阵列基板还包括：
第一跨接导线，跨接断开的所述扫描线；以及
第二跨接导线，跨接断开的所述公共电极线。
4.根据权利要求3所述的阵列基板，其特征在于，所述第二绝缘层的厚度大于所述第一绝缘层的厚度，所述第二绝缘层还包括第三接触孔和第四接触孔，所述第三接触孔对应断开的所述扫描线设置，所述第四接触孔对应断开的所述公共电极线设置；
所述图案化第二导电层包括所述第一跨接导线和所述第二跨接导线；
所述第一跨接导线通过所述第三接触孔跨接断开的所述扫描线，所述第二跨接导线通过所述第四接触孔跨接断开的所述公共电极线。
5.根据权利要求4所述的阵列基板，其特征在于，所述公共电极与所述公共电极线重叠，所述公共电极与所述第二跨接导线连接。
6.根据权利要求3所述的阵列基板，其特征在于，所述第二绝缘层的厚度大于所述第一绝缘层的厚度，所述第一绝缘层还包括第三接触孔和第四接触孔，所述第三接触孔对应断开的所述扫描线设置，所述第四接触孔对应断开的所述公共电极线设置；
所述图案化半导体层包括所述第一跨接导线和所述第二跨接导线；
所述第一跨接导线通过所述第三接触孔跨接断开的所述扫描线，所述第二跨接导线通过所述第四接触孔跨接断开的所述公共电极线。
7.根据权利要求2所述的阵列基板，其特征在于，所述扫描线的延伸方向与所述公共电极线的延伸方向相同，所述数据线的延伸方向与所述扫描线的延伸方向相交，所述数据线在与所述扫描线和所述公共电极线相交处断开，所述扫描线和所述公共电极线在与所述数据线相交处不断开；
所述阵列基板还包括对应数据线设置的第三跨接导线和第四跨接导线，所述第三跨接导线跨接位于所述扫描线相对两侧断开的所述数据线，所述第四跨接导线跨接位于所述公共电极线相对两侧断开的所述数据线。
8.根据权利要求1所述的阵列基板，其特征在于，所述图案化半导体层的制备材料包括金属氧化物。
9.一种显示面板，其特征在于，所述显示面板包括如权利要求1-8任一项所述阵列基板。
10.一种阵列基板的制造方法，其特征在于，所述方法包括:
提供一基板；
于所述基板上形成图案化半导体层，所述图案化半导体层包括源极、漏极、像素电极以及沟道，所述漏极和所述源极分别邻接于所述沟道的相对两侧，所述像素电极与所述漏极邻接；
于所述图案化半导体层远离所述基板的一侧形成第一绝缘层，第一绝缘层包括对应所述源极设置的第一接触孔；
于所述第一绝缘层远离所述图案化半导体层的一侧形成图案化第一导电层，所述图案化第一导电层包括相互绝缘的数据线、扫描线以及公共电极线，所述数据线通过所述第一接触孔与所述源极电性连接；
于所述图案化第一导电层远离所述第一绝缘层的一侧形成第二绝缘层，所述第二绝缘层包括对应所述公共电极线设置的第二接触孔；以及
于所述第二绝缘层远离所述图案化第一导电层的一侧形成图案化第二导电层，所述图案化第二导电层包括公共电极，所述公共电极通过所述第二接触孔与所述公共电极线电性连接。
CN202210473715.3A 2022-04-29 2022-04-29 阵列基板及其制造方法、显示面板 Pending CN114709227A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210473715.3A CN114709227A (zh) 2022-04-29 2022-04-29 阵列基板及其制造方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210473715.3A CN114709227A (zh) 2022-04-29 2022-04-29 阵列基板及其制造方法、显示面板

Publications (1)

Publication Number Publication Date
CN114709227A true CN114709227A (zh) 2022-07-05

Family

ID=82177455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210473715.3A Pending CN114709227A (zh) 2022-04-29 2022-04-29 阵列基板及其制造方法、显示面板

Country Status (1)

Country Link
CN (1) CN114709227A (zh)

Similar Documents

Publication Publication Date Title
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
US8017462B2 (en) Method of making a liquid crystal display device capable of increasing capacitance of storage capacitor
USRE43819E1 (en) Thin film transistor array substrate and method of fabricating the same
US7935579B2 (en) Thin film transistor array substrate and method for fabricating the same
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
US7306979B2 (en) Method of fabricating thin film transistor substrate for display device
CN102566172B (zh) 用于面内切换模式的液晶显示器件的阵列基板及其制作方法
US5990998A (en) Active matrix liquid crystal display and related method
US8193534B2 (en) Array substrate of thin film transistor liquid crystal display and method of manufacturing the same
EP1646076A1 (en) Manufacturing method of a thin film transistor array panel
KR20000034859A (ko) 액정표시장치 및 그 제조방법
JP4166300B2 (ja) 液晶表示装置の製造方法
JP2780681B2 (ja) アクティブマトリクス液晶表示パネル及びその製造方法
JP2002098995A (ja) 液晶用マトリクス基板の製造方法
CN113948533A (zh) 阵列基板及其制作方法
JP2000214481A (ja) 液晶表示装置およびその製造方法
JP2002250934A (ja) 液晶用マトリクス基板の製造方法
JP3548711B2 (ja) 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法
JP2002350897A (ja) 液晶用マトリクス基板の製造方法
KR101341024B1 (ko) 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자
TW201312237A (zh) 用於邊緣電場切換模式液晶顯示裝置的陣列基板及其製造方法
KR100192507B1 (ko) 티에프티-엘씨디의 구조 및 제조방법
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
JPS6273669A (ja) 薄膜トランジスタ装置の製造方法
CN114709227A (zh) 阵列基板及其制造方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination