CN114696792A - 电路装置以及振荡器 - Google Patents

Abstract

提供电路装置以及振荡器，能够实现时钟信号的多输出功能和高精度的占空比调整。电路装置包含：振荡电路，其通过使振子振荡而生成振荡信号；波形整形电路，其被输入振荡信号，输出对振荡信号进行波形整形而得的时钟信号；第1占空比调整电路，其进行时钟信号的占空比调整；以及输出缓冲电路，其根据时钟信号将第1输出时钟信号、第2输出时钟信号输出到外部。输出缓冲电路包含进行第2输出时钟信号的占空比调整的第2占空比调整电路。

Description

电路装置以及振荡器

技术领域

本发明涉及电路装置以及振荡器等。

背景技术

以往，公知有具有使石英振子等振子振荡的振荡电路的电路装置。在这样的电路装置中，期望基于振荡信号而生成的时钟信号的占空比的高精度化。例如在专利文献1中公开了如下的CMOS反相电路：在对输入端子输入了输入信号之后，对与PMOS晶体管和NMOS晶体管中一方的源极连接的开关的控制端子输入控制信号，由此保持输入信号的电压，进行输出信号的占空比校正。

专利文献1：日本特开2013-21388号公报

然而，在专利文献1的结构中，难以进行时钟信号的高精度的占空比调整。例如，难以在实现时钟信号的多输出功能的同时，实现高精度的占空比调整。

发明内容

本公开一个方式涉及一种电路装置，其包含：振荡电路，其与电连接于振子的一端的第1节点和电连接于所述振子的另一端的第2节点电连接，通过使所述振子振荡而生成振荡信号；波形整形电路，其与所述第1节点连接，从所述第1节点输入所述振荡信号，输出对所述振荡信号进行波形整形而得的时钟信号；第1占空比调整电路，其进行所述时钟信号的占空比调整；以及输出缓冲电路，其根据所述时钟信号将第1输出时钟信号、第2输出时钟信号输出到外部，所述输出缓冲电路包含进行所述第2输出时钟信号的占空比调整的第2占空比调整电路。

此外，本公开的另一方式涉及包含上述电路装置和所述振子的振荡器。

附图说明

图1是本实施方式的电路装置的结构例。

图2是本实施方式的电路装置的详细结构例。

图3是说明第1占空比调整电路的详情的电路装置的结构例。

图4是表示调整数据的调整值与占空比之间的关系的图表。

图5是表示时钟信号的占空比的工艺变动的图表。

图6是表示进行了占空比调整电路的占空比调整时的占空比的工艺变动的图表。

图7是本实施方式的第1比较例的电路装置的结构例。

图8是本实施方式的第2比较例的电路装置的结构例。

图9是说明第2占空比调整电路的详情的电路装置的结构例。

图10是表示调整数据的调整值与占空比之间的关系的图表。

图11是表示调整数据的调整值与占空比之间的关系的图表。

图12是表示输出时钟信号的占空比的工艺变动的图表。

图13是表示进行了占空比调整电路的占空比调整时的输出时钟信号占空比的工艺变动的图表。

图14是表示进行了第1占空比调整电路和第2占空比调整电路的占空比调整时的输出时钟信号占空比的工艺变动的图表。

图15是第2占空比调整电路的结构例。

图16是第2占空比调整电路的详细结构例。

图17是第2占空比调整电路的详细结构例。

图18是本实施方式的电路装置的变形例。

图19是本实施方式的电路装置的变形例。

图20是本实施方式的电路装置的变形例。

图21是第1占空比调整电路的结构例。

图22是振荡器的构造例。

标号说明

4：振荡器；10：振子；15：封装；16：基座；17：盖；18：外部端子；19：外部端子；20：电路装置；30：振荡电路；32：可变电容电路；40：波形整形电路；50：第1占空比调整电路；52：分压电路；54：选择电路；60：处理电路；62：非易失性存储器；70：输出缓冲电路；72：第1缓冲电路；74：第2缓冲电路；80：第2占空比调整电路；82：基准反相电路；84：占空比调整用反相电路；84-1～84-n：第1占空比调整用反相电路～第n占空比调整用反相电路；90：电源电路；92：温度补偿电路；94：温度传感器电路；120：电路装置；130：振荡电路；140：波形整形电路；220：电路装置；230：振荡电路；240：波形整形电路；250：偏置电路；260：恒流电路；ADJ：调整数据；BF1、BF2：缓冲电路；BMP：凸块；CB、CF1、CF2、CG：电容器；CK：时钟信号；CKQ1、CKQ2：输出时钟信号；CV1：可变电容元件；CV2：可变电容元件；CX、CX1、CX2：电容器；DT1～DTn：控制信号；IS：电流源；IVA1、IVA2、IVB1、IVB2：反相电路；N1：第1节点；N2：第2节点；VCMP：温度补偿电压；R1～Rm-1：电阻；RB：反馈电阻；RBS、RCP、RRF、RRFB、RFFC、RX：电阻；TP01、TP02、TP11、TP12、TP21、TP22、TPn1、TPn2：P型晶体管；TN01、TN02、TN11、TN12、TN21、TN22、TNn1、TNn2：N型晶体管；TCK1、TCK2：时钟端子；TGND：地端子；TR：双极晶体管；TVDD：电源端子；TXI、TXO：端子；VBS：偏置电压；VDD：电源电压；VR1～VRm-1：分压电压；VREF、VREFB、VREFC：基准电压；XI、XO：振荡信号。

具体实施方式

下面，对实施方式进行说明。另外，以下说明的本实施方式并不对权利要求书的记载内容进行不恰当的限定。并且，本实施方式中说明的结构未必全部都是必需结构要件。

1.电路装置

图1示出本实施方式的电路装置20的结构例。本实施方式的电路装置20包含振荡电路30、波形整形电路40、第1占空比调整电路50和输出缓冲电路70，输出缓冲电路70包含第2占空比调整电路80。此外，如在后述的图22中说明的那样，本实施方式的振荡器4包含振子10和电路装置20。振子10与电路装置20电连接。例如，使用收纳振子10和电路装置20的封装的内部布线、接合线或金属凸块等，将振子10与电路装置20电连接。

振子10是通过电信号产生机械振动的元件。振子10例如能够通过石英振动片等振动片实现。例如，振子10能够通过切角为AT切或SC切等进行厚度剪切振动的石英振动片、音叉型石英振动片或双音叉型石英振动片等来实现。例如，振子10可以是内置于不具有恒温槽的温度补偿型石英振荡器(TCXO)中的振子，也可以是内置于具有恒温槽的恒温槽型石英振荡器(OCXO)中的振子。或者，振子10也可以是内置于SPXO(Simple Packaged CrystalOscillator：简单封装晶体振荡器)的振荡器中的振子。另外，本实施方式的振子10例如还能够通过厚度剪切振动型、音叉型或双音叉型以外的振动片、由石英以外的材料形成的压电振动片等各种振动片来实现。例如，作为振子10，也可以采用SAW(Surface AcousticWave：表面声波)谐振器、使用硅基板而形成的作为硅制振子的MEMS(Micro ElectroMechanical Systems：微机电系统)振子等。

电路装置20是被称为IC(Integrated Circuit：集成电路)的集成电路装置。例如，电路装置20是通过半导体工艺制造的IC，是在半导体基板上形成有电路元件的半导体芯片。

振荡电路30是使振子10振荡的电路。例如，振荡电路30与电连接于振子10的一端的第1节点N1和电连接于振子10的另一端的第2节点N2电连接，通过使振子10振荡而生成振荡信号XI、XO。具体而言，振荡电路30与电连接于振子10的一端的端子TXI和电连接于振子10的另一端的端子TXO电连接，通过使振子10振荡而生成振荡信号XI、XO。端子TXI是第1端子，端子TXO是第2端子。端子TXI、TXO是作为IC的电路装置20的例如焊盘。振荡电路30例如能够通过设置在端子TXI与端子TXO之间的振荡用的驱动电路和电容器或电阻等无源元件来实现。驱动电路例如能够通过CMOS的反相电路或双极晶体管来实现。驱动电路是振荡电路30的核心电路，驱动电路对振子10进行电压驱动或电流驱动，由此使振子10振荡。作为振荡电路30，例如能够使用反相器型、皮尔斯型、考毕兹型或哈特利型等各种类型的振荡电路。此外，在振荡电路30中设置有可变电容电路，通过该可变电容电路的电容的调整，能够调整振荡频率。可变电容电路例如能够通过变容二极管等可变电容元件来实现。或者，还能够通过电容值被二进制加权的电容器阵列和与电容器阵列连接的开关阵列来实现可变电容电路。可变电容电路例如与连接有端子TXI的第1信号线电连接。振荡电路30也可以具有：第1可变电容电路，其与连接有端子TXI的第1信号线电连接；以及第2可变电容电路，其与连接有端子TXO的第2信号线电连接。另外，本实施方式中的连接是电连接。电连接是能够传递电信号、且能够通过电信号进行信息传递的连接。电连接也可以是经由无源元件等的连接。

波形整形电路40是进行振荡信号XI的波形整形的电路，是被输入振荡信号XI并输出时钟信号CK的缓冲电路。例如，波形整形电路40与第1节点N1连接，从第1节点N1输入振荡信号XI，输出对振荡信号XI进行波形整形而得的时钟信号CK。例如，波形整形电路40对正弦波的振荡信号XI进行波形整形，输出矩形波的时钟信号CK。波形整形电路40例如能够由多个反相电路等构成。

第1占空比调整电路50是进行时钟信号CK的占空比调整的电路。第1占空比调整电路50也可以说是对偏置电压VBS进行调整的偏置电压调整电路。例如，第1占空比调整电路50通过向第1节点N1供给根据调整数据ADJ而可变地进行了调整的偏置电压VBS，对时钟信号CK的占空比进行调整。通过调整时钟信号CK的占空比，还调整后述的图2的电路装置20的输出时钟信号CKQ1、CKQ2的占空比。占空比(duty ratio)也被称为占空度(duty cycle)。另外，在本实施方式中，有时也将占空比(duty ratio)仅记载为占空比(duty)。第1占空比调整电路50例如在调整数据ADJ为第1调整值的情况下，生成与第1调整值对应的第1电压值的偏置电压VBS，在调整数据ADJ为第2调整值的情况下，生成与第2调整值对应的第2电压值的偏置电压VBS。即，第1占空比调整电路50将电压值根据调整数据ADJ而被可变地设定的偏置电压VBS供给到第1节点N1。

第1占空比调整电路50向作为振荡信号XI的输出节点的第1节点N1供给偏置电压VBS，由此振荡信号XI成为以偏置电压VBS为中心而变化的交流信号。例如，振荡信号XI成为通过未图示的电容器而被DC截止的交流信号，并通过来自第1占空比调整电路50的偏置电压VBS对该交流信号的中心电压进行设定。而且，以此方式被设定了偏置电压VBS的振荡信号XI被输入至波形整形电路40，并被实施波形整形，由此生成矩形波的时钟信号CK。

在该情况下，调整数据ADJ被设定为使得时钟信号CK的占空比成为例如50％的调整值。例如，在半导体的制造工艺的变动为典型性的情况下，调整数据ADJ被设定为使得偏置电压VBS被设定为波形整形电路40的电源电压的1/2左右电压的调整值。此外，即使构成波形整形电路40所具有的反相电路的P型晶体管或N型晶体管的工艺变动为快(fast)或慢(slow)，也以使时钟信号CK的占空比成为50％的方式对调整数据ADJ的调整值进行设定。由此，即使在存在工艺变动的情况下，也能够生成占空比被调整为50％的时钟信号CK。

输出缓冲电路70根据时钟信号CK而将输出时钟信号CKQ1、CKQ2向外部输出。例如，输出缓冲电路70对时钟信号CK进行缓冲并作为输出时钟信号CKQ1、CKQ2而输出。CKQ1是第1输出时钟信号，CKQ2是第2输出时钟信号。输出时钟信号CKQ1、CKQ2例如是相位不同的时钟信号，具体而言，例如是相位相差180度的时钟信号。这样，输出缓冲电路70将基于振荡信号XI的输出时钟信号CKQ1、CKQ1输出到时钟端子TCK1、TCK2。而且，该输出时钟信号CKQ1、CKQ2从时钟端子TCK1、TCK2经由振荡器4的外部端子而被输出至外部。例如，输出缓冲电路70以单端的CMOS的信号形式将输出时钟信号CKQ1、CKQ2输出。例如在经由未图示的输出使能端子输入的输出使能信号为有效的情况下，输出缓冲电路70将输出时钟信号CKQ1、CKQ2输出。另一方面，输出缓冲电路70在输出使能信号为无效的情况下，将输出时钟信号CKQ1、CKQ2设定为例如低电平等固定电压电平。由此，时钟端子TCK1、TCK2的电压电平被设定为固定电压电平。此外，也可以对输出时钟信号CKQ1、CKQ2分别单独地控制输出使能。另外，所谓信号有效，例如在正逻辑的情况下是高电平，在负逻辑的情况下是低电平。另外，信号无效例如在正逻辑的情况下是低电平，在负逻辑的情况下是高电平。此外，在图2中，输出缓冲电路70输出2个输出时钟信号CKQ1、CKQ2，但也可以通过对时钟信号CK进行缓冲来输出3个以上的输出时钟信号。此外，输出缓冲电路70也可以以CMOS以外的信号形式将输出时钟信号CKQ1、CKQ2输出。

此外，输出缓冲电路70包含第2占空比调整电路80，该第2占空比调整电路80进行作为第2输出时钟信号的输出时钟信号CKQ2的占空比调整。例如，作为第1输出时钟信号的输出时钟信号CKQ1不被第2占空比调整电路80进行占空比调整而从输出缓冲电路70输出。另一方面，作为第2输出时钟信号的输出时钟信号CKQ2被第2占空比调整电路80进行占空比调整后从输出缓冲电路70输出。例如，第2占空比调整电路80基于作为第2调整数据的调整数据ADJ2来调整输出时钟信号CKQ2的占空比。

图2示出本实施方式的电路装置20的详细结构例。如图2所示，电路装置20除了图1的结构之外，还能够包含处理电路60、非易失性存储器62、电源电路90、温度补偿电路92、温度传感器电路94。

处理电路60是进行各种控制处理的控制电路，例如通过逻辑电路来实现。例如，处理电路60进行电路装置20的整体控制，或者进行电路装置20的动作序列的控制。此外，处理电路60进行振荡电路30、输出缓冲电路70、温度补偿电路92等电路装置20的各电路模块的控制。此外，处理电路60进行非易失性存储器62的读出控制或写入控制。处理电路60例如能够通过门阵列等基于自动配置布线的ASIC(Application Specific Integrated Circuit：专用集成电路)的电路来实现。

非易失性存储器62对在电路装置20中使用的各种信息进行存储。非易失性存储器62例如能够通过FAMOS(Floating gate Avalanche injection MOS：浮栅雪崩注入型MOS)存储器或MONOS(Metal-Oxide-Nitride-Oxide-Silicon：金属-氧化物-氮化物-氧化物-硅)存储器等EEPROM来实现，但不限于此，也可以是OTP(One Time Programmable：一次性可编程)存储器或熔丝型ROM等。

非易失性存储器62对图1的调整数据ADJ、ADJ2进行存储。而且，从非易失性存储器62经由处理电路60而被读出的调整数据ADJ被输入至第1占空比调整电路50，第1占空比调整电路50根据调整数据ADJ进行时钟信号CK的占空比调整。例如，第1占空比调整电路50生成根据调整数据ADJ而可变地设定的偏置电压VBS并供给到第1节点N1，由此进行时钟信号CK的占空比调整。此外，根据从非易失性存储器62经由处理电路60而被读出的调整数据ADJ2，通过第2占空比调整电路80进行时钟信号CKQ2的占空比调整。例如，第2占空比调整电路80使用基于调整数据ADJ2的控制信号进行时钟信号CKQ2的占空比调整。这样，本实施方式的电路装置20包含存储调整数据ADJ、ADJ2的非易失性存储器62。并且，第1占空比调整电路50根据存储在非易失性存储器62中的调整数据ADJ进行时钟信号CK的占空比调整。例如，进行输出时钟信号CKQ1的占空比调整。此外，第2占空比调整电路80根据存储在非易失性存储器62中的调整数据ADJ2进行输出时钟信号CKQ2的占空比调整。另外，如后所述，非易失性存储器62还存储温度补偿用的信息。

电源电路90被供给来自电源端子TVDD的电源电压VDD，从地端子TGND被供给作为地电压的GND，对电路装置20的各电路块供给各电路块用的电源电压。例如，电源电路90具有调节器，调节器将根据电源电压VDD生成的调节电源电压提供给电路装置20的各电路块。例如，电源电路90向振荡电路30供给第1调节电源电压，向波形整形电路40或输出缓冲电路70供给与第1调节电源电压不同的第2调节电源电压。此外，电源电路90也向第1占空比调整电路50、处理电路60、非易失性存储器62、温度补偿电路92、温度传感器电路94供给各种调节电源电压。另外，电源电路90还具有基准电压生成电路、基准电流生成电路。

温度补偿电路92进行振荡电路30的振荡频率的温度补偿。振荡频率的温度补偿是振荡电路30的振荡信号XI、XO的温度补偿。具体而言，温度补偿电路92根据来自温度传感器电路94的温度检测信息来进行温度补偿。例如，温度补偿电路92根据来自温度传感器电路94的温度检测电压而生成温度补偿电压，并将所生成的温度补偿电压输出到振荡电路30，由此进行振荡电路30的振荡频率的温度补偿。例如，温度补偿电路92对振荡电路30所具有的可变电容电路32输出作为可变电容电路32的电容控制电压的温度补偿电压来对可变电容电路32的电容进行调整，由此进行温度补偿。在该情况下，振荡电路30的可变电容电路32通过变容二极管等可变电容元件来实现。温度补偿是抑制并补偿由温度变动引起的振荡频率变动的处理。例如，温度补偿电路92进行基于多项式近似的模拟方式的温度补偿。例如，在对振子10的频率温度特性进行补偿的温度补偿电压通过多项式来近似的情况下，温度补偿电路92根据该多项式的系数信息来进行模拟方式的温度补偿。模拟方式的温度补偿例如是通过作为模拟信号的电流信号、电压信号的相加处理等来实现的温度补偿。具体而言，在非易失性存储器62中存储有温度补偿用的多项式的系数信息，处理电路60从非易失性存储器62读出该系数信息，例如设定于温度补偿电路92的寄存器。而且，温度补偿电路92根据设定于寄存器的系数信息来进行模拟方式的温度补偿。另外，温度补偿电路92也可以进行数字方式的温度补偿。在该情况下，温度补偿电路92根据作为温度传感器电路94的温度检测信息的温度检测数据来进行数字的温度补偿处理。例如，温度补偿电路92基于温度检测数据求出频率调整数据。

而且，通过根据所求出的频率调整数据来对振荡电路30的可变电容电路32的电容值进行调整，实现振荡电路30的振荡频率的温度补偿处理。在该情况下，振荡电路30的可变电容电路通过具有以二进制方式加权后的多个电容器的电容器阵列和开关阵列来实现。此外，非易失性存储器62存储有表示温度检测数据与频率调整数据的对应关系的查找表，温度补偿电路92进行如下的温度补偿处理：使用通过处理电路60而从非易失性存储器62读出的查找表，根据温度数据求出频率调整数据。

温度传感器电路94是检测温度的传感器电路。具体而言，温度传感器电路94将根据环境的温度而变化的温度依赖电压作为温度检测电压而输出。例如温度传感器电路94利用具有温度依赖性的电路元件来生成温度检测电压。具体而言，温度传感器电路94通过使用PN结的正向电压所具有的温度依赖性，输出电压值依赖于温度而变化的温度检测电压。作为PN结的正向电压，例如能够使用双极晶体管的基极-发射极间电压等。此外，在进行数字方式的温度补偿处理的情况下，温度传感器电路94测量环境温度等温度，将其结果作为温度检测数据输出。温度检测数据是相对于温度例如单调增加或单调减少的数据。

另外，第1占空比调整电路50包含分压电路52和选择电路54。分压电路52通过进行电源电压和地电压的电压分压，输出多个分压电压。例如，分压电路52具有串联连接在电源节点与地节点之间的多个电阻，输出利用多个电阻进行分压而得的多个分压电压。即，分压电路52由电阻梯形电路等实现。电源节点是被供给电源电压的节点，地节点是被供给地电压的节点。而且，选择电路54选择作为多个分压电压中的任意一个的第1分压电压来作为偏置电压VBS。即，选择电路54根据调整数据ADJ，选择多个分压电压的第1分压电压来作为偏置电压VBS。此外，选择电路54选择作为多个分压电压中的任意一个的第2分压电压来作为后述的基准电压VREF。

2.第1占空比调整电路

接着，对第1占空比调整电路50的详情进行说明。图3是说明第1占空比调整电路50的详情的电路装置20的结构例。在图3中，振荡电路30包含电流源IS、双极晶体管TR、电阻RX、电容器CX。电流源IS和双极晶体管TR串联设置在VRG1的电源节点与地节点之间。由这些电流源IS、双极晶体管TR构成振荡电路30的驱动电路。电流源IS例如能够通过栅极被输入偏置电压的CMOS的晶体管等来实现。电阻RX设置在双极晶体管TR的集电极节点与基极节点之间。电容器CX设置在双极晶体管TR的基极节点与第1节点N1之间。

此外，在图3中，振荡电路30包含通过变容二极管等实现的可变电容元件CV1、CV2和电容值固定的固定电容的电容器CF1、CF2作为图2的可变电容电路32。具体而言，振荡电路30包含：固定电容的电容器CF1，其一端与第1节点N1连接；以及可变电容元件CV1，其一端与固定电容的电容器CF1的另一端连接，电容值可变。并且，振荡电路30包含：固定电容的电容器CF2，其一端与第2节点N2连接；以及可变电容元件CV2，其一端与固定电容的电容器CF2的另一端连接，电容值可变。在可变电容元件CV1、CV2的另一端与地节点之间设置有电容器CG。而且，来自图2的温度补偿电路92的温度补偿电压VCMP经由电阻RCP而被供给至可变电容元件CV1、CV2的一端。此外，基准电压VREF经由电阻RRF而被供给至可变电容元件CV1、CV2的另一端。由此，对可变电容元件CV1、CV2施加与温度补偿电压VCMP和基准电压VREF的电压差对应的电压。由此，可变电容元件CV1、CV2被设定为与温度补偿电压VCMP对应的电容，从而实现振荡电路30的振荡频率的温度补偿。另外，在图3中，供给偏置电压VBS的第1占空比调整电路50也供给该基准电压VREF。

第1占空比调整电路50通过设置在VRG1的电源节点与地节点之间的梯形电阻电路来实现，输出作为由梯形电阻电路所产生的分压电压的偏置电压VBS。此外，第1占空比调整电路50如上述那样输出温度补偿用的基准电压VREF。而且，偏置电压VBS经由电阻RBS而被供给至第1节点N1。通过该偏置电压VBS，设定作为交流信号的振荡信号XI的中心电压，以偏置电压VBS为中心而变化的例如正弦波的振荡信号XI被输入至波形整形电路40。

波形整形电路40包含作为缓冲电路的多个反相电路IVA1、IVA2。反相电路IVA1、IVA2分别由串联设置在VREG2的电源节点与地节点之间的P型晶体管和N型晶体管构成。而且，通过偏置电压VBS而被设定了偏置点的振荡信号XI作为输入信号而被输入至波形整形电路40的初级的反相电路IVA1。即，振荡信号XI被输入到构成反相电路IVA1的P型晶体管的栅极和N型晶体管的栅极。而且，反相电路IVA1的输出信号被输入至下一级的反相电路IVA2，反相电路IVA2输出时钟信号CK。由此，从波形整形电路40输出对振荡信号XI进行了波形整形的矩形波的时钟信号CK。另外，作为一例，温度补偿电压VCMP例如是以0.9V的电压为中心、根据温度检测结果而变化的电压。基准电压VREF例如为0.3V～0.4V左右的电压。VREG1的电源电压例如为1.2V，VREG2的电源电压例如为1.0V。偏置电压VBS例如是以0.5V为中心而在例如±0.1V的范围内被调整的电压，0.5V是波形整形电路40的VREG2的电源电压的1/2左右的电压。

如上所述，本实施方式的电路装置20包含：振荡电路30，其与连接于振子10的第1节点N1和第2节点N2连接，生成振荡信号XI、XO；波形整形电路40，其从第1节点N1被输入振荡信号XI，输出时钟信号CK；以及第1占空比调整电路50，其将根据调整数据ADJ可变地进行了调整的偏置电压VBS供给到第1节点N1。而且，以根据调整数据ADJ而被可变地调整的偏置电压VBS为中心而变化的振荡信号XI被输入至波形整形电路40进行波形整形，由此对时钟信号CK的占空比进行调整。这样，能够考虑构成波形整形电路40的P型晶体管或N型晶体管的阈值电压等的工艺变动、振荡波形的失真情况、或者后级电路中占空比的偏差，来调整时钟信号CK的占空比，还能够调整来自电路装置20的输出时钟信号CKQ1、CKQ2的占空比。由此，能够使占空比接近例如50％，能够实现高精度的占空比调整。

例如，图4为表示调整数据ADJ的调整值与占空比的关系的图表。在图4中，例如通过5比特的调整数据ADJ进行例如以32个阶段划分50％±8％的占空比调整，进行分辨率为0.4％的占空比调整。

图5是表示未进行第1占空比调整电路50的占空比调整的情况下的占空比的工艺变动的角仿真结果的图表。在此，TYP为典型情形。SF是N型晶体管为慢、P型晶体管为快的情形，FS是N型晶体管为快、P型晶体管为慢的情形。SS是N型晶体管以及P型晶体管均为慢的情形，FF是N型晶体管以及P型晶体管均为快的情形。如图5所示，由于半导体的制造工艺变动，占空比在50％±5％左右的范围内变动。

另一方面，图6是表示进行了第1占空比调整电路50的占空比调整的情况下的占空比的工艺变动的角仿真结果的图表。如图6所示，第1占空比调整电路50供给根据调整数据ADJ而被可变地设定的偏置电压VBS，由此能够实现例如占空比的变动成为50％±1％以内的范围这样的、高精度的占空比调整。

图7示出本实施方式的第1比较例的电路装置120。在第1比较例的电路装置120的振荡电路130中，除了第1节点N1与双极晶体管TR的基极节点之间的电容器CX1以外，还在第2节点N2与双极晶体管TR的集电极节点之间设置有电容器CX2。此外，可变电容元件CV1的一端与第1节点N1连接，另一端与温度补偿电压VCMP的供给节点连接，可变电容元件CV2的一端与第2节点N2连接，另一端与温度补偿电压VCMP的供给节点连接。另外，对振荡信号XI的节点即第1节点N1供给基准电压VREFB，对振荡信号XO的节点即第2节点N2供给基准电压VREFC。由此，振荡信号XI成为以基准电压VREFB为中心变化的振荡信号，振荡信号XO成为以基准电压VREFC为中心变化的振荡信号。基准电压VREFB例如为0.4V，基准电压VREFC例如为1.2V。

而且，在图7的第1比较例中，在第1节点N1与波形整形电路140的输入节点之间设置有DC截止用的电容器CB。由此，振荡信号XI的DC成分被截止，AC成分被输入到波形整形电路140。并且，波形整形电路140包含反相电路IVB1、IVB2，初级的反相电路IVB1在其输出节点与输入节点之间设置有反馈电阻RB。通过设置这样的反馈电阻RB，初级的反相电路IVB1通过自偏置来设定偏置点。

这样，在图7的第1比较例中，对振荡信号XI的节点即第1节点N1施加温度补偿用的基准电压VREFB，振荡信号XI成为以基准电压VREFB为中心而变化的振荡信号。在此，基准电压VREFB例如被调整为使可变电容元件CV1的灵敏度成为最佳的电压，与波形整形电路140的初级反相电路IVB1的阈值电压不一致。作为一例，在第1比较例中，对反相电路IVB1供给了成为VREG＝1.5V的电源电压，因此反相电路IVB1的阈值电压成为VREG/2＝0.75V左右。另一方面，基准电压VREFB被调整为例如VREFB＝0.4V，以使可变电容元件CV1的灵敏度成为最佳，因此反相电路IVB1的阈值电压与作为振荡信号XI的中心电压的基准电压VREFB不一致。此外，基准电压VREFB根据作为可变电容元件的变容二极管的制造偏差等来调整，而不根据构成反相电路IVB1等的P型晶体管、N型晶体管的制造偏差来调整。

因此，在图7的第1比较例中，需要在反相电路IVB1的输入节点设置DC截止用的电容器CB，截止振荡信号XI的DC成分，仅将振荡信号XI的AC成分输入到反相电路IVB1。而且，在初级的反相电路IVB1中，经由反馈电阻RB将其输出节点和输入节点连接起来，由此通过自偏置对偏置点进行调整。然而，在这样的基于自偏置的偏置点的调整中，当在振荡信号XI的波形中产生非线性失真时，时钟信号CK的占空比变动，存在无法实现占空比的高精度化的问题。例如在图7的第1比较例中，占空比偏差的实际值为50％±4％左右，无法实现例如50％±1％以内那样的高精度的占空比。例如具有如下用途：在外部的处理装置根据对时钟信号CK进行缓冲而得到的输出时钟信号CKQ1、CKQ2进行处理的情况下，该处理装置不仅使用输出时钟信号CKQ1、CKQ2的上升沿，还使用下降沿进行处理。在这样的用途中，在50％±4％左右的占空比下无法执行适当的处理，因此有时要求50％±1％以内那样的高精度的占空比，但在图7的第1比较例中无法应对这样的要求。

关于这一点，在图3的本实施方式的电路装置20中，在振荡信号XI的第1节点N1与可变电容元件CV1之间设置有DC截止用的电容器CF1。此外，在振荡信号XO的第2节点N2与可变电容元件CV2之间也设置有DC截止用的电容器CF2。由此，能够进行不依赖于温度补偿用的基准电压VREF的设定的偏置电压VBS的设定，能够使振荡信号XI成为以偏置电压VBS为中心而变化的振荡信号。

例如通过调整基准电压VREF，能够将可变电容元件CV1、CV2调整为最佳的灵敏度。在该情况下，第1节点N1的电容成为可变电容元件CV1与电容器CF1的串联电容，第2节点N2的电容成为可变电容元件CV2与电容器CF2的串联电容。然而，通过使电容器CF1、CF2的电容足够大，能够使用可变电容元件CV1、CV2将第1节点N1、第2节点N2的电容调整为与环境温度对应的适当的电容。

而且，在本实施方式中，关于偏置电压VBS，能够与基准电压VREF无关地，使用调整数据ADJ并通过第1占空比调整电路50而调整为使得时钟信号CK的占空比接近于50％的适当的电压。

例如，假设由于P型晶体管或N型晶体管的阈值电压等的工艺变动，图3的波形整形电路40的初级反相电路IVA1的阈值电压成为比作为电源电压的VREG2的1/2电压低的电压。例如，当存在N型晶体管变快、P型晶体管变慢这样的工艺变动时，反相电路IVA1的阈值电压成为比VREG2的1/2电压低的电压。此时，当偏置电压VBS一直为VREG2的1/2电压时，会产生时钟信号CK的占空比大于50％的情况。该情况下，在本实施方式中，第1占空比调整电路50也根据调整数据ADJ而将偏置电压VBS设定为比VREG2的1/2电压低的电压。这样，即使在反相电路IVA1的阈值电压由于工艺变动而成为低电压的情况下，与此相应地，作为振荡信号XI的中心电压的偏置电压VBS也变低，因此，能够使时钟信号CK的占空比接近50％。因此，能够实现占空比的变动在50％±1％以内的高精度的占空比调整。

另一方面，假设由于P型晶体管、N型晶体管的阈值电压等的工艺变动，波形整形电路40的初级反相电路IVA1的阈值电压成为比VREG2的1/2电压高的电压。例如，当存在P型晶体管变快、N型晶体管变慢这样的工艺变动时，反相电路IVA1的阈值电压成为比VREG2的1/2电压高的电压。此时，当偏置电压VBS一直为VREG2的1/2的电压时，会产生时钟信号CK的占空比小于50％的情况。该情况下，在本实施方式中，第1占空比调整电路50也根据调整数据ADJ而将偏置电压VBS设定为比VREG2的1/2电压高的电压。这样，即使在反相电路IVA1的阈值电压由于工艺变动而成为高电压的情况下，与此相应地，作为振荡信号XI的中心电压的偏置电压VBS也变高，因此，能够使时钟信号CK的占空比接近50％。因此，能够实现占空比的变动在50％±1％以内的高精度的占空比调整。

此外，在图3中，由于不需要设置在图7的第1比较例中设置的DC截止用的电容器CB，因此也能够抑制由DC截止用的电容器CB和输入电容的分压引起的振荡振幅的衰减，因此能够实现低本底噪声化。另外，由于不需要图7所示那样的反馈电阻RB，因此也能够防止以反馈电阻RB为原因的异常振荡。

图8示出本实施方式的第2比较例的电路装置220。该第2比较例的电路装置220中设置有振荡电路230、波形整形电路240、偏置电路250和恒流电路260。在该第2比较例中，偏置电路250是波形整形电路240的复制电路，偏置电路250输出的偏置电压依赖于所供给的电源电压VDD。例如偏置电路250输出VDD的1/2左右的偏置电压。但是，时钟信号CK的占空比不仅因初级反相电路的P型晶体管或N型晶体管的阈值电压的例如±0.1V左右的偏差而变动，占空比还因后级电路而变动，占空比也因振荡波形的失真而变动。因此，在图8的第2比较例中，存在如下问题：无法实现考虑了这样的各种变动因素的高精度的占空比调整。另外，在图8的第2比较例中，偏置电路250仅输出VDD的1/2左右的偏置电压，不存在基于调整数据来调整偏置电压那样的调整电路。

关于这一点，在本实施方式的电路装置20中，能够根据调整数据ADJ而可变地对偏置电压VBS进行调整。即，设置有根据调整数据ADJ来对偏置电压VBS进行调整的电路即第1占空比调整电路50。因此，除了例如图3的初级反相电路IVA1中的P型晶体管或N型晶体管的阈值电压等的偏差之外，还能够考虑后级电路中的占空比的偏差、振荡波形的失真情况等来对偏置电压VBS进行调整，进而对时钟信号CK的占空比进行调整，因此与图8的第2比较例等相比，能够实现高精度的占空比调整。

例如，本实施方式的电路装置20包含对调整数据ADJ进行存储的非易失性存储器62，第1占空比调整电路50生成电压根据存储于非易失性存储器62中的调整数据ADJ来设定的偏置电压VBS。例如，第1占空比调整电路50在存储于非易失性存储器62中的调整数据ADJ为第1调整值的情况下，生成与第1调整值对应的第1电压值的偏置电压VBS，在调整数据ADJ为第2调整值的情况下，生成与第2调整值对应的第2电压值的偏置电压VBS。由此，通过将能够设定最佳的占空比的调整数据ADJ存储在非易失性存储器62中，并在电路装置20的实际动作时，由第1占空比调整电路50供给与从非易失性存储器62读出的调整数据ADJ对应的偏置电压VBS，能够实现例如50％±1％这样的高精度的占空比调整。具体而言，在电路装置20的制造时等的检查工序中，对输出时钟信号CKQ等的占空比进行测量，根据测量结果来决定调整数据ADJ，并写入非易失性存储器62中。例如，调整数据ADJ不仅考虑由工艺变动引起的晶体管阈值电压等的偏差来决定，还考虑振荡波形的非线性失真等来决定。而且，在电路装置20的实际动作时，通过从非易失性存储器62中读出基于测量结果来决定的调整数据ADJ，并由第1占空比调整电路50供给与调整数据ADJ对应的偏置电压VBS，能够实现例如成为50％±1％以内那样的高精度的占空比调整。

此外，在本实施方式中，图3所示的振荡电路30的电源电压即VRG1成为波形整形电路40的电源电压即VREG2以上的电压。即，VREG1≥VREG2的关系成立。作为一例，VRG1为1.2V，VREG2为1V。

另一方面，在图8的第2比较例中，作为振荡电路230的电源电压的VREG为1.2V，作为波形整形电路240或偏置电路250的电源电压的VDD为1.8～5V，VREG＜VDD的关系成立。因此，输入到波形整形电路240的振荡信号XI的振幅电压小于波形整形电路240的电源电压VDD，波形整形电路240的初级反相电路的输出信号的上升波形、下降波形不会变得陡峭，而成为平缓的波形。而且，当初级反相电路的输出信号成为平缓的波形时，由于下一级反相电路的P型晶体管或N型晶体管的阈值电压等的偏差，占空比会发生变动。

与此相对，在本实施方式中，作为振荡电路30的电源电压的VRG1成为作为波形整形电路40的电源电压的VREG2以上的电压。因此，能够使输入到波形整形电路40的振荡信号XI的振幅在波形整形电路40的驱动电压范围内尽可能大。即，在由VREG2设定的波形整形电路40的驱动电压范围内，能够将全摆幅的振荡信号XI输入到波形整形电路40的初级反相电路IVA1。因此，初级反相电路IVA1的P型晶体管和N型晶体管双方都导通的期间几乎消失，从而反相电路IVA1的输出信号的上升波形和下降波形变得陡峭。其结果为，能够降低因下一级反相电路IVA2的P型晶体管或N型晶体管的阈值电压等的偏差而引起的占空比偏差。此外，振荡信号XI的振幅波动所引起的AM噪声通过波形整形电路40的波形整形而被转换为作为相位噪声的PM噪声。关于这一点，如果如本实施方式那样设为VREG1≥VREG2，并在波形整形电路40的驱动电压范围内尽可能地增大振荡信号XI的振幅，则能够降低从AM噪声向PM噪声的转换程度，从而能够提高时钟信号CK的信号品质。此外，波形整形电路40和后级的输出缓冲电路70以相同的VREG2的电源电压进行动作，但通过使VREG2的电源电压比振荡电路30的电源电压即VREG1低，能够降低输出缓冲电路70中的电力消耗。例如，输出缓冲电路70由于对外部的较大负载进行驱动，因此与其他电路模块相比消耗电力较大，但通过将VREG2设为与VREG1相比而较低的电压，也能够相应地降低消耗电力。

此外，如图3所示，在本实施方式中，振荡电路30包含：固定电容的电容器CF1，其一端与第1节点N1连接，电容值固定；以及可变电容元件CV1，其一端与固定电容的电容器CF1的另一端连接，电容值可变。而且，向可变电容元件CV1的一端以及另一端中的一方输入温度补偿电压VCMP，向一端以及另一端中的另一方输入基准电压VREF。例如在图3中，向可变电容元件CV1的一端输入温度补偿电压VCMP，向可变电容元件CV1的另一端输入基准电压VREF。另外，也可以向作为地节点侧的可变电容元件CV1的另一端输入温度补偿电压VCMP，向作为电容器CF1侧的可变电容元件CV1的一端输入基准电压VREF。另外，可变电容元件CV2也成为与可变电容元件CV1同样的连接结构，在此省略详细的说明。

根据这样的结构，能够对可变电容元件CV1施加与温度补偿电压VCMP和基准电压VREF的电压差对应的电压，通过以基准电压VREF为基准的温度补偿电压VCMP，使可变电容元件CV1的电容值变化，从而能够实现振荡电路30的振荡频率的温度补偿。此外，通过设置固定电容的电容器CF1，能够独立地对偏置电压VBS和基准电压VREF进行调整。即，在通过使偏置电压VBS变化而进行的占空比调整的同时，也能够独立地对变容二极管等可变电容元件CV1的基准电压VREF进行调整。例如，能够在进行以时钟信号CK的占空比接近于50％的方式来改变偏置电压VBS的占空比调整的同时，对基准电压VREF进行调整，以使可变电容元件CV1的两端电位差大于0V，且灵敏度成为最佳。

此外，在本实施方式中，第1占空比调整电路50将偏置电压输出到第1节点N1，并且将基准电压VREF输出到可变电容元件CV1的一端和另一端中的另一方。例如在图3中，向可变电容元件CV1的一端输入温度补偿电压VCMP，第1占空比调整电路50向可变电容元件CV1的另一端输出基准电压VREF。此外，也可以向可变电容元件CV1的另一端输入温度补偿电压VCMP，第1占空比调整电路50向可变电容元件CV1的一端输出基准电压VREF。

如果设为这种结构，则能够使用1个第1占空比调整电路50供给偏置电压VBS从而对时钟信号CK的占空比进行调整，并且还能够供给温度补偿用的基准电压VREF从而实现振荡频率的温度补偿。换言之，能够有效利用供给温度补偿用的基准电压VREF的第1占空比调整电路50，也供给偏置电压VBS，从而对占空比进行调整。由此，能够实现电路的共用化和电路装置20的小规模化，并且实现电路装置20的低功耗化。

具体而言，如在后述的图21中详细说明的那样，第1占空比调整电路50包含：分压电路52，其具有串联连接在电源节点与地节点之间的多个电阻，输出通过多个电阻进行分压而得的多个分压电压；以及选择电路54，其选择多个分压电压中的任意一个来作为偏置电压VBS。即，分压电路52通过梯形电阻电路来实现，选择电路54根据所输入的调整数据ADJ而从通过作为梯形电阻电路的分压电路52而生成的多个分压电压中选择偏置电压VBS，并供给到第1节点N1。根据这样的结构，例如通过分压电路52生成VREG1的电源电压与GND之间的多个分压电压，并从所生成的多个分压电压中选择与调整数据ADJ对应的电压，由此能够生成作为振荡信号XI的中心电压的偏置电压VBS。

而且，在本实施方式中，选择电路54将作为来自分压电路52的多个分压电压中的任意一个的第1分压电压选择为偏置电压VBS，将作为多个分压电压中的任意一个的第2分压电压选择为基准电压VREF。这样，通过将由选择电路54从多个分压电压中选择出的第1分压电压作为偏置电压VBS供给到第1节点N1，能够对时钟信号CK的占空比进行调整。而且，通过将由选择电路54从多个分压电压中选择出的第2分压电压作为基准电压VREF进行供给，使可变电容元件CV1在适当的灵敏度范围内进行动作，从而能够实现振荡频率的温度补偿。此外，为了生成偏置电压VBS和生成基准电压VREF，只要设置1个梯形电阻电路作为分压电路52即可，因此，与设置偏置电压用的第1梯形电阻电路和基准电压用的第2梯形电阻电路的情况相比，能够实现电路装置20的电路面积的小面积化。此外，与设置第1梯形电阻电路和第2梯形电阻电路的情况相比，能够将从电源节点流向地节点的电流设为例如1/2左右，因此还能够实现电路装置20的低功耗化。

3.第2占空比调整电路

近年来，通信信息终端也复杂化，对于石英振荡器等振荡器，要求对基带处理部、RF/GPS、WLAN、Bluetooth(注册商标)的芯片组等分配时钟信号的多输出功能。处理速度也有高速化的趋势，例如要求RF的时钟信号的占空比精度为50％±1％以内这样严格的性能。关于这一点，在上述的专利文献1中公开了如下的方法：使反相电路的输入波形错开而进行输入，由此保持输入信号的电压，并进行输出信号的占空比的校正。然而，在该专利文献1的方法中，难以调整输入信号与错开输入的信号的延迟时间，在想要实现上述的多输出功能的情况下，由于后级电路而使得占空比产生偏差，存在无法使占空比高精度化的课题。

如在图1、图2中说明的那样，解决这样的课题的本实施方式的电路装置20包含：振荡电路30，其生成振荡信号XI、XO；波形整形电路40，其输出对振荡信号XI进行波形整形而得到的时钟信号CK；以及第1占空比调整电路50，其进行时钟信号CK的占空比调整。而且，电路装置20包含根据时钟信号CK而将输出时钟信号CKQ1、CKQ2输出到外部的输出缓冲电路70，输出缓冲电路70包含进行输出时钟信号CKQ2的占空比调整的第2占空比调整电路80。

这样，输出缓冲电路70根据时钟信号CK输出多个输出时钟信号CKQ1、CKQ2，从而能够响应时钟信号的多输出功能的要求。在该情况下，第1占空比调整电路50进行时钟信号CK的占空比调整，从而实现时钟信号CK的占空比的高精度化。但是，在输出缓冲电路70对进行了占空比调整的时钟信号CK进行缓冲等而将输出时钟信号CKQ1、CKQ2输出来实现多输出功能的情况下，占空比的精度变得不充分，有可能无法满足电路装置20所要求的占空比精度的要求规格。

因此，在本实施方式中，在根据时钟信号CK而将输出时钟信号CKQ1、CKQ2输出的输出缓冲电路70中，设置进行输出时钟信号CKQ2的占空比调整的第2占空比调整电路80。这样，能够由第1占空比调整电路50进行占空比调整并且由第2占空比调整电路80进行占空比调整这样进行2个阶段的占空比调整。例如，假设通过第1占空比调整电路的占空比调整，输出时钟信号CKQ1满足占空比精度的要求规格，但是输出时钟信号CKQ2不满足占空比精度的要求规格。例如，在作为第2输出时钟信号的输出时钟信号CKQ2是与作为第1输出时钟信号的输出时钟信号CKQ1相位不同的信号的情况下，产生这样的状况。在这样的情况下，通过由设置于输出缓冲电路70的第2占空比调整电路80进行的占空比调整，也能够使输出时钟信号CKQ2满足占空比精度的要求规格。由此，输出缓冲电路70能够向外部输出可满足例如50％±1％这样的占空比精度的要求规格的多个输出时钟信号CKQ1、CKQ2，从而能够同时实现时钟信号的多输出功能和高精度的占空比调整。

例如，图9是说明第2占空比调整电路80的详情的电路装置20的结构例。如图9所示，第1占空比调整电路50通过向第1节点N1供给例如根据调整数据ADJ而可变地进行了调整的偏置电压VBS，对时钟信号CK的占空比进行调整。由此，将高精度地调整了占空比的时钟信号CK从波形整形电路40输入到输出缓冲电路70。然后，输出缓冲电路70根据由第1占空比调整电路50进行了占空比调整的时钟信号CK，输出输出时钟信号CKQ1、CKQ2。

此时，例如，如果像上述那样测量输出时钟信号CKQ1的占空比并且基于测量结果决定调整数据ADJ时，则第1占空比调整电路50基于调整数据ADJ进行占空比调整，由此使得输出时钟信号CKQ1能够满足占空比精度的要求规格。然而，输出时钟信号CKQ2例如与输出时钟信号CKQ1相位不同，在图9中相位相差180度。因此，即使将输出时钟信号CKQ1的占空比高精度地调整为满足要求规格，输出时钟信号CKQ2的占空比也未必满足占空比精度的要求规格。例如，在输出相位与输出时钟信号CKQ1相差180度的反相时钟信号作为输出时钟信号CKQ2的情况下，需要使信号电平反转的反相电路。在该情况下，当在构成该反相电路的P型晶体管的驱动能力与N型晶体管的驱动能力之间存在不平衡时，会发生输出时钟信号CKQ2的占空比产生偏差的情况。例如在N型晶体管、P型晶体管分别为慢、快的SF的情形、N型晶体管、P型晶体管分别为快、慢的FS的情形时，会发生上述那样的情况，从而无法实现输出时钟信号CKQ2的占空比的高精度化。

关于这一点，在本实施方式中，在输出缓冲电路70中设置第2占空比调整电路80，该第2占空比调整电路80进行对输出时钟信号CKQ2的占空比调整。例如，测量输出时钟信号CKQ2的占空比，基于测量结果决定调整数据ADJ2，第2占空比调整电路80基于该调整数据ADJ2调整输出时钟信号CKQ2的占空比。由此，不仅对输出时钟信号CKQ1，而且对输出时钟信号CKQ2也进行高精度的占空比调整并输出到外部。由此，能够同时实现时钟信号的多输出功能和高精度的占空比调整。

具体而言，在图9中，输出缓冲电路70包含第1缓冲电路72和第2缓冲电路74。第1缓冲电路72对时钟信号CK进行缓冲并作为输出时钟信号CKQ1而输出。例如，第1缓冲电路72具有缓冲电路BF1，将通过该缓冲电路BF1对时钟信号CK进行缓冲而得到的信号作为输出时钟信号CKQ1输出。在该情况下，输出时钟信号CKQ1为时钟信号CK的正相信号，输出时钟信号CKQ1为与时钟信号CK相同相位的时钟信号。此外，缓冲电路BF1例如能够通过多个反相电路等来实现。缓冲电路BF1具有能够驱动外部负载的高驱动能力，例如驱动能力比波形整形电路40高。具体而言，缓冲电路BF1由与波形整形电路40相比尺寸较大的P型晶体管、N型晶体管构成。

另一方面，第2缓冲电路74具有第2占空比调整电路80，对时钟信号CK进行缓冲，输出由第2占空比调整电路80调整了占空比的输出时钟信号CKQ2。例如，来自波形整形电路40的时钟信号CK被输入到第2占空比调整电路80，第2占空比调整电路80进行时钟信号CK的信号电平反转并且进行占空比调整。而且，第2占空比调整电路80的输出信号被缓冲电路BF2缓冲，并作为输出时钟信号CKQ2输出。在该情况下，输出时钟信号CKQ2为时钟信号CK的反相信号，输出时钟信号CKQ2为相位与输出时钟信号CKQ1、时钟信号CK不同的时钟信号。具体而言，输出时钟信号CKQ2与输出时钟信号CKQ1、时钟信号CK的相位相差180度。此外，缓冲电路BF2例如能够通过多个反相电路等来实现。缓冲电路BF2具有能够驱动外部负载的高驱动能力，例如驱动能力比第2占空比调整电路80、波形整形电路40高。具体而言，缓冲电路BF2由与第2占空比调整电路80、波形整形电路40相比尺寸较大的P型晶体管、N型晶体管构成。

这样，在图9中，在从输出缓冲电路70的中间节点分支出的第1信号路径中，通过第1缓冲电路72对时钟信号CK进行缓冲，并作为输出时钟信号CKQ1输出。此外，在从该中间节点分支出的第2信号路径中，通过第2缓冲电路74对时钟信号CK进行缓冲，使信号电平反转并且进行占空比调整，然后作为输出时钟信号CKQ2输出。通过将这样的第1缓冲电路72和第2缓冲电路74设置于输出缓冲电路70，能够将对时钟信号CK进行了缓冲的信号作为输出时钟信号CKQ1输出到外部，并且能够将对时钟信号CK进行了缓冲、且由第2占空比调整电路80调整了占空比的信号作为输出时钟信号CKQ2输出到外部。因此，能够将高精度地进行了占空比调整的多个输出时钟信号CKQ1、CKQ2输出到外部，能够同时实现时钟信号的多输出功能和高精度的占空比调整。

此外，在本实施方式中，输出时钟信号CKQ1和输出时钟信号CKQ2成为相位相差180度的时钟信号。例如，输出时钟信号CKQ1是时钟信号CK的正相信号，相位与时钟信号CK相同，而输出时钟信号CKQ2是时钟信号CK的反相信号，相位与时钟信号CK相差180度，相位与输出时钟信号CKQ1也相差180度。这样，能够将输出时钟信号CKQ1和相位与输出时钟信号CKQ1相差180度的输出时钟信号CKQ2输出到外部而实现多输出功能，并且能够将进行了高精度的占空比调整的多个输出时钟信号CKQ1、CKQ2输出到外部。因此，在电路装置20的外部，不仅需要相位与时钟信号CK相同的输出时钟信号CKQ1，还需要相位与输出时钟信号CKQ1相差180度的时钟信号的情况下，能够根据这样的要求，向外部供给高精度地进行了占空比调整的这些输出时钟信号CKQ1、CKQ2。

此外，在图9中，输出时钟信号CKQ1、CKQ2的相位相差180度，但本实施方式并不限定于此，例如能够实施使相位相差90度等各种变形。此外，在图9中，输出缓冲电路70输出2个输出时钟信号CKQ1、CKQ2，但也可以使输出缓冲电路70能够输出3个以上的输出时钟信号。

此外，如图9所示，第1占空比调整电路50根据存储在非易失性存储器62中的调整数据ADJ，进行时钟信号CK的占空比调整，第2占空比调整电路80根据存储在非易失性存储器62中的调整数据ADJ2，进行输出时钟信号CKQ2的占空比调整。具体而言，在电路装置20的制造时等的检查工序中，对输出时钟信号CKQ1的占空比进行测量，并根据测量结果来决定调整数据ADJ。此外，对输出时钟信号CKQ2的占空比进行测量，并根据测量结果来决定调整数据ADJ2。然后，将所决定的调整数据ADJ、ADJ2写入非易失性存储器62。并且，在电路装置20的实际动作时，从非易失性存储器62读出根据测量结果而决定的调整数据ADJ、ADJ2，第1占空比调整电路50进行基于调整数据ADJ的占空比调整，第2占空比调整电路80进行基于调整数据ADJ2的占空比调整。例如，在第2占空比调整电路80中，根据调整数据ADJ2，进行构成第2占空比调整电路80的反相电路的P型晶体管的驱动能力与N型晶体管的驱动能力的比率调整。驱动能力的比率调整能够通过构成反相电路的P型晶体管的尺寸与N型晶体管的尺寸的比率调整等来实现。由此，能够向外部输出例如进行了50％±1％以内的高精度的占空比调整的输出时钟信号CKQ1、CKQ2。

例如，图10、图11为表示调整数据ADJ、ADJ2的调整值与占空比之间的关系的图表。在图10所示的第1级的占空比调整中，例如基于调整数据ADJ，进行以5比特将50％±8％划分32级那样的占空比调整，进行分辨率为0.4％的占空比调整。在图11所示的第2级的占空比调整中，例如基于调整数据ADJ2，进行以5比特将50％±4％划分32级那样的占空比调整，进行分辨率为0.2％的占空比调整。这样，在本实施方式中，第2占空比调整电路80的占空比调整的分辨率成为与第1占空比调整电路50的占空比调整的分辨率同等或较高的分辨率。而且，通过图10所示的第1占空比调整电路50的占空比调整，如图11所示，对于输出时钟信号CKQ1，进行了成为50％±1％以内的高精度的占空比调整，但对于相位与输出时钟信号CKQ1不同的输出时钟信号CKQ2，占空比调整的精度变得不充分。因此，通过第2占空比调整电路80进行占空比调整，从而对于输出时钟信号CKQ2，也实现了占空比成为50％±1％以内的高精度的占空比调整。

图12是未进行基于第1占空比调整电路50、第2占空比调整电路80的占空比调整的情况下的输出时钟信号CKQ1、CKQ2的占空比的工艺变动的角模拟结果。如图12所示，在N型晶体管为慢、P型晶体管为快的SF中，输出时钟信号CKQ1向占空比小于50％的一方变动，输出时钟信号CKQ2向占空比大于50％的一方变动。在N型晶体管为快、P型晶体管为慢的FS中，输出时钟信号CKQ1向占空比大于50％的一方变动，输出时钟信号CKQ2向占空比小于50％的一方变动。

图13是进行了基于第1占空比调整电路50的占空比调整的情况下的输出时钟信号CKQ1、CKQ2的占空比的工艺变动的角模拟结果。如图13所示，对于输出时钟信号CKQ1，实现了占空比在50％±1％以内的高精度的占空比调整，但对于相位与输出时钟信号CKQ1不同的输出时钟信号CKQ2，占空比超过50％±1％的范围。即，对于输出时钟信号CKQ2，仅通过第1占空比调整电路50的占空比调整，占空比的高精度化还是不充分。

图14是进行了第1占空比调整电路50和第2占空比调整电路80这两者的占空比调整的情况下的输出时钟信号CKQ1、CKQ2的占空比的工艺变动的角模拟结果。如图14所示，通过进行第1占空比调整电路50和第2占空比调整电路80这两者的占空比调整，针对输出时钟信号CKQ1、CKQ2这两者，实现了占空比为50％±1％以内的高精度的占空比调整。这样，根据本实施方式，能够同时实现时钟信号的多输出功能和高精度的占空比调整。

图15示出第2占空比调整电路80的结构例。在图15中，第2占空比调整电路80包含并联连接的基准反相电路82和占空比调整用反相电路84。基准反相电路82将对时钟信号CK进行缓冲后的信号输出到输出节点NQ。基准反相电路82例如是始终进行动作的反相电路，将使输入到输入节点NI的时钟信号CK的信号电平反转后的信号输出到输出节点NQ。占空比调整用反相电路84与基准反相电路82并联连接，将对时钟信号CK进行缓冲后的信号输出到输出节点NQ。占空比调整用反相电路84例如根据调整数据ADJ2设定P型晶体管或N型晶体管的驱动能力，将使输入到输入节点NI的时钟信号CK的信号电平反转后的信号输出到输出节点NQ。而且，设置于第2占空比调整电路80的后级的缓冲电路BF2对被输出至输出节点的信号进行缓冲，并作为输出时钟信号CKQ2输出。这样，例如对在电源接通后始终进行动作的基准反相电路82并联连接占空比调整用反相电路84，对时钟信号CK进行缓冲，能够由占空比调整用反相电路84对输出时钟信号CKQ2进行占空比调整。

例如，基准反相电路82是第2占空比调整电路80的主反相电路。而且，如图9所示，通过在与输出时钟信号CKQ1的第1信号路径分支的第2信号路径上设置第2占空比调整电路80的基准反相电路82，且基准反相电路82使时钟信号CK的信号电平反转，能够输出相位与输出时钟信号CKQ1相差180度的输出时钟信号CKQ2。

在该情况下，在构成基准反相电路82的P型晶体管的驱动能力与N型晶体管的驱动能力之间，有时会产生由工艺变动等引起的不平衡。例如在N型晶体管为慢、P型晶体管为快的SF的情况下，产生N型晶体管的驱动能力低于P型晶体管的驱动能力这样的不平衡。在N型晶体管为快、P型晶体管为慢的FS的情况下，产生P型晶体管的驱动能力比N型晶体管的驱动能力低这样的不平衡。而且，当产生这样的驱动能力的不平衡时，通过基准反相电路82的信号反转而生成的输出时钟信号CKQ2的占空比会发生变动。

因此，在图15中，设置有与主基准反相电路82并联连接的占空比调整用反相电路84。占空比调整用反相电路84的输入和基准反相电路82连接于公共的输入节点NI，其输出和基准反相电路82连接于公共的输出节点NQ。而且，在占空比调整用反相电路84中，能够根据调整数据ADJ2而可变地对构成占空比调整用反相电路84的P型晶体管的驱动能力和N型晶体管的驱动能力进行调整。例如能够可变地调整驱动能力的比率信息。

例如，假设由于N型晶体管为慢、P型晶体管为快的工艺变动，产生了基准反相电路82的N型晶体管的驱动能力比P型晶体管的驱动能力低这样的不平衡。在该情况下，根据调整数据ADJ2进行使占空比调整用反相电路84的N型晶体管侧的驱动能力增加的调整。另一方面，假设由于N型晶体管为快、P型晶体管为慢的工艺变动，产生了基准反相电路82的P型晶体管的驱动能力比N型晶体管的驱动能力低这样的不平衡。在该情况下，根据调整数据ADJ2进行使占空比调整用反相电路84的P型晶体管侧的驱动能力增加的调整。这样，能够通过第2占空比调整电路80，对如图13所示那样仅通过第1占空比调整电路50而使高精度化不充分的输出时钟信号CKQ2的占空比高精度地进行调整，从而能够如图14所示那样实现成为50％±1％以内的高精度的占空比调整。

此外，在图15中，构成占空比调整用反相电路84的P型晶体管和N型晶体管各自的尺寸为构成基准反相电路82的P型晶体管和N型晶体管各自的尺寸的1/2以下。例如，构成占空比调整用反相电路84的P型晶体管的尺寸为构成基准反相电路82的P型晶体管的尺寸的1/2以下，构成占空比调整用反相电路84的N型晶体管的尺寸为构成基准反相电路82的N型晶体管的尺寸的1/2以下。在此，在将晶体管的栅极宽度设为W、将栅极长度设为L的情况下，晶体管的尺寸例如能够表示为W/L。例如在2个晶体管的栅极长度L相同的情况下，晶体管的尺寸也能够通过栅极宽度W来表示。这样，通过将占空比调整用反相电路84的晶体管的尺寸设为基准反相电路82的晶体管的尺寸的1/2以下，能够以基准反相电路82的P型晶体管或N型晶体管的驱动能力为基准，根据调整数据ADJ2，通过占空比调整用反相电路84调整P型晶体管侧的驱动能力、N型晶体管侧的驱动能力。因此，即使在产生了P型晶体管和N型晶体管的驱动能力产生不平衡这样的工艺变动的情况下，也能够抑制输出时钟信号CKQ2的占空比变动，从而实现高精度的占空比调整。另外，以下，将P型晶体管侧的驱动能力适当地记载为P侧的驱动能力，将N型晶体管侧的驱动能力适当地记载为N侧的驱动能力。

此外，如图16所示，第2占空比调整电路80包含第1占空比调整用反相电路84-1和第2占空比调整用反相电路84-2。第1占空比调整用反相电路84-1与基准反相电路82并联连接，将对时钟信号CK进行了缓冲的信号输出到输出节点NQ。第2占空比调整用反相电路84-2也与基准反相电路82并联连接，将对时钟信号CK进行了缓冲的信号输出到输出节点NQ。并且，构成第2占空比调整用反相电路84-2的P型晶体管和N型晶体管各自的尺寸为构成第1占空比调整用反相电路84-1的P型晶体管和N型晶体管各自的尺寸的2倍。这样，能够进行如下调整：根据调整数据ADJ2，对第1占空比调整用反相电路84-1的P侧、N侧的驱动能力和第2占空比调整用反相电路84-2的P侧、N侧的驱动能力进行二进制加权并附加到基准反相电路82的P侧、N侧的驱动能力。由此，能够进行分辨率更高的占空比调整，能够实现占空比调整的高精度化。

另外，第1占空比调整用反相电路84-1、第2占空比调整用反相电路84-2的P侧、N侧的驱动能力的调整是使P型晶体管侧的驱动能力增加的调整、使N型晶体管侧的驱动能力增加的调整。例如，在调整数据ADJ2的各比特例如为低电平等第1逻辑电平的情况下，进行使P型晶体管侧的驱动能力增加的调整，而在为高电平等第2逻辑电平的情况下，进行使N型晶体管侧的驱动能力增加的调整。

并且，在图16中，第2占空比调整电路80包含：第1占空比调整用反相电路84-1；以及第2～第n占空比调整用反相电路84-2～84-n，它们与基准反相电路82并联连接，将对时钟信号CK进行了缓冲的信号输出到输出节点NQ。并且，如在图17中详细说明的那样，通过控制信号DT1～DTn，第1～第n占空比调整用反相电路84-1～84-n各自的P型晶体管和N型晶体管中的一方被控制为导通，另一方被控制为截止。换言之，将各控制信号使得各占空比调整用反相电路的P型晶体管和N型晶体管中的任意一方导通并使另一方截止这样的控制信号DT1～DTn输入到第1～第n占空比调整用反相电路84-1～84-n。在此，控制信号DT1～DTn是第1～第n控制信号，是基于调整数据ADJ2而设定的信号。以图2为例，处理电路60根据从非易失性存储器62读出的调整数据ADJ2而输出控制信号DT1～DTn。

并且，在图16中，构成第1～第n占空比调整用反相电路84-1～84-n的P型晶体管和N型晶体管的尺寸被二进制地加权。例如，第2占空比调整用反相电路84-2的P型和N型的各晶体管的尺寸是第1占空比调整用反相电路84-1的P型和N型的各晶体管的尺寸的2倍。此外，第3占空比调整用反相电路84-3的P型和N型的各晶体管的尺寸是第2占空比调整用反相电路84-2的P型和N型的各晶体管的尺寸的2倍。

这样，能够进行如下调整：根据调整数据ADJ2对第1～第n占空比调整用反相电路84-1～84-n的P侧、N侧的驱动能力进行二进制加权并附加到基准反相电路82的P侧、N侧的驱动能力。由此，能够进行分辨率高的占空比调整，能够实现占空比调整的高精度化。

图17示出第2占空比调整电路80的详细结构例。如图17所示，第2占空比调整电路80的基准反相电路82包含：P型晶体管TP01、TP02，它们串联连接在VREG2的电源节点与输出节点NQ之间；以及N型晶体管TN01、TN02，它们串联连接在地节点与输出节点NQ之间。而且，向P型晶体管TP01、N型晶体管TN01的栅极输入时钟信号CK。另外，P型晶体管TP02通过栅极与地节点连接而始终导通，N型晶体管TN02通过栅极与电源节点连接而始终导通。这样，基准反相电路82成为始终进行动作的反相电路。

并且，如图17所示，作为占空比调整用反相电路的第1占空比调整用反相电路84-1包含：P型晶体管TP11、TP12，它们串联连接在VREG2的电源节点与输出节点NQ之间；以及N型晶体管TN11、TN12，它们串联连接在地节点与输出节点NQ之间。TP11是第一P型晶体管，TP12是第二P型晶体管。TN11是第一N型晶体管，TN12是第二N型晶体管。

而且，向作为第一P型晶体管的TP11和作为第一N型晶体管的TN11的栅极输入时钟信号CK。另一方面，向作为第二P型晶体管的TP12和作为第二N型晶体管的TN12的栅极输入作为公共的第1控制信号的控制信号DT1。

这样，在控制信号DT1为第1逻辑电平即低电平的情况下，P型晶体管TP12导通，N型晶体管TN12截止。由此，能够对基准反相电路82的P侧的驱动能力附加第1占空比调整用反相电路84-1的P型晶体管TP11、TP12的P侧的驱动能力。因此，即使在由于P型晶体管变慢的工艺变动等而产生了基准反相电路82的P侧驱动能力变低的不平衡的情况下，通过利用第1占空比调整用反相电路84-1附加P侧的驱动能力，也能够消除该不平衡。由此，能够抑制该不平衡所造成的输出时钟信号CKQ2的占空比变动，能够实现高精度的占空比调整。

此外，在控制信号DT1为第2逻辑电平即高电平的情况下，P型晶体管TP12，N型晶体管TN12导通。由此，能够对基准反相电路82的N侧的驱动能力附加第1占空比调整用反相电路84-1的N型晶体管TN11、TN12的N侧的驱动能力。因此，即使在由于N型晶体管变慢的工艺变动等而产生了基准反相电路82的N侧的驱动能力变低的不平衡的情况下，通过利用第1占空比调整用反相电路84-1附加N侧的驱动能力，也能够消除该不平衡。由此，能够抑制该不平衡所造成的输出时钟信号CKQ2的占空比变动，能够实现高精度的占空比调整。

此外，在图17中，第2占空比调整电路80包含与基准反相电路82并联连接并将对时钟信号CK进行了缓冲的信号输出到输出节点NQ的第2占空比调整用反相电路84-2。并且，第2占空比调整用反相电路84-2包含串联连接在电源节点与输出节点NQ之间的P型晶体管TP21、TP22、以及串联连接在地节点与输出节点NQ之间的N型晶体管TN21、TN22。TP21是第三P型晶体管，TP22是第四P型晶体管。TN21是第三N型晶体管，TN22是第四N型晶体管。

而且，向作为第三P型晶体管的TP21和作为第三N型晶体管的TN21的栅极输入时钟信号CK。另一方面，向作为第四P型晶体管的TP22和作为第四N型晶体管的TN22的栅极输入作为公共的第2控制信号的控制信号DT2。

这样，在控制信号DT2为低电平的情况下，P型晶体管TP22导通，N型晶体管TN22截止。由此，能够对基准反相电路82的P侧的驱动能力附加第2占空比调整用反相电路84-2的P型晶体管TP21、TP22的P侧的驱动能力。因此，即使在产生了基准反相电路82的P侧的驱动能力变低的不平衡的情况下，通过利用第2占空比调整用反相电路84-2附加P侧的驱动能力，也能够消除该不平衡。此外，在控制信号DT2为高电平的情况下，P型晶体管TP22截止，N型晶体管TN22导通。由此，能够对基准反相电路82的N侧的驱动能力附加第2占空比调整用反相电路84-2的N型晶体管TN21、TN22的N侧的驱动能力。因此，即使在产生了基准反相电路82的N侧的驱动能力变低的不平衡的情况下，通过利用第2占空比调整用反相电路84-2附加N侧的驱动能力，也能够消除该不平衡。由此，能够抑制输出时钟信号CKQ2的占空比变动，能够实现高精度的占空比调整。

此外，在图17中，第2占空比调整电路80包含与基准反相电路82并联连接并将对时钟信号CK进行了缓冲的信号输出到输出节点NQ的第n占空比调整用反相电路84-n。并且，第n占空比调整用反相电路84-n包含串联连接在电源节点与输出节点NQ之间的P型晶体管TPn1、TPn2和串联连接在地节点与输出节点NQ之间的N型晶体管TNn1、TNn2。而且，向P型晶体管TPn1和N型晶体管TNn1的栅极输入时钟信号CK，向P型晶体管TPn2和N型晶体管TNn2的栅极输入作为公共的第n控制信号的控制信号DTn。并且，在控制信号DTn为低电平的情况下，能够对基准反相电路82的P侧的驱动能力附加第n占空比调整用反相电路84-2的P型晶体管TPn1、TPn2的P侧的驱动能力。此外，在控制信号DTn为高电平的情况下，能够对基准反相电路82的n侧的驱动能力附加第n占空比调整用反相电路84-2的N型晶体管TNn1、TNn2的N侧的驱动能力。

另外，在图17中，作为第1～第n控制信号的控制信号DT1～DTn是根据调整数据ADJ2来设定的信号。此外，在图17中，第1占空比调整用反相电路84-1的P型、N型的晶体管的尺寸为基准反相电路82的P型、N型的晶体管的尺寸的1/2以下，具体而言为1/3。此外，第2占空比调整用反相电路84-2的P型、N型的晶体管的尺寸为第1占空比调整用反相电路84-1的P型、N型的晶体管的尺寸的2倍。具体而言，第1～第n占空比调整用反相电路84-1～84-n的P型、N型的晶体管的尺寸被二进制地加权。

4.变形例

本实施方式的电路装置20不限于以上说明的结构例，能够进行各种变形。以下，说明本实施方式的各种变形例。

例如在图18的变形例中，振荡电路30的结构等与图3不同。例如在图18中，未设置图3的固定电容的电容器CF1、CF2。而且，可变电容元件CV1的一端与第1节点N1连接，向可变电容元件CV1的另一端供给温度补偿电压VCMP。此外，可变电容元件CV2的一端与第2节点N2连接，向可变电容元件CV2的另一端供给温度补偿电压VCMP。而且，从第1占空比调整电路50经由电阻RRFB将基准电压VREFB供给到第1节点N1，从第1占空比调整电路50经由电阻RRFC将基准电压VREFC供给到第2节点N2。由此，对可变电容元件CV1的两端施加与温度补偿电压VCMP和基准电压VREFB的电压差对应的电压，对可变电容元件CV2的两端施加与温度补偿电压VCMP和基准电压VREFC的电压差对应的电压。另外，振荡信号XI成为以基准电压VREFB为中心而变化的振荡信号，振荡信号XO成为以基准电压VREFC为中心而变化的振荡信号。此外，在图18中，在第1节点N1与波形整形电路40的输入节点之间设置有DC截止用的电容器CX2。通过设置这样的电容器CX2，振荡信号XI的DC成分被截止，仅AC成分被传递到波形整形电路40侧。而且，对于振荡信号XI的AC成分的信号，通过第1占空比调整电路50来设定作为偏置点的偏置电压VBS，从而能够将以偏置电压VBS为中心而变化的振荡信号XI输入至波形整形电路40。

另外，本实施方式的第1占空比调整电路50的结构不限于图3、图18等所示的结构，能够进行各种变形。例如，作为第1占空比调整电路50，也可以采用在图7、图8的第1比较例、第2比较例中说明的结构的电路等。

在图19、图20中，电路装置20包含对时钟信号CK进行缓冲并将输出时钟信号CKQ1、CKQ2输出到外部的输出缓冲电路70。输出缓冲电路70例如具有与波形整形电路40相比驱动能力较高的缓冲电路，将通过该高驱动能力的缓冲电路对时钟信号CK进行了缓冲的信号作为输出时钟信号CKQ1、CKQ2输出到电路装置20的外部。由此，即使在外部负载较大的情况下，也能够将适当的驱动波形的输出时钟信号CKQ1、CKQ2向该外部负载供给而进行驱动。

此外，在图19中，第1占空比调整电路50在将温度补偿电压设为VCMP、将基准电压设为VREF时，供给VCMP-VREF大于0V的基准电压VREF。例如以对可变电容元件CV1施加大于0V的电压的方式供给基准电压VREF。同样地，以对可变电容元件CV2施加大于0V的电压的方式供给基准电压VREF。

在图19中，温度补偿电压VCMP成为例如以0.9V为中心根据温度以3次特性等变化的电压。而且，第1占空比调整电路50以使VCMP-VREF大于0V的方式，在图19中将例如0.3V的基准电压VREF供给至可变电容元件CV1。由此，对可变电容元件CV1施加大于0V的电压VCMP-VREF。因此，可变电容元件CV1的电容在适当的灵敏度范围内根据温度补偿电压VCMP而可变地变化。同样地，对可变电容元件CV2也施加大于0V的电压VCMP-VREF，可变电容元件CV2的电容在适当的灵敏度范围内根据温度补偿电压VCMP而可变地变化。由此，能够将电路装置20用作TCXO用的电路装置，能够实现TCXO的振荡器。

另一方面，在图20中，第1占空比调整电路50供给使VCMP-VREF成为0V以下的基准电压VREF。例如以对可变电容元件CV1施加0V以下的电压的方式供给基准电压VREF。同样地，以对可变电容元件CV2施加0V以下的电压的方式供给基准电压VREF。在图20中，供给例如0.6V左右的温度补偿电压VCMP。因此，在图20中，第1占空比调整电路50向可变电容元件CV1供给例如0.9V的基准电压VREF，以使VCMP-VREF成为0V以下。由此，对可变电容元件CV1施加0V以下的电压VCMP-VREF。同样地，对可变电容元件CV2也施加0V以下的VCMP-VREF。由此，能够将电路装置20用作SPXO用的电路装置，能够实现SPXO的振荡器。

例如，第1占空比调整电路50供给0.5V±0.1V左右的电压来作为偏置电压VBS。因此，在实现TCXO的图19中，在分压电路52的梯形电阻电路中输出基准电压VREF的电压分割抽头与输出偏置电压VBS的电压分割抽头相比，成为地节点侧的抽头。另一方面，在实现SPXO的图20中，在分压电路52的梯形电阻电路中输出基准电压VREF的电压分割抽头与输出偏置电压VBS的电压分割抽头相比，成为VREG1的电源节点侧的抽头。这样，根据本实施方式，仅通过在分压电路52的梯形电阻电路中对输出偏置电压VBS的电压分割抽头的位置进行切换，就能够将相同的电路装置20如图19那样作为TCXO用的电路装置来使用，或者如图20那样作为SPXO用的电路装置来使用。因此，能够在TCXO和SPXO中共用电路装置20。

图21示出第1占空比调整电路50的结构例。第1占空比调整电路50包含分压电路52和选择电路54。分压电路52具有串联连接在VREG1的电源节点与地节点之间的多个电阻R1～Rm，输出由多个电阻R1～Rm分压而得的多个分压电压VR1～VRm-1。然后，选择电路54根据调整数据ADJ，选择多个分压电压VR1～VRm-1中的任意一个来作为偏置电压VBS。该选择电路54例如能够通过以淘汰赛(tournament)方式进行电压选择的多个选择电路来实现。具体而言，选择电路54将作为多个分压电压VR1～VRm-1中的任意一个的第1分压电压选择为偏置电压VBS并输出，将作为多个分压电压VR1～VRm-1中的任意一个的第2分压电压选择为基准电压VREF并输出。由此，能够使用1个第1占空比调整电路50，供给占空比调整用的偏置电压VBS和温度补偿用的基准电压VREF双方，实现电路的共用化。

5.振荡器

图22示出本实施方式的振荡器4的构造例。振荡器4具有振子10、电路装置20以及收纳振子10和电路装置20的封装15。封装15例如由陶瓷等形成，在其内侧具有收纳空间，在该收纳空间中收纳有振子10和电路装置20。收纳空间被气密密封，优选成为接近真空的状态即减压状态。通过封装15，能够适当地保护振子10和电路装置20免受冲击、尘埃、热、湿气等的影响。

封装15具有基座16和盖17。具体而言，封装15由支承振子10和电路装置20的基座16、以及以与基座16之间形成收纳空间的方式与基座16的上表面接合的盖17构成。而且，振子10经由端子电极而被支承在设置于基座16的内侧的阶梯部上。另外，电路装置20配置于基座16的内侧底面。具体而言，电路装置20以有源面朝向基座16的内侧底面的方式配置。有源面是电路装置20的形成电路元件的面。此外，在电路装置20的端子上形成有凸块BMP。而且，电路装置20经由导电性的凸块BMP而被支承于基座16的内侧底面。导电性的凸块BMP例如是金属凸块，经由该凸块BMP、封装15的内部布线、端子电极等，振子10与电路装置20电连接。此外，电路装置20经由凸块BMP或封装15的内部布线而与振荡器4的外部端子18、19电连接。外部端子18、19形成于封装15的外侧底面。外部端子18、19经由外部布线与外部设备连接。外部布线例如是在安装有外部设备的电路基板上形成的布线等。由此，能够对外部器件输出时钟信号等。

此外，在图22中，以电路装置20的有源面朝向下方的方式倒装安装电路装置20，但本实施方式并不限定于这样的安装。例如也可以以电路装置20的有源面朝向上方的方式安装电路装置20。即，以有源面与振子10对置的方式安装电路装置20。或者，振荡器4也可以是晶圆级封装(WLP)的振荡器。在该情况下，振荡器4包含：基座，其具有半导体基板和贯穿半导体基板的第1面与第2面之间的贯穿电极；振子10，其经由金属凸块等导电性的接合部件而被固定在半导体基板的第1面上；以及外部端子，其经由再配置配线层等绝缘层而被设置在半导体基板的第2面侧。而且，在半导体基板的第1面或第2面上形成有成为电路装置20的集成电路。在该情况下，通过将形成有配置了振子10和集成电路的多个基座的第1半导体晶片与形成有多个盖的第2半导体晶片粘贴，将多个基座与多个盖接合，然后利用划片机等进行振荡器4的单片化。这样，能够实现晶圆级封装的振荡器4，能够以高生产率且低成本制造振荡器4。

如以上说明那样，本实施方式的电路装置包含：振荡电路，其与电连接于振子的一端的第1节点和电连接于振子的另一端的第2节点电连接，通过使振子振荡而生成振荡信号；波形整形电路，其与第1节点连接，从第1节点输入振荡信号，输出对振荡信号进行波形整形而得的时钟信号；以及第1占空比调整电路，其进行时钟信号的占空比调整。此外，电路装置包含输出缓冲电路，所述输出缓冲电路根据时钟信号将第1输出时钟信号、第2输出时钟信号输出到外部，输出缓冲电路包含进行第2输出时钟信号的占空比调整的第2占空比调整电路。

在本实施方式中，振荡电路使经由第1节点和第2节点电连接的振子振荡，由此生成振荡信号，第1节点处的振荡信号被输入到波形整形电路进行波形整形，生成时钟信号。而且，输出缓冲电路根据时钟信号将第1输出时钟信号、第2输出时钟信号输出到外部。并且，第1占空比调整电路进行时钟信号的占空比调整，设置于输出缓冲电路的第2占空比调整电路进行第2输出时钟信号的占空比调整。这样，能够由第1占空比调整电路进行占空比调整并且由第2占空比调整电路80进行占空比调整这样来进行2个阶段的占空比调整。因此，例如即使在通过第1占空比调整电路的占空比调整，不能满足第2输出时钟信号的占空比精度的要求规格的状况下，也能够通过第2占空比调整电路的占空比调整，使第2输出时钟信号也满足占空比精度的要求规格。因此，能够同时实现时钟信号的多输出功能和高精度的占空比调整。

另外，在本实施方式中，第1输出时钟信号和第2输出时钟信号也可以是相位相差180度的时钟信号。

这样，能够将第1输出时钟信号和相位与第1输出时钟信号相差180度的第2输出时钟信号输出到外部来实现多输出功能，并且能够将进行了高精度的占空比调整的第1输出时钟信号和第2输出时钟信号输出到外部。

另外，在本实施方式中，输出缓冲电路也可以包含：第1缓冲电路，其对时钟信号进行缓冲并作为第1输出时钟信号而输出；以及第2缓冲电路，其具有第2占空比调整电路，对时钟信号进行缓冲，输出由第2占空比调整电路调整了占空比的第2输出时钟信号。

这样，能够通过第1缓冲电路将对时钟信号进行了缓冲的信号作为第1输出时钟信号输出到外部，并且能够通过第2缓冲电路将对时钟信号进行了缓冲、并通过第2占空比调整电路调整了占空比的信号作为第2输出时钟信号输出到外部。

另外，在本实施方式中，第1占空比调整电路也可以将基于调整数据可变地进行了调整的偏置电压供给到第1节点，由此对时钟信号的占空比进行调整。

由此，由于能够以时钟信号成为最佳的占空比的方式，根据调整数据对振荡信号的偏置电压进行调整，并将该振荡信号输入至波形整形电路，因此能够高精度地对占空比进行调整。

另外，在本实施方式中，第2占空比调整电路也可以包含：基准反相电路，其将对时钟信号进行了缓冲的信号输出到输出节点；以及占空比调整用反相电路，其与基准反相电路并联连接，将对时钟信号进行了缓冲的信号输出到输出节点。

这样，占空比调整用反相电路与基准反相电路并联连接，并对时钟信号进行缓冲，从而能够利用占空比调整用反相电路对第2输出时钟信号进行占空比调整。

另外，在本实施方式中，构成占空比调整用反相电路的P型晶体管和N型晶体管各自的尺寸可以为构成基准反相电路的P型晶体管和N型晶体管各自的尺寸的1/2以下。

这样，能够以基准反相电路的P型晶体管、N型晶体管的驱动能力为基准，通过占空比调整用反相电路来调整P型晶体管侧的驱动能力、N型晶体管侧的驱动能力。

另外，在本实施方式中，第2占空比调整电路也可以包含：作为第1占空比调整用反相电路的占空比调整用反相电路；以及第2占空比调整用反相电路，其与基准反相电路并联连接，将对时钟信号进行了缓冲的信号输出到输出节点。并且，构成第2占空比调整用反相电路的P型晶体管和N型晶体管各自的尺寸也可以为构成第1占空比调整用反相电路的P型晶体管和N型晶体管各自的尺寸的2倍。

这样，能够进行对基准反相电路的P型晶体管侧、N型晶体管侧的驱动能力附加第1占空比调整用反相电路、第2占空比调整用反相电路的P型晶体管侧、N型晶体管侧的驱动能力那样的调整，能够进行分辨率更高的占空比调整。

此外，在本实施方式中，第2占空比调整电路可以包含：作为第1占空比调整用反相电路的占空比调整用反相电路；以及第2占空比调整用反相电路～第n占空比调整用反相电路，它们与基准反相电路并联连接，将对时钟信号进行了缓冲的信号输出到输出节点，其中，n为3以上的整数。而且，也可以通过第1控制信号～第n控制信号，以第1占空比调整用反相电路～第n占空比调整用反相电路各自的P型晶体管和N型晶体管中的一方导通而另一方截止的方式进行控制。并且，构成第1占空比调整用反相电路～第n占空比调整用反相电路的P型晶体管和N型晶体管的尺寸也可以被二进制地加权。

这样，能够进行如下的调整：以二进制的方式对第1～第n占空比调整用反相电路的P型晶体管侧、N型晶体管侧的驱动能力进行加权并附加到基准反相电路的P型晶体管侧、N型晶体管侧的驱动能力，从而能够进行分辨率更高的占空比调整。

此外，在本实施方式中，占空比调整用反相电路也可以包含：第一P型晶体管和第二P型晶体管，它们串联连接在电源节点与输出节点之间；以及第一N型晶体管和第二N型晶体管，它们串联连接在地节点与输出节点之间。而且，也可以向第一P型晶体管和第一N型晶体管的栅极输入时钟信号，向第二P型晶体管和第二N型晶体管的栅极输入公共的第1控制信号。

这样，即使在产生了基准反相电路的P型晶体管侧、N型晶体管侧的驱动能力变低的不平衡的情况下，通过利用第1占空比调整用反相电路附加P型晶体管侧、N型晶体管侧的驱动能力，也能够消除该不平衡，从而能够实现高精度的占空比调整。

此外，在本实施方式中，第2占空比调整电路可以包含：作为第1占空比调整用反相电路的占空比调整用反相电路；以及第2占空比调整用反相电路，其与基准反相电路并联连接，将对时钟信号进行了缓冲的信号输出到输出节点。并且，第2占空比调整用反相电路也可以包含：第三P型晶体管和第四P型晶体管，它们串联连接在电源节点与输出节点之间；以及第三N型晶体管和第四N型晶体管，它们串联连接在地节点与输出节点之间。而且，也可以向第三P型晶体管和第三N型晶体管的栅极输入时钟信号，向第四P型晶体管和第四N型晶体管的栅极输入公共的第2控制信号。

这样，即使在产生了基准反相电路的P型晶体管侧、N型晶体管侧的驱动能力变低的不平衡的情况下，通过利用第1占空比调整用反相电路、第2占空比调整用反相电路附加P型晶体管侧、N型晶体管侧的驱动能力，也能够消除该不平衡，从而能够实现高精度的占空比调整。

此外，本实施方式涉及振荡器，该振荡器包含上述电路装置和振子。

另外，如上述那样对本实施方式进行了详细说明，但本领域技术人员应当能够容易地理解，可进行实质上不脱离本公开的新事项以及效果的多种变形。因此，这样的变形例全部包含在本公开的范围内。例如，在说明书或附图中，对于至少一次地与更广义或同义的不同用语一起记载的用语，在说明书或附图的任何位置处，都可以置换为该不同的用语。另外，本实施方式以及变形例的全部组合也包含于本公开的范围。并且电路装置、振荡器等的结构、动作等也不限于本实施方式所说明的内容，可进行各种变形。

Claims (11)

1.一种电路装置，其特征在于，包含：

振荡电路，其与电连接于振子的一端的第1节点和电连接于所述振子的另一端的第2节点电连接，通过使所述振子振荡而生成振荡信号；

波形整形电路，其与所述第1节点连接，从所述第1节点输入所述振荡信号，输出对所述振荡信号进行波形整形而得的时钟信号；

第1占空比调整电路，其进行所述时钟信号的占空比调整；以及

输出缓冲电路，其根据所述时钟信号将第1输出时钟信号、第2输出时钟信号输出到外部，

所述输出缓冲电路包含进行所述第2输出时钟信号的占空比调整的第2占空比调整电路。

2.根据权利要求1所述的电路装置，其特征在于，

所述第1输出时钟信号和所述第2输出时钟信号是相位相差180度的时钟信号。

3.根据权利要求1或2所述的电路装置，其特征在于，

所述输出缓冲电路包含：

第1缓冲电路，其对所述时钟信号进行缓冲并作为所述第1输出时钟信号而输出；以及

第2缓冲电路，其具有所述第2占空比调整电路，对所述时钟信号进行缓冲，输出由所述第2占空比调整电路调整了占空比的所述第2输出时钟信号。

4.根据权利要求1或2所述的电路装置，其特征在于，

所述第1占空比调整电路将基于调整数据可变地进行了调整的偏置电压供给到所述第1节点，由此对所述时钟信号的占空比进行调整。

5.根据权利要求1或2所述的电路装置，其特征在于，

所述第2占空比调整电路包含：

基准反相电路，其将对所述时钟信号进行了缓冲的信号输出到输出节点；以及

占空比调整用反相电路，其与所述基准反相电路并联连接，将对所述时钟信号进行了缓冲的信号输出到所述输出节点。

6.根据权利要求5所述的电路装置，其特征在于，

构成所述占空比调整用反相电路的P型晶体管和N型晶体管各自的尺寸为构成所述基准反相电路的P型晶体管和N型晶体管各自的尺寸的1/2以下。

7.根据权利要求5所述的电路装置，其特征在于，

所述第2占空比调整电路包含：

作为第1占空比调整用反相电路的所述占空比调整用反相电路；以及

第2占空比调整用反相电路，其与所述基准反相电路并联连接，将对所述时钟信号进行了缓冲的信号输出到所述输出节点，

构成所述第2占空比调整用反相电路的P型晶体管和N型晶体管各自的尺寸为构成所述第1占空比调整用反相电路的P型晶体管和N型晶体管各自的尺寸的2倍。

8.根据权利要求5所述的电路装置，其特征在于，

所述第2占空比调整电路包含：

作为第1占空比调整用反相电路的所述占空比调整用反相电路；以及

第2占空比调整用反相电路～第n占空比调整用反相电路，它们与所述基准反相电路并联连接，将对所述时钟信号进行了缓冲的信号输出到所述输出节点，其中，n为3以上的整数，

通过第1控制信号～第n控制信号，以所述第1占空比调整用反相电路～所述第n占空比调整用反相电路各自的P型晶体管和N型晶体管中的一方导通而另一方截止的方式进行控制，

构成所述第1占空比调整用反相电路～所述第n占空比调整用反相电路的P型晶体管和N型晶体管的尺寸被二进制地加权。

9.根据权利要求5所述的电路装置，其特征在于，

所述占空比调整用反相电路包含：

第一P型晶体管和第二P型晶体管，它们串联连接在电源节点与所述输出节点之间；以及

第一N型晶体管和第二N型晶体管，它们串联连接在地节点与所述输出节点之间，

向所述第一P型晶体管和所述第一N型晶体管的栅极输入所述时钟信号，

向所述第二P型晶体管和所述第二N型晶体管的栅极输入公共的第1控制信号。

10.根据权利要求9所述的电路装置，其特征在于，

所述第2占空比调整电路包含：

作为第1占空比调整用反相电路的所述占空比调整用反相电路；以及

第2占空比调整用反相电路，其与所述基准反相电路并联连接，将对所述时钟信号进行了缓冲的信号输出到所述输出节点，

所述第2占空比调整用反相电路包含：

第三P型晶体管和第四P型晶体管，它们串联连接在所述电源节点与所述输出节点之间；以及

第三N型晶体管和第四N型晶体管，它们串联连接在所述地节点与所述输出节点之间，

向所述第三P型晶体管和所述第三N型晶体管的栅极输入所述时钟信号，

向所述第四P型晶体管和所述第四N型晶体管的栅极输入公共的第2控制信号。

11.一种振荡器，其特征在于，该振荡器包含：

权利要求1至10中的任意一项所述的电路装置；以及

所述振子。

Images