CN114695570A - 集成电路的光学封装件 - Google Patents

集成电路的光学封装件 Download PDF

Info

Publication number
CN114695570A
CN114695570A CN202111505813.2A CN202111505813A CN114695570A CN 114695570 A CN114695570 A CN 114695570A CN 202111505813 A CN202111505813 A CN 202111505813A CN 114695570 A CN114695570 A CN 114695570A
Authority
CN
China
Prior art keywords
insulating coating
optical
face
conductive
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111505813.2A
Other languages
English (en)
Inventor
R·科菲
Y·博塔勒布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Publication of CN114695570A publication Critical patent/CN114695570A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00Photometry, e.g. photographic exposure meter
    • G01J1/42Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/4204Photometry, e.g. photographic exposure meter using electric radiation detectors with determination of ambient light
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02002Arrangements for conducting electric current to or from the device in operations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02002Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02016Circuit arrangements of general character for the devices
    • H01L31/02019Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0232Optical elements or arrangements associated with the device
    • H01L31/02325Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)

Abstract

公开了集成电路的光学封装件。电子芯片支撑光学器件和电连接区。绝缘涂层涂覆电子芯片,覆盖电连接区并暴露光学器件。光学插接元件至少部分地固定在绝缘涂层的第一面上,并光学耦合到光学器件。通孔穿过绝缘涂层从其第一面到与第一面相对的第二面。通孔的内壁支撑导电路径,导电路径通过设置在绝缘涂层的第一面上的导电轨道连接到电子芯片的电连接区。通孔的导电路径还具有突出到绝缘涂层的第二面上的端部。

Description

集成电路的光学封装件
相关申请的交叉引用
本申请要求法国于2020年12月11日提交的第2013045号专利申请的优先权,在法律允许的最大范围内,通过引用将该申请的内容完整地包含在此。
技术领域
实施例和实现涉及微电子领域,并且特别地,涉及封装集成电路领域,并且更具体地,涉及集成电路的光学封装件。
背景技术
通常,集成电路的封装件包括通过连接导线连接到支撑基板的电连接的电子集成电路芯片,该导线通常称为引线键合。
这种连接导线的使用增加了封装件的尺寸。
当电子芯片支撑光学器件(例如传感器或发射器)时,一种解决方案包括将芯片和连接导线放置在由树脂制成的涂层的外壳中,并将例如由玻璃制成的光学垫或元件放置在芯片和连接导线的上方并支承在外壳的边缘上。
然而,这样的解决方案增加了这样的光学封装件的尺寸。
为了减小该尺寸,可以将连接导线嵌入由树脂制成的涂层中,将配备有其光学器件的芯片放置在涂层中制成的外壳中,并将光学垫放置在芯片上方。
然而,这样的解决方案需要使用具有大尺寸的芯片。
这种方法限制了光学封装件的最小尺寸,这对于将这种封装件集成到体积是一个重要因素的设备中是一个缺点。
例如,智能手机类型的环境光传感器(ALS)集成到电话中目前受到这种类型传感器的封装件尺寸的限制。
因此,甚至需要进一步减小集成电路的光学封装件的尺寸。
发明内容
根据一个方面,提出了一种集成电路的光学封装件。
该封装件包括支撑光学器件(例如但不限于环境光传感器)以及电连接区(例如本领域技术人员已知的称为焊盘)的电子芯片。
该封装件还包括绝缘涂层(例如树脂),该绝缘涂层涂覆芯片、覆盖电连接区并暴露光学器件。
该封装件还包括光学插接(plugging)元件,例如但不限于光学透射材料(例如玻璃材料)的片(pane),至少部分地紧固在绝缘涂层的第一面上,通常是其上表面上,并光学耦合到光学器件。
在这种情况下,光学耦合意味着,例如,光学插接元件和光学器件之间的光学合作,其方式是,例如,让从光学器件发出和/或旨在用于光学器件的光通量通过。
这种光学合作还可以包括光学滤波。
封装件还包括通孔,该通孔穿过涂层从涂层的第一面到与第一面相对的第二面,第二面通常是其下表面,并且通孔具有配备有导电路径的内壁,导电路径一方面通过布置在涂层的第一面上的导电轨道连接到芯片的电连接区,另一方面在涂层的第二面上具有突出的端部。
因此,在这种封装件中,电连接直接在芯片的涂层中和涂层上进行,这允许消除对传统连接导线(引线键合)的需要,并因此相对于现有技术的传统封装件减小体积。
此外,涂层是开放的,以使芯片的光学器件暴露,这允许限制能够承受在开口边缘上的光学插接元件的尺寸,并因此有助于获得具有减小尺寸的封装件。
这样的封装件可以直接固定在印刷电路板或电路板上,例如,通过衬在通孔内的导电路径的突出端,并且这些突出端可以配备焊球。
也就是说,根据一个实施例,封装件还可以包括至少部分地紧固在涂层的第二面上并具有连接到导电路径的所述突出端的互连网络的支撑基板。
在这种情况下,它是支撑基板,配备了焊球,例如,其将被紧固到印刷电路卡上。
根据一个实施例,封装件包括用于紧固光学插接元件的材料,该材料包括至少部分地位于光学器件的周围的电绝缘胶。
并且该绝缘胶珠可以至少部分地设置在涂层的第一面的导电轨道上而不会产生短路。
根据一个实施例,光学插接元件包含或支撑导电元件,并且用于紧固的材料包括至少两个断开体积的导电胶,该导电胶被配置为将导电元件的两端连接到涂层的导电轨道上。
因此,这些轨道可以连接到被配置为检测导电元件的可能断裂或光学插接元件的脱落的器件,并且该器件可以设置在芯片本身中或封装件外部。
因此,集成到光学插接元件中的这种导电元件允许指示光学插接元件既没有破裂也没有脱落。
特别地,在光学器件包括激光源的情况下,光学插接元件的失效会损伤观察者的眼睛;因此,了解光学插接元件的完整性状态是有利的。
根据一个实施例,光学插接元件是诸如玻璃的材料片,其可以是光学透射的或滤波的,或者具有诸如偏振的各种特性,例如,但不限于此。
根据一个实施例,光学器件是发射和/或接收光通量的器件。
根据一个实施例,光学器件是环境光传感器。
根据另一方面,提出了一种用于制造集成电路的光学封装件的方法,包括:提供支撑光学器件和电连接区的电子芯片;形成覆盖光学器件的可热降解保护层;形成芯片的绝缘涂层,同时覆盖除所述保护层之外的连接区;可热降解保护层以暴露光学器件;产生穿过涂层从第一面到与第一面相对的第二面的通孔,以及设置在涂层的第一面上并从通孔延伸到电连接区的第一图案和在涂层的第二面上从通孔延伸的第二图案;在通孔的内壁上产生导电路径,在第一图案和第二图案中产生导电轨道,以便一方面将导电路径电连接到芯片的电连接区,另一方面形成导电路径的突出到涂层的第二面上的端部;以及将光学插接元件至少部分地紧固在涂层的第一面上或紧固在导电路径上,以便允许光学插接元件和光学器件之间的光学耦合。
根据一个实施例,通过直接成型激光(例如,激光直接成型(LDS)技术)来形成通孔以及第一图案和第二图案,并且通过化学镀来形成导电路径、轨道和导电路径的端部。
根据一个实施例,该方法还包括将支撑基板紧固到涂层的第二面上,包括导电路径的突出端与支撑基板的互连网络的连接。
附图说明
本发明的其他优点和特征将在检查实施方式和实施例的详细描述时显现出来,但绝不是限制性的,以及附图,其中:
图1示意性地示出了光学封装件的截面视图;
图2示出了参考图1所示的光学封装件的顶视图;
图3示出了用于制造类似于参考图1和图2所述的封装件的方法的步骤;
图4示意性地示出了光学封装件的截面视图;和
图5示出了参考图4所示的光学封装件的顶视图。
具体实施方式
图1示意性地示出了根据一个实施例的集成电路的光学封装件BT的截面图。
封装件BT包括在其上表面FS处支撑光学器件DO和连接区或焊盘ZC的电子集成电路芯片PO。
封装件BT还包括涂覆芯片的涂层EN和覆盖光学器件DO并形成封装件BT的正面的光学插接元件MO。
芯片PO的光学器件DO可以是例如ALS类型的环境光传感器。更一般地,光学器件DO可以是发射和/或接收光通量的器件,例如激光源。
涂层EN覆盖芯片PO的上表面,特别是芯片的连接区ZC,同时使光学器件DO暴露,以便允许与光学插接元件MO的光学耦合。
涂层具有位于光学器件DO侧的第一面F1和与第一面相对的第二面F2,第二面F2包括形成封装件的外部连接区的导电突出端ED。
例如,封装件BT可以通过这些电连接区ED和可选的焊球直接连接到印刷电路板上。
可选地,如图1所示,涂层EN的第二面F2可以紧固到支撑基板SS,并且突出端ED因此焊接到基板SS的互连网络(未明确示出)。
在涂层EN中设置电连接,以电连接芯片PO的接触区ZC和位于涂层EN的第二面F2上的突出端ED。
在这方面,封装件BT包括穿过涂层EN从第一面F1到第二面F2的通孔VA。
在涂层EN的第一面F1和第二面F2之间,通孔VA在其内壁上衬有例如由金属制成的导电路径CC。
在涂层EN的第一面上,通孔VA的导电路径CC连接到布置在涂层表面上直到芯片PO的连接区ZC的导电轨道PC,例如金属。
特别地,设置在连接区ZC上方的涂层的穿孔被导电材料填充,以将导电轨道PC连接到这些连接区。
在涂层EN的第二面上,通孔VA的导电路径CC连接到突出端ED。
导电路径CC、导电轨道PC和突出端ED可以在相同的导电层中制成,例如由铜制成的金属、由镍制成的金属或由金制成的金属,或者以这三种金属的组合制成。
此外,光学插接元件MO通过紧固材料MF紧固到涂层的第一面上,以便一方面保护光学器件DO,另一方面与光学器件DO光学耦合。
光学插接元件MO可以是通过紧固材料MF紧固到涂层EN上的光学透射或过滤玻璃片。
例如,光学插接元件MO还可以包括散射玻璃嵌板,使激光源对观察者的眼睛无害。
紧固材料MF可以是连续或不连续的电绝缘胶珠,沉积在涂层EN的第一面上,围绕光学器件DO。
这种电绝缘胶本身是传统的和已知的。
胶珠可以与涂层EN和/或与金属轨道PC接触。
图2示出了参照图1描述的封装件BT的顶视图,其中未示出光学插接元件和紧固材料,以便暴露涂层EN的第一面F1和导电轨道PC。
涂层EN部分地覆盖电子芯片PO的上表面FS,从而覆盖芯片的连接区(焊盘),同时留出由光学器件DO占据的区域。
涂层EN包括位于芯片PO的侧边缘周围的边界,其中通孔VA垂直于涂层EN的第一面F1被掏空。
图3示出了用于制造类似于上面参考图1和图2所描述的封装件的方法的示例的步骤。
该方法包括提供支撑光学器件DO和电连接区(焊盘)的电子芯片PO。
虽然本文中只提到提供电子芯片,但实际上该方法包括提供半导体基板的晶片或片,例如由硅制成,包括一组已经制造的电子芯片PO,准备沿着片的切线被分离或个体化(本领域已知的称为单独化的工艺或技术)。
该方法包括覆盖片的全部以及因此覆盖片的每个电子芯片PO的光学器件的可热降解保护层MSS的形成S1。
保护层MSS是由一种临时牺牲材料形成的,可热破坏,例如NITTO公司生产的泡沫REVALPHA N°3195VS。
在每个光学器件上形成可热降解保护层MSS包括,例如,在整个片上沉积保护层,然后进行光刻,以便仅在光学器件上留下保护层。
保护层MSS的沉积例如通过旋转涂布机通过使用旋转支撑件旋转该片并通过使用用于分配保护层MSS的材料的工具来进行。
保护层MSS的材料的粘度、支撑体的旋转速度和沉积的材料量允许分散和对保护层的最终厚度及其平整度的控制。实际上,保护层MSS的厚度和平坦度允许确保在涂层中形成允许暴露芯片PO的光学器件DO的开口的质量。
然后,该方法包括通过沿着切线切割该片(即,单切)来分离或个体化S2电子芯片PO。
在步骤S3中,准备电子芯片PO以用涂层材料形成涂层EN。
涂层材料包括,例如,包括金属-有机络合物底漆的树脂,金属-有机络合物底漆可以通过称为激光直接成型(LDS)的方法被局部活化,以随后允许在涂层的活化部分上化学镀金属层。
步骤S3包括,例如,翻转芯片,然后将每个芯片PO的保护层MSS涂覆到塑料薄膜上。
有利的是,可以在芯片之间保持受控的距离,以考虑到干燥后涂层树脂的回缩。此外,塑料薄膜被提供为具有在热处理期间降低的粘附性。
一旦芯片被粘合,步骤S3包括对涂层材料进行模塑,以便形成将芯片PO彼此连接的涂层材料的片。
绝缘涂层EN的形成包括,例如,在涂层材料上施加压力以填充空隙,以便特别地形成覆盖每个芯片PO的连接区(焊盘)的每个涂层EN的第一面F1。
然后,步骤S3包括第一热处理以固化涂层树脂。
第一热处理包括将涂层树脂加热到例如150-160摄氏度之间的温度,以便使其聚合。
在本例中,保护层MSS在涂层树脂固化的同时开始降解,但由于没有片的运动,这种降解的开始在这里并不有害。
也就是说,该方法随后有利地包括在步骤S4中完成保护层MSS的热降解,允许暴露每个光学器件DO。
保护层MSS的这种热降解S4可以通过第二热处理来实现,第二热处理包括将片加热到例如大约180摄氏度的温度。在第二热处理过程中,保护层MSS完全崩解,但聚合的涂层树脂不受影响。
在热降解步骤S4之后,封装件BT经历例如用水的清洗S5,特别是清洗芯片PO上的光学器件DO。
然后,产生包括金属轨道PC、衬有导电轨道CC的通孔和突出端ED的电连接。
电连接的产生可以分两个阶段来实现,例如通过将化学镀和激光直接成型相结合的方法来实现。
首先,连接的产生包括,例如,使用例如直接成型激光创建S6通孔、以及第一图案MF1和第二图案MTF2。
通孔VA的产生S6包括在涂层EN中从涂层EN的第一面延伸到第二面的通孔的镂空。
第一图案MTF1的产生S6包括在涂层EN的第一面上的未来导电轨道PC的位置处蚀刻树脂,使得第一图案从通孔VA延伸到电连接区ZC。
第二图案MTF2的产生S6包括在涂层EN的第二面上的未来突出端ED的位置处蚀刻树脂,使得第二图案从第二面上F2的通孔VA延伸。
然后,在步骤S7中,通过化学镀,例如通过将片浸入化学镀液中,形成导电路径CC、导电轨道PC和突出端ED。
一旦进行了电连接,该方法接着包括根据切割路径锯切S8片,以这种方式使涂覆在其涂层EN中的每个芯片PO个体化(同样,该过程称为单独化)。
该方法还可以包括在涂层EN下的支撑基板SS的可选紧固S9。
支撑基板紧固S9到涂层EN的第二面上包括例如将突出端ED焊接到基板SS的互连网络。
还提供了通过使用紧固材料MF将光学插接元件紧固S10到涂层EN的第一面,以便允许光学插接元件MO和光学器件DO之间的光学耦合。
光学插接元件的紧固可包括在光学器件DO周围,例如在涂层EN的第一面上,任选地在导电轨道PC上分配绝缘胶珠。
本发明不限于刚才描述的实现和实施例。
因此,如图4中示意性地所示,可选地,封装件BT可以设置有导电元件ELM,该导电元件ELM允许验证光学插接元件MO的完整性。
光学插接元件MO可以是例如包括导电元件的玻璃片,例如曲折穿过(weavingthrough)玻璃片的导电线ELM。
可选地,由导线ELM形成的导电元件可以缠绕在玻璃嵌板的表面上。
导电元件通过设置在导电路径PC的不同部分上的导电胶MF1斑点连接到芯片,从而形成导电路径。
如图5中更具体地示出的,图5是光学插接元件的俯视图,光学插接元件MO紧固到涂层和导电轨道上可以通过设置在导电胶MF1的斑点之间的绝缘胶珠MF来完成。
分别电连接到导电元件的两个轨道还分别连接到例如允许将电流注入到导电元件导线ELM中的电流源和用于检测电流的设备(例如电路)。
电流源和电流检测设备可以结合到芯片中,也可以设置在封装件外部。
如果芯片检测到导电路径(电流中断)的存在(电流不中断),则这指示遵守了光插接元件MO的完整性。
相反,如果芯片检测到该导电路径的中断,则这指示光学插接元件断裂或分离,因此不再遵守光学插接元件MO的完整性。
当然,在本实施例中,图3的步骤S10还包括在绝缘胶MF之间形成两个体积的导电胶MF1以及以包括导电元件导线ELM的方式制作光学插接元件MO的先前步骤。

Claims (20)

1.一种用于制造光学封装件的方法,所述光学封装件包括电子集成电路芯片,所述电子集成电路芯片支撑光学器件和电连接区,所述方法包括:
形成覆盖所述光学器件的可热降解保护层;
形成绝缘涂层,所述绝缘涂层涂覆所述电子集成电路芯片,同时覆盖所述电连接区,但不覆盖所述可热降解保护层;
施加热处理以降解所述可热降解保护层,并且暴露所述光学器件;
产生穿过所述绝缘涂层从第一面到与所述第一面相对的第二面的通孔;
产生布置在所述绝缘涂层的所述第一面上并且从所述通孔延伸到所述电连接区的第一图案;
在所述绝缘涂层的所述第二面上产生从所述通孔延伸的第二图案;
在所述通孔中形成导电路径;
在所述第一图案和所述第二图案中形成导电轨道;
其中所述导电轨道在所述绝缘涂层的所述第一面处将所述导电路径电连接到所述电子集成电路芯片的所述电连接区,并且在所述绝缘涂层的所述第二面上形成突出结构;以及
将光学插接元件至少部分地紧固到所述绝缘涂层的所述第一面上的、支撑所述光学插接元件与所述光学器件之间的光学耦合的位置。
2.根据权利要求1所述的方法,其中产生通孔和产生所述第一图案和所述第二图案是通过应用直接成型激光来实现的。
3.根据权利要求2所述的方法,其中形成所述导电路径和所述导电轨道包括执行化学镀。
4.根据权利要求1所述的方法,还包括将支撑基板紧固到所述绝缘涂层的所述第二面上。
5.根据权利要求4所述的方法,还包括将所述绝缘涂层的所述第二面处的所述突出结构电连接到所述支撑基板。
6.根据权利要求5所述的方法,其中所述支撑基板包括互连网络,所述互连网络电连接到所述突出结构。
7.根据权利要求1所述的方法,还包括形成所述光学插接元件以包括导电元件,并且其中紧固所述光学插接元件还包括将所述导电元件的端部电连接到所述导电轨道。
8.根据权利要求7所述的方法,其中紧固包括使用导电粘合剂。
9.根据权利要求1所述的方法,其中所述光学插接元件是光学透射、滤波和偏振中的一种或多种的材料片。
10.根据权利要求1所述的方法,其中所述光学器件是集成电路,所述集成电路被配置为执行以下一项或多项:发射光通量和接收光通量。
11.根据权利要求1所述的方法,其中所述光学器件是环境光传感器。
12.一种光学封装件,包括:
电子集成电路芯片,支撑光学器件和电连接区;
绝缘涂层,所述绝缘涂层通过覆盖所述电子集成电路芯片的所述电连接区和周边侧而使所述光学器件暴露来涂覆所述电子集成电路芯片;
光学插接元件,至少部分地紧固到所述绝缘涂层的第一面上并且光学耦合到所述光学器件;以及
通孔,穿过所述绝缘涂层从所述第一面到与所述第一面相对的第二面,每个通孔具有导电路径,所述导电路径在第一端处通过布置在所述绝缘涂层的所述第一面上的导电轨道连接到所述电子集成电路芯片的所述电连接区,并且每个通孔具有位于所述绝缘涂层的所述第二面的第二端。
13.根据权利要求12所述的封装件,还包括支撑基板,所述支撑基板至少部分地紧固到所述绝缘涂层的所述第二面上,其中用于所述通孔的所述导电路径的所述第二端被电连接到所述支撑基板。
14.根据权利要求13所述的封装件,其中所述支撑基板包括互连网络,所述互连网络被电连接到所述导电路径的所述第二端。
15.根据权利要求12所述的封装件,还包括紧固材料,所述紧固材料被配置为将所述光学插接元件紧固到所述绝缘涂层的所述第一面。
16.根据权利要求15所述的封装件,其中所述紧固材料是至少部分地位于所述光学器件的周围的电绝缘胶珠。
17.根据权利要求16所述的封装件,其中所述光学插接元件包括导电元件,并且还包括:
电绝缘紧固材料,被配置为将所述光学插接元件紧固到所述绝缘涂层的所述第一面;以及
导电紧固材料,被配置为将所述光学插接元件紧固到所述绝缘涂层的所述第一面,并且还将所述导电元件的端部电连接到布置在所述绝缘涂层的所述第一面上的导电轨道。
18.根据权利要求12所述的封装件,其中所述光学插接元件是光学透射、滤波和偏振中的一种或多种的材料片。
19.根据权利要求12所述的封装件,其中所述光学器件是集成电路,所述集成电路被配置为执行以下一项或多项:发射光通量和接收光通量。
20.根据权利要求12所述的封装件,其中所述光学器件是环境光传感器。
CN202111505813.2A 2020-12-11 2021-12-10 集成电路的光学封装件 Pending CN114695570A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR2013045A FR3117667B1 (fr) 2020-12-11 2020-12-11 Boîtier optique de circuit integre
FR2013045 2020-12-11
US17/545,369 US11656121B2 (en) 2020-12-11 2021-12-08 Optical package of an integrated circuit
US17/545,369 2021-12-08

Publications (1)

Publication Number Publication Date
CN114695570A true CN114695570A (zh) 2022-07-01

Family

ID=74554056

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111505813.2A Pending CN114695570A (zh) 2020-12-11 2021-12-10 集成电路的光学封装件
CN202123092196.6U Active CN216871982U (zh) 2020-12-11 2021-12-10 光学封装件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202123092196.6U Active CN216871982U (zh) 2020-12-11 2021-12-10 光学封装件

Country Status (3)

Country Link
US (1) US11656121B2 (zh)
CN (2) CN114695570A (zh)
FR (1) FR3117667B1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2966979A1 (fr) * 2010-10-28 2012-05-04 St Microelectronics Grenoble 2 Dispositif optique, procede pour sa fabrication et boitier electronique comprenant ce dispositif optique
FR2973573A1 (fr) * 2011-04-01 2012-10-05 St Microelectronics Grenoble 2 Boitier semi-conducteur comprenant un dispositif semi-conducteur optique

Also Published As

Publication number Publication date
US11656121B2 (en) 2023-05-23
CN216871982U (zh) 2022-07-01
FR3117667B1 (fr) 2023-05-26
FR3117667A1 (fr) 2022-06-17
US20220187123A1 (en) 2022-06-16

Similar Documents

Publication Publication Date Title
US5808873A (en) Electronic component assembly having an encapsulation material and method of forming the same
KR101348748B1 (ko) 재배선 기판을 이용한 반도체 패키지 제조방법
US20110115036A1 (en) Device packages and methods of fabricating the same
JPH09162320A (ja) 半導体パッケージおよび半導体装置
JP2010230655A (ja) センサ装置およびその製造方法
EP1806316B1 (en) Mems device seal using liquid crystal polymer
US20120176751A1 (en) Electronic component module and manufacturing method therefor
WO2009104599A1 (ja) 電子装置、実装基板積層体及びそれらの製造方法
US20240164021A1 (en) Embedded component package structure and manufacturing method thereof
CN216871982U (zh) 光学封装件
KR102595293B1 (ko) 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
JP4225212B2 (ja) 圧力センサ装置及びその製造方法
TW201701419A (zh) 封裝結構及其製法
US7998834B2 (en) Substrate level bonding method and substrate level package
KR20140078105A (ko) 인쇄회로기판 및 그 제조방법
KR101886340B1 (ko) 스마트 ic모듈 및 그 제조방법
JP3026126B2 (ja) 削り出しによるチップキャリア
JP2010010313A (ja) 部品内蔵基板の製造方法
JP3431316B2 (ja) 半導体装置の製造方法及び半導体チツプの実装方法
CN117756049A (zh) Mems芯片封装结构及其制造方法
JP6090041B2 (ja) 電子装置およびその製造方法
JP6623056B2 (ja) 配線基板、半導体装置
JPH0982837A (ja) 半導体パッケージの製造方法
JP4524585B2 (ja) 半導体装置および半導体装置の製造方法
JP2005093927A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination