CN114690830A - 带隙基准电路、开关电源及电源管理芯片 - Google Patents

带隙基准电路、开关电源及电源管理芯片 Download PDF

Info

Publication number
CN114690830A
CN114690830A CN202011621050.3A CN202011621050A CN114690830A CN 114690830 A CN114690830 A CN 114690830A CN 202011621050 A CN202011621050 A CN 202011621050A CN 114690830 A CN114690830 A CN 114690830A
Authority
CN
China
Prior art keywords
current
bipolar transistor
power supply
transistor
reference circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011621050.3A
Other languages
English (en)
Other versions
CN114690830B (zh
Inventor
陈俊吉
吴琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amlogic Shanghai Co Ltd
Original Assignee
Amlogic Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amlogic Shanghai Co Ltd filed Critical Amlogic Shanghai Co Ltd
Priority to CN202011621050.3A priority Critical patent/CN114690830B/zh
Publication of CN114690830A publication Critical patent/CN114690830A/zh
Application granted granted Critical
Publication of CN114690830B publication Critical patent/CN114690830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

带隙基准电路、开关电源及电源管理芯片，所述带隙基准电路包括带隙电流产生单元、电流镜像单元和基准电压输出单元；其中，所述带隙电流产生单元，适于输出带隙电流，包括第一电流产生模块、第二电流产生模块和钳位模块，所述第一电流产生模块适于输出正比于绝对温度的第一电流，包括第一双极型晶体管和第二双极型晶体管，所述第一双极型晶体管和所述第二双极型晶体管均为NPN型晶体管，且所述第一双极型晶体管和所述第二双极型晶体管的集电极和基极均与所述电源端连接；所述第二电流产生模块适于生成反比与绝对温度的第二电流；所述基准电压输出单元，适于输出基准电压。采用上述带隙基准电路，可以输出不受衬底噪声干扰的基准电压。

Description

带隙基准电路、开关电源及电源管理芯片
技术领域
本发明实施例涉及带隙基准技术领域，尤其涉及一种带隙基准电路、开关电源及电源管理芯片。
背景技术
随着便携式电子产品的迅速发展，对其电源管理芯片的性能、体积和成本要求越来越高，开关电源因具有功耗小、效率高和稳压范围宽等优良特性，成为大功率电源管理芯片中必不可少的组成部分，但由于其开关特性的存在，会在衬底(Substrate)产生大量的开关噪声(Switch Noise)。
目前，开关电源的电源接地端(Power Ground)大多采用从芯片向焊盘打线(DownBond)的方式以减少芯片引脚(Pin)的数量，例如可以将晶体管的衬底作为开关电源的电源接地端，从而可以去掉开关电源的电源接地端引脚。
然而，采用上述方式，当开关电源切换开关状态时，开关电源引入的开关噪声全部进入到衬底，再由衬底将开关噪声传递到电路内部，会对电子产品电路结构中的带隙基准电路(Band Gap Circuit)产生很大的影响。
发明内容
有鉴于此，本发明实施例提供一种带隙基准电路、开关电源及电源管理芯片，可以防止衬底噪声进入到带隙基准电路的内部，从而能够输出不受衬底噪声干扰的基准电压。
首先，本发明实施例提供了一种带隙基准电路，包括：
带隙电流产生单元、电流镜像单元和基准电压输出单元，其中：
所述带隙电流产生单元，适于输出带隙电流，所述带隙电流产生单元，包括：
第一电流产生模块，适于生成正比与绝对温度的电流作为第一电流，其输入端与电源端耦接，所述第一电流产生模块包括：第一双极型晶体管和第二双极型晶体管，其中，所述第一双极型晶体管和第二双极型晶体管均为NPN型晶体管，且所述第一双极型晶体管和所述第二双极型晶体管的集电极和基极均与所述电源端连接，并将所述第一双极型晶体管和所述第二双极型晶体管的发射极分别作为所述第一电流产生模块的第一输出端和第二输出端；
第二电流产生模块，适于生成反比与绝对温度的电流作为第二电流，其输入端与所述电源端耦接，其输出端与所述第一电流产生模块的第一输出端和所述电流镜像单元的输入端耦接；
钳位模块，适于保持所述第一电流产生模块的第一输出端和第二输出端的电压相等；
所述电流镜像单元，适于将所述第一电流产生模块的第一输出端产生的带隙电流进行镜像，并输出至所述基准电压输出单元；
所述基准电压输出单元，适于输出基准电压。
可选的，所述钳位模块，包括：
运算放大器，所述运算放大器的正相输入端与所述第一电流产生模块的第一输出端耦接，其反相输入端与所述第一电流产生模块的第二输出端耦接。
可选的，所述电流镜像单元，包括：
第一NMOS管，其漏极与所述第一双极型晶体管的发射极耦接，其源极与地连接；
第二NMOS管，其栅极与所述第一NMOS管的栅极相连，并与所述运算放大器的输出端耦接，所述第二NMOS管的漏极与所述第二双极型晶体管的发射极连接，其源极与所述地连接；
第三NMOS管，其栅极与所述运算放大器的输出端耦接，其源极与所述地连接；
第一PMOS管，其漏极与所述第三NMOS管的漏极连接，所述第一PMOS管的漏极与栅极相连接，其源极与所述电源端连接；
第二PMOS管，其栅极分别与所述第一PMOS管的栅极和所述第三NMOS管的漏极连接，其源极与所述电源端连接，其漏极与所述基准电压输出单元的输入端耦接。
可选的，所述电流镜像单元，还包括：
第三PMOS管，适于输出第一电流源，其源极与所述电源端连接，其栅极分别于与所述第一PMOS管的栅极和所述第二PMOS管的栅极连接，其漏极输出所述第一电流源。
可选的，所述电流镜像单元，还包括：
第四NMOS管，适于输出第二电流源，其栅极与所述运算放大器的输出端耦接，其源极与所述地连接，其漏极输出所述第二电流源。
可选的，所述第一电流产生模块，还包括：
第一电阻，所述第一电阻的第一端与所述第一双极型晶体管的发射极连接，第二端与所述第二电流产生模块的输出端连接。
可选的，所述第二电流产生模块，包括：
第二电阻，所述第二电阻的第一端与所述电源端连接，第二端与所述第一电流产生模块的输出端连接。
可选的，所述基准电压输出单元，包括：
第三电阻，所述第三电阻的第一端与所述电流镜像单元的输出端连接，第二端与地连接。
本发明实施例还提供了一种开关电源，包括：前述的带隙基准电路。
本发明实施例还提供了一种电源管理芯片，包括：前述的开关电源。
采用本发明实施例提供的带隙基准电路，其中，带隙电流产生单元包括第一电流产生模块、第二电流产生模块和钳位模块，所述第一电流产生模块包括第一双极型晶体管和第二双极型晶体管，所述第一双极型晶体管和所述第二双极型晶体管均为NPN型晶体管，且所述第一双极型晶体管和所述第二双极型晶体管的集电极和基极均与所述电源端连接，可以输出正比于绝对温度(Proportional to The Absolute Temperature，PTAT)的第一电流；所述第二电流产生模块可以生成反比与绝对温度的电流(Complementary to TheAbsolute Temperature，CTAT)的第二电流。由于所述第一双极型晶体管和所述第二双极型晶体管均为NPN型晶体管，且所述第一双极型晶体管和所述第二双极型晶体管的集电极和基极均与所述电源端连接，因此所述第一双极型晶体管衬底和集电极之间、所述第二双极型晶体管的衬底和集电极之间可以生成导通方向为从衬底到集电极的寄生二极管，由于晶体管的集电极连接电源端，使得衬底的电势远小于集电极的电势，因此衬底噪声不能通过寄生二极管进入到带隙基准电路的内部，从而，所述带隙基准电路可以输出不受噪声干扰的带隙基准电压。
进一步地，通过将所述运算放大器的正相输入端与所述第一电流产生模块的第一输出端耦接，反相输入端与所述第一电流产生模块的第二输出端耦接，可以保持第一电流产生模块的第一输出端和第二输出端的电压相等；此外，通过将所述运算放大器的输出端与电流镜像单元中的NMOS管的栅极连接，可以在不额外增加电路结构的情况下，为所述电流镜像单元提供启动电压，从而可以减小电路面积，降低电路功耗，并节约成本。
进一步的，电流镜像单元可以由第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管组成，通过上述MOS管可以将带隙电流产生单元产生的带隙电流镜像到基准电压输出单元，使得所述基准电压输出单元输出的基准电压不受温度的影响，得到的基准电压更加稳定。
进一步的，电流镜像单元还可以包括第三PMOS管或第四NMOS管其中至少一个，并通过上述MOS管可以输出多种不同类型的温度系数较小的电流源，而不需要增加额外电路，从而可以减小电路面积，降低电路功耗，并节约成本。
附图说明
为了更清楚地说明本说明书实施例的技术方案，下面将对本说明书实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本说明书的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了一NPN双极型晶体管的结构图。
图2示出了一PNP双极型晶体管的结构图。
图3示出了一种带隙基准电路结构的电路图。
图4示出了另一种带隙基准电路结构的电路图。
图5示出了本发明实施例中一种带隙基准电路结构的示意图。
图6示出了本发明实施例中一具体应用场景的带隙基准电路结构的电路图。
图7示出了本发明实施例中一种电源管理芯片的结构示意图。
具体实施方式
如背景技术所述，目前，开关电源的电源接地端大多采用从芯片向焊盘打线的方式以减少芯片引脚的数量，使得开关电源引入的开关噪声全部进入到衬底。在MOSFET工艺中，开关电源中的带隙基准电路采用上述方法，将晶体管的衬底作为开关电源的电源接地端，使得来自开关电源的噪声直接通过衬底进入到带隙基准电路的内部，电路的性能受到影响。
在MOSFET工艺中，带隙基准电路常采用成比例的双极型晶体管对管产生PTAT电流，但是带隙基准电路在实际运行过程中，双极型晶体管会产生寄生二极管效应，使得晶体管衬底噪声直接通过所述寄生二极管传递到带隙基准电路内部。
参照图1所示的NPN双极型晶体管的结构图，如图1所示的NPN双极型晶体管的结构，所述NPN双极型晶体管包括：N+、PW(P-WELL，P型阱)、DNW(Deep N-WELL，深N型阱)、SUB，其中，所述N+区为NPN双极型晶体管的发射极、所述PW为NPN双极型晶体管的基极、所述DNW为NPN双极型晶体管的集电极、所述SUB为NPN双极型晶体管的衬底，且所述衬底为P型衬底。
继续参照图1，NPN双极型晶体管，其N阱与P型衬底之间会形成PN结，即所述NPN双极型晶体管的集电极和衬底之间会形成PN结。因此在NPN双极型晶体管实际工作过程中，会在所述衬底和集电极之间的PN结中形成寄生二极管效应，且寄生二极管的导通方向为从所述衬底到所述集电极，那么衬底噪声可以通过所述寄生二极管传递到带隙基准电路内部。
具体而言，带隙基准电路实际工作时，采用将开关电源的电源接地端连接到NPN双极型晶体管的衬底，在开关电源正常工作时，因功率MOS管的开关动作产生的开关噪声将通过所述电源接地端传入到所述衬底，且所述开关噪声会随着开关电源输出端负载的增大而增大。然后衬底噪声可以通过衬底和集电极之间形成的寄生二极管传入到带隙基准电路内部，由于带隙基准电路产生的带隙电流较小，容易受到衬底噪声的影响，从而影响电路的性能
参照图2所示的PNP双极型晶体管的结构图，如图2所示的PNP双极型晶体管的结构，所述PNP双极型晶体管包括：PW(P-WELL，P型阱)、DNW(Deep N-WELL，深N型阱)、SUB，其中，所述PW为PNP双极型晶体管的发射极、所述DNW为PNP双极型晶体管的基极、所述SUB为PNP双极型晶体管的衬底。
需要说明的是，所述PNP双极型晶体管的衬底就是集电极。
继续参照图2，与NPN双极型晶体管不同的是，PNP双极型晶体管的基极和发射极之间会形成PN结，那么在PNP双极型晶体管实际工作时，会在基极和发射极之间的PN结中形成寄生二极管，且寄生二极管的导通方向为从基极到发射极。由于NPN双极型晶体管的集电极就是衬底，因此在实际电路连接中，需要将PNP双极型晶体管的集电极(衬底)和基极短接，也即衬底(集电极)与基极短接，那么衬底噪声就可以通过衬底(集电极)和发射极的寄生二极管传入带隙基准电路内部。
具体而言，带隙基准电路实际工作时，采用将开关电源的电源接地端连接到NPN双极型晶体管的衬底(集电极)，在开关电源正常工作时，因功率MOS管的开关动作产生的开关噪声将通过所述电源接地端传入到所述衬底(集电极)，且所述开关噪声会随着开关电源输出端负载的增大而增大。然后衬底的噪声可以通过衬底(集电极)和发射极之间形成的寄生二极管传入到带隙基准电路内部，由于带隙基准电路产生的带隙电流较小，容易受到衬底噪声的影响，从而影响电路的性能。
为了更清楚明了地说明现有MOSFET工艺中的带隙基准电路无法有效的解决衬底噪声干扰问题，以下通过附图进行详细说明。
带隙基准电路是集成电路(Integrated Circuit)中的基本功能模块，用以提供电路中所需要的带隙基准电压，其基本原理是是将一个具有正温度系数的电压与具有负温度系数的电压相叠加，二者温度系数相互抵消，实现输出与温度无关的基准电压。
参照图3所示的一种带隙基准电路结构的电路图。如图3所示，包括电阻R31、R32、R33、R34，双极型晶体管T1和T2，以及运算放大器。其中，所述电阻R33用于生成PTAT电流；所述双极型晶体管T1的个数是所述双极型晶体管T2的整数倍，且均为NPN型双极型晶体管；所述运算放大器使得U、V两节点的电压相等。
采用如图3所示的带隙基准电路，通过选择合适的电阻R31、R32、R33、R34，电路可以输出较稳定的参考电压。然而，带隙基准电路实际工作时，如前所述，NPN型双极型晶体管的集电极和衬底间会产生寄生二极管效应，形成寄生二极管，如图3中的寄生二极管D31和D32，且所述寄生二极管D31和D32的导通方向为从衬底到集电极。由于衬底与开关电源的电源接地端相连，当衬底端的电压大于集电极的电压时，来自开关电源的噪声传入至衬底，然后衬底噪音通过所述寄生二极管D1和D2传进带隙基准电路，影响双极型晶体管T1集电极电流IC1和双极型晶体管T2的集电极电流IC2，从而影响电路输出的稳定性。
参照图4所示的另一种带隙基准电路结构的电路图。如图4所示，包括：电阻R41、R42、R43，双极型晶体管A1和A2及运算放大器OA1。其中，所述电阻R43用于生成PTAT电流；所述双极型晶体管A1和A2均为PNP型，且所述双极型晶体管A2的数量是所述双极型晶体管A1的整数倍；所述运算放大器OA1使得正相输入端的电压Vinp和反相输入端的电压Vinn相等。
采用如图4所示的带隙基准电路，通过选择合适的电阻R42、R43，电路可以输出较稳定的参考电压。然而，带隙基准电路实际工作时，如前所述，PNP双极型晶体管会在基极和发射极产生寄生二极管效应，生成寄生二极管，由于PNP双极型晶体管的基极与衬底短接，也即衬底和发射极之间会生成寄生二极管，如图4所示的寄生二极管D41和D42，且所述寄生二极管D41和D42的导通方向为从衬底到发射极。由于衬底与开关电源的电源接地端相连，受到开关噪声的影响，衬底端的电压并不为0，当衬底端的电压大于发射极的电压时，来自开关电源的噪声就可以通过所述寄生二极管D41和所述寄生二极管D42传进带隙基准电路，影响双极型晶体管A1的集电极电流I1和双极型晶体管A2的集电极电流I2，从而影响带隙基准电路输出的稳定性。
为解决上述问题，本发明实施例提供了一种带隙基准电路，其中带隙电流产生单元的第一双极型晶体管和所述第二双极型晶体管均为NPN型晶体管，所述第一双极型晶体管衬底和集电极之间、所述第二双极型晶体管的衬底和集电极之间可以产生导通方向为从衬底到集电极的寄生二极管效应，然而，由于所述第一双极型晶体管和所述第二双极型晶体管的集电极和基极均与所述电源端连接，使得衬底的电势远小于集电极的电势，因此衬底噪声不能通过寄生二极管进入到带隙基准电路的内部，从而所述带隙基准电路可以输出不受噪声干扰的带隙基准电压。
参照图5所示的本发明实施例的带隙基准电路结构的示意图，如图所示，所述带隙基准电路50可以包括带隙电流产生单元51、电流镜像单元52和基准电压输出单元53，其中：
所述带隙电流产生单元51，适于输出带隙电流，可以包括：
第一电流产生模块511，适于生成正比与绝对温度的电流作为第一电流；
第二电流产生模块512，适于生成反比与绝对温度的电流作为第二电流；
钳位模块513，适于保持所述第一电流产生模块的第一输出端和第二输出端的电压相等。
所述电流镜像单元52，适于将所述第一电流产生模块的第一输出端产生的带隙电流进行镜像，并输出至所述基准电压输出单元53。
所述基准电压输出单元53，适于输出基准电压。
在具体实施中，所述带隙基准电路50将所述第一电流产生模块511中的晶体管的衬底当作电源接地端，同时将所述第一电流产生模块511中的晶体管的集电极与电源端AVDD连接，使得所述集电极的电势远大于衬底的电势，衬底噪声无法进入到带隙基准电路的内部。为清楚说明上述过程，以下通过一具体应用场景详细说明本发明实施例如何防止衬底噪声进入带隙基准电路内部。
参照图6所示的一具体应用场景的带隙基准电路结构的电路图，所述带隙基准电路可以包括：带隙电流产生单元A、电流镜像单元B和基准电压输出单元C，其中：
基准电流产生单元A，适于输出带隙电流，可以包括：第一电流产生模块A1、第二电流产生模块A2，其中：
所述第一电流产生模块A1，适于生成正比与绝对温度的电流，为描述方便，将其称为第一电流IPTAT；
所述第二电流产生模块A2，适于生成反比于绝对温度的电流，为描述方便，将其称为第二电流ICTAT。
在本发明实施例中，所述第二电流产生模块A2的输出端与所述第一电流产生模块A1的输出端连接，由于所述第一电流产生模块A1产生的第一电流IPTAT具有正温度系数，所述第二电流产生模块A2产生的第二电流ICTAT具有负温度系数，二者相互叠加，可以生成温度系数较小的带隙电流I。
具体实施中，为得到稳定的带隙电流IPTAT，需要保持第一电流产生模块的第一输出端和第二输出端的电压相等，因此带隙电流产生单元A还可以包括钳位模块，其中所述钳位模块可以为运算放大器OA。
继续参照图6所示的带隙基准电路结构的电路图，如图6所示，所述第一电流产生模块A1可以包括：第一双极型晶体管Q1，第二双极型晶体管Q2和第一电阻R0。其中，所述第一双极型晶体管Q1的集电极与电源端AVDD连接，所述第一双极型晶体管Q1的基极与所述第二双极型晶体管Q2的基极均与所述电源端AVDD连接，所述第一双极型晶体管Q1的发射极通过第一电阻R0与运算放大器OA的正相输入端连接；所述第二晶体管Q2的集电极与所述电源端AVDD相连，所述第二晶体管Q2的发射极与所述运算放大器的反相输入端相连接。
在具体实施中，可以采用成比例的NPN双极型晶体管，其中，第一双极型晶体管Q1的数量可以为第二双极型晶体管Q2数量的n倍，n为大于1的整数。
在本发明实施例中，所述第二电流产生模块A2可以包括第二电阻R1，所述第二电阻R1的第一端接电源端AVDD，第二端经第一电阻R0与第一双极型晶体管Q1的发射极连接。
在具体实施中，如图6所示，所述运算放大器OA的正相输入端通过第一电阻R0与第一双极型晶体管Q1的发射极连接，其反相输入端与所述第二双极型晶体管Q2的发射极连接，其输出端与所述电流镜像单元B的输入端连接，可以为所述电流镜像单元B提供启动电压，从而不需要额外增加电路结构，可以减小电路面积，降低电路功耗，并节约成本。
需要说明的是，由基准电流产生单元A产生的带隙电流I不会经过运算放大器OA，而是直接由电流镜像单元B镜像到基准电压输出单元C。
在本发明实施例中，电流镜像单元B适于将带隙电流产生单元A产生的带隙电流I进行镜像，并输出至所述基准电压输出单元C。
在本发明一些实施例中，所述电流镜像单元B可以包括：第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第一PMOS管M4、第二PMOS管M5。具体的，所述第一NMOS管M1的漏极经所述第一电阻R0与所述第一双极型晶体管Q1的发射极连接，所述第一NMOS管M1的源极接地AVSS；所述第二NMOS管M2的栅极与所述第一NMOS管M1的栅极相连，并连接到运算放大器OA的输出端，所述第二NMOS管M2的漏极与所述第二双极型晶体管Q2的发射极连接，所述第二NMOS管M2的源极接所述地AVSS；所述第三NMOS管M3的栅极与所述运算放大器的输出端连接，所述第三NMOS管M3的源极连接所述地AVSS；所述第一PMOS管M4的漏极与所述第三NMOS管M3的漏极连接，所述第一PMOS管M4的栅极和漏极相连接，所述第一PMOS管M4的源极连接所述电源端AVDD；所述第二PMOS管M5的栅极分别与所述第一PMOS管M4的栅极和所述第三NMOS管M3的漏极连接，所述第二PMOS管M5的源极与电源端AVDD连接，所述第二PMOS管M5的漏极与所述基准电压输出单元C的输入端连接，将带隙电流镜像到所述基准电压输出单元C。
在发明另一些实施例中，电流镜像单元B还可以包括：第三PMOS管M6，适于输出第一电流源IBP。具体的，所述第三PMOS管M6的源极与电源端AVDD连接，所述第三PMOS管M6的基极分别与所述第一PMOS管M4的基极和第二PMOS管M5的栅极连接，所述第三PMOS管M6的漏极输出所述第一电流源IBP。
作为另一可选示例，电流镜像单元B还可以包括：第四NMOS管M7，适于输出第二电流源IBN。具体的，所述第四NMOS管M7的栅极与所述运算放大器的输出端连接，所述第四NMOS管M7的源极与地AVSS连接，所述第四NMOS管M7的漏极输出所述第二电流源IBN。
在具体实施中，如图6所示，电流镜像单元B可以同时包括第三PMOS管M6和第四NMPS管M7，从而可以输出两种不同类型的电流源。
需要说明的是，第一电流源IBP和第二电流源IBN均具有较小的温度系数，可作为其他电路结构的电流源。此外，还可以根据开关电源所需要的电流源的个数，在所述电流镜像单元中扩展所采用的NMOS管或PMOS管的数量。例如，若需要更多数量的电流源，可以在第三PMOS管M6的栅极进一步连接更多的PMOS管，或者在第四NMOS的栅极进一步连接更多的NMOS管。
由上可知，一方面，采用本发明实施例的电流镜像单元，可以将带隙电流产生单元产生的带隙电流镜像到基准电压输出单元，使得所述基准电压输出单元输出的基准电压不受温度的影响，得到的基准电压更加稳定。
另一方面，在不额外增加电路的情况下，电流镜像单元还可以通过其他MOS管输出多种不同类型的电流源，从而可以减小电路的面积，降低电路功耗，节约成本。
在具体实施中，所述基准电压输出单元C，适于输出基准电压，可以包括：第三电阻R，所述第三电阻R的第一端与电流镜像单元B中的第二PMOS管M5的漏极连接，第二端连接地AVSS，所述基准电压输出单元C在所述第二PMOS管M5的漏极和所述第三电阻R之间引出一基准电压输出端，用于为其他电路提供基准电压VBG。
继续参照图6，由电源端AVDD为带隙基准电路提供电源，所述带隙基准电路实际工作时，当第一双极型晶体管Q1和第二双极型晶体管Q2的基极和发射极之间的电压大于导通电压时，所述第一双极型晶体管Q1和所述第二双极型晶体管Q2导通，产生带隙电流I，同时运算放大器OA正相输入端和反相输入端的电压保持相等。具体的，所述第一双极型晶体管Q1产生流过电阻R0的PTAT电流，所述第二双极型晶体管Q2在电阻R1产生反比于绝对温度的CTAT电流，二者温度系数相互叠加，可以产生温度系数较小的带隙电流I，由电流镜像单元B对带隙电流I进行镜像，使得流过第三电阻R的电流为I，再由基准电压输出单元C输出与温度无关的基准电压VBG。
如图6所示，带隙基准电路实际工作过程中，第一双极型晶体管Q1和第二双极型晶体管Q2导通，由于运算放大器的钳位作用，使得所述运算放大器的正相输入端电压与反相输入端电压相等，即：
VX＝VY (1)
则电源端电压VDD为：
VDD＝VX+R1*ICTAT (2)
VDD＝VX+R0*IPTAT+VBE1 (3)
VDD＝VY+VBE2 (4)
其中，VBE1表示第一双极型晶体管Q1导通时，基极与发射极的电压；VBE2表示第二双极型晶体管Q2导通时，基极与发射极的电压。
由公式(1)、(2)、(4)可知：
Figure BDA0002874023230000121
由公式(1)、(3)、(4)可知：
R0*IPTAT＝VBE2-VBE1＝ΔVTlnn (6)
Figure BDA0002874023230000122
公式(6)中，ΔVT是双极型晶体管的PN结产生的热电压，具有正温度系数，VBE2具有负温度系数，n为第一双极型晶体管Q1和第二双极型晶体管Q2的个数比。具体的，ΔVT＝kT/q，其中，k为玻尔兹曼常数，q为电子的电荷，T为绝对温度。
由公式(5)和(7)以及节点电流法，可知：
Figure BDA0002874023230000123
故，基准电压输出单元输出的基准电压为：
Figure BDA0002874023230000124
由公式(9)可知，通过选择合适的第一电阻R0、第二电阻R1和第三电阻R，可以使得带隙基准电路输出与温度无关的基准电压。
在本发明实施例中，如图6所示的，采用的第一双极型晶体管Q1和第二双极型晶体管Q2均为NPN双极型晶体管，且第一双极型晶体管Q1和第二双极型晶体管Q2的集电极连接到电源端。
带隙基准电路实际工作时，如前所述，所述第一双极型晶体管Q1的集电极和衬底之间产生寄生二极管效应，形成寄生二极管D1；所述第二双极型晶体管Q2的集电极和衬底之间产生寄生二极管效应，形成寄生二极管D2，且所述寄生二极管D1和所述寄生二极管D2的导通方向均为从双极型晶体管的衬底到集电极，即与所述第一双极型晶体管Q1生成的PTAT电流方向相反。当衬底噪声通过所述寄生二极管D1或所述寄生二极管D2进入到带隙基准电路内部时，由于晶体管的集电极与电源端AVDD连接，衬底端的电势远小于集电极的电势，使得衬底噪声无法通过寄生二极管D1和D2其中进入带隙基准电路内部，从而带隙基准电路可以输出不受衬底噪声干扰的基准电压。
本发明实施例还提供了一种开关电源，如图7所示，所述开关电源71可以包括：带隙基准电路72，在具体实施中，所述带隙基准电路72可以采用前述实施例所示的电路结构，适于输出不受衬底噪声干扰的基准电压。具体可以参见前述实施例所示的带隙基准电路，此处不再赘述。
相应地，本发明实施例还提供了一种电源管理芯片，如图7所示，电源管理芯片70可以包括开关电源71，其中，开关电源71的电源接地端与电源管理芯片70的衬底连接。
需要说明的是，本说明书实施例中的术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换，以使这里描述的本说明书的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
虽然本公开实施例披露如上，但本公开实施例并非限定于此。任何本领域技术人员，在不脱离本公开实施例的精神和范围内，均可作各种更动与修改，因此本公开实施例的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种带隙基准电路，其特征在于，包括：带隙电流产生单元、电流镜像单元和基准电压输出单元，其中：
所述带隙电流产生单元，适于输出带隙电流，所述带隙电流产生单元包括：
第一电流产生模块，适于生成正比与绝对温度的电流作为第一电流，其输入端与电源端耦接，所述第一电流产生模块包括：第一双极型晶体管和第二双极型晶体管，其中，所述第一双极型晶体管和所述第二双极型晶体管均为NPN型晶体管，且所述第一双极型晶体管和所述第二双极型晶体管的集电极和基极均与所述电源端连接，并将所述第一双极型晶体管和所述第二双极型晶体管的发射极分别作为所述第一电流产生模块的第一输出端和第二输出端；
第二电流产生模块，适于生成反比与绝对温度的电流作为第二电流，其输入端与所述电源端耦接，其输出端与所述第一电流产生模块的第一输出端和所述电流镜像单元的输入端耦接；
钳位模块，适于保持所述第一电流产生模块的第一输出端和第二输出端的电压相等；
所述电流镜像单元，适于将所述第一电流产生模块的第一输出端产生的带隙电流进行镜像，并输出至所述基准电压输出单元；
所述基准电压输出单元，适于输出基准电压。
2.根据权利要求1所述的带隙基准电路，其特征在于，所述钳位模块，包括：
运算放大器，所述运算放大器的正相输入端与所述第一电流产生模块的第一输出端耦接，其反相输入端与所述第一电流产生模块的第二输出端耦接。
3.根据权利要求2所述的带隙基准电路，其特征在于，所述电流镜像单元，包括：
第一NMOS管，其漏极与所述第一双极型晶体管的发射极耦接，其源极与地连接；
第二NMOS管，其栅极与所述第一NMOS管的栅极相连，并与所述运算放大器的输出端耦接，所述第二NMOS管的漏极与所述第二双极型晶体管的发射极连接，其源极与所述地连接；
第三NMOS管，其栅极与所述运算放大器的输出端耦接，其源极与所述地连接；
第一PMOS管，其漏极与所述第三NMOS管的漏极连接，所述第一PMOS管的漏极与栅极相连接，其源极与所述电源端连接；
第二PMOS管，其栅极分别与所述第一PMOS管的栅极和所述第三NMOS管的漏极连接，其源极与所述电源端连接，其漏极与所述基准电压输出单元的输入端耦接。
4.根据权利要求3所述的带隙基准电路，其特征在于，所述电流镜像单元，还包括：
第三PMOS管，适于输出第一电流源，其源极与所述电源端连接，其栅极分别于与所述第一PMOS管的栅极和所述第二PMOS管的栅极连接，其漏极输出所述第一电流源。
5.根据权利要求3或4任一项所述的带隙基准电路，其特征在于，所述电流镜像单元，还包括：
第四NMOS管，适于输出第二电流源，其栅极与所述运算放大器的输出端耦接，其源极与所述地连接，其漏极输出所述第二电流源。
6.根据权利要求1所述的带隙基准电路，其特征在于，所述第一电流产生模块，还包括：
第一电阻，所述第一电阻的第一端与所述第一双极型晶体管的发射极连接，第二端与所述第二电流产生模块的输出端连接。
7.根据权利要求1所述的带隙基准电路，其特征在于，所述第二电流产生模块，包括：
第二电阻，所述第二电阻的第一端与所述电源端连接，第二端与所述第一电流产生模块的输出端连接。
8.根据权利要求1所述的带隙基准电路，其特征在于，所述基准电压输出单元，包括：
第三电阻，所述第三电阻的第一端与所述电流镜像单元的输出端连接，第二端与地连接。
9.一种开关电源，其特征在于，包括：权利要求1至7任一项的所述的带隙基准电路。
10.一种电源管理芯片，其特征在于，包括：权利要求9所述的开关电源。
CN202011621050.3A 2020-12-30 2020-12-30 带隙基准电路、开关电源及电源管理芯片 Active CN114690830B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011621050.3A CN114690830B (zh) 2020-12-30 2020-12-30 带隙基准电路、开关电源及电源管理芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011621050.3A CN114690830B (zh) 2020-12-30 2020-12-30 带隙基准电路、开关电源及电源管理芯片

Publications (2)

Publication Number Publication Date
CN114690830A true CN114690830A (zh) 2022-07-01
CN114690830B CN114690830B (zh) 2024-03-29

Family

ID=82133619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011621050.3A Active CN114690830B (zh) 2020-12-30 2020-12-30 带隙基准电路、开关电源及电源管理芯片

Country Status (1)

Country Link
CN (1) CN114690830B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636025B1 (en) * 2002-01-09 2003-10-21 Asic Advantage, Inc. Controller for switch mode power supply
CN102981546A (zh) * 2012-11-23 2013-03-20 国民技术股份有限公司 指数补偿带隙基准电压源
CN106055002A (zh) * 2016-07-04 2016-10-26 湖南国科微电子股份有限公司 低压输出的带隙基准电路
CN107870648A (zh) * 2017-11-16 2018-04-03 中国科学院微电子研究所 带隙基准电压产生装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636025B1 (en) * 2002-01-09 2003-10-21 Asic Advantage, Inc. Controller for switch mode power supply
CN102981546A (zh) * 2012-11-23 2013-03-20 国民技术股份有限公司 指数补偿带隙基准电压源
CN106055002A (zh) * 2016-07-04 2016-10-26 湖南国科微电子股份有限公司 低压输出的带隙基准电路
CN107870648A (zh) * 2017-11-16 2018-04-03 中国科学院微电子研究所 带隙基准电压产生装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
叶鹏;文光俊;蔡竟业;王永平;: "基于BiCMOS工艺的带隙基准电压源设计", 微计算机信息, no. 19, 5 July 2009 (2009-07-05) *
杨金梅;唐祯安;: "采用曲率补偿的高PSRR基准电压源", 微电子学, no. 01, 20 February 2009 (2009-02-20) *
潘飞蹊, 俞铁刚, 郭超, 陈卫东: "一种高精度带隙基准源和过温保护电路", 微电子学, no. 02, 20 April 2005 (2005-04-20) *

Also Published As

Publication number Publication date
CN114690830B (zh) 2024-03-29

Similar Documents

Publication Publication Date Title
JP3322685B2 (ja) 定電圧回路および定電流回路
KR790001971B1 (ko) 온도보상 전류 레귤레이터회로
US8786271B2 (en) Circuit and method for generating reference voltage and reference current
US7193402B2 (en) Bandgap reference voltage circuit
US20090051341A1 (en) Bandgap reference circuit
CN109976437B (zh) 双极npn型带隙基准电压电路
JP2004355612A (ja) 低バンド・ギャップ参照電圧回路
US7944272B2 (en) Constant current circuit
JP2008271503A (ja) 参照電流回路
CN114690830B (zh) 带隙基准电路、开关电源及电源管理芯片
JP2003283306A (ja) 発振器
JP2012108598A (ja) バンドギャップ型基準電圧発生回路
CN114815955A (zh) 一种具有高温补偿功能的带隙基准电路
CN111427406A (zh) 带隙基准电路
JPH02191012A (ja) 電圧発生回路
TWI736408B (zh) 電壓不足偵測電路
CN111198588B (zh) 带隙基准参考电路
JP4314669B2 (ja) バンドギャップリファレンス回路
CN113934252B (zh) 用于能隙参考电压电路的降压电路
US20210157352A1 (en) Current generation circuit
CN114761903B (zh) 基准电压产生电路
CN117873263A (zh) 偏置电流产生电路、温度检测电路和芯片
JPH07146727A (ja) 低電圧基準電圧発生回路
TW202420016A (zh) 電流產生器
CN117193461A (zh) 一种与温度无关的参考源电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant