CN117873263A - 偏置电流产生电路、温度检测电路和芯片 - Google Patents

Abstract

本公开的实施例提供一种偏置电流产生电路、温度检测电路和芯片。偏置电流产生电路包括：第一电流镜电路、第二电流镜电路和反馈环路，第一电流镜电路的输入端和第二电流镜电路的输入端电连接外部电源，第一电流镜电路的输出端连接反馈环路的第一端，第二电流镜电路的第一输出端连接反馈环路的第二端，第二电流镜电路的第二输出端连接反馈环路的第三端，反馈环路的第四端接地。通过第一电流镜电路能够向反馈环路提供第一偏置电流，反馈环路能够基于第一偏置电流生成与温度成反比关系的反馈电流，第二电流镜电路能够将反馈电流镜像为第二偏置电流并输出。该偏置电流产生电路可以在较低的电源电压下正常工作。

Description

偏置电流产生电路、温度检测电路和芯片

技术领域

本公开的实施例涉及集成电路技术领域，尤其涉及一种偏置电流产生电路、温度检测电路和芯片。

背景技术

在集成电路中，温度对电路性能的影响是一个普遍存在的问题。由于温度的不断变化，电流的大小和稳定性可能会受到影响，从而导致电路的性能不稳定。为了解决这个问题，可以引入正温度系数偏置电流和负温度系数偏置电流的概念，其中，正温度系数偏置电流是一种与温度成正比的偏置电流，负温度系数偏置电流一种与温度成反比的偏置电流。通过正温度系数偏置电流和负温度系数偏置电流的合成，可以得到零温度系数电流。而零温度系数电流在集成电路设计中起着重要的作用，可以提供稳定的工作条件，并有效地抵消温度对电路性能的影响。

现有技术中，负温度系数偏置电流产生电路的最小工作电压较高，导致电路无法在较低的电源电压下工作。

发明内容

本文中描述的实施例提供了一种偏置电流产生电路、温度检测电路和芯片，能够在较低的电源电压下正常工作。

第一方面，本公开提供了一种偏置电流产生电路，包括：第一电流镜电路、第二电流镜电路和反馈环路。所述第一电流镜电路的输入端和所述第二电流镜电路的输入端电连接外部电源，所述第一电流镜电路的输出端电连接所述反馈环路的第一端，所述第二电流镜电路的第一输出端电连接所述反馈环路的第二端，所述第二电流镜电路的第二输出端电连接所述反馈环路的第三端，所述反馈环路的第四端接地。

所述第一电流镜电路被配置为，向所述反馈环路提供第一偏置电流；所述反馈环路被配置为，基于所述第一偏置电流生成反馈电流，所述反馈电流与温度成反比例关系；所述第二电流镜电路被配置为，将所述反馈电流镜像为第二偏置电流并输出。

在本公开的一些实施例中，所述反馈环路包括：反馈电阻、第一晶体管和第二晶体管。所述反馈电阻的第一端电连接所述第二晶体管的控制端和所述第二电流镜电路的第一输出端，所述反馈电阻的第二端、所述第一晶体管的第一端和所述第二晶体管的第一端接地，所述第二晶体管的第二端电连接所述第一晶体管的控制端和所述第一电流镜电路的输出端，所述第一晶体管的第二端电连接所述第二电流镜电路的第二输出端。

在本公开的一些实施例中，所述第二电流镜电路包括：第三晶体管、第四晶体管和第五晶体管。所述外部电源电连接所述第三晶体管的第一端、所述第四晶体管的第一端和所述第五晶体管的第一端，所述第三晶体管的第二端电连接所述第二晶体管的控制端和所述反馈电阻的第一端，所述第三晶体管的控制端电连接所述第四晶体管的控制端、所述第四晶体管的第二端、所述第五晶体管的控制端和所述第一晶体管的第二端。

在本公开的一些实施例中，所述第一电流镜电路包括：第六晶体管和第七晶体管。所述外部电源电连接所述第六晶体管的第一端和所述第七晶体管的第一端，所述第六晶体管的控制端电连接所述第六晶体管的第二端和所述第七晶体管的控制端，所述第七晶体管的第二端电连接所述反馈环路的第一端。

在本公开的一些实施例中，所述第五晶体管的宽长比为所述第三晶体管的宽长比的k倍，其中，k为大于1的正整数；所述第四晶体管的宽长比与所述第三晶体管的宽长比相等。

在本公开的一些实施例中，所述第一晶体管为N型金属氧化物半导体场效应管MOS，所述第二晶体管为三极管。

在本公开的一些实施例中，所述第三晶体管、所述第四晶体管和所述第五晶体管为P型MOS。

在本公开的一些实施例中，所述第六晶体管和所述第七晶体管为P型MOS。

第二方面，本公开提供了一种温度检测电路，包括第一方面提供的任一偏置电流产生电路。

第三方面，本公开提供了一种芯片，包括第一方面提供的任一偏置电流产生电路。

本公开实施例的技术方案中，偏置电流产生电路包括第一电流镜电路、第二电流镜电路和反馈环路，第一电流镜电路的输入端和第二电流镜电路的输入端电连接外部电源，第一电流镜电路的输出端电连接反馈环路的第一端，第二电流镜电路的第一输出端电连接反馈环路的第二端，第二电流镜电路的第二输出端电连接反馈环路的第三端，反馈环路的第四端接地。通过第一电流镜电路能够向反馈环路提供第一偏置电流，反馈环路能够基于第一偏置电流生成与温度成反比例关系的反馈电流，第二电流镜电路能够将反馈电流镜像为第二偏置电流并输出，偏置电流产生电路可以在较低的电源电压下正常工作。

上述说明仅是本申请实施例技术方案的概述，为了能够更清楚了解本申请实施例的技术手段，而可依照说明书的内容予以实施，并且为了让本申请实施例的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术提供的一种负温度系数偏置电流产生电路的结构示意图。

图2为本公开实施例提供的一种偏置电流产生电路的结构示意图。

图3为本公开实施例提供的另一种偏置电流产生电路的结构示意图。

需要注意的是，附图中的元素是示意性的，没有按比例绘制。

具体实施方式

为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。

除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。

在本公开中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语“实施例”并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本公开所描述的实施例可以与其它实施例相结合。

此外，本公开的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序，可以明示或者隐含地包括一个或者更多个该特征。

在本公开的描述中，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，电路结构的“相连”或“连接”除了可以是指物理上的连接，还可以是指电连接或信号连接，例如，可以是直接相连，即物理连接，也可以通过中间至少一个元件间接相连，只要达到电路相通即可，还可以是两个元件内部的连通；信号连接除了可以通过电路进行信号连接外，也可以是指通过媒体介质进行信号连接，例如，无线电波。

本公开中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：存在A，同时存在A和B，存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

在本公开的描述中，除非另有说明，“多个”和“至少两个”的含义是指两个以上(包括两个)，同理，“多组”和“至少两组”指的是两组以上(包括两组)。

为了使本技术领域的人员更好地理解本申请方案，下面将结合附图，对本申请实施例中的技术方案进行清楚、完整地描述。

图1为现有技术提供的一种负温度系数偏置电流产生电路的结构示意图，如图1所示，负温度系数偏置电流产生电路10包括：第一金属氧化物半导体场效应(Metal OxideSemiconductor Field Effect，MOS)管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、三级管Q和电阻R。

其中，第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4为P型MOS管，第五MOS管为N型MOS管。第一MOS管M1的源极、第二MOS管M2的源极、第三MOS管M3的源极和第四MOS管M4的源极外接电源电压，第一MOS管M1的栅极、第一MOS管M1的漏极和第二MOS管M2的栅极电连接，第二MOS管M2的漏极、第五MOS管M5的栅极与三极管Q的集电极电连接，第三MOS管M3的栅极、第三MOS管M3的漏极、第四MOS管M4的栅极和第五MOS管M5的漏极电连接。三极管Q的基极、第五MOS管M5的源极和电阻R的第一端电连接，电阻R的第二端和三极管Q的发射极接地。

具体的，第五MOS管M5、三极管Q和电阻R构成负反馈环路。第一MOS管M1和第二MOS管M2构成电流镜，可以为负反馈环路提供偏置电流。根据反馈可知第五MOS管M5与电阻R的连接点A的电位V_A＝V_be，其中V_be为三极管Q的基极发射极电压。第二MOS管M2与三极管Q的连接点B的电位V_B＝V_be+V_{GS_M5}，其中，V_{GS_M5}为第五MOS管M5的栅源电压。

如此，流过第五MOS管M5和第三MOS管M3构成的支路的电流为V_A/R’，即为V_be/R’，其中，R’为电阻R的阻值。假设忽略电阻R的温度系数，由于三极管Q的基极发射极电压V_be为负温度系数，即温度越高，V_be越小，因此流过第五MOS管M5和第三MOS管M3构成的支路的电流为负温度系数电流。

第三MOS管M3和第四MOS管M4构成电流镜，则通过第四MOS管M4可以将流过第五MOS管M5和第三MOS管M3构成的支路的电流镜像出去，且镜像后的电流为负温度系数偏置电流产生电路10产生的偏置电流Ibias。显然，偏置电流Ibias为负温度系数电流。

针对第二MOS管M2和三极管Q构成的支路，最低工作电压为V_be+V_{GS_M5}+|V_{DS_M2}|，其中，V_{DS_M2}为第二MOS管M2的源漏电压。针对第五MOS管M5和第三MOS管M3构成的支路，最低工作电压为V_be+V_{DS_M5}+|V_{GS_M3}|，其中，V_{DS_M5}为第五MOS管M5的源漏电压，V_{GS_M3}为第三MOS管M3的栅源电压。由于MOS管的栅源电压为0.7V左右，三极管的基极发射极电压为0.7V左右，MOS管的源漏电压为0.1V左右，因此，第二MOS管M2和三极管Q构成的支路的最低工作电压为1.5V左右，第五MOS管M5和第三MOS管M3构成的支路的最低工作电压为1.5V左右。如此，负温度系数偏置电流产生电路10的最低工作电压为1.5V左右。

然而，在实际应用中，有些芯片需要工作在1.2V左右的电源电压下，显然，上述现有技术提供的负温度系数偏置电流产生电路10的工作电压较高，无法工作于较低的电源电压下。

为了解决上述问题，本公开提供了一种偏置电流产生电路，包括第一电流镜电路、第二电流镜电路和反馈环路，第一电流镜电路的输入端和第二电流镜电路的输入端电连接外部电源，第一电流镜电路的输出端电连接反馈环路的第一端，第二电流镜电路的第一输出端电连接反馈环路的第二端，第二电流镜电路的第二输出端电连接反馈环路的第三端，反馈环路的第四端接地。通过第一电流镜电路能够向反馈环路提供第一偏置电流，反馈环路能够基于第一偏置电流生成与温度成反比例关系的反馈电流，第二电流镜电路能够将反馈电流镜像为第二偏置电流并输出，偏置电流产生电路可以在较低的电源电压下正常工作。

下面以几个具体的实施例来详细描述本公开提供的技术方案。

图2为本公开实施例提供的一种偏置电流产生电路的结构示意图，如图2所示，偏置电流产生电路100包括第一电流镜电路110、第二电流镜电路120和反馈环路130。

其中，第一电流镜电路110的输入端和第二电流镜电路120的输入端电连接外部电源，且外部电源提供的电源电压Vs小于预设电压Vpre。第一电流镜电路110的输出端电连接反馈环路130的第一端，第二电流镜电路120的第一输出端电连接反馈环路130的第二端，第二电流镜电路120的第二输出端电连接反馈环路130的第三端，反馈环路130的第四端接地。

第一电流镜电路110被配置为，向反馈环路130提供第一偏置电流Ibias1，反馈环路130被配置为，基于第一偏置电流Ibias1生成反馈电流I_fb，反馈电流I_fb与温度成反比例关系，第二电流镜电路120被配置为，将反馈电流I_fb镜像为第二偏置电流Ibias2并输出。

具体的，图3为本公开实施例提供的另一种偏置电流产生电路的结构示意图，图3为图2所示实施例的基础上，反馈环路130包括：反馈电阻Rs、第一晶体管T1和第二晶体管T2。其中，反馈电阻Rs的第一端电连接第二晶体管T2的控制端和第二电流镜电路120的第一输出端，反馈电阻Rs的第二端、第一晶体管T1的第一端和第二晶体管T2的第一端接地，第二晶体管T2的第二端电连接第一晶体管T1的控制端和第一电流镜电路110的输出端，第一晶体管T1的第二端电连接第二电流镜电路120的第二输出端。

示例性的，第一晶体管T1为N型MOS，第二晶体管T2为三极管。第一晶体管T1的栅极与第二晶体管T2的集电极电连接，第一晶体管T1的漏极与第二电流镜电路120的第二输出端电连接，第一晶体管T1的源极接地。第二晶体管T2的基极与反馈电阻Rs的第一端电连接，第二晶体管T2的发射极接地。

第一电流镜电路110可以向第二晶体管T2的集电极输出第一偏置电流Ibias1，基于反馈环路130的作用，反馈电阻Rs与第二晶体管T2的连接点C的电位V_C＝V_{be_T2}，其中，V_{be_T2}为第二晶体管T2的基极发射极电压。第二晶体管T2与第一晶体管T1的连接点C'的电位V_C'＝V_{GS_T1}，其中，V_{GS_T1}为第一晶体管T1的栅源电压。流过反馈电阻Rs的反馈电流I_fb＝V_C/R_S ^’，即I_fb＝V_{be_T2}/R_S ^’，其中，R_S ^’为反馈电阻Rs的阻值。由于第二晶体管T2的基极发射极电压V_{be_T2}与温度成反比例，因此，反馈电流I_fb与温度成反比例，也就是说，反馈电流I_fb为负温度系数电流。

需要说明的是，本实施例仅以第一晶体管T1为N型MOS，第二晶体管T2为三极管为例，对反馈环路130进行示例性说明。在实际应用中，第一晶体管T1和第二晶体管T2还可以是其他类型的晶体管，本公开对此不作具体限制。

继续参见图3，第二电流镜电路120包括：第三晶体管T3、第四晶体管T4和第五晶体管T5。其中，外部电源电连接第三晶体管T3的第一端、第四晶体管T4的第一端和第五晶体管T5的第一端，第三晶体管T3的第二端电连接第二晶体管T2的控制端和反馈电阻Rs的第一端，第三晶体管T3的控制端电连接第四晶体管T4的控制端、第四晶体管T4的第二端、第五晶体管T5的控制端和第一晶体管T1的第二端。

示例性的，第三晶体管T3、第四晶体管T4和第五晶体管T5为P型MOS。第三晶体管T3的源极、第四晶体管T4的源极、第五晶体管T5的源极与电源电压Vs电连接，第三晶体管T3的栅极、第四晶体管T4的栅极、第五晶体管T5的栅极、第四晶体管T4的漏极和第一晶体管T1的漏极电连接，第三晶体管T3的漏极与第二晶体管T2的基极电连接，第五晶体管T5的漏极为第二电流镜电路120的输出端，即偏置电流产生电路100的输出端。

第三晶体管T3与反馈电阻Rs构成一条支路，且流过该支路的电流即为反馈电流I_fb，第四晶体管T4与第一晶体管T1构成另一条支路。第三晶体管T3与第四晶体管T4构成电流镜结构，若第三晶体管T3的宽长比W3/L3和第四晶体管T4的宽长比W4/L4相等，其中，W3为第三晶体管T3的宽度，L3为第三晶体管T3的长度，W4为第四晶体管T4的宽度，L4为第四晶体管T4的长度，即W3/L3＝W4/L4，则第四晶体管T4可以将反馈电流I_fb等比例镜像至第四晶体管T4与第一晶体管T1构成的支路上，即流过第四晶体管T4与第一晶体管T1构成的支路的电流与反馈电流I_fb相等。

第三晶体管T3与第五晶体管T5构成电流镜结构，若第五晶体管T5的宽长比W5/L5为第三晶体管T3的宽长比W3/L3的k倍，且k为大于1的正整数，其中，W5为第五晶体管T5的宽度，L5为第五晶体管T5的长度，即k*W3/L3＝W5/L5，则第五晶体管T5可以将反馈电流I_fb镜像放大k倍后得到第二偏置电流Ibias2，并通过第五晶体管T5的漏端输出，即Ibias2＝k*I_fb，则第二偏置电流Ibias2为负温度系数偏置电流。

需要说明的是，本实施例仅以第三晶体管T3、第四晶体管T4和第五晶体管T5为P型MOS为例，对第二电流镜电路120进行示例性说明。在实际应用中，第三晶体管T3、第四晶体管T4和第五晶体管T5还可以是其他类型的晶体管，本公开对此不作具体限制。

继续参见图3，第一电流镜电路110包括：第六晶体管T6和第七晶体管T7，其中，外部电源电连接第六晶体管T6的第一端和第七晶体管T7的第一端，第六晶体管T6的控制端电连接第六晶体管T6的第二端和第七晶体管T7的控制端，第七晶体管T7的第二端电连接反馈环路130的第一端。

示例性的，第六晶体管T6和第七晶体管T7为P型MOS。第六晶体管T6的源极、第七晶体管T7的源极与电源电压Vs电连接，第六晶体管T6的控制端、第六晶体管T6的漏极和第七晶体管T7的栅极电连接，第七晶体管T7的漏极与第一晶体管T1的栅极电连接。

第六晶体管T6在偏置电压的作用下处于导通状态，由电源电压Vs提供第一偏置电流Ibias1，且第一偏置电流Ibias1流经第六晶体管T6。第七晶体管T7可以将第一偏置电流Ibias1镜像输出至反馈环路130的第一端，如此，第六晶体管T6和第七晶体管T7构成的第一电流镜电路110可以向反馈环路130提供第一偏置电流Ibias1。

需要说明的是，本实施例仅以第六晶体管T6和第七晶体管T7为P型MOS为例，对第一电流镜电路110进行示例性说明。在实际应用，第六晶体管T6和第七晶体管T7还可以是其他类型的晶体管，本公开对此不作具体限制。

针对第三晶体管T3和反馈电阻Rs构成的支路，最小的工作电压为V_{be_T2}+|V_{DS_T3}|，其中，V_{DS_T3}为第三晶体管T3的源漏电压。针对第七晶体管T7和第二晶体管T2构成的支路，最小的工作电压为V_{GS_T1}+|V_{DS_T7}|，其中，V_{DS_T7}为第七晶体管T7的源漏电压。针对第四晶体管T4和第一晶体管T1构成的支路，最小的工作电压为V_{DS_T1}+|V_{GS_T4}|，其中，V_{DS_T1}为第一晶体管T1的源漏电压，V_{GS_T4}为第四晶体管T4的栅源电压。

通常晶体管的源漏电压为0.1V左右，晶体管的栅源电压为0.7V左右，三极管的基极发射极电压为0.7V左右，则第三晶体管T3和反馈电阻Rs构成的支路的最小工作电压为0.8V，第七晶体管T7和第二晶体管T2构成的支路的最小工作电压为0.8V，第四晶体管T4和第一晶体管T1构成的支路的最小工作电压为0.8V。

综上所述，本公开提供的偏置电流产生电路100的最小工作电压为0.8V。基于上述实施例，可以将预设电压Vpre设置为1.2V，显然，偏置电流产生电路100的最小工作电压小于预设电压Vpre，可以理解为，偏置电流产生电路100可以工作于较低的工作电压下。如此，在外部电源提供的电源电压Vs小于预设电压Vpre时，偏置电流产生电路100可以正常工作，即偏置电流产生电路100可以工作于较低的电源电压下。

本公开的实施例中，偏置电流产生电路包括第一电流镜电路、第二电流镜电路和反馈环路，第一电流镜电路的输入端和第二电流镜电路的输入端电连接外部电源，第一电流镜电路的输出端电连接反馈环路的第一端，第二电流镜电路的第一输出端电连接反馈环路的第二端，第二电流镜电路的第二输出端电连接反馈环路的第三端，反馈环路的第四端接地。通过第一电流镜电路能够向反馈环路提供第一偏置电流，反馈环路能够基于第一偏置电流生成与温度成反比例关系的反馈电流，第二电流镜电路能够将反馈电流镜像为第二偏置电流并输出，偏置电流产生电路可以在较低的电源电压下正常工作。

本公开的实施例还提供了一种温度检测电路，包括上述任一实施例提供的偏置电流产生电路100。

示例性的，温度检测电路包括偏置电流产生电路100和正温度系数偏置电流产生电路。其中，偏置电流产生电路100可以产生负温度系数偏置电流，正温度系数偏置电流产生电路可以产生正温度系数偏置电流，所谓正温度系数偏置电流为与温度成正比关系的偏置电流。

负温度系数偏置电流与正温度系数偏置电流叠加，可以生成零温度系数偏置电流，其中，零温度系数偏置电流的大小与温度无关，如此，偏置电流产生电路100和正温度系数偏置电流产生电路可以构成零温度系数偏置电流产生电路。将零温度系数偏置电流产生电路输出的零温度系数偏置电流作为温度检测电路的偏置电流，可以避免温度对温度检测电路的偏置电流造成影响，从而有利于提升温度检测电路的准确性。

本公开实施例提供的温度检测电路包括上述任一实施例提供的偏置电流产生电路100，具有与偏置电流产生电路100相同的功能模块和有益效果，这里不再赘述。

本公开实施例还提供了一种芯片，包括上述任一实施例提供的偏置电流产生电路100。

示例性的，将上述任一实施例提供的偏置电流产生电路100集成到芯片中，可以减小偏置电流产生电路100的体积，有利于偏置电流产生电路100的小型化发展。

本公开实施例提供的芯片包括上述任一实施例提供的偏置电流产生电路100，具有与偏置电流产生电路100相同的功能模块和有益效果，这里不再赘述。

除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。

适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。

以上对本公开的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本公开的精神和范围的情况下对本公开的实施例进行各种修改和变型。本公开的保护范围由所附的权利要求限定。

Claims (10)

1.一种偏置电流产生电路，其特征在于，包括：第一电流镜电路、第二电流镜电路和反馈环路；

所述第一电流镜电路的输入端和所述第二电流镜电路的输入端电连接外部电源，所述第一电流镜电路的输出端电连接所述反馈环路的第一端，所述第二电流镜电路的第一输出端电连接所述反馈环路的第二端，所述第二电流镜电路的第二输出端电连接所述反馈环路的第三端，所述反馈环路的第四端接地；

所述第一电流镜电路被配置为，向所述反馈环路提供第一偏置电流；

所述反馈环路被配置为，基于所述第一偏置电流生成反馈电流，所述反馈电流与温度成反比例关系；

所述第二电流镜电路被配置为，将所述反馈电流镜像为第二偏置电流并输出。

2.根据权利要求1所述的偏置电流产生电路，其特征在于，所述反馈环路包括：反馈电阻、第一晶体管和第二晶体管；

所述反馈电阻的第一端电连接所述第二晶体管的控制端和所述第二电流镜电路的第一输出端，所述反馈电阻的第二端、所述第一晶体管的第一端和所述第二晶体管的第一端接地，所述第二晶体管的第二端电连接所述第一晶体管的控制端和所述第一电流镜电路的输出端，所述第一晶体管的第二端电连接所述第二电流镜电路的第二输出端。

3.根据权利要求2所述的偏置电流产生电路，其特征在于，所述第二电流镜电路包括：第三晶体管、第四晶体管和第五晶体管；

所述外部电源电连接所述第三晶体管的第一端、所述第四晶体管的第一端和所述第五晶体管的第一端，所述第三晶体管的第二端电连接所述第二晶体管的控制端和所述反馈电阻的第一端，所述第三晶体管的控制端电连接所述第四晶体管的控制端、所述第四晶体管的第二端、所述第五晶体管的控制端和所述第一晶体管的第二端。

4.根据权利要求1-3任一项所述的偏置电流产生电路，其特征在于，所述第一电流镜电路包括：第六晶体管和第七晶体管；

所述外部电源电连接所述第六晶体管的第一端和所述第七晶体管的第一端，所述第六晶体管的控制端电连接所述第六晶体管的第二端和所述第七晶体管的控制端，所述第七晶体管的第二端电连接所述反馈环路的第一端。

5.根据权利要求3所述的偏置电流产生电路，其特征在于，所述第五晶体管的宽长比为所述第三晶体管的宽长比的k倍，其中，k为大于1的正整数；所述第四晶体管的宽长比与所述第三晶体管的宽长比相等。

6.根据权利要求2所述的偏置电流产生电路，其特征在于，所述第一晶体管为N型金属氧化物半导体场效应管MOS，所述第二晶体管为三极管。

7.根据权利要求3所述的偏置电流产生电路，其特征在于，所述第三晶体管、所述第四晶体管和所述第五晶体管为P型MOS。

8.根据权利要求4所述的偏置电流产生电路，其特征在于，所述第六晶体管和所述第七晶体管为P型MOS。

9.一种温度检测电路，其特征在于，包括权利要求1-8任一项所述的偏置电流产生电路。

10.一种芯片，其特征在于，包括权利要求1-8任一项所述的偏置电流产生电路。