CN114664877A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114664877A
CN114664877A CN202111571318.1A CN202111571318A CN114664877A CN 114664877 A CN114664877 A CN 114664877A CN 202111571318 A CN202111571318 A CN 202111571318A CN 114664877 A CN114664877 A CN 114664877A
Authority
CN
China
Prior art keywords
disposed
layer
insulating layer
electrode
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111571318.1A
Other languages
English (en)
Inventor
白炅旼
姜泰旭
崔新逸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114664877A publication Critical patent/CN114664877A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示装置包括：衬底，包括显示区域和焊盘区域；晶体管，包括设置在显示区域中的有源层、设置在有源层上的栅电极以及设置在栅电极上的源电极和漏电极；扇出线，设置在焊盘区域中；辅助线，设置在扇出线上；第一层间绝缘层，设置在栅电极和源电极之间以及扇出线和辅助线之间；以及第一有机层，设置在第一层间绝缘层与辅助线之间，其中，第一有机层不与显示区域重叠。

Description

显示装置
技术领域
本公开涉及一种显示装置。
背景技术
随着多媒体的发展，显示装置的重要性日益增强。因此，正在使用各种类型的显示装置，诸如有机发光二极管(OLED)显示器和液晶显示器(LCD)。
显示装置是显示图像的装置，并且包括显示面板，诸如有机发光显示面板或液晶显示面板。在这些显示装置之中，显示装置可以包括发光元件作为发光显示面板。例如，发光二极管(LED)可以包括使用有机材料作为发光材料的OLED、使用无机材料作为发光材料的无机发光二极管等。
发明内容
本公开的方面提供了一种显示装置，其中在非显示区域中确保了线之间的间隔，由此防止线彼此短路或烧毁。
应当注意的是，本公开的目的不限于上述目的，并且本公开的其它目的将从以下描述中对于本领域的技术人员是明显的。
根据本公开的实施方式，显示装置可以包括：衬底，包括显示区域和焊盘区域；晶体管，包括设置在显示区域中的有源层、设置在有源层上的栅电极以及设置在栅电极上的源电极和漏电极；扇出线，设置在焊盘区域中；辅助线，设置在扇出线上；第一层间绝缘层，设置在栅电极和源电极之间以及扇出线和辅助线之间；以及第一有机层，设置在第一层间绝缘层和辅助线之间。第一有机层可以不与显示区域重叠。
在实施方式中，第一层间绝缘层可以包括从硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、锆氧化物和氮化铝之中选择的至少一种。
在实施方式中，第一有机层可以包括从丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂、苯并环丁烯、cardo树脂、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯和聚碳酸酯之中选择的至少一种。
在实施方式中，第一有机层可以接触第一层间绝缘层和辅助线中的每个。
在实施方式中，显示装置还可以包括设置在有源层和栅电极之间并且在扇出线下方的栅极绝缘层。栅电极和扇出线可以接触栅极绝缘层的上表面。
在实施方式中，源电极、漏电极和辅助线可以设置在不同的层上，并且可以包括相同的材料。
在实施方式中，显示装置还可以包括：第二层间绝缘层，设置在源电极、漏电极和辅助线上；第二有机层，在第二层间绝缘层上设置在焊盘区域中；电压线，设置在显示区域中，并且设置在第二有机层上且从显示区域延伸；以及第三层间绝缘层，设置在电压线和第二有机层上。
在实施方式中，第二层间绝缘层和第三层间绝缘层可以包括从硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、锆氧化物和氮化铝之中选择的至少一种，并且第二有机层包括从丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂、苯并环丁烯、cardo树脂、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯和聚碳酸酯之中选择的至少一种。
在实施方式中，第二有机层可以不与显示区域重叠并且与第一有机层重叠。
在实施方式中，第二有机层可以接触第二层间绝缘层和第三层间绝缘层中的每个。
在实施方式中，显示装置还可以包括：第一电极和第二电极，在显示区域中在第三层间绝缘层上彼此间隔开并且在一个方向上延伸；发光元件，具有分别设置在第一电极和第二电极上的第一端部部分和第二端部部分；第一连接电极，电连接到发光元件的第一端部部分；以及第二连接电极，电连接到发光元件的第二端部部分。
在实施方式中，发光元件可以包括第一半导体层、设置在第一半导体层上的第二半导体层、设置在第一半导体层和第二半导体层之间的发光层以及围绕第一半导体层、第二半导体层和发光层的绝缘膜。
根据本公开的实施方式，显示装置可以包括：衬底，包括显示区域、焊盘区域和密封区域；晶体管，包括设置在显示区域中的有源层、设置在有源层上的栅电极以及设置在栅电极上的源电极和漏电极；扇出线和辅助线，扇出线设置在焊盘区域中，辅助线设置在扇出线上；第一层间绝缘层，设置在栅电极和源电极之间、扇出线和辅助线之间，并且在密封区域中；第一有机层，设置在第一层间绝缘层和辅助线之间；以及粘合构件，在密封区域中设置在第一层间绝缘层上，其中，第一有机层不与显示区域和密封区域重叠。
在实施方式中，第一有机层可以接触第一层间绝缘层和辅助线中的每个。
在实施方式中，显示装置还可以包括设置在有源层和栅电极之间并且在扇出线下方的栅极绝缘层，其中，栅电极和扇出线可以接触栅极绝缘层的上表面。
在实施方式中，源电极、漏电极和辅助线可以设置在不同的层上，并且可以包括相同的材料。
在实施方式中，显示装置还可以包括：第二层间绝缘层，在显示区域中设置在源电极和漏电极上、在焊盘区域中设置在辅助线上并且在密封区域中设置在第一层间绝缘层上；第二有机层，在焊盘区域中设置在第二层间绝缘层上；电压线，在显示区域中设置在第二层间绝缘层上并且在焊盘区域中设置在第二有机层上；以及第三层间绝缘层，设置在电压线和第二有机层上。
在实施方式中，第二有机层可以不与显示区域和密封区域重叠并且与第一有机层重叠。
在实施方式中，显示装置还可以包括：第一电极和第二电极，在显示区域中在第三层间绝缘层上彼此间隔开并且在一个方向上延伸；发光元件，具有分别设置在第一电极和第二电极上的第一端部部分和第二端部部分；第一连接电极，电连接到发光元件的第一端部部分；以及第二连接电极，电连接到发光元件的第二端部部分。
在实施方式中，显示装置还可以包括与第一连接电极和第二连接电极重叠并且设置在显示区域和密封区域中的封装层。栅极绝缘层、第一层间绝缘层、第二层间绝缘层、第三层间绝缘层和封装层可以设置在密封区域中，并且粘合构件设置在封装层上。
附图说明
通过参照附图详细描述公开的实施方式，本公开的上述方面和特征以及其它方面和特征将变得更明显，在附图中：
图1是根据实施方式的显示装置的示意性平面图；
图2是示出根据实施方式的包括在显示装置中的线的示意性布局；
图3是根据实施方式的子像素的等效电路图；
图4是示出根据实施方式的显示装置的像素的示意性平面图；
图5示出了沿图4的线Q1-Q1'、Q2-Q2'和Q3-Q3'截取的示意性剖视图；
图6是根据实施方式的发光元件的示意图；
图7是示出根据实施方式的显示装置的焊盘区域的示意性平面图；
图8示出了沿图4的线Q2-Q2'和图7的线A-A'截取的示意性剖视图；
图9示出了沿图4的线Q2-Q2'和图7的线B-B'截取的示意性剖视图；
图10至图14是示出根据一个实施方式的制造显示装置的方法的操作(或步骤)的示意性剖视图；
图15是示出根据另一实施方式的显示装置的示意性剖视图；
图16是示出根据又一实施方式的显示装置的示意性剖视图；
图17是示出根据还一实施方式的显示装置的示意性平面图；
图18示出了沿图4的线Q2-Q2'和图17的线C-C'截取的示意性剖视图；以及
图19和图20是根据实施方式的显示装置的焊盘区域的扫描电子显微镜(SEM)图像。
具体实施方式
现在将在下文中参照附图更全面地描述本公开，在附图中示出了本公开的实施方式。然而，本公开可以以不同的形式来体现，并且不应被解释为限于在本文中阐述的实施方式。相反，提供这些实施方式使得本公开将是彻底的和完整的，并且将向本领域技术人员传达本公开的范围。
也将理解的是，当层被称为“在”另一层或衬底“上”时，它可以直接在所述另一层或衬底上，或者也可以存在中间层。在整个说明书中，相同的附图标记指示相同的组件。
将理解的是，尽管术语“第一”、“第二”等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
本公开的各种实施方式的特征中的每个可以部分地或整体地组合或彼此组合，并且技术上的各种互锁和驱动是可能的。每个实施方式可以彼此独立地实现，或者可以关联地一起实现。
短语“……中的至少一个(种/者)”旨在包括出于其含义和解释的目的而“从……的组中选择的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以理解为是指“A、B或者A和B”。
除非在本文中另外定义或暗示，否则在本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的相同的含义。还将理解的是，术语(诸如在常用词典中定义的那些)应当被解释为具有与它们在相关领域和本公开的上下文中的含义一致的含义，并且不应当以理想的或过于正式的含义来解释，除非在本文中清楚地如此定义。
在下文中，将参照附图描述具体实施方式。
图1是根据实施方式的显示装置的示意性平面图。
在说明书中，关于显示装置10，术语“顶”和“上表面”是指上方向，例如，第三方向DR3的方向，并且术语“底”和“下表面”是指第三方向DR3的另一方向。术语“左”、“右”、“上”和“下”是指在平面图中观看显示装置10时的方向。例如，术语“左”是指第一方向DR1的方向，术语“右”是指第一方向DR1的另一方向，术语“上”是指第二方向DR2的方向，术语“下”是指第二方向DR2的另一方向。
参照图1，显示装置10可以显示视频或静止图像。显示装置10可以指提供显示屏的电子装置。例如，显示装置10可以包括设置有显示屏的电视、膝上型计算机、监视器、广告牌、用于物联网的装置、移动电话、智能电话、平板个人计算机(PC)、电子表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书阅读器、便携式多媒体播放器(PMP)、导航系统、游戏控制台、数码相机和摄像机。
显示装置10可以包括提供显示屏的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。在下文中，尽管描述了其中应用无机发光二极管显示面板的示例，但是本公开不限于此，并且相同的技术精神可应用于其的装置可以应用于其它显示面板。
显示装置10的形状可以不同地改变。例如，显示装置10可以具有诸如其横向侧是长的(或拉长的)的矩形形状、其纵向侧是长的矩形形状、正方形形状、其角部(顶点)是圆形的四边形形状、其它多边形形状、圆形形状等的形状。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。图1示出了具有其横向侧是长的矩形形状的显示装置10和显示区域DPA。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是其中可以显示图像的区域，并且非显示区域NDA是其中不显示图像的区域。显示区域DPA可以被称为有效区域，并且非显示区域NDA可以被称为非有效区域。显示区域DPA可以基本上占据显示装置10的中心。
显示区域DPA可以包括像素PX。像素PX可以以矩阵形式布置。在平面图中，每个像素PX的形状可以是矩形形状或正方形形状，但不限于此，并且该形状可以是其每侧相对于一个方向倾斜的菱形形状。像素PX可以以条纹型或
Figure BDA0003423856670000061
型交替地布置。像素PX中的每个可以包括发射特定波长的光的一个或多个发光元件300(见图4)，由此显示特定颜色。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA。显示区域DPA具有矩形形状，并且非显示区域NDA可以与显示区域DPA的四个侧相邻地设置。非显示区域NDA可以形成显示装置10的边框。在每个非显示区域NDA中，可以设置包括在显示装置10中的线或电路驱动器，或者可以安装外部装置。
图2是示出根据实施方式的包括在显示装置中的线的示意性布局。
参照图2，显示装置10可以包括线。所述线可以包括扫描线SCL、感测线SSL、数据线DTL、初始化电压线VIL、第一电压线VDL、第二电压线VSL等。尽管在附图中未示出，但是在显示装置10中还可以设置其它线。
扫描线SCL和感测线SSL可以在第一方向DR1上延伸。扫描线SCL和感测线SSL可以电连接到扫描驱动器SDR。扫描驱动器SDR可以包括驱动电路。扫描驱动器SDR可以设置在显示区域DPA的在第一方向DR1上的一侧处，但是本公开不限于此。扫描驱动器SDR可以电连接到信号连接图案CWL，并且信号连接图案CWL的至少一个端部部分可以在非显示区域NDA中形成线焊盘WPD_CW以电连接到外部装置。
在说明书中，术语“连接”可以意味着构件通过与另一构件的物理接触而连接到所述另一构件，以及意味着构件通过又一构件连接到所述另一构件。此外，可以理解的是，构件和所述另一构件彼此集成在一起。此外，构件和所述另一构件之间的连接可以被解释为包括除了直接接触连接之外还通过又一构件的电连接。
数据线DTL和初始化电压线VIL可以在与第一方向DR1相交的第二方向DR2上延伸。第一电压线VDL和第二电压线VSL设置成在第一方向DR1和第二方向DR2上延伸。如下面将描述的，第一电压线VDL和第二电压线VSL可以由其中第一电压线VDL和第二电压线VSL的在第一方向DR1上延伸的部分以及第一电压线VDL和第二电压线VSL的在第二方向DR2上延伸的部分设置在不同的层上的导电层形成。第一电压线VDL和第二电压线VSL可以在显示区域DPA的整个表面中具有网状结构。然而，本公开不限于此。显示装置10的像素PX中的每个可以电连接到至少一条数据线DTL、初始化电压线VIL、第一电压线VDL和第二电压线VSL。
数据线DTL、初始化电压线VIL、第一电压线VDL和第二电压线VSL可以电连接到一个或多个线焊盘WPD。每个线焊盘WPD可以设置在非显示区域NDA中。在实施方式中，数据线DTL的线焊盘WPD_DT(在下文中被称为“数据焊盘”)、初始化电压线VIL的线焊盘WPD_Vint(在下文中被称为“初始化电压焊盘”)、第一电压线VDL的线焊盘WPD_VDD(在下文中被称为“第一电压焊盘”)以及第二电压线VSL的线焊盘WPD_VSS(在下文中被称为“第二电压焊盘”)可以在显示区域DPA的在第二方向DR2上的一侧处设置在焊盘区域PDA中。外部装置可以安装在线焊盘WPD上。外部装置可以通过各向异性导电膜、超声接合等安装在线焊盘WPD上。
显示装置10的每个像素PX或每个子像素PXn(见图3和图4)可以包括像素驱动电路(其中，n是从一到三的整数)。上述线可以通过穿过每个像素PX或在每个像素PX周围来向每个像素驱动电路施加驱动信号。像素驱动电路可以包括晶体管和电容器。可以对每个像素驱动电路的晶体管和电容器的数量进行各种修改。根据实施方式，显示装置10的每个子像素PXn可以具有其中像素驱动电路包括三个晶体管和一个电容器的3T1C结构。在下文中，将作为示例描述具有3T1C结构的像素驱动电路，但是本公开不限于此。可以应用像素PX的各种其它修改结构，诸如2T1C结构、7T1C结构和6T1C结构。
图3是根据实施方式的子像素的等效电路的示意图。
参照图3，除了发光二极管EL之外，根据实施方式的显示装置10的每个子像素PXn还包括三个晶体管T1、T2和T3以及存储电容器Cst。
发光二极管EL根据通过第一晶体管T1供应的电流发射光。发光二极管EL包括第一电极、第二电极和设置在它们之间的一个或多个发光元件。发光元件可以响应于从第一电极和第二电极传输的电信号而发射具有特定波长的光。
发光二极管EL的一个端部部分可以电连接到第一晶体管T1的源电极，并且其另一端部部分可以电连接到第二电压线VSL，低于第一电压线VDL的高电位电压(在下文中被称为第一电力电压)的低电位电压(在下文中被称为第二电力电压)被供应到第二电压线VSL。
第一晶体管T1根据其栅电极和源电极之间的电压差来调整从被供应第一电力电压的第一电压线VDL流向发光二极管EL的电流。作为示例，第一晶体管T1可以是用于驱动发光二极管EL的驱动晶体管。第一晶体管T1的栅电极可以电连接到第二晶体管T2的源电极，第一晶体管T1的源电极可以电连接到发光二极管EL的第一电极，并且第一晶体管T1的漏电极可以电连接到被施加第一电力电压的第一电压线VDL。
第二晶体管T2响应于扫描线SCL的扫描信号而导通，以将数据线DTL电连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以电连接到扫描线SCL，第二晶体管T2的源电极可以电连接到第一晶体管T1的栅电极，并且第二晶体管T2的漏电极可以电连接到数据线DTL。
第三晶体管T3响应于感测线SSL的感测信号而导通，以将初始化电压线VIL电连接到发光二极管EL的一个端部部分。第三晶体管T3的栅电极可以电连接到感测线SSL，第三晶体管T3的漏电极可以电连接到初始化电压线VIL，并且第三晶体管T3的源电极可以电连接到发光二极管EL的一个端部部分或第一晶体管T1的源电极。
在实施方式中，晶体管T1、T2和T3中的每个的源电极和漏电极不限于上述的那些，并且情况可正好相反。第一晶体管T1、第二晶体管T2和第三晶体管T3中的每个可以形成为薄膜晶体管。图3示出了晶体管T1、T2和T3中的每个形成为N型金属氧化物半导体场效应晶体管(MOSFET)，但是本公开不限于此。例如，晶体管T1、T2和T3中的每个可以被形成为P型MOSFET，或者其中的一些可以是N型MOSFET，并且其中的其它可以被形成为P型MOSFET。
存储电容器Cst形成在第一晶体管T1的栅电极和源电极之间。存储电容器Cst存储第一晶体管T1的栅极电压和源极电压之间的差分电压。
在下文中，将参照其它附图详细描述根据实施方式的显示装置10的像素PX的结构。
图4是示出根据实施方式的显示装置的像素的示意性平面图。
参照图4，像素PX中的每个可以包括子像素PXn(其中，n是从一到三的整数)。例如，像素PX可以包括第一子像素PX1、第二子像素PX2和第三子像素PX3。第一子像素PX1可以发射具有第一颜色的光，第二子像素PX2可以发射具有第二颜色的光，并且第三子像素PX3可以发射具有第三颜色的光。作为示例，第一颜色可以是蓝色，第二颜色可以是绿色，并且第三颜色可以是红色。然而，本公开不限于此，并且子像素PXn可以发射具有相同颜色的光。尽管图4示出了像素PX包括三个子像素PXn，但是本公开不限于此，像素PX可以包括更多的子像素PXn。
显示装置10的子像素PXn中的每个可以包括发射区域EMA和非发射区域(未示出)。发射区域EMA可以是其中发光元件300设置成使得发射具有特定波长的光的区域，并且非发射区域可以是其中没有设置发光元件300并且由发光元件300发射的光不到达以使得不发射光的区域。发射区域EMA可以包括其中设置有发光元件300的区域，并且还可以包括与发光元件300相邻的区域，例如，其中发射从发光元件300发射的光的区域。
本公开不限于此，并且发射区域EMA还可以包括其中从发光元件300发射的光被其它构件反射或折射并发射的区域。发光元件300可以设置在每个子像素PXn中，并且其中设置有发光元件300的区域和与发光元件300相邻的区域可以被组合以形成发射区域EMA。
每个子像素PXn可以包括设置在非发射区域中的切口区域CBA。切口区域CBA可以设置在发射区域EMA的在第二方向DR2上的侧处。切口区域CBA可以设置在第二方向DR2上的相邻的子像素PXn的发射区域EMA之间。例如，发射区域EMA和切口区域CBA可以布置在显示装置10的显示区域DPA中。例如，发射区域EMA和切口区域CBA可以在第一方向DR1上重复地布置，并且发射区域EMA和切口区域CBA可以在第二方向DR2上交替地布置。切口区域CBA之间的在第一方向DR1上的空间间隔可以小于发射区域EMA之间的在第一方向DR1上的空间间隔。第二图案BNL2可以设置在切口区域CBA和发射区域EMA之间，并且切口区域CBA和发射区域EMA之间的间隔可以根据第二图案BNL2的宽度而变化。由于发光元件300不设置在切口区域CBA中，所以光不通过切口区域CBA发射，但设置在每个子像素PXn中的电极210和220的部分可以设置在切口区域CBA中。设置在每个子像素PXn中的电极210和220可以设置成在切口区域CBA中分离。
图5示出了沿图4的线Q1-Q1'、Q2-Q2'和Q3-Q3'截取的示意性剖视图。图5示出了横穿设置在第一子像素PX1中的发光元件300的两个端部部分的示意性剖面。
参照图4和图5，显示装置10可以包括衬底110以及设置在衬底110上的半导体层、导电层和绝缘层。半导体层、导电层和绝缘层可以构成显示装置10的电路层和发光元件层。
光阻挡层BML可以设置在衬底110上。光阻挡层BML可以设置成与显示装置10的第一晶体管T1的有源层ACT重叠。光阻挡层BML可以包括阻挡光的材料，由此防止光入射在第一晶体管T1的有源层ACT上。例如，光阻挡层BML可以由阻挡光透射的不透明金属材料制成。然而，本公开不限于此，并且在一些实施方式中，可以省略光阻挡层BML。光阻挡层BML可以电连接到源电极SE以用于抑制晶体管的电压的变化。此外，光阻挡层BML可以用作诸如电力线、数据线或栅极线的线。
缓冲层120可以设置在其上设置有光阻挡层BML的整个衬底110上。缓冲层120可以形成在衬底110上以保护像素PX的第一晶体管T1不受渗透通过易受到湿气渗透的衬底110的湿气的影响。缓冲层120可以执行表面平坦化功能。缓冲层120可以提供为交替地堆叠的无机层。例如，缓冲层120可以形成为其中包括从硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlxOy)、锆氧化物(ZrOx)和氮化铝(AlN)之中选择的至少一种的无机层交替地堆叠的多层。
半导体层可以设置在缓冲层120上。半导体层可以包括第一晶体管T1的有源层ACT。半导体层和有源层ACT可以设置成与下面将描述的第一导电层的栅电极G1等部分地重叠。
图5仅示出了包括在显示装置10的子像素PXn中的晶体管之中的第一晶体管T1，但是本公开不限于此。显示装置10可以包括更多的晶体管。例如，除了第一晶体管T1之外，显示装置10还可以包括一个或多个晶体管，以包括用于每个子像素PXn的两个或三个晶体管。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在半导体层包括氧化物半导体的情况下，每个有源层ACT可以包括导电区ACT_a和ACT_b以及在导电区ACT_a和ACT_b之间的沟道区ACT_c。氧化物半导体可以包括铟(In)。例如，氧化物半导体可以是铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟锌锡氧化物(IZTO)、铟镓锡氧化物(IGTO)、铟镓锌氧化物(IGZO)、铟镓锌锡氧化物(IGZTO)等。
在实施方式中，半导体层可以包括多晶硅。多晶硅可以通过使非晶硅结晶来形成。在这种情况下，有源层ACT的导电区可以是掺杂有杂质的掺杂区。
第一栅极绝缘层130可以设置在半导体层和缓冲层120上。第一栅极绝缘层130可以设置在其上设置有半导体层的缓冲层120上。第一栅极绝缘层130可以用作晶体管中的每个的栅极绝缘层。例如，第一栅极绝缘层130可以形成为无机材料，例如，包括从硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlxOy)、锆氧化物(ZrOx)和氮化铝(AlN)之中选择的至少一种的无机层，或者可以形成为其中堆叠有无机层的结构。
第一导电层可以设置在第一栅极绝缘层130上。第一导电层可以包括第一晶体管T1的栅电极G1和存储电容器(例如，见图3中的Cst)的第一电容电极CSE1。栅电极G1可以设置成在其厚度方向上与有源层ACT的沟道区ACT_c重叠。第一电容电极CSE1可以设置成在其厚度方向上与下面将描述的第二电容电极CSE2重叠。在实施方式中，第一电容电极CSE1可以电连接到栅电极G1并且与栅电极G1集成在一起。第一电容电极CSE1可以设置成在厚度方向上与第二电容电极CSE2重叠，并且第一电容电极CSE1和第二电容电极CSE2之间可以形成存储电容器。
第一导电层可以形成为由从钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)之中选择的一种或其合金制成(或者包括从钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)之中选择的一种或其合金)的单层或多层。然而，本公开不限于此。
第一层间绝缘层150可以设置在第一导电层上。第一层间绝缘层150可以用作第一导电层和设置在第一导电层上的其它层之间的绝缘膜。第一层间绝缘层150可以设置成覆盖第一导电层(或与第一导电层重叠)，并且可以执行保护第一导电层的功能。例如，第一层间绝缘层150可以形成为包括从硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlxOy)、锆氧化物(ZrOx)和氮化铝(AlN)之中选择的至少一种的无机层，或者可以形成为其中堆叠有无机层的结构。
第二导电层可以设置在第一层间绝缘层150上。第二导电层可以包括数据线DTL、第二电容电极CSE2以及第一晶体管T1的源电极SE和漏电极DE。
第一晶体管T1的源电极SE和漏电极DE可以通过穿过第一层间绝缘层150和第一栅极绝缘层130的接触孔分别与有源层ACT的导电区ACT_a和ACT_b接触。第一晶体管T1的源电极SE可以通过另一接触孔与光阻挡层BML接触。
数据线DTL可以将数据信号施加到包括在显示装置10中的其它晶体管(未示出)。尽管在附图中未示出，但数据线DTL可以电连接到其它晶体管的源电极/漏电极，以传输施加到数据线DTL的信号。
第二电容电极CSE2可以设置成在其厚度方向上与第一电容电极CSE1重叠。在实施方式中，第二电容电极CSE2可以电连接到源电极SE并与源电极SE集成在一起。
第二导电层可以形成为由从钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)之中选择的一种或其合金制成(或者包括从钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)之中选择的一种或其合金)的单层或多层。然而，本公开不限于此。
第二层间绝缘层170可以设置在第二导电层上。第二层间绝缘层170可以用作第二导电层和设置在第二导电层上的其它层之间的绝缘膜。第二层间绝缘层170可以覆盖第二导电层(或与第二导电层重叠)并且可以执行保护第二导电层的功能。例如，第二层间绝缘层170可以形成为包括从硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlxOy)、锆氧化物(ZrOx)和氮化铝(AlN)之中选择的至少一种的无机层，或者可以形成为其中堆叠有无机层的结构。
第三导电层可以设置在第二层间绝缘层170上。第三导电层可以包括第一电压线VDL、第二电压线VSL和第一导电图案CDP。可以将要供应到第一晶体管T1的高电位电压(或第一电力电压)施加到第一电压线VDL，并且可以将要供应到第二电极220的低电位电压(或第二电力电压)施加到第二电压线VSL。在显示装置10的制造工艺中，可以将布置发光元件300所需的布置信号施加到第二电压线VSL。
第一导电图案CDP可以通过形成在第二层间绝缘层170中的接触孔电连接到第二电容电极CSE2。第二电容电极CSE2可以与第一晶体管T1的源电极SE集成在一起，并且第一导电图案CDP可以电连接到源电极SE。第一导电图案CDP也可以接触下面将要描述的第一电极210，并且第一晶体管T1可以通过第一导电图案CDP将从第一电压线VDL施加的第一电力电压传输到第一电极210。图5示出了第三导电层包括第二电压线VSL和第一电压线VDL，但是本公开不限于此。第三导电层可以包括另外的第一电压线VDL和另外的第二电压线VSL。然而，本公开不限于此，并且第二导电层可以用于传输诸如电力电压等的信号。在这种情况下，可以省略第三导电层。
第三导电层可以形成为由从钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)之中选择的一种或其合金制成(或者包括从钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)之中选择的一种或其合金)的单层或多层。然而，本公开不限于此。
第三层间绝缘层190可以设置在第三导电层上。第三层间绝缘层190可以用作第三导电层和设置在第三导电层上的其它层之间的绝缘膜。第三层间绝缘层190可以覆盖第三导电层(或与第三导电层重叠)并且可以执行保护第三导电层的功能。例如，第三层间绝缘层190可以形成为包括从硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlxOy)、锆氧化物(ZrOx)和氮化铝(AlN)之中选择的至少一种的无机层，或者可以形成为其中堆叠有无机层的结构。
第一图案BNL1、电极210和220、发光元件300、连接电极CNE1和CNE2以及第二图案BNL2可以设置在第三层间绝缘层190上。绝缘层PAS1和PAS2可以设置在第三层间绝缘层190上。
第一图案BNL1可以直接设置在第三层间绝缘层190上。第一图案BNL1可以在每个子像素PXn中在第二方向DR2上延伸，可以在第二方向DR2上延伸到另一相邻的子像素PXn，并且可以设置在发射区域EMA中。第一图案BNL1可以设置成在第一方向DR1上彼此间隔开，并且发光元件300可以设置在第一图案BNL1之间。可以为每个子像素PXn设置第一图案BNL1，以在显示装置10的显示区域DPA中形成线型图案。图4示出了每个像素PXn中设置两个第一图案BNL1，但本公开不限于此。可以根据电极210和220的数量设置另外的第一图案BNL1。
第一图案BNL1可以具有其中其至少一部分从第三层间绝缘层190的上表面突出的结构。第一图案BNL1的突出部分可以具有倾斜的侧表面，并且从发光元件300发射的光可以从设置在第一图案BNL1上的电极210和220反射，并且可以在第三层间绝缘层190的向上方向上发射。第一图案BNL1可以提供其中设置有发光元件300的区域，并且可以用作向上反射从发光元件300发射的光的反射分隔壁。第一图案BNL1的侧表面可以以线型形状倾斜，但是本公开不限于此。第一图案BNL1可以具有具备曲形的半圆形或半椭圆形的外表面。第一图案BNL1可以包括诸如聚酰亚胺(PI)的有机绝缘材料，但是本公开不限于此。
电极210和220可以设置在第一图案BNL1和第三层间绝缘层190上。电极210和220可以包括第一电极210和第二电极220。第一电极210和第二电极220可以在第二方向DR2上延伸，并且可以设置成在第一方向DR1上彼此间隔开。
第一电极210和第二电极220可以各自在子像素PXn中在第二方向DR2上延伸，并且可以在切口区域CBA中与其它电极210和220分离。例如，切口区域CBA可以设置在第二方向DR2上的相邻的子像素PXn的发射区域EMA之间。在切口区域CBA中，第一电极210和第二电极220可以与设置在第二方向DR2上的相邻的子像素PXn中的其它第一电极210和第二电极220分离。然而，本公开不限于此，并且对于每个子像素PXn，电极210和220中的一些可以不被分离，并且可以设置成在第二方向DR2上延伸越过相邻的子像素PXn，或者对于每个子像素PXn，第一电极210和第二电极220中的仅一个可以被分离。
第一电极210可以通过第一电极接触孔CT1电连接到第一晶体管T1，并且第二电极220可以通过第二电极接触孔CT2电连接到第二电压线VSL。例如，第一电极210可以在第二图案BNL2的在第一方向DR1上延伸的部分处通过穿过第三层间绝缘层190的第一电极接触孔CT1接触第一导电图案CDP。第二电极220也可以在第二图案BNL2的在第一方向DR1上延伸的部分处通过穿过第三层间绝缘层190的第二电极接触孔CT2接触第二电压线VSL。然而，本公开不限于此。在实施方式中，第一电极接触孔CT1和第二电极接触孔CT2可以设置在由第二图案BNL2围绕的发射区域EMA中，以不与第二图案BNL2重叠。在实施方式中，第二电极220可以直接接触第一数据线层，使得电压可以施加到第二电极220。
尽管图4示出了为每个子像素PXn设置第一电极210和第二电极220，但是本公开不限于此，并且可以为每个子像素PXn设置另外的第一电极210和第二电极220。设置在每个子像素PXn中的第一电极210和第二电极220可以不一定在一个方向上延伸，并且第一电极210和第二电极220可以以各种结构布置。例如，第一电极210和第二电极220可以具有部分地曲形或弯曲的形状，并且一个电极可以设置成围绕另一电极。
第一电极210和第二电极220可以各自直接设置在第一图案BNL1上。第一电极210和第二电极220中的每个可以形成为具有比第一图案BNL1的宽度大的宽度。例如，第一电极210和第二电极220可以各自设置成覆盖第一图案BNL1的外表面(或与第一图案BNL1的外表面重叠)。第一电极210和第二电极220可以各自设置在第一图案BNL1的侧表面上，并且第一电极210和第二电极220之间的间隔可以小于第一图案BNL1之间的间隔。第一电极210和第二电极220的至少部分可以直接设置在第三层间绝缘层190上并且设置成彼此共面。然而，本公开不限于此。在一些实施方式中，电极210和220中的每个可以具有比第一图案BNL1的宽度小的宽度。然而，电极210和220中的每个可以设置成至少覆盖第一图案BNL1的侧表面(或与第一图案BNL1的侧表面重叠)，以反射从发光元件300发射的光。
电极210和220中的每个可以包括具有高反射率的导电材料。例如，作为具有高反射率的导电材料，电极210和220中的每个可以包括诸如银(Ag)、铜(Cu)或铝(Al)的金属，或者包括铝(Al)、镍(Ni)、镧(La)等的合金。电极210和220中的每个可以在每个子像素PXn的向上方向上反射从发光元件300发射并且朝向第一图案BNL1的侧表面行进的光。
然而，本公开不限于此，并且电极210和220中的每个还可以包括透明导电材料。例如，电极210和220中的每个可以包括诸如ITO、IZO或铟锡锌氧化物(ITZO)的材料。在一些实施方式中，电极210和220中的每个可以具有这样的结构，其中透明导电材料和具有高反射率的金属层中的每个被堆叠为一个或多个层，或者电极210和220中的每个可以形成为包括透明导电材料和具有高反射率的金属层的层。例如，电极210和220中的每个可以具有诸如ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。
电极210和220可以电连接到发光元件300，并且预定电压可以施加到电极210和220以使得发光元件300发射光。电极210和220可以通过连接电极CNE1和CNE2电连接到发光元件300，并且可以通过连接电极CNE1和CNE2将施加到电极210和220的电信号传输到发光元件300。
第一电极210和第二电极220中的一个可以电连接到发光元件300的阳极，并且第一电极210和第二电极220中的另一个可以电连接到发光元件300的阴极。然而，本公开不限于此，并且情况可正好相反。
电极210和220中的每个可以用于在子像素PXn中形成电场，以布置发光元件300。发光元件300可以通过形成在第一电极210和第二电极220上的电场设置在第一电极210和第二电极220之间。显示装置10的发光元件300可以通过喷墨印刷工艺喷射在电极210和220上。在将包括发光元件300的油墨喷射在电极210和220上的情况下，将布置信号施加到电极210和220以产生电场。分散在油墨中的发光元件300可以通过受到因在电极210和220上产生的电场而引起的介电泳力而布置在电极210和220上。
第一绝缘层PAS1可以设置在第三层间绝缘层190上。第一绝缘层PAS1可以设置成覆盖第一图案BNL1、第一电极210和第二电极220(或者与第一图案BNL1、第一电极210和第二电极220重叠)。第一绝缘层PAS1可以保护第一电极210和第二电极220并且使第一电极210和第二电极220彼此绝缘。第一绝缘层PAS1可以防止设置在第一绝缘层PAS1上的发光元件300由于直接接触其它构件而被损坏。
在实施方式中，第一绝缘层PAS1可以包括部分地暴露第一电极210和第二电极220的开口OP。每个开口OP可以部分地暴露设置在第一图案BNL1的上表面上的电极210和220中的每个的一部分。连接电极CNE1和CNE2的部分可以接触通过开口OP暴露的电极210和220。
第一绝缘层PAS1的上表面的一部分可以凹陷，以在第一电极210和第二电极220之间形成台阶部分(或高度差)。例如，第一绝缘层PAS1可以设置成覆盖第一电极210和第二电极220(或者与第一电极210和第二电极220重叠)，使得第一绝缘层PAS1的上表面可以根据设置在第一绝缘层PAS1下方的电极210和220的形状而为台阶状的。然而，本公开不限于此。
第二图案BNL2可以设置在第一绝缘层PAS1上。第二图案BNL2可以在平面图中包括在第一方向DR1和第二方向DR2上延伸的部分，并且可以在显示区域DPA的整个表面中以网格图案设置。第二图案BNL2可以设置在子像素PXn的边界之上，以区分相邻的子像素PXn。
第二图案BNL2可以设置成围绕为每个子像素PXn设置的发射区域EMA和切口区域CBA，以区分发射区域EMA和切口区域CBA。第一电极210和第二电极220可以在第二方向DR2上延伸，并且可以跨过第二图案BNL2的在第一方向DR1上延伸的部分设置。第二图案BNL2的在第二方向DR2上延伸并设置在发射区域EMA之间的部分可以具有比第二图案BNL2的设置在切口区域CBA之间的部分的宽度大的宽度。因此，切口区域CBA之间的间隔可以小于发射区域EMA之间的间隔。
第二图案BNL2可以形成为具有比第一图案BNL1的高度大的高度。第二图案BNL2可以防止油墨在显示装置10的制造工艺的喷墨印刷工艺中溢出到相邻的子像素PXn中，由此针对不同的子像素PXn分离其中分散有不同的发光元件300的油墨，以不彼此混合。类似于第一图案BNL1，第二图案BNL2可以包括PI，但是本公开不限于此。
发光元件300可以设置在第一绝缘层PAS1上。发光元件300可以设置成在电极210和220中的每个延伸的第二方向DR2上彼此间隔开，并且可以布置成基本上彼此平行。发光元件300可以在一个方向上延伸，并且发光元件300的延伸方向可以基本上垂直于电极210和220中的每个的延伸方向。然而，本公开不限于此，并且发光元件300可以设置成相对于电极210和220中的每个的延伸方向倾斜而不是垂直于电极210和220中的每个的延伸方向。
设置在每个子像素PXn中的发光元件300可以包括发光层360(见图6)，发光层360包括向外部发射具有不同波长的光的不同材料。因此，第一颜色光、第二颜色光和第三颜色光可以分别从第一子像素PX1、第二子像素PX2和第三子像素PX3发射。然而，本公开不限于此，并且子像素PXn中的每个可以包括相同类型的发光元件300以发射基本上相同颜色的光。
发光元件300的两个端部部分可以在第一图案BNL1之间设置在电极210和220上。发光元件300的延伸长度可以大于第一电极210和第二电极220之间的间隔，并且发光元件300的两个端部部分可以设置在第一电极210和第二电极220上。例如，发光元件300可以设置成使得其端部部分放置在第一电极210上并且其另一端部部分放置在第二电极220上。
在发光元件300中，可以在平行于衬底110或第三层间绝缘层190的上表面的方向上设置层。发光元件300可以设置成使得发光元件300延伸的方向平行于第三层间绝缘层190的上表面，并且包括在发光元件300中的半导体层可以在平行于第三层间绝缘层190的上表面的方向上顺序地设置。然而，本公开不限于此，并且在发光元件300具有不同结构的情况下，包括在发光元件300中的半导体层可以在垂直于第三层间绝缘层190的上表面的方向上设置。
发光元件300的两个端部部分可以接触连接电极CNE1和CNE2。例如，绝缘膜380(见图6)可以不形成在发光元件300的端部部分的在发光元件300延伸的方向上的表面上，并且因此，可以暴露第一半导体层310或第二半导体层320(见图6)或电极层370(见图6)的一部分。暴露的第一半导体层310或第二半导体层320(见图6)或暴露的电极层370(见图6)可以接触连接电极CNE1或CNE2。然而，本公开不限于此，并且绝缘膜380的至少一部分可以从发光元件300去除以部分地暴露第一半导体层310和第二半导体层320(见图6)的两个端部部分的侧表面。第一半导体层310和第二半导体层320(见图6)的暴露的侧表面可以直接接触连接电极CNE1和CNE2。
第二绝缘层PAS2可以设置在发光元件300的一部分上。例如，第二绝缘层PAS2可以具有小于发光元件300的长度的宽度，并且可以设置在发光元件300上以围绕发光元件300，使得发光元件300的两个端部部分被暴露。在显示装置10的制造工艺中，可以将第二绝缘层PAS2设置成覆盖发光元件300、电极210和220以及第一绝缘层PAS1(或者与发光元件300、电极210和220以及第一绝缘层PAS1重叠)，并且然后去除第二绝缘层PAS2以暴露发光元件300的两个端部部分。第二绝缘层PAS2可以设置在第一绝缘层PAS1上以在平面图中在第二方向DR2上延伸，由此在每个子像素PXn中形成线型或岛状图案。在制造显示装置10的工艺中，第二绝缘层PAS2可以保护发光元件300并固定发光元件300。
连接电极CNE1和CNE2可以设置在第二绝缘层PAS2上。连接电极CNE1和CNE2可以在一个方向上延伸，并且可以分别设置在电极210和220上。连接电极CNE1和CNE2可以包括设置在第一电极210上的第一连接电极CNE1和设置在第二电极220上的第二连接电极CNE2。连接电极CNE1和CNE2可以设置成彼此间隔开或彼此面对。例如，第一连接电极CNE1和第二连接电极CNE2可以分别设置在第一电极210和第二电极220上，并且可以在第一方向DR1上彼此间隔开。连接电极CNE1和CNE2中的每个可以在每个子像素PXn的发射区域EMA中形成条纹图案。
连接电极CNE1和CNE2中的每个可以接触发光元件300。第一连接电极CNE1可以接触发光元件300的端部部分，并且第二连接电极CNE2可以接触发光元件300的另一端部部分。发光元件300的半导体层可以从发光元件300的两个端部部分的在发光元件300延伸的方向上的表面暴露，并且连接电极CNE1和CNE2可以接触发光元件300的半导体层以电连接到发光元件300的半导体层。连接电极CNE1和CNE2的接触发光元件300的两个端部部分的侧可以设置在第二绝缘层PAS2上。第一连接电极CNE1可以通过暴露第一电极210的上表面的一部分的开口OP接触第一电极210，并且第二连接电极CNE2可以通过暴露第二电极220的上表面的一部分的开口OP接触第二电极220。
连接电极CNE1和CNE2中的每个可以具有在一个方向上测量的宽度，该宽度小于电极210和220中的每个的在所述一个方向上测量的宽度。连接电极CNE1和CNE2可以设置成分别接触发光元件300的一个端部部分和另一端部部分，并且分别覆盖第一电极210和第二电极220的上表面的部分(或者分别与第一电极210和第二电极220的上表面的部分重叠)。然而，本公开不限于此，并且连接电极CNE1和CNE2可以形成为具有比电极210和220的宽度大的宽度并且覆盖电极210和220的两侧。
连接电极CNE1和CNE2可以包括透明导电材料。例如，连接电极CNE1和CNE2可以包括ITO、IZO、ITZO、铝(Al)等。由发光元件300发射的光可以穿过连接电极CNE1和CNE2并朝向电极210和220行进。然而，本公开不限于此。
图4示出了两个连接电极CNE1和CNE2设置在一个子像素PXn中，但是本公开不限于此。连接电极CNE1和CNE2的数量可以根据为每个子像素PXn设置的电极210和220的数量而变化。
尽管在附图中未示出，但是连接电极CNE1和CNE2上还可以设置有第三绝缘层。第三绝缘层可以设置在衬底110的整个显示区域DPA中。第三绝缘层可以执行保护设置在衬底110上的构件免受外部环境影响的功能。
第一绝缘层PAS1和第二绝缘层PAS2中的每个可以包括无机绝缘材料或有机绝缘材料。例如，第一绝缘层PAS1和第二绝缘层PAS2可以包括诸如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlxOy)、锆氧化物(ZrOx)或氮化铝(AlN)的无机绝缘材料。作为另一示例，第一绝缘层PAS1和第二绝缘层PAS2可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、PI树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂、苯并环丁烯、cardo树脂、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯、聚碳酸酯或聚甲基丙烯酸甲酯-聚碳酸酯合成树脂的有机绝缘材料。然而，本公开不限于此。
图6是根据实施方式的发光元件的示意图。
参照图6，发光元件300可以是微粒元件，并且可以具有具备预定纵横比的杆状或圆柱形形状。发光元件300的长度h可以在纳米级(1nm以上且小于1μm)至微米级(1μm以上且小于1mm)的范围内。在实施方式中，发光元件300的直径和长度两者都可以具有纳米级的尺寸或微米级的尺寸。在一些实施方式中，发光元件300的直径可以具有纳米级的尺寸，并且发光元件300的长度可以具有微米级的尺寸。在一些实施方式中，一些发光元件300的直径和/或长度可以具有纳米级的尺寸，并且其它发光元件300的直径和/或长度可以具有微米级的尺寸。
在实施方式中，发光元件300可以是无机发光二极管。具体地，发光元件300可以包括掺杂有导电型(例如，p型或n型)杂质的半导体层。半导体层可以通过接收从外部电力源施加的电信号来发射处于特定波长的光。
根据实施方式的发光元件300可以包括在发光元件300的长度方向上顺序地堆叠的第一半导体层310、发光层360、第二半导体层320和电极层370。发光元件300还可以包括围绕第一半导体层310、第二半导体层320和发光层360的外表面的绝缘膜380。
第一半导体层310可以是n型半导体。在发光元件300发射具有蓝光波长的光的情况下，第一半导体层310可以包括具有分子式为AlxGayIn1-x-yN(0≤x≤1，0≤y≤1且0≤x+y≤1)的半导体材料。例如，第一半导体层310可以包括从掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN之中选择的至少一种。第一半导体层310可以掺杂有n型掺杂剂，并且n型掺杂剂可以是硅(Si)、锗(Ge)、硒(Se)、锡(Sn)等。例如，第一半导体层310可以包括掺杂有n型Si的n-GaN。第一半导体层310可以具有范围从约1.5μm至约5μm的长度，但是本公开不限于此。
第二半导体层320可以设置在下面将要描述的发光层360上。第二半导体层320可以是p型半导体，并且在发光元件300发射具有蓝光或绿光波长的光的情况下，第二半导体层320可以包括具有分子式为AlxGayIn1-x-yN(0≤x≤1，0≤y≤1且0≤x+y≤1)的半导体材料。例如，第二半导体层320可以包括从掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN之中选择的至少一种。第二半导体层320可以掺杂有p型掺杂剂，并且p型掺杂剂可以是镁(Mg)、锌(Zn)、钙(Ca)、钡(Ba)等。例如，第二半导体层320可以包括掺杂有作为p型掺杂剂的Mg的p-GaN。第二半导体层320可以具有范围从约0.05μm至约0.10μm的长度，但是本公开不限于此。
图6示出了第一半导体层310和第二半导体层320形成为一层，但是本公开不限于此。第一半导体层310和第二半导体层320还可以根据发光层360的材料而包括另外的层，例如，包覆层或拉伸应变势垒减小(TSBR)层。
发光层360可以设置在第一半导体层310和第二半导体层320之间。发光层360可以包括具有单量子阱结构或多量子阱结构的材料。在发光层360包括具有多量子阱结构的材料的情况下，发光层360可以具有其中量子层和阱层交替地堆叠的结构。根据通过第一半导体层310和第二半导体层320施加的电信号，发光层360可以通过电子-空穴对的结合发射光。在发光层360发射具有蓝光波长的光的情况下，发光层360可以包括诸如AlGaN或AlGaInN的材料。特别地，在发光层360具有其中量子层和阱层交替地堆叠成多量子阱结构的结构的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。例如，发光层360可以包括AlGaInN作为量子层以及AlInN作为阱层。因此，如上所述，发光层360可以发射具有范围从约450nm至约495nm的中心波长的蓝光。
然而，本公开不限于此，并且发光层360可以具有其中具有高带隙能量的半导体材料和具有低带隙能量的半导体材料交替地堆叠的结构，或者可以根据发射光的波长包括其它第III族或第V族半导体材料。从发光层360发射的光不限于具有蓝光波长的光，并且在一些实施方式中，发光层360可以发射具有红光或绿光波长的光。发光层360可以具有范围从约0.05μm至约0.10μm的长度，但是本公开不限于此。
从发光层360发射的光不仅可以发射到发光元件300的在其长度方向上的外表面，而且还可以发射到发光元件300的两个侧表面。从发光层360发射的光的方向性不限于一个方向。
电极层370可以是欧姆连接电极。然而，本公开不限于此，并且电极层370可以是肖特基连接电极。发光元件300可以包括至少一个电极层370。图6示出了发光元件300包括一个电极层370，但是本公开不限于此。在一些实施方式中，发光元件300可以包括另外的电极层370，或者可以省略电极层370。即使在电极层370的数量变化或还包括其它结构的情况下，也同样可以应用于下面将要描述的发光元件300的描述。
在根据实施方式的显示装置10中，在发光元件300电连接到电极或连接电极的情况下，电极层370可以减小发光元件300与电极或连接电极之间的电阻。电极层370可以包括具有导电性的材料。例如，电极层370可以包括从铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO和ITZO之中选择的至少一种。此外，电极层370可以包括掺杂有n型或p型掺杂剂的半导体材料。电极层370可以包括相同的材料或不同的材料，但是本公开不限于此。
绝缘膜380可以设置成围绕上述半导体层和电极层的外表面。例如，绝缘膜380可以设置成至少围绕发光层360的外表面，并且可以在发光元件300延伸的方向上延伸。绝缘膜380可以执行保护这样的构件的功能。绝缘膜380可以形成为围绕构件的侧表面，并且可以形成为在其长度方向上暴露发光元件300的两个端部部分。
图6示出了绝缘膜380形成为在发光元件300的长度方向上延伸并且覆盖从第一半导体层310到电极层370的侧表面(或与从第一半导体层310到电极层370的侧表面重叠)，但是本公开不限于此。绝缘膜380可以仅覆盖包括发光层360的半导体层中的一些的外表面，或者可以仅覆盖电极层370的外表面的一部分以部分地暴露电极层370的外表面。绝缘膜380可以在与发光元件300的至少一个端部部分相邻的区域中在剖面中具有圆形上表面。
绝缘膜380可以具有范围从约10nm至约1.0μm的厚度，但是本公开不限于此。绝缘膜380可以具有约40nm的厚度。
绝缘膜380可以包括从例如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、氮化铝(AlN)和铝氧化物(AlxOy)的具有绝缘性质的材料之中选择的至少一种。绝缘膜380可以形成为具有绝缘性质的材料的单层或多层。因此，能够防止在发光层360直接接触通过其将电信号传输到发光元件300的电极的情况下可能发生的电短路。由于绝缘膜380保护包括发光层360的发光元件300的外表面，因此能够防止发光效率的降低。
可以对绝缘膜380的外表面进行表面处理。发光元件300可以以分散在某种油墨中的状态被喷射和布置在电极上。这里，为了使发光元件300保持分散而不与油墨中的其它相邻发光元件300聚集，可以将绝缘膜380的表面处理成疏水的或亲水的。例如，绝缘膜380的外表面可以用诸如硬脂酸或2,3-萘二甲酸的材料进行表面处理。
图7是示出根据实施方式的显示装置的焊盘区域的示意性平面图。图8示出了沿图4的线Q2-Q2'和图7的线A-A'截取的剖视图。图9示出了沿图4的线Q2-Q2'和图7的线B-B'截取的剖视图。在下文中，由于已经参照图5详细描述了在图8和图9中示出的沿图4的线Q2-Q2'截取的剖面，因此将简要给出其描述。
参照图7，根据实施方式的显示装置10可以包括设置在显示区域DPA(见图1)外部的焊盘区域PDA，并且可以包括设置在焊盘区域PDA中的线和驱动集成电路IC。设置在焊盘区域PDA中的驱动集成电路IC的数量可以根据显示装置10的分辨率进行各种调整。
所述线可以包括第一电压线VDL、第二电压线VSL、第一扇出线GPL、第一辅助线AVDD和第二辅助线AVSS。第一电压线VDL、第二电压线VSL、第一扇出线GPL、第一辅助线AVDD和第二辅助线AVSS可以在焊盘区域PDA中电连接到驱动集成电路IC。
第一电压线VDL可以在第二方向DR2上延伸，并且可以设置成从显示区域DPA延伸到焊盘区域PDA。第一电压线VDL可以在显示区域DPA中由第三导电层形成，并且可以延伸到焊盘区域PDA。第一电压线VDL可以在焊盘区域PDA中通过电连接到第一辅助线AVDD而电连接到驱动集成电路IC。
第二电压线VSL可以在第二方向DR2上延伸，并且可以设置成从显示区域DPA延伸到焊盘区域PDA。第二电压线VSL可以设置成在第一方向DR1上与第一电压线VDL间隔开。第二电压线VSL可以在显示区域DPA中由第三导电层形成，并且可以延伸到焊盘区域PDA。第二电压线VSL可以在焊盘区域PDA中通过电连接到第二辅助线AVSS而电连接到驱动集成电路IC。
第一扇出线GPL可以基本上在第二方向DR2上延伸，并且可以在焊盘区域PDA中电连接到驱动集成电路IC。第一扇出线GPL可以电连接到从显示区域DPA延伸的初始化电压线VIL(见图2)、第一数据线、第二数据线和第三数据线。在实施方式中，初始化电压线VIL、第一数据线、第二数据线和第三数据线可以在显示区域DPA中由第二导电层形成，可以延伸到焊盘区域PDA，并且可以在焊盘区域PDA中通过电连接到第一扇出线GPL而电连接到驱动集成电路IC。
第一扇出线GPL可以由第一导电层形成，并且可以电连接到由第二导电层形成的初始化电压线VIL、第一数据线、第二数据线和第三数据线。第一扇出线GPL可以设置成与由第三导电层形成的第一电压线VDL和第二电压线VSL重叠，并且与由第二导电层形成的第一辅助线AVDD和第二辅助线AVSS重叠。
第一辅助线AVDD可以在第一方向DR1上延伸，并且第一辅助线AVDD的一个端部和另一端部可以电连接到驱动集成电路IC。第一辅助线AVDD可以与第一电压线VDL重叠，并且可以通过接触孔电连接到第一电压线VDL。尽管图7示出了一条第一电压线VDL电连接到第一辅助线AVDD，但是本公开不限于此，并且多条第一电压线VDL可以电连接到第一辅助线AVDD。第一辅助线AVDD可以设置成在第三方向DR3上与第二电压线VSL和第一扇出线GPL重叠。
第二辅助线AVSS可以在第一方向DR1上延伸，并且第二辅助线AVSS的一个端部和另一端部可以电连接到驱动集成电路IC。第二辅助线AVSS可以设置成比第一辅助线AVDD靠近驱动集成电路IC。然而，本公开不限于此，并且第一辅助线AVDD可以设置成比第二辅助线AVSS靠近驱动集成电路IC。
第二辅助线AVSS可以与第二电压线VSL重叠，并且可以通过接触孔电连接到第二电压线VSL。尽管图7示出了一条第二电压线VSL电连接到第二辅助线AVSS，但是本公开不限于此，并且多条第二电压线VSL可以电连接到第二辅助线AVSS。第二辅助线AVSS可以设置成在第三方向DR3上与第一扇出线GPL重叠。
第一辅助线AVDD和第二辅助线AVSS可以各自形成为第二导电层，并且可以设置成在第二方向DR2上彼此间隔开。
结合图7参照图8和图9，光阻挡层BML可以设置在衬底110的显示区域DPA中。缓冲层120可以遍及显示区域DPA和焊盘区域PDA设置在光阻挡层BML上。有源层ACT可以在显示区域DPA中设置在缓冲层120上。第一栅极绝缘层130可以遍及显示区域DPA和焊盘区域PDA设置在有源层ACT上。
栅电极G1和第一扇出线GPL可以设置在第一栅极绝缘层130上。栅电极G1可以设置在显示区域DPA中，并且第一扇出线GPL可以设置在焊盘区域PDA中。栅电极G1和第一扇出线GPL可以接触第一栅极绝缘层130的上表面。第一层间绝缘层150可以设置在栅电极G1和第一扇出线GPL上。第一层间绝缘层150可以遍及显示区域DPA和焊盘区域PDA设置。
第一有机层155可以在焊盘区域PDA中设置在第一层间绝缘层150上。第一有机层155可以接触其下方的第一层间绝缘层150，并且可以接触其上的第一辅助线AVDD。第一有机层155可以设置成与焊盘区域PDA重叠，并且可以不与显示区域DPA重叠。例如，第一有机层155形成在焊盘区域PDA中，并且不形成在显示区域DPA中。
第一有机层155可以是使由第一扇出线GPL形成的下台阶部分平坦化的平坦化层。设置在第一扇出线GPL上的第一层间绝缘层150可以由无机材料制成，并且可以沿第一扇出线GPL形成为台阶状的。在第一层间绝缘层150中，可能因第一扇出线GPL的锥形边缘产生接缝。在第一辅助线AVDD形成在其中产生接缝的第一层间绝缘层150上的情况下，第一辅助线AVDD可能通过接缝接触第一扇出线GPL，导致短路和烧毁缺陷。
在实施方式中，第一有机层155可以在焊盘区域PDA中设置在第一层间绝缘层150上，以使由第一扇出线GPL形成的下台阶部分平坦化，由此防止发生短路和烧毁缺陷。为此，第一有机层155可以由具有平坦化性质的有机材料制成。例如，第一有机层155可以包括从丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、PI树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂、苯并环丁烯、cardo树脂、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯和聚碳酸酯之中选择的至少一种。然而，本公开不限于此，并且只要材料是具有平坦化性质的有机材料，就可以使用该材料。
第一有机层155可以不与显示区域DPA重叠。例如，第一有机层155不在显示区域DPA中形成。第一有机层155可以由有机材料制成，并且因此可以产生排气。在排气产生在其中形成有元件的显示区域DPA中的情况下，元件可能劣化，由此导致元件特性的劣化。如上所述，第一电容电极CSE1和第二电容电极CSE2设置在显示区域DPA中(且第一层间绝缘层150插置在其间)，以形成存储电容器(例如，见图3中的Cst)。在第一有机层155设置在第一层间绝缘层150上的情况下，第一电容电极CSE1和第二电容电极CSE2之间的介电常数可以改变，并且因此，可能难以形成存储电容器。因此，在实施方式中，第一有机层155可以设置成不与显示区域DPA重叠并与焊盘区域PDA重叠，由此防止元件特性的劣化并且容易地形成存储电容器。
源电极SE、漏电极DE和数据线DTL可以在显示区域DPA中设置在第一层间绝缘层150上，并且第一辅助线AVDD可以在焊盘区域PDA中设置在第一有机层155上。源电极SE、漏电极DE、数据线DTL和第一辅助线AVDD可以由相同的材料制成，并且可以如上所述设置在不同的层上。第二层间绝缘层170可以遍及显示区域DPA和焊盘区域PDA设置在源电极SE、漏电极DE、数据线DTL和第一辅助线AVDD上。
第一电压线VDL和第二电压线VSL可以在显示区域DPA中设置在第二层间绝缘层170上，并且第二电压线VSL可以在焊盘区域PDA中设置在第二层间绝缘层170上。焊盘区域PDA中的第二电压线VSL可以从显示区域DPA延伸到焊盘区域PDA。第三层间绝缘层190可以遍及显示区域DPA和焊盘区域PDA设置在第一电压线VDL和第二电压线VSL上。
诸如发光元件300的堆叠结构可以在显示区域DPA中设置在第三层间绝缘层190上。上面已经参照图5描述了堆叠结构，并且因此将省略其描述。
在下文中，将描述根据实施方式的制造上述显示装置10(见图1)的方法。在下文中，将描述制造图8的上述剖面结构的方法的示例。
图10至图14是示出根据实施方式的制造显示装置的方法的操作的示意性剖视图。
参照图10，在衬底110上形成光阻挡层BML，并且形成设置在衬底110上的缓冲层120和半导体层。光阻挡层BML可以通过掩模工艺形成。例如，用于光阻挡层BML的材料层可以沉积在整个衬底110上，并且然后通过光刻工艺图案化以形成光阻挡层BML，如图10中所示。
缓冲层120可以通过在整个衬底110上沉积用于缓冲层120的材料层来形成，并且半导体层可以包括第一晶体管T1的有源层ACT。有源层ACT可以通过掩模工艺形成。例如，氧化物半导体可以沉积在整个缓冲层120上，并且然后通过光刻工艺图案化以形成有源层ACT，如图10中所示。在下文中，由于每个层可以通过与上述的工艺相似的工艺形成，因此将省略其重复或详细描述，并且将详细描述工艺顺序。
随后，在其上形成有半导体层的缓冲层120上形成第一栅极绝缘层130和设置在第一栅极绝缘层130上的第一导电层。第一导电层可以包括设置在显示区域DPA中的栅电极G1和设置在焊盘区域PDA中的第一扇出线GPL。第一栅极绝缘层130可以通过在整个衬底110上沉积用于第一栅极绝缘层130的材料层来形成，并且第一导电层可以通过掩模工艺来形成。
接下来，在其上形成有第一导电层的第一栅极绝缘层130上形成第一层间绝缘层150，并形成用于有机材料层(此处，第一有机层155)的材料层155'。在整个衬底110上形成第一层间绝缘层150和用于有机材料层的材料层155'。用于有机材料层的材料层155'可以通过例如旋涂工艺、狭缝涂布工艺或印刷工艺的溶液工艺形成。
接下来，在用于有机材料层的材料层155'上施加光致抗蚀剂，并且通过使用半色调掩模分别在显示区域DPA和焊盘区域PDA中形成第一光致抗蚀剂图案PR1和第二光致抗蚀剂图案PR2。第二光致抗蚀剂图案PR2形成为比第一光致抗蚀剂图案PR1厚，使得在随后的工艺中保留设置在第二光致抗蚀剂图案PR2下方的用于有机材料层的材料层155'。
之后，参照图11，使用第一光致抗蚀剂图案PR1作为掩模蚀刻暴露的用于有机材料层的材料层155'、第一层间绝缘层150、第一栅极绝缘层130和缓冲层120，以形成部分地暴露光阻挡层BML和半导体层的接触孔。
接下来，参照图12，对衬底110执行灰化，以在显示区域DPA中去除第一光致抗蚀剂图案PR1和用于有机材料层的材料层155'，并在焊盘区域PDA中去除第二光致抗蚀剂图案PR2，以形成第一有机层155。如上所述，由于第二光致抗蚀剂图案PR2是厚的，设置在第二光致抗蚀剂图案PR2下方的用于有机材料层的材料层155'可以通过灰化工艺保留以形成为第一有机层155。
然后，参照图13，在其中形成有接触孔的第一层间绝缘层150上形成第二导电层。第二导电层可以通过掩模工艺形成。第二导电层可以包括设置在显示区域DPA中的源电极SE、漏电极DE和数据线DTL以及设置在焊盘区域PDA中的第一辅助线AVDD。设置在显示区域DPA中的第二导电层可以电连接到光阻挡层BML或有源层ACT，因为第二导电层的材料沉积到形成在第一层间绝缘层150中的接触孔中。因此，源电极SE可以电连接到有源层ACT和光阻挡层BML，并且漏电极DE可以电连接到有源层ACT。
随后，在其上形成有第二导电层的第一层间绝缘层150上形成第二层间绝缘层170，并形成部分地暴露第二导电层的接触孔。第二层间绝缘层170可以形成为在焊盘区域PDA中覆盖第一有机层155(或与第一有机层155重叠)。第二层间绝缘层170、第二层间绝缘层170的接触孔和第一层间绝缘层150可以通过相同的工艺形成。
接下来，在其中形成有接触孔的第二层间绝缘层170上形成第三导电层。第三导电层可以通过掩模工艺形成。第三导电层可以包括设置在显示区域DPA中的第一电压线VDL、第二电压线VSL和第一导电图案CDP以及设置在焊盘区域PDA中的第二电压线VSL。设置在显示区域DPA中的第三导电层可以电连接到第二导电层，因为第三导电层的材料沉积到形成在第二层间绝缘层170中的接触孔中。
随后，在其上形成有第三导电层的第二层间绝缘层170上形成第三层间绝缘层190。第三层间绝缘层190可以遍及显示区域DPA和焊盘区域PDA形成，并且可以在焊盘区域PDA中覆盖第二电压线VSL(或与第二电压线VSL重叠)。
接下来，参照图14，在第三层间绝缘层190上形成第一图案BNL1。第一图案BNL1可以由包括光敏材料的有机材料制成(或包含包括光敏材料的有机材料)，并且可以通过施加有机材料层并且然后在其上执行曝光和显影来形成。在实施方式中，在焊盘区域PDA中可以不堆叠另外的层。
随后，形成设置在第三层间绝缘层190和第一图案BNL1上的第一电极210和第二电极220。第一电极210和第二电极220可以通过掩模工艺形成。第一电极210和第二电极220可以通过在其上形成有第三层间绝缘层190和第一图案BNL1的整个衬底110上沉积用于电极210和220的材料层并且然后图案化用于电极210和220的材料层来形成。在用于电极210和220的材料层的图案化工艺中，第一电极210和第二电极220形成为彼此间隔开并且在一个方向上延伸。
在显示区域DPA中在第一电极210和第二电极220上形成第一绝缘层PAS1，并且在第一绝缘层PAS1上形成第二图案BNL2。第一绝缘层PAS1可以通过在整个显示区域DPA中沉积绝缘材料层来形成。第二图案BNL2可以设置在第一绝缘层PAS1上，并且第一图案BNL1和第二图案BNL2可以通过相同的工艺形成。第二图案BNL2的一部分可以设置在第一图案BNL1上，并且可以形成为高于第一图案BNL1。
随后，在显示区域DPA中在第一绝缘层PAS1上设置发光元件300。根据实施方式，发光元件300可以通过将其中分散有发光元件300的油墨喷射在第一电极210和第二电极220上的喷墨印刷工艺来设置。由喷墨印刷设备喷射的油墨可以置于由第二图案BNL2围绕的区域中。第二图案BNL2可以防止油墨溢出到其它相邻的子像素PXn中。
在包括发光元件300的油墨被喷射的情况下，将电信号施加到第一电极210和第二电极220以使发光元件300布置在第一绝缘层PAS1上。在电信号被施加到第一电极210和第二电极220的情况下，可以在第一电极210和第二电极220上产生电场。分散在油墨中的发光元件300可以受到因电场引起的介电泳力，并且当受到介电泳力的发光元件300的取向方向和位置改变时，发光元件300可以置于第一绝缘层PAS1上。发光元件300的两个端部部分可以设置在第一电极210和第二电极220上。
随后，形成固定发光元件300的位置的第二绝缘层PAS2，并且使第一绝缘层PAS1部分地图案化以形成部分地暴露第一电极210和第二电极220的上表面的开口OP。第二绝缘层PAS2可以通过在整个第一绝缘层PAS1上沉积绝缘材料层并且然后使绝缘材料层图案化以暴露发光元件300的两个端部部分来形成。在形成第二绝缘层PAS2的情况下，第一绝缘层PAS1被部分去除以形成开口OP，并且第一电极210和第二电极220在切口区域CBA(见图4)中被分离。
接下来，在第一绝缘层PAS1和第二绝缘层PAS2上形成连接电极CNE1和CNE2。连接电极CNE1和CNE2可以通过在整个第一绝缘层PAS1和第二绝缘层PAS2上沉积用于连接电极CNE1和CNE2的材料层并且然后使用于连接电极CNE1和CNE2的材料层图案化来形成。用于连接电极CNE1和CNE2的材料层可以沉积到第一绝缘层PAS1的开口OP中，并且连接电极CNE1和CNE2可以连接到第一电极210和第二电极220。
随后，尽管在附图中未示出，但是在整个衬底110上形成第三绝缘层以制造显示装置10。然而，可以省略第三绝缘层。
如上所述，在根据实施方式的显示装置10的制造工艺中，在焊盘区域PDA中形成第一有机层155，并且不需要用于防止在显示区域DPA中形成第一有机层155的单独的掩模工艺。因此，可以减少显示装置10的掩模工艺，由此提高工艺效率。
图15是示出根据实施方式的显示装置的示意性剖视图。图15是沿图4的线Q2-Q2'和图7的线A-A'截取的示例的示意性剖视图。
参照图15，根据实施方式的显示装置10可以在焊盘区域PDA中包括第二有机层175。该实施方式与图8至图14的上述实施方式的不同之处在于：第二有机层175设置在第二层间绝缘层170和第二电压线VSL之间。在下文中，将详细描述不同的构造，并且将简要描述相同的构造。特别地，由于显示区域DPA的构造与图8的显示区域DPA的构造相同，因此将省略其描述。
参照图15，在焊盘区域PDA中，缓冲层120和第一栅极绝缘层130可以顺序地设置在衬底110上，并且第一扇出线GPL可以设置在第一栅极绝缘层130上。第一层间绝缘层150可以设置在第一扇出线GPL上，并且第一辅助线AVDD可以设置在第一层间绝缘层150上。图15仅示出了第一辅助线AVDD，但是也可以设置第二辅助线AVSS。
第二层间绝缘层170可以设置在第一辅助线AVDD上，并且第二有机层175可以设置在第二层间绝缘层170上。第二有机层175可以设置成与焊盘区域PDA重叠，并且可以不与显示区域DPA重叠。例如，第二有机层175形成在焊盘区域PDA中，并且不形成在显示区域DPA中。
第二有机层175可以是使由第一扇出线GPL形成的下台阶部分平坦化的平坦化层。设置在第一扇出线GPL上的第一层间绝缘层150和第二层间绝缘层170可以由无机材料制成，并且可以沿第一扇出线GPL形成为台阶状的。例如，在第二层间绝缘层170中，可能由于第一扇出线GPL的锥形边缘而由台阶部分产生接缝。在第二电压线VSL形成在其上产生有接缝的第二层间绝缘层170上的情况下，第二电压线VSL可能通过接缝接触第一辅助线AVDD，由此导致短路和烧毁缺陷。
在实施方式中，第二有机层175可以在焊盘区域PDA中设置在第二层间绝缘层170上，以使由第一扇出线GPL形成的下台阶部分平坦化，由此防止发生短路和烧毁缺陷。为此，第二有机层175可以由具有平坦化性质的有机材料制成，并且第二有机层175和上述的第一有机层155可以由相同的材料制成。
第二有机层175可以不与显示区域DPA重叠。例如，在显示区域DPA中不形成第二有机层175。第二有机层175可以由有机材料制成，并且因此可能产生排气。在排气产生在其中形成有元件的显示区域DPA中的情况下，元件可能劣化，由此导致元件特性的劣化。因此，在实施方式中，第二有机层175可以设置成不与显示区域DPA重叠并且与焊盘区域PDA重叠，由此防止元件特性的劣化。
第二电压线VSL可以在焊盘区域PDA中设置在第二有机层175上。图15仅示出了设置在第二有机层175上的第二电压线VSL，但是第一电压线VDL也可以设置成从显示区域DPA延伸。第三层间绝缘层190可以设置在第二电压线VSL上。第二有机层175可以设置在第二层间绝缘层170和第二电压线VSL之间，并且可以接触第二层间绝缘层170和第二电压线VSL中的每个。
图16是示出根据实施方式的显示装置的示意性剖视图。图16是沿图4的线Q2-Q2'和图7的线A-A'截取的示例的示意性剖视图。
参照图16，根据实施方式的显示装置10可以在焊盘区域PDA中包括第一有机层155和第二有机层175。该实施方式与图8至图14的上述实施方式的不同之处在于：第一有机层155设置在第一层间绝缘层150和第一辅助线AVDD之间，并且第二有机层175设置在第二层间绝缘层170和第二电压线VSL之间。在下文中，将详细描述不同的构造，并且将简要描述相同的构造。特别地，由于显示区域DPA的构造与图8的显示区域DPA的构造相同，因此将省略其描述。
参照图16，在焊盘区域PDA中，缓冲层120和第一栅极绝缘层130可以顺序地设置在衬底110上，并且第一扇出线GPL可以设置在第一栅极绝缘层130上。第一层间绝缘层150可以设置在第一扇出线GPL上，并且第一有机层155可以设置在第一层间绝缘层150上。如上所述，第一有机层155可以防止第一扇出线GPL和第一辅助线AVDD因为由于第一扇出线GPL引起的台阶部分彼此短路以致引起烧毁缺陷。
第一辅助线AVDD可以设置在第一有机层155上。第二层间绝缘层170可以设置在第一辅助线AVDD上，并且第二有机层175可以设置在第二层间绝缘层170上。第二有机层175可以设置成与第一有机层155重叠。如上所述，第二有机层175可以防止第二电压线VSL和第一辅助线AVDD因为由于第一扇出线GPL引起的台阶部分彼此短路以致引起烧毁缺陷。
第一有机层155和第二有机层175可以设置成与焊盘区域PDA重叠，并且可以不与显示区域DPA重叠。例如，第二有机层175形成在焊盘区域PDA中，并且不形成在显示区域DPA中。如上所述，第一有机层155和第二有机层175可以防止由于排气而引起的元件特性的劣化。
第二电压线VSL可以在焊盘区域PDA中设置在第二有机层175上，并且第三层间绝缘层190可以设置在第二电压线VSL上。
图17是示出根据实施方式的显示装置的示意性平面图。图18示出了沿图4的线Q2-Q2'和图17的线C-C'截取的示意性剖视图。
参照图17和图18，根据实施方式的显示装置10与图8至图16的上述实施方式的显示装置10的不同之处在于：第一有机层155和/或第二有机层175不设置在密封区域SEA中。在下文中，将详细描述不同的构造，并且将简要描述相同的构造。特别地，由于显示区域DPA的构造与图8的显示区域DPA的构造相同，因此将省略其描述。
参照图17，如上所述，显示装置10可以包括显示区域DPA和非显示区域NDA。非显示区域NDA可以包括密封区域SEA和焊盘区域PDA。密封区域SEA可以包括围绕显示区域DPA并密封显示装置10的粘合构件(例如，见图18中的250)。尽管图17示出了密封区域SEA具有单线形状，但是本公开不限于此，并且密封区域SEA可以布置成多线形状。焊盘区域PDA可以设置在显示区域DPA的侧处，并且驱动集成电路IC(见图7)可以电连接到焊盘区域PDA。焊盘区域PDA可以设置成与显示区域DPA的长侧对应，并且还可以设置成与显示区域DPA的短侧对应。尽管图17仅示出了一个焊盘区域PDA，但是本公开不限于此，并且可以提供与显示区域DPA的短侧对应的另外的焊盘区域PDA，并且可以提供与显示区域DPA的四个侧对应的焊盘区域PDA。
结合图17参照图18，用于保护设置在衬底110上的第一晶体管T1和发光元件300的封装层TFE可以设置在显示区域DPA中。封装层(或薄膜封装层)TFE可以包括至少一个无机膜和至少一个有机膜。例如，封装层TFE可以具有其中有机膜插置在两个无机膜之间的堆叠结构。然而，本公开不限于此，并且封装层TFE可以具有其中堆叠有无机层和插置在无机层之间的有机层的多层结构。
缓冲层120、第一栅极绝缘层130、第一层间绝缘层150、第二层间绝缘层170和第三层间绝缘层190可以在密封区域SEA中顺序地堆叠在衬底110上。设置在显示区域DPA中的封装层TFE可以延伸到密封区域SEA，并且可以设置在第三层间绝缘层190上。
粘合构件250可以在密封区域SEA中设置在第三层间绝缘层190上。粘合构件250可以通过将衬底110与面对衬底110的相对衬底接合来密封显示装置10。粘合构件250可以是密封剂。粘合构件250可以接触封装层TFE的上表面。
在实施方式中，上述的第一有机层155(见图16)和/或第二有机层175(见图16)可以不设置在密封区域SEA中。在由有机材料制成的有机层设置在密封区域SEA中的情况下，有机层用作外部湿气通过其渗透的路径，由此导致诸如由于湿气的渗透而引起的元件的劣化的缺陷。在该实施方式中，第一有机层155(见图16)和/或第二有机层175(见图16)形成为不与密封区域SEA重叠，由此防止外部湿气的渗透。
设置在密封区域SEA中的粘合构件250可以设置成与缓冲层120、第一栅极绝缘层130、第一层间绝缘层150、第二层间绝缘层170、第三层间绝缘层190和封装层TFE重叠。粘合构件250可以设置成不与第一有机层155(见图16)和/或第二有机层175(见图16)重叠。尽管在附图中未示出，但是在有机膜包括在封装层TFE中的情况下，封装层TFE的有机膜可以从密封区域SEA和焊盘区域PDA去除。第一有机层155(见图16)和/或第二有机层175(见图16)可以以与从图10至图14的上述的显示区域DPA去除第一有机层155(见图16)和/或第二有机层175(见图16)的方式相同的方式从密封区域SEA去除。
图19和图20是根据实施方式的显示装置的焊盘区域的扫描电子显微镜(SEM)图像。
参照图19，第一层间绝缘层150和第一有机层155设置在第一扇出线GPL上。图19示出了第一有机层155使第一层间绝缘层150的台阶部分平坦化。
参照图20，第一有机层155设置在第一扇出线GPL上，并且第一辅助线AVDD设置在第一有机层155上。图20示出了第一有机层155使下台阶部分平坦化以使得第一辅助线AVDD形成为平坦的。
因此，在根据实施方式的显示装置10(见图1)中，有机层在焊盘区域PDA中设置在第一扇出线GPL上，以使由于第一扇出线GPL而引起的台阶部分平坦化，由此防止线之间的短路和烧毁缺陷。
由于根据实施方式的显示装置包括不与显示区域重叠并且与焊盘区域重叠的至少一个有机层，因此能够防止由于线的台阶部分而在上侧处形成的线中出现短路和烧毁缺陷。
此外，由于根据实施方式的显示装置包括不与密封区域重叠并且与焊盘区域重叠的至少一个有机层，因此能够防止外部湿气的渗透。
此外，由于根据实施方式的显示装置包括不与显示区域重叠并且与焊盘区域重叠的至少一个有机层，因此能够防止由于排气而引起的元件的劣化以使得容易地形成存储电容器。
本公开的效果不限于在本文中阐述的实施方式，并且更多的不同效果包括在说明书中。
在结束详细描述时，本领域技术人员将理解的是，在基本上不脱离本公开的原理的情况下，可以对实施方式作出许多变化和修改。因此，所公开的本公开的实施方式仅在一般性和描述性意义上使用，而不是出于限制的目的。

Claims (20)

1.一种显示装置，包括：
衬底，包括显示区域和焊盘区域；
晶体管，包括：
有源层，设置在所述显示区域中；
栅电极，设置在所述有源层上；以及
源电极和漏电极，设置在所述栅电极上；
扇出线，设置在所述焊盘区域中；
辅助线，设置在所述扇出线上；
第一层间绝缘层，设置在所述栅电极和所述源电极之间以及所述扇出线和所述辅助线之间；以及
第一有机层，设置在所述第一层间绝缘层和所述辅助线之间，
其中，所述第一有机层不与所述显示区域重叠。
2.根据权利要求1所述的显示装置，其中，所述第一层间绝缘层包括从硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、锆氧化物和氮化铝之中选择的至少一种。
3.根据权利要求1所述的显示装置，其中，所述第一有机层包括从丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂、苯并环丁烯、cardo树脂、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯和聚碳酸酯之中选择的至少一种。
4.根据权利要求1所述的显示装置，其中，所述第一有机层接触所述第一层间绝缘层和所述辅助线中的每个。
5.根据权利要求1所述的显示装置，还包括设置在所述有源层和所述栅电极之间并且在所述扇出线下方的栅极绝缘层，
其中，所述栅电极和所述扇出线接触所述栅极绝缘层的上表面。
6.根据权利要求1所述的显示装置，其中，所述源电极、所述漏电极和所述辅助线设置在不同的层上，并且包括相同的材料。
7.根据权利要求1所述的显示装置，还包括：
第二层间绝缘层，设置在所述源电极、所述漏电极和所述辅助线上；
第二有机层，在所述第二层间绝缘层上设置在所述焊盘区域中；
电压线，设置在所述显示区域中，并且设置在所述第二有机层上且从所述显示区域延伸；以及
第三层间绝缘层，设置在所述电压线和所述第二有机层上。
8.根据权利要求7所述的显示装置，其中，
所述第二层间绝缘层和所述第三层间绝缘层包括从硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、锆氧化物和氮化铝之中选择的至少一种，以及
所述第二有机层包括从丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂、苯并环丁烯、cardo树脂、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯和聚碳酸酯之中选择的至少一种。
9.根据权利要求7所述的显示装置，其中，所述第二有机层不与所述显示区域重叠且与所述第一有机层重叠。
10.根据权利要求9所述的显示装置，其中，所述第二有机层接触所述第二层间绝缘层和所述第三层间绝缘层中的每个。
11.根据权利要求7所述的显示装置，还包括：
第一电极和第二电极，在所述显示区域中在所述第三层间绝缘层上彼此间隔开并且在一个方向上延伸；
发光元件，具有分别设置在所述第一电极和所述第二电极上的第一端部部分和第二端部部分；
第一连接电极，电连接到所述发光元件的所述第一端部部分；以及
第二连接电极，电连接到所述发光元件的所述第二端部部分。
12.根据权利要求11所述的显示装置，其中，所述发光元件包括：
第一半导体层；
第二半导体层，设置在所述第一半导体层上；
发光层，设置在所述第一半导体层和所述第二半导体层之间；以及
绝缘膜，围绕所述第一半导体层、所述第二半导体层和所述发光层。
13.一种显示装置，包括：
衬底，包括显示区域、焊盘区域和密封区域；
晶体管，包括：
有源层，设置在所述显示区域中；
栅电极，设置在所述有源层上；以及
源电极和漏电极，设置在所述栅电极上；
扇出线和辅助线，所述扇出线设置在所述焊盘区域中，所述辅助线设置在所述扇出线上；
第一层间绝缘层，设置在所述栅电极和所述源电极之间、所述扇出线和所述辅助线之间并且在所述密封区域中；
第一有机层，设置在所述第一层间绝缘层和所述辅助线之间；以及
粘合构件，在所述密封区域中设置在所述第一层间绝缘层上，
其中，所述第一有机层不与所述显示区域和所述密封区域重叠。
14.根据权利要求13所述的显示装置，其中，所述第一有机层接触所述第一层间绝缘层和所述辅助线中的每个。
15.根据权利要求13所述的显示装置，还包括设置在所述有源层和所述栅电极之间且在所述扇出线下方的栅极绝缘层，
其中，所述栅电极和所述扇出线接触所述栅极绝缘层的上表面。
16.根据权利要求13所述的显示装置，其中，所述源电极、所述漏电极和所述辅助线设置在不同的层上，并且包括相同的材料。
17.根据权利要求15所述的显示装置，还包括：
第二层间绝缘层，在所述显示区域中设置在所述源电极和所述漏电极上，在所述焊盘区域中设置在所述辅助线上并且在所述密封区域中设置在所述第一层间绝缘层上；
第二有机层，在所述焊盘区域中设置在所述第二层间绝缘层上；
电压线，在所述显示区域中设置在所述第二层间绝缘层上并且在所述焊盘区域中设置在所述第二有机层上；以及
第三层间绝缘层，设置在所述电压线和所述第二有机层上。
18.根据权利要求17所述的显示装置，其中，所述第二有机层不与所述显示区域和所述密封区域重叠，并且与所述第一有机层重叠。
19.根据权利要求17所述的显示装置，还包括：
第一电极和第二电极，在所述显示区域中在所述第三层间绝缘层上彼此间隔开并且在一个方向上延伸；
发光元件，具有分别设置在所述第一电极和所述第二电极上的第一端部部分和第二端部部分；
第一连接电极，电连接到所述发光元件的所述第一端部部分；以及
第二连接电极，电连接到所述发光元件的所述第二端部部分。
20.根据权利要求19所述的显示装置，还包括与所述第一连接电极和所述第二连接电极重叠且设置在所述显示区域和所述密封区域中的封装层，其中，
所述栅极绝缘层、所述第一层间绝缘层、所述第二层间绝缘层、所述第三层间绝缘层和所述封装层设置在所述密封区域中，以及
所述粘合构件设置在所述封装层上。
CN202111571318.1A 2020-12-22 2021-12-21 显示装置 Pending CN114664877A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0180674 2020-12-22
KR1020200180674A KR20220090621A (ko) 2020-12-22 2020-12-22 표시 장치

Publications (1)

Publication Number Publication Date
CN114664877A true CN114664877A (zh) 2022-06-24

Family

ID=82021661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111571318.1A Pending CN114664877A (zh) 2020-12-22 2021-12-21 显示装置

Country Status (3)

Country Link
US (1) US20220199745A1 (zh)
KR (1) KR20220090621A (zh)
CN (1) CN114664877A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102204976B1 (ko) * 2013-11-13 2021-01-20 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
KR102393377B1 (ko) * 2017-08-07 2022-05-03 삼성디스플레이 주식회사 디스플레이 장치
KR102416038B1 (ko) * 2017-11-30 2022-07-04 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR102541447B1 (ko) * 2018-02-20 2023-06-09 삼성디스플레이 주식회사 유기 발광 표시 장치
US20200272007A1 (en) * 2018-12-12 2020-08-27 HKC Corporation Limited Display panel repair method and display panel
KR20210126202A (ko) * 2020-04-09 2021-10-20 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220082167A (ko) * 2020-12-09 2022-06-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20220090621A (ko) 2022-06-30
US20220199745A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
CN112951867A (zh) 显示装置
EP3890013B1 (en) Display device
US20210367024A1 (en) Display device
US11670628B2 (en) Display device
US12068435B2 (en) Display device and method of fabricating the same
US11908848B2 (en) Display device including electrode patterns and method of fabricating the same
EP4191677A1 (en) Display device
US12046701B2 (en) Display device
US20220052107A1 (en) Display device
CN112951879A (zh) 显示装置
TW202245291A (zh) 發光元件、包含發光元件之發光單元以及顯示裝置
CN113555386A (zh) 显示装置
US20230261143A1 (en) Display device
US20220045241A1 (en) Display device and method for manufacturing the same
US20220406759A1 (en) Display device
US20230128161A1 (en) Display device and manufacturing method therefor
CN114551526A (zh) 显示装置
CN114122047A (zh) 显示装置
CN113823661A (zh) 显示装置
CN115552610A (zh) 显示装置
US20220199745A1 (en) Display device
US20230361261A1 (en) Display device and method of fabricating the same
US20230282774A1 (en) Display device and method of fabricating the same
US20220208901A1 (en) Display device
US20230387143A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination