CN114640247B - 一种全周期的电感电流采样电路 - Google Patents
一种全周期的电感电流采样电路 Download PDFInfo
- Publication number
- CN114640247B CN114640247B CN202210447712.2A CN202210447712A CN114640247B CN 114640247 B CN114640247 B CN 114640247B CN 202210447712 A CN202210447712 A CN 202210447712A CN 114640247 B CN114640247 B CN 114640247B
- Authority
- CN
- China
- Prior art keywords
- tube
- pmos
- pmos tube
- nmos
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 95
- 230000001939 inductive effect Effects 0.000 title claims abstract description 21
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 claims abstract description 20
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 6
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052744 lithium Inorganic materials 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000001914 filtration Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000008713 feedback mechanism Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 101100298038 Chlamydia pneumoniae pmp1 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from dc input or output
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了一种全周期的电感电流采样电路，包括电感L，采样电阻Rsense、NMOS功率管M1、PMOS功率管M2、恒流源Ib、NMOS管MN1、NMOS管MN2、NMOS管MN3，NMOS管MN4、NMOS管MN5、NMOS管MN6、PMOS管MP1，PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、PMOS管MP8、PMOS管MP9、PMOS管MP10、PMOS管MP11、PMOS管MP12、电阻R0、电阻R1和电阻R2，该全周期的电感电流采样电路采用电流镜结构取代了运放结构，电流镜结构形成深度负反馈电路，能够迅速的调节，使得该电感电流采样电路能对电感电流进行快速而又精确的采样，同时能够对电感电流进行全周期的采样，能够适用于各种基于电流模式控制的boost开关变换器，本发明结构科学合理，使用安全方便。
Description
技术领域
本发明涉及直流变换器技术领域，具体为一种全周期的电感电流采样电路。
背景技术
DC-DC开关变换器是一种能够将直流输入电压转换成不同直流电压值的变换器，由于DC-DC开关变换器具有高效率，带载能力强等优势，使得其广泛应用在各类电子产品中，DC-DC开关变换器具有6种基本拓扑结构，包括buck变换器、boost变换器、buck-boost变换器，cuk变换器，sepic变换器和zeta变换器，6种拓扑结构能够采用不同的环路控制方式用于产生占空比信号，从而获得想要的输出电压；
目前，针对电流模式控制boost变换器来说，电感电流采样模块是十分重要的模块之一，电感电流采样通常采用电阻采样、滤波采样或者MOS管采样，滤波采样需要精确的电感参数，设计成本高，MOS管采样只能对开关功率管导通阶段，即部分周期进行采样，而传统的电阻采样相同，多采用运放结构构成，为了保证采样速度，需要较宽带宽的运放，导致采样电路的尺寸较大和功耗较高，不适合对电感电流进行精确的采样，所以针对这些情况，确有必要提供一种全周期的电感电流采样电路来解决所述缺陷。
发明内容
本发明的目的在于提供一种全周期的电感电流采样电路，以解决上述背景技术中现有的电感电流采样通常采用电阻采样、滤波采样或者MOS管采样，滤波采样需要精确的电感参数，设计成本高，MOS管采样只能对开关功率管导通阶段，即部分周期进行采样，而传统的电阻采样相同，多采用运放结构构成，为了保证采样速度，需要较宽带宽的运放，导致采样电路的尺寸较大和功耗较高，不适合对电感电流进行精确的采样问题。
为实现上述目的，本发明提供如下技术方案：一种全周期的电感电流采样电路，包括电感L，采样电阻Rsense、NMOS功率管M1、PMOS功率管M2、恒流源Ib、NMOS管MN1、NMOS管MN2、NMOS管MN3，NMOS管MN4、NMOS管MN5、NMOS管MN6、PMOS管MP1，PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、PMOS管MP8、PMOS管MP9、PMOS管MP10、PMOS管MP11、PMOS管MP12、电阻R0、电阻R1和电阻R2，其特征在于：所述电感L一端与R0一端相连接，所述R0另一端连接有输入电压VIN，所述电感L另一端与NMOS功率管M1漏极相连接，所述NMOS功率管M1漏极与PMOS功率管M2源极相连接，所述恒流源Ib一端与NMOS管MN1漏极相连，所述NMOS管MN1栅极与NMOS管MN2栅极短接，所述NMOS管MN1栅极与NMOS管MN1漏极短接，所述PMOS管MP3漏极和PMOS管MP7漏极均与NMOS管MN2漏极短接，所述PMOS管MP3栅极和PMOS管MP7栅极均与NMOS管MN2漏极连接，所述PMOS管MP3源极与PMOS管MP1漏极相连接，所述PMOS管MP7源极与PMOS管MP5漏极相连接，所述PMOS管MP1栅极与PMOS管MP3源极短接，所述PMOS管MP5栅极与PMOS管MP7源极短接，所述PMOS管MP2栅极与PMOS管MP1栅极相连接，所述PMOS管MP2漏极与PMOS管MP4源极短接，所述PMOS管MP4漏极与NMOS管MN3漏极连接，所述NMOS管MN3漏极和NMOS管MN3栅极短接，所述NMOS管MN3栅极与NMOS管MN4栅极连接，所述PMOS管MP5栅极与PMOS管MP6栅极短接，所述PMOS管MP6漏极与PMOS管MP8源极相连接，所述PMOS管MP8栅极与PMOS管MP7栅极短接，所述PMOS管MP8漏极与NMOS管MN4漏极相连接，所述NMOS管MN4漏极与NMOS管MN5栅极短接，所述NMOS管MN5栅极与NMOS管MN6栅极连接，所述NMOS管MN6漏极与PMOS管MP11漏极短接；
所述PMOS管MP11漏极与PMOS管MP11栅极短接，所述PMOS管MP11源极与PMOS管MP9漏极连接，所述PMOS管MP9漏极与PMOS管MP9栅极短接，所述PMOS管MP9栅极与PMOS管MP10栅极相连接，所述PMOS管MP11栅极与PMOS管MP12栅极短接，所述PMOS管MP10漏极与PMOS管MP12源极相连接，所述PMOS管MP12漏极连接有采样电阻Rsense，所述采样电阻Rsense一端连接有采样电压Us，所述PMOS管MP1源极和PMOS管MP2源极均与电阻R1一端相连接，所述电阻R1另一端与电阻R0一端相连接，所述PMOS管MP5源极、PMOS管MP6源极和MOS管MN5漏极均与电阻R2一端相连接，所述电阻R2另一端与电阻R0另一端相连接，所述PMOS管MP9源极、PMOS管MP10源极和恒流源Ib另一端均与输入电压VIN相连接，所述NMOS功率管M1源极、NMOS管MN1源极、NMOS管MN2源极、NMOS管MN3源极、NMOS管MN4源极、NMOS管MN5源极、NMOS管MN6源极和采样电阻Rsense另一端均与地相连接。
优选的，所述PMOS管MP1，PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、PMOS管MP8、PMOS管MP9、PMOS管MP10、PMOS管MP11和PMOS管MP12的沟道长度和宽长比均相同，所述电阻R1和电阻R2的阻值均相同，所述NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN6的沟道长度和宽长比均相同,使得该电流采样电路构成电流镜结构，方便计算。
优选的，所述采样电阻Rsense阻值是电阻R1阻值的5倍，采样电阻Rsense、电阻R1和电阻R2均采用poly电阻，能够获得0.1的采样增益，其中电流采样增益为采用poly电阻能够减小工艺对电阻阻值的影响，以便获得精确的采样电流IS和采样电压US。
优选的，所述PMOS功率管M2漏极连接有滤波电容Co，所述滤波电容Co一端连接有输出电压VO，所述输出电压VO一端连接有电阻Ra,所述电阻Ra一端连接电阻Rb，所述电阻Rb一端连接有基于电流模式控制器，所述采样电压Us与基于电流模式控制器相连接，所述滤波电容Co和电阻Rb另一端均接地，使得基于电流模式控制器能够对输出电压VO采样，根据系统负反馈机制，输出电压Vref为基于电流模式控制器提供的基准电压值。
优选的，所述NMOS功率管M1栅极连接有驱动信号VGN、所述PMOS功率管M2栅极连接有驱动信号VGP，所述驱动信号VGN和驱动信号VGP为不交叠的时钟信号，且时钟信号由基于电流模式控制器所产生，所述驱动信号VGN和驱动信号VGP之间存在死区时间，采样非交叠时钟，能够避免NMOS功率管M1和PMOS功率管M2同时导通而产生损耗，提高效率。
优选的，所述输入电压VIN为锂电池的供电电压，所述输入电压VIN的典型电压值为3.7V，能够为该采样电路各条支路提供足够的电压摆幅。
现有技术相比，本发明的有益效果是：本发明结构科学合理，使用安全方便：
1、该全周期的电感电流采样电路采用电流镜结构取代了运放结构，电流镜结构形成深度负反馈电路，能够迅速的调节，使得该电感电流采样电路能对电感电流进行快速而又精确的采样，采样精度能够高达98％，同时由于采用电流镜结构使得该电感电流采样电路受工艺的影响较小。
2、该全周期的电感电流采样电路能够对电感电流进行全周期的采样，解决了传统的电阻采样、MOS管采样等只能对开关功率管导通阶段，即部分周期进行采样，本文提出的该电感电流采样电路能够适用于各种基于电流模式控制的boost开关变换器，包括PWM峰值电流模式控制、迟滞电流模式控制、电流模式CFT/COT控制等等、提高了其适用性。
3、该全周期的电感电流采样电路结构简单，功耗较低，面积较小，能够取代滤波采样，并且设计成本低，利于推广使用。
附图说明
图1是本发明总体结构示意图；
图2是本发明电流采样电路结构简化示意图；
图3是本发明结构电流采样电路的结构示意图；
图4是本发明的非交叠时钟信号的时域波形示意图；
图5是本发明的电感电流随驱动信号VG信号工作的时域波形示意图；
图6是本发明的电感电流、采样电流和采样电压的时域波形示意图；
图7是本发明的电感电流、采样电流和采样电压的时域仿真波形图；
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-7，本发明提供一种全周期的电感电流采样电路技术方案，一种全周期的电感电流采样电路，包括电感L，采样电阻Rsense、NMOS功率管M1、PMOS功率管M2、恒流源Ib、NMOS管MN1、NMOS管MN2、NMOS管MN3，NMOS管MN4、NMOS管MN5、NMOS管MN6、PMOS管MP1，PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、PMOS管MP8、PMOS管MP9、PMOS管MP10、PMOS管MP11、PMOS管MP12、电阻R0、电阻R1和电阻R2，其特征在于：电感L一端与R0一端相连接，R0另一端连接有输入电压VIN，电感L另一端与NMOS功率管M1漏极相连接，NMOS功率管M1漏极与PMOS功率管M2源极相连接，恒流源Ib一端与NMOS管MN1漏极相连，NMOS管MN1栅极与NMOS管MN2栅极短接，NMOS管MN1栅极与NMOS管MN1漏极短接，PMOS管MP3漏极和PMOS管MP7漏极均与NMOS管MN2漏极短接，PMOS管MP3栅极和PMOS管MP7栅极均与NMOS管MN2漏极连接，PMOS管MP3源极与PMOS管MP1漏极相连接，PMOS管MP7源极与PMOS管MP5漏极相连接，PMOS管MP1栅极与PMOS管MP3源极短接，PMOS管MP5栅极与PMOS管MP7源极短接，PMOS管MP2栅极与PMOS管MP1栅极相连接，PMOS管MP2漏极与PMOS管MP4源极短接，PMOS管MP4漏极与NMOS管MN3漏极连接，NMOS管MN3漏极和NMOS管MN3栅极短接，NMOS管MN3栅极与NMOS管MN4栅极连接，PMOS管MP5栅极与PMOS管MP6栅极短接，PMOS管MP6漏极与PMOS管MP8源极相连接，PMOS管MP8栅极与PMOS管MP7栅极短接，PMOS管MP8漏极与NMOS管MN4漏极相连接，NMOS管MN4漏极与NMOS管MN5栅极短接，NMOS管MN5栅极与NMOS管MN6栅极连接，NMOS管MN6漏极与PMOS管MP11漏极短接。
PMOS管MP11漏极与PMOS管MP11栅极短接，PMOS管MP11源极与PMOS管MP9漏极连接，PMOS管MP9漏极与PMOS管MP9栅极短接，PMOS管MP9栅极与PMOS管MP10栅极相连接，PMOS管MP11栅极与PMOS管MP12栅极短接，PMOS管MP10漏极与PMOS管MP12源极相连接，PMOS管MP12漏极连接有采样电阻Rsense，采样电阻Rsense一端连接有采样电压Us，PMOS管MP1源极和PMOS管MP2源极均与电阻R1一端相连接，电阻R1另一端与电阻R0一端相连接，PMOS管MP5源极、PMOS管MP6源极和MOS管MN5漏极均与电阻R2一端相连接，电阻R2另一端与电阻R0另一端相连接，PMOS管MP9源极、PMOS管MP10源极和恒流源Ib另一端均与输入电压VIN相连接，NMOS功率管M1源极、NMOS管MN1源极、NMOS管MN2源极、NMOS管MN3源极、NMOS管MN4源极、NMOS管MN5源极、NMOS管MN6源极和采样电阻Rsense另一端均与地相连接。
PMOS管MP1，PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、PMOS管MP8、PMOS管MP9、PMOS管MP10、PMOS管MP11和PMOS管MP12的沟道长度和宽长比均相同，电阻R1和电阻R2的阻值均相同，NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN6的沟道长度和宽长比均相同,使得该电流采样电路构成电流镜结构，方便计算。
采样电阻Rsense阻值是电阻R1阻值的5倍，采样电阻Rsense、电阻R1和电阻R2均采用poly电阻，能够获得0.1的采样增益，其中电流采样增益为采用poly电阻能够减小工艺对电阻阻值的影响，以便获得精确的采样电流IS和采样电压US。
PMOS功率管M2漏极连接有滤波电容Co，滤波电容Co一端连接有输出电压VO，输出电压VO一端连接有电阻Ra,电阻Ra一端连接电阻Rb，电阻Rb一端连接有基于电流模式控制器，采样电压Us与基于电流模式控制器相连接，滤波电容Co和电阻Rb另一端均接地，使得基于电流模式控制器能够对输出电压VO采样，根据系统负反馈机制，输出电压Vref为基于电流模式控制器提供的基准电压值。
NMOS功率管M1栅极连接有驱动信号VGN、PMOS功率管M2栅极连接有驱动信号VGP，驱动信号VGN和驱动信号VGP为不交叠的时钟信号，且时钟信号由基于电流模式控制器所产生，驱动信号VGN和驱动信号VGP之间存在死区时间，采样非交叠时钟，能够避免NMOS功率管M1和PMOS功率管M2同时导通而产生损耗，提高效率，如图4是非交叠时钟信号的时域波形示意图。
输入电压VIN为锂电池的供电电压，输入电压VIN的典型电压值为3.7V，所述输入电压VIN为锂电池的供电电压，所述输入电压VIN的典型电压值为3.7V，能够为该采样电路各条支路提供足够的电压摆幅。
本发明的工作原理及使用流程：首先，其中恒流源Ib能够为NMOS管M1和NMOS管M2提供偏置电压，而PMOS管MP1，PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、PMOS管MP8的沟道长度和宽长比均相同，NMOS管M1和NMOS管M2、NMOS管M3和NMOS管M4、NMOS管M5和NMOS管M6的沟道长度和宽长比均相同、同时该电感电流采样电路采用电流镜结构构成深度负反馈，当电感L没有电流时，此时电阻R1和电阻R2一端均为输入电压VIN，PMOS管MP1和PMOS管MP2，PMOS管MP5和PMOS管MP6源极电压相同，PMOS管MP1和PMOS管MP2，PMOS管MP5和PMOS管MP6所在支路电流相同，故NMOS管M5所在支路无电流，此时VE点电压为低，无法将NMOS管M5打开，当电感L进行充电时，此时在R0上产生压降，导致R1一端的电压为VIN-ILR0，而R2端电压依然为VIN，PMOS管MP5的栅源电压绝对值|VGSMP5|>PMOS管MP1的栅源电压绝对值|VGSMP1|，由于电流镜的拷贝，使得PMOS管MP6所在支路电流I1大于PMOS管MP2所在支路电流I2，电路经过负反馈调节，使得NMOS管MN5栅极电压VE变高，其中VE点的增益为
AV0＝gmp5(Romn4||gmp8Romp8Romp6)
NMOS管MN5导通，部分电流流入NMOS管MN5所在支路，NMOS管MN5工作在饱和区，经过NMOS管MN6、PMOS管MP9、PMOS管MP10、PMOS管MP11、PMOS管MP12构成的等比例的电流镜拷贝，故拷贝的NMOS管MN5管的电流Is流入采样电阻Rsense，由欧姆定律和基尔霍夫定律可得
VIN-ILR0-2I1R2＝VIN-IsR2-2I2R1
其中I1＝I2，R1＝R2，IsR2＝ILR0，采样电流为采样电压为通过设置R0，R1，R2和Rsense值，可获得相应的采样电压Us和采样电流Is，图6为电感电流、采样电流和采样电压的时域波形示意图，图7是本发明的电感电流、采样电流和采样电压的时域仿真波形图，其中/>设置的采样增益为0.1。
最后应说明的是：以上所述仅为本发明的优选实例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种全周期的电感电流采样电路，包括电感L，采样电阻Rsense、NMOS功率管M1、PMOS功率管M2、恒流源Ib、NMOS管MN1、NMOS管MN2、NMOS管MN3，NMOS管MN4、NMOS管MN5、NMOS管MN6、PMOS管MP1，PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、PMOS管MP8、PMOS管MP9、PMOS管MP10、PMOS管MP11、PMOS管MP12、电阻R0、电阻R1和电阻R2，其特征在于：所述电感L一端与R0一端相连接，所述R0另一端连接有输入电压VIN，所述电感L另一端与NMOS功率管M1漏极相连接，所述NMOS功率管M1漏极与PMOS功率管M2源极相连接，所述恒流源Ib一端与NMOS管MN1漏极相连，所述NMOS管MN1栅极与NMOS管MN2栅极短接，所述NMOS管MN1栅极与NMOS管MN1漏极短接，所述PMOS管MP3漏极和PMOS管MP7漏极均与NMOS管MN2漏极短接，所述PMOS管MP3栅极和PMOS管MP7栅极均与NMOS管MN2漏极连接，所述PMOS管MP3源极与PMOS管MP1漏极相连接，所述PMOS管MP7源极与PMOS管MP5漏极相连接，所述PMOS管MP1栅极与PMOS管MP3源极短接，所述PMOS管MP5栅极与PMOS管MP7源极短接，所述PMOS管MP2栅极与PMOS管MP1栅极相连接，所述PMOS管MP2漏极与PMOS管MP4源极短接，所述PMOS管MP4漏极与NMOS管MN3漏极连接，所述NMOS管MN3漏极和NMOS管MN3栅极短接，所述NMOS管MN3栅极与NMOS管MN4栅极连接，所述PMOS管MP5栅极与PMOS管MP6栅极短接，所述PMOS管MP6漏极与PMOS管MP8源极相连接，所述PMOS管MP8栅极与PMOS管MP7栅极短接，所述PMOS管MP8漏极与NMOS管MN4漏极相连接，所述NMOS管MN4漏极与NMOS管MN5栅极短接，所述NMOS管MN5栅极与NMOS管MN6栅极连接，所述NMOS管MN6漏极与PMOS管MP11漏极短接；
所述PMOS管MP11漏极与PMOS管MP11栅极短接，所述PMOS管MP11源极与PMOS管MP9漏极连接，所述PMOS管MP9漏极与PMOS管MP9栅极短接，所述PMOS管MP9栅极与PMOS管MP10栅极相连接，所述PMOS管MP11栅极与PMOS管MP12栅极短接，所述PMOS管MP10漏极与PMOS管MP12源极相连接，所述PMOS管MP12漏极连接有采样电阻Rsense，所述采样电阻Rsense一端连接有采样电压Us，所述PMOS管MP1源极和PMOS管MP2源极均与电阻R1一端相连接，所述电阻R1另一端与电阻R0一端相连接，所述PMOS管MP5源极、PMOS管MP6源极和MOS管MN5漏极均与电阻R2一端相连接，所述电阻R2另一端与电阻R0另一端相连接，所述PMOS管MP9源极、PMOS管MP10源极和恒流源Ib另一端均与输入电压VIN相连接，所述NMOS功率管M1源极、NMOS管MN1源极、NMOS管MN2源极、NMOS管MN3源极、NMOS管MN4源极、NMOS管MN5源极、NMOS管MN6源极和采样电阻Rsense另一端均与地相连接。
2.根据权利要求1所述的一种全周期的电感电流采样电路，其特征在于：所述PMOS管MP1，PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、PMOS管MP8、PMOS管MP9、PMOS管MP10、PMOS管MP11和PMOS管MP12的沟道长度和宽长比均相同，所述电阻R1和电阻R2的阻值均相同，所述NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN6的沟道长度和宽长比均相同。
3.根据权利要求1所述的一种全周期的电感电流采样电路，其特征在于：所述采样电阻Rsense阻值是电阻R1阻值的5倍，采样电阻Rsense、电阻R1和电阻R2均采用poly电阻。
4.根据权利要求1所述的一种全周期的电感电流采样电路，其特征在于：所述PMOS功率管M2漏极连接有滤波电容Co，所述滤波电容Co一端连接有输出电压VO，所述输出电压VO一端连接有电阻Ra,所述电阻Ra一端连接电阻Rb，所述电阻Rb一端连接有基于电流模式控制器，所述采样电压Us与基于电流模式控制器相连接，所述滤波电容Co和电阻Rb另一端均接地。
5.根据权利要求1所述的一种全周期的电感电流采样电路，其特征在于：所述NMOS功率管M1栅极连接有驱动信号VGN、所述PMOS功率管M2栅极连接有驱动信号VGP，所述驱动信号VGN和驱动信号VGP为不交叠的时钟信号，且时钟信号由基于电流模式控制器所产生，所述驱动信号VGN和驱动信号VGP之间存在死区时间。
6.根据权利要求1所述的一种全周期的电感电流采样电路，其特征在于：所述输入电压VIN为锂电池的供电电压，所述输入电压VIN的典型电压值为3.7V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210447712.2A CN114640247B (zh) | 2022-04-26 | 2022-04-26 | 一种全周期的电感电流采样电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210447712.2A CN114640247B (zh) | 2022-04-26 | 2022-04-26 | 一种全周期的电感电流采样电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114640247A CN114640247A (zh) | 2022-06-17 |
| CN114640247B true CN114640247B (zh) | 2024-03-29 |
Family
ID=81952089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210447712.2A Active CN114640247B (zh) | 2022-04-26 | 2022-04-26 | 一种全周期的电感电流采样电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114640247B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114924109B (zh) * | 2022-07-20 | 2022-11-29 | 深圳市英特瑞半导体科技有限公司 | 低功耗芯片电流的测试方法、电路及其装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105092937A (zh) * | 2015-09-02 | 2015-11-25 | 西安电子科技大学 | 一种全周期电流检测电路 |
| CN106253671A (zh) * | 2016-08-24 | 2016-12-21 | 电子科技大学 | 一种适用于cot控制的内部纹波补偿电路 |
| CN109921641A (zh) * | 2019-03-21 | 2019-06-21 | 南京芯力微电子有限公司 | 一种自适应差值电流模的控制电路及其控制方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019075760A (ja) * | 2017-10-19 | 2019-05-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2022
- 2022-04-26 CN CN202210447712.2A patent/CN114640247B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105092937A (zh) * | 2015-09-02 | 2015-11-25 | 西安电子科技大学 | 一种全周期电流检测电路 |
| CN106253671A (zh) * | 2016-08-24 | 2016-12-21 | 电子科技大学 | 一种适用于cot控制的内部纹波补偿电路 |
| CN109921641A (zh) * | 2019-03-21 | 2019-06-21 | 南京芯力微电子有限公司 | 一种自适应差值电流模的控制电路及其控制方法 |
Non-Patent Citations (2)
| Title |
|---|
| 一种用于电流模Buck变换器的电流采样电路;辛杨立;王卓;贾丽伟;梁华;范子威;张志文;明鑫;张波;;微电子学;20190420(第02期);全文 * |
| 用于电压岛式功耗管理的无运放结构高精度电流采样电路;马卓;谢伦国;赵振宇;李少青;;国防科技大学学报;20091215(第06期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114640247A (zh) | 2022-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107659151B (zh) | 无需外部采样电阻的Buck负载电流检测电路及方法 | |
| CN107656124B (zh) | 无需外部采样电阻的Boost负载电流检测电路及方法 | |
| CN109921639A (zh) | 一种基于可变导通时间控制的Buck变换器 | |
| CN106787652B (zh) | 一种适用于降压变换器输出直流失调的动态消除电路 | |
| CN103383585A (zh) | 一种宽输入范围超低温漂带隙基准电压源 | |
| CN206962700U (zh) | 无需外部采样电阻的Buck转换器负载电流检测电路 | |
| CN109742946B (zh) | 一种应用于宽输出电压范围Buck变换器的DCR采样电路 | |
| CN110708028B (zh) | 一种数字音频功率放大器 | |
| CN114629331B (zh) | 开关电源控制电路及电源芯片 | |
| CN114640247B (zh) | 一种全周期的电感电流采样电路 | |
| CN104101764B (zh) | 一种应用于dc‑dc转换器的新型电感电流检测电路 | |
| CN111555590B (zh) | 一种降压型dc/dc谷值电流采样电路 | |
| CN109921641A (zh) | 一种自适应差值电流模的控制电路及其控制方法 | |
| CN104076860A (zh) | 数模混合电路的带隙基准源 | |
| CN102868295B (zh) | 应用于高压dc-dc转换器的自举充电电路 | |
| CN103631299A (zh) | 一种恒定压差、可变输出电压低压差线性稳压器 | |
| CN117389371B (zh) | 一种适用于ldo的双环路频率补偿电路及其补偿方法 | |
| CN103677056A (zh) | 一种提供零温度系数电压的方法及电路 | |
| CN113325225A (zh) | 一种具有自适应延时补偿的过零检测电路及控制方法 | |
| CN114938139B (zh) | 一种基于双路径开关电流积分器的纹波控制Buck变换器 | |
| CN204009650U (zh) | 改良型数模混合电路的低压差线性稳压源 | |
| CN203950239U (zh) | 数模混合电路的带隙基准源 | |
| CN214586612U (zh) | 一种新型瞬态响应增强ldo | |
| CN114552990B (zh) | 一种基于开关电流积分器的纹波控制Buck变换器 | |
| CN214539787U (zh) | 一种电流采样电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |