CN114628513B - 一种基于介质图形化技术的氮化镓器件及其制备方法 - Google Patents
一种基于介质图形化技术的氮化镓器件及其制备方法 Download PDFInfo
- Publication number
- CN114628513B CN114628513B CN202111301490.5A CN202111301490A CN114628513B CN 114628513 B CN114628513 B CN 114628513B CN 202111301490 A CN202111301490 A CN 202111301490A CN 114628513 B CN114628513 B CN 114628513B
- Authority
- CN
- China
- Prior art keywords
- lpcvd
- grown
- gan
- material layer
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 205
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 62
- 238000000059 patterning Methods 0.000 title claims abstract description 30
- 238000005516 engineering process Methods 0.000 title claims abstract description 16
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 189
- 230000008569 process Effects 0.000 claims abstract description 177
- 239000000463 material Substances 0.000 claims abstract description 143
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 124
- 238000002161 passivation Methods 0.000 claims abstract description 112
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 103
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 83
- 229910052738 indium Inorganic materials 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 25
- 238000005566 electron beam evaporation Methods 0.000 claims description 23
- 239000011159 matrix material Substances 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 229910045601 alloy Inorganic materials 0.000 claims description 13
- 239000000956 alloy Substances 0.000 claims description 13
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 12
- 238000011065 in-situ storage Methods 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910003460 diamond Inorganic materials 0.000 claims description 6
- 239000010432 diamond Substances 0.000 claims description 6
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 3
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 230000004888 barrier function Effects 0.000 description 22
- 230000005684 electric field Effects 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 10
- 230000001105 regulatory effect Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 230000033228 biological regulation Effects 0.000 description 7
- 230000001276 controlling effect Effects 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 6
- 230000005533 two-dimensional electron gas Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000003313 weakening effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910001258 titanium gold Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种基于介质图形化技术的氮化镓器件及其制备方法，属于氮化镓半导体领域，解决现有氮化镓器件制备复杂、成本高问题。氮化镓器件包括：基质层、(Al,In)GaN/GaN异质结沟外延材料层、源电极、漏电极和栅电极，(Al,In)GaN/GaN异质结沟外延材料层覆盖在基质层上面，源电极和漏电极分别设置在(Al,In)GaN/GaN异质结沟外延材料层两端，栅电极设置在源电极和漏电极之间，源电极和栅电极之间的(Al,In)GaN/GaN异质结沟外延材料层表面设置有LPCVD‑氮化硅材料层，漏电极和栅电极之间的至少部分(Al,In)GaN/GaN异质结沟外延材料层表面设置有非LPCVD工艺生长的钝化层。该氮化镓器件制备简单，能提升氮化镓电子器件在大信号和大功率工作状态下线性度。
Description
技术领域
本发明涉及氮化镓材料半导体技术领域，尤其涉及一种基于介质图形化技术的氮化镓器件及其制备方法。
背景技术
宽禁带半导体GaN材料在微波毫米波领域具有重要应用优势，但是，相较于传统的Si和GaAs器件，GaN器件的线性度特性具有较大差距，使得GaN微波器件在宽带通信等应用领域未能发挥其潜力。因此，开发GaN器件线性度增强技术成为业内十分关注的热点问题。
目前，主要通过FinFET结构、源端掺杂、势垒层梯度极化等技术在器件级实现氮化镓电子器件线性度的提升。
但是，上述技术工艺复杂、成本高，不利于低成本、高线性度氮化镓器件的制备。
发明内容
鉴于上述的分析，本发明实施例旨在提供一种基于介质图形化技术的氮化镓器件及其制备方法，用以解决现有氮化镓器件制备工艺复杂、成本高的问题，本发明的氮化镓器件的制备工艺简单，同时可以有效提升氮化镓电子器件在大信号和大功率工作状态下的线性度。
一方面，本发明实施例提供了一种基于介质图形化技术的氮化镓器件，该氮化镓器件包括：基质层、(Al,In)GaN/GaN异质结构外延材料层、源电极、漏电极和栅电极，所述(Al,In)GaN/GaN异质结构外延材料层覆盖在所述基质层上面，所述源电极和所述漏电极分别设置在所述(Al,In)GaN/GaN异质结构外延材料层的两端，所述栅电极设置在所述源电极和所述漏电极之间，所述源电极和所述栅电极之间的(Al,In)GaN/GaN异质结构外延材料层表面设置有LPCVD-氮化硅材料层，所述漏电极和所述栅电极之间的至少部分(Al,In)GaN/GaN异质结构外延材料层表面设置有非LPCVD工艺生长的钝化层。
基于上述氮化镓器件的进一步改进，所述LPCVD-氮化硅材料层的介质折射率为1.99-2.01，厚度大于5nm，非故意氧含量不超过25％。
优选地，所述非LPCVD工艺生长的钝化层为PECVD生长的氮化硅和/或氧化硅、ALD生长的氧化铝和/或氮化硅、MOCVD生长的原位氮化硅中的至少一种。
优选地，所述漏电极和所述栅电极之间的全部(Al,In)GaN/GaN异质结构外延材料层表面设置有非LPCVD工艺生长的钝化层，非LPCVD工艺生长的钝化层的厚度为LPCVD-氮化硅材料层厚度的1.5-5倍。
优选地，所述栅电极靠近所述源电极的一端搭在所述LPCVD-氮化硅材料层上，所述栅电极与所述源电极之间的LPCVD-氮化硅材料层表面设置有非LPCVD工艺生长的钝化层，所述栅电极表面以及所述栅电极与所述漏电极之间的部分非LPCVD工艺生长的钝化层表面设置有连续的栅场板。
优选地，所述漏电极和所述栅电极之间的10％-50％的(Al,In)GaN/GaN异质结构外延材料层表面设置有非LPCVD工艺生长的钝化层，其余的(Al,In)GaN/GaN异质结构外延材料层表面以及所述非LPCVD工艺生长的钝化层表面设置有LPCVD-氮化硅材料层，所述非LPCVD工艺生长的钝化层的厚度大于10nm。
优选地，所述非LPCVD工艺生长的钝化层为条状或矩阵式分布，所述非LPCVD工艺生长的钝化层的Z方向投影形状为矩形、菱形、椭圆形和圆形中的至少一种。
另一方面，本发明实施例提供了一种基于介质图形化技术的氮化镓器件的制备方法，该制备方法包括：
a.在基质层的表面生长(Al,In)GaN/GaN异质结构外延材料层；
b.采用LPCVD工艺在(Al,In)GaN/GaN异质结构外延材料层表面生长LPCVD-氮化硅材料层；
c.采用刻蚀图形化工艺将源极、栅极和栅漏区域的LPCVD-氮化硅材料层刻蚀去除；
d.采用电子束蒸发工艺在源极和漏极生长源电极和漏电极，并合金形成欧姆接触；
e.进行有源区隔离工艺；
f.采用电子束蒸发工艺生长栅电极；
g.采用非LPCVD工艺生长钝化层；
h.栅电极、源电极、漏电极表面开孔；
i.采用电子束蒸发工艺生长栅场板；
优选地，步骤b中，所述LPCVD工艺的生长温度为600-830℃，所述LPCVD工艺使得得到的LPCVD-氮化硅材料层的介质折射率为1.99-2.01，厚度大于5nm，非故意氧含量不超过25％；
优选地，所述非LPCVD工艺生长的钝化层为PECVD生长的氮化硅和/或氧化硅、ALD生长的氧化铝和/或氮化硅、MOCVD生长的原位氮化硅中的至少一种；
进一步优选地，所述非LPCVD工艺生长的钝化层的厚度为LPCVD-氮化硅材料层厚度的1.5-5倍。
另一方面，本发明实施例提供了另一种基于介质图形化技术的氮化镓器件的制备方法，该制备方法包括：
a.在基质层的表面生长(Al,In)GaN/GaN异质结构外延材料层；
b.采用非LPCVD工艺生长钝化层；
c.采用刻蚀图形化工艺将源极、栅极、漏极、栅源区域以及部分栅漏区域的非LPCVD工艺生长的钝化层刻蚀去除；
e.采用LPCVD工艺在(Al,In)GaN/GaN异质结构外延材料层和非LPCVD工艺生长的钝化层表面生长LPCVD-氮化硅材料层；
f.源极和漏极开孔，采用电子束蒸发工艺在源极和漏极生长源电极和漏电极，并合金形成欧姆接触；
g.进行有源区隔离工艺；
h.栅极开孔，并采用电子束蒸发工艺生长栅电极。
基于上述方法的进一步改进，非LPCVD工艺生长的钝化层为PECVD生长的氮化硅和/或氧化硅、ALD生长的氧化铝和/或氮化硅、MOCVD生长的原位氮化硅中的至少一种；
优选地，步骤b中，所述非LPCVD工艺生长的钝化层的厚度大于等于10nm；
优选地，步骤c中，所述刻蚀使得栅漏区域的非LPCVD工艺生长的钝化层剩余10％-50％；
优选地，步骤c中，所述刻蚀图形化工艺使得栅漏区域剩余的非LPCVD工艺生长的钝化层呈条状或矩阵式分布，非LPCVD工艺生长的钝化层的Z方向投影形状为矩形、菱形、椭圆形和圆形中的至少一种；
进一步优化地，步骤e中，所述LPCVD工艺的生长温度为600-830℃，所述LPCVD工艺使得得到的LPCVD-氮化硅材料层的介质折射率为1.99-2.01，厚度大于5nm，非故意氧含量不超过25％。
与现有技术相比，本发明至少可实现如下有益效果之一：
1、本发明氮化镓器件的栅源间材料和栅漏间材料不是同一种生长工艺制备的介质，栅源间为LPCVD-氮化硅材料，而栅漏间是非LPCVD工艺生长的钝化层；栅源间的LPCVD-SiNx介质可增强(Al,In)GaN势垒层外界面正电荷，使得异质结的沟道中二维电子气(2DEG)密度提升，栅漏间的非LPCVD工艺生长的钝化层介质不能或仅少量增加(Al,In)GaN势垒层外界面正电荷，非LPCVD工艺生长的钝化层正下方2DEG密度不变或略有增加，利用上述介质差异化调控界面正电荷的能力，从而实现源端电阻的下降以及沟道电场在源端的削弱效果，进而提升器件线性度；
2、在本发明的另一种实施方式中，非LPCVD工艺生长的钝化层存在于栅漏间有源区上LPCVD-氮化硅材料层与势垒层之间，且LPCVD-氮化硅材料层与非LPCVD工艺生长的钝化层相间排列，通过调控沟道中载流子疏密程度来调控载流子迁移率与沟道电场的依赖关系，进而找到改善器件线性度的图形化尺寸。
本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为本发明实施例1的氮化镓器件结构图；
图2为本发明实施例2的氮化镓器件结构图；
图3为本发明实施例2的氮化镓器件Z方向投影图；
图4为本发明的一种实施方式的氮化镓器件Z方向投影图；
图5为本发明实施例1、2和对比例1的氮化镓器件2DEG密度分布图；
图6为本发明实施例1、2和对比例1的氮化镓器件源电阻随栅压变化图；
图7为本发明实施例1、2和对比例1的氮化镓器件跨导对比图；
图8为对比例1的现有技术中的氮化镓器件。
附图标记：
1-基质层；2-(Al,In)GaN/GaN异质结构外延材料层；3-源电极；4-漏电极；5-栅电极；6-LPCVD-氮化硅材料层；7-非LPCVD工艺生长的钝化层；8-栅场板。
具体实施方式
下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理，并非用于限定本发明的范围。
本发明的一个具体实施例，公开了一种基于介质图形化技术的氮化镓器件，如图1和2所示，该氮化镓器件包括：基质层1、(Al,In)GaN/GaN异质结构外延材料层2、源电极3、漏电极4和栅电极5，所述(Al,In)GaN/GaN异质结构外延材料层2覆盖在所述基质层1上面，所述源电极3和所述漏电极4分别设置在所述(Al,In)GaN/GaN异质结构外延材料层2的两端，所述栅电极5设置在所述源电极3和所述漏电极4之间，所述源电极3和所述栅电极5之间的(Al,In)GaN/GaN异质结构外延材料层2表面设置有LPCVD-氮化硅材料层6，所述漏电极4和所述栅电极5之间的至少部分(Al,In)GaN/GaN异质结构外延材料层2表面设置有非LPCVD工艺生长的钝化层7。
本发明创新性提出了非对称介质图形化定点调控器件有源区内2DEG密度与迁移率分布的理念，利用有源区沟道势场扰动效应，降低器件源极电阻，人为改变载流子输运性质，改善器件跨导平坦度，从而提升器件线性度品质，为器件线性度调控与提升带来了全新的解决方案。
本发明中，氮化镓器件的栅源间材料和栅漏间材料不是同一种生长工艺制备的介质，栅源间为LPCVD-氮化硅材料，而栅漏间是非LPCVD工艺生长的钝化层；栅源间的LPCVD-SiNx介质可增强(Al,In)GaN势垒层外界面正电荷，使得异质结的沟道中二维电子气(2DEG)密度提升，栅漏间的非LPCVD工艺生长的钝化层介质不能或仅少量增加(Al,In)GaN势垒层外界面正电荷，非LPCVD工艺生长的钝化层正下方2DEG密度不变或略有增加，利用上述介质差异化调控界面正电荷的能力，从而实现源端电阻的下降以及沟道电场在源端的削弱效果，进而提升器件线性度。
本发明对所述基质层1没有特别的限定，可以为本领域用于制备半导体基板的常规选择，例如所述基质层1为Si、Sapphire和SiC等衬底中的至少一种。所述基质层1的厚度也可以本领域的常规选择，优选地，所述基质层1的厚度为300um-1000um。
本发明中，所述(Al,In)GaN/GaN异质结构外延材料层2中的(Al,In)GaN和GaN为单晶结构；Ga在Ga、Al和In的总量中占比x为0-1，相应的Al和/或In在Ga、Al和In的总量中占比为1-x。优选所述(Al,In)GaN/GaN异质结构外延材料层2的厚度为1-3um。
本发明中，为了进一步提高栅源间的(Al,In)GaN势垒层外界面正电荷，优选地，所述LPCVD-氮化硅材料层6的介质折射率为1.99-2.01，厚度大于5nm，进一步优选为10-120nm，更优选为20-80nm，非故意氧含量不超过25％。所述非故意氧含量是指非故意掺杂的氧占所有元素的原子比。
本发明中，所述非LPCVD工艺生长的钝化层7是指相较于LPCVD-氮化硅材料其能够减少甚至不能增加(Al,In)GaN势垒层外界面正电荷的材料层，为了最大程度减少栅漏间的(Al,In)GaN势垒层外界面正电荷，优选地，所述非LPCVD工艺生长的钝化层7为PECVD生长的氮化硅和/或氧化硅、ALD生长的氧化铝和/或氮化硅、MOCVD生长的原位氮化硅中的至少一种。上述介质不能或仅少量增加(Al,In)GaN势垒层外界面正电荷。
本发明中，所述源电极3、漏电极4、栅电极5的材料可以为本领域的常规选择，例如，所述源电极3为TiAlNiAu合金，所述漏电极4为TiAlNiAu合金，所述栅电极5为NiAu叠层金属。
根据本发明的一种优选实施方式，如图1所示，所述漏电极4和所述栅电极5之间的全部(Al,In)GaN/GaN异质结构外延材料层2表面设置有非LPCVD工艺生长的钝化层7，非LPCVD工艺生长的钝化层7的厚度为LPCVD-氮化硅材料层6厚度的1.5-5倍，优选为3-4倍。该实施方式更适合尺寸较小的氮化镓器件。非LPCVD工艺生长的钝化层7的厚度和LPCVD-氮化硅材料层6的厚度用于调制栅电极5靠漏一层的电场峰值，若二者厚度相同，则栅脚靠漏侧的电场峰值比栅脚靠源侧的峰值要高很多，不利于器件2DEG迁移率调控；将非LPCVD工艺生长的钝化层7和LPCVD-氮化硅材料层6的厚度限定上述范围内，可以使得峰值电场高度相近，有利于载流子迁移率和线性度调控。
本发明中，为了进一步提高氮化镓器件的线性关系，优选地，所述栅电极5靠近所述源电极3的一端搭在所述LPCVD-氮化硅材料层6上形成栅电极5和LPCVD-氮化硅材料层6搭接区域，所述栅电极5与所述源电极3之间的LPCVD-氮化硅材料层6表面的非搭接区域设置有非LPCVD工艺生长的钝化层7，所述栅电极5表面以及所述栅电极5与所述漏电极4之间的部分非LPCVD工艺生长的钝化层7表面设置有连续的栅场板8。所述栅电极5的一端搭载在所述LPCVD-氮化硅材料层6上，可降低栅脚靠源电极3一侧的电场，提高可靠性；优选地，搭接的宽度为0.1-0.8um。
本发明中，所述栅场板8的覆盖区域如图1所示，使得栅场板8靠近漏电极4的一侧与漏电极4之间的距离小于栅电极5靠近漏电极4的一侧与漏电极4之间的距离。
根据本发明的另一种优选实施方式，如图2所示，所述漏电极4和所述栅电极5之间的10-50％的(Al,In)GaN/GaN异质结构外延材料层2表面设置有非LPCVD工艺生长的钝化层7，其余的(Al,In)GaN/GaN异质结构外延材料层2表面以及所述非LPCVD工艺生长的钝化层7表面设置有LPCVD-氮化硅材料层6，所述非LPCVD工艺生长的钝化层7的厚度大于10nm，进一步优选为10-40nm，更优选为20nm。该优选实施方式适用于尺寸较大或栅漏距离较大的高压应用氮化镓器件。在该优选实施方式中，非LPCVD工艺生长的钝化层7存在于栅漏间有源区上LPCVD-氮化硅材料层6与势垒层之间，且优选LPCVD-氮化硅材料层6与非LPCVD工艺生长的钝化层7相间排列，通过调控沟道中载流子疏密程度来调控载流子迁移率与沟道电场的依赖关系，进而改善器件线性度。并且，所述非LPCVD工艺生长的钝化层7厚度在上述优选的范围内可以屏蔽上层LPCVD-SiN材料层6对(Al,In)GaN/GaN异质结构外延材料层2外界面正电荷的调制影响，从而达到整体差异化调制效果。
在上述优选实施方式中，优选所述栅电极5的两端分别搭在栅源间的LPCVD-氮化硅材料层6上和栅漏间的LPCVD-氮化硅材料层6上，从而使得栅电极5呈T型设置。
本发明中，所述LPCVD-氮化硅材料层6与所述非LPCVD工艺生长的钝化层7相间排列更有利于提高器件的线性度，优选地，所述非LPCVD工艺生长的钝化层7为条状或矩阵式分布，如图2-4所示，所述非LPCVD工艺生长的钝化层7的Z方向投影形状可以为矩形、菱形、椭圆形和圆形中的至少一种，进一步优选所述非LPCVD工艺生长的钝化层7的Z方向投影形状为矩形、菱形、椭圆形和圆形中的一种。矩阵式分布式时，各个矩阵图形之间的间距优选大于1um。条状分布时，即单排矩阵图形之间的间距为0。在该优选实施方式中，可以更好地调控2DEG浓度与迁移率的关系，从而找到改善线性度的图形化尺寸。
本发明所述的Z方向投影是指沿如图2所示ab线剖开后，下半部分剖面的俯视图。
另一方面，本发明具体实施例提供了一种基于介质图形化技术的氮化镓器件的制备方法，该制备方法包括：
a.在基质层1的表面生长(Al,In)GaN/GaN异质结构外延材料层2；
b.采用LPCVD工艺在(Al,In)GaN/GaN异质结构外延材料层2表面生长LPCVD-氮化硅材料层6；
c.采用刻蚀图形化工艺将源极、栅极和栅漏区域的LPCVD-氮化硅材料层6刻蚀去除；
d.采用电子束蒸发工艺在源极和漏极生长源电极3和漏电极4，并合金形成欧姆接触；
e.进行有源区隔离工艺；
f.采用电子束蒸发工艺生长栅电极5；
g.采用非LPCVD工艺生长钝化层7；
h.栅电极5、源电极3、漏电极4表面开孔；
i.采用电子束蒸发工艺生长栅场板8。
本发明的制备方法制备的氮化镓器件的栅源间材料和栅漏间材料不是同一种生长工艺制备的介质，栅源间为LPCVD-氮化硅材料，而栅漏间是非LPCVD工艺生长的钝化层；栅源间的LPCVD-SiNx介质可增强(Al,In)GaN势垒层外界面正电荷，使得异质结的沟道中二维电子气(2DEG)密度提升，栅漏间的非LPCVD工艺生长的钝化层介质不能或仅少量增加(Al,In)GaN势垒层外界面正电荷，非LPCVD工艺生长的钝化层正下方2DEG密度不变或略有增加，利用上述介质差异化调控界面正电荷的能力，从而实现源端电阻的下降以及沟道电场在源端的削弱效果，进而提升器件线性度。
本发明对所述基质层1没有特别的限定，可以为本领域用于制备半导体基板的常规选择，例如所述基质层1为Si、Sapphire和SiC等衬底中的至少一种。所述基质层1的厚度也可以本领域的常规选择，优选地，所述基质层1的厚度为300um-1000um。
本发明中，所述(Al,In)GaN/GaN异质结构外延材料层2中的(Al,In)GaN和GaN为单晶结构；Ga在Ga、Al和In的总量中占比x为0-1，相应的Al和/或In在Ga、Al和In的总量中占比为1-x。优选所述(Al,In)GaN/GaN异质结构外延材料层2的厚度为1-3unm。
本发明中，为了进一步提高栅源间的(Al,In)GaN势垒层外界面正电荷，优选地，步骤b中，所述LPCVD工艺的生长温度为600-830℃，所述LPCVD工艺使得得到的LPCVD-氮化硅材料层6的介质折射率为1.99-2.01，厚度大于5nm，进一步优选为10-120nm，更优选为20-80nm，非故意氧含量不超过25％。所述非故意氧含量是指非故意掺杂的氧占所有元素的原子比。
本发明中，所述非LPCVD工艺生长的钝化层7是指相较于LPCVD-氮化硅材料其能够减少甚至不能增加(Al,In)GaN势垒层外界面正电荷的材料层，为了最大程度减少栅漏间的(Al,In)GaN势垒层外界面正电荷，优选地，所述非LPCVD工艺生长的钝化层7为PECVD生长的氮化硅和/或氧化硅、ALD生长的氧化铝和/或氮化硅、MOCVD生长的原位氮化硅中的至少一种。上述介质不能或仅少量增加(Al,In)GaN势垒层外界面正电荷。
本发明中，所述源电极3、漏电极4、栅电极5的材料可以为本领域的常规选择，例如，所述源电极3为TiAlNiAu合金，所述漏电极4为TiAlNiAu合金，所述栅电极5为NiAu叠层金属。
进一步优选地，所述非LPCVD工艺生长的钝化层7的厚度为LPCVD-氮化硅材料层(6)厚度的1.5-5倍，优选为3-4倍。该实施方式更适合制备尺寸较小的氮化硅器件。非LPCVD工艺生长的钝化层7的厚度和LPCVD-氮化硅材料层6的厚度用于调制栅电极5靠漏一层的电场峰值，若二者厚度相同，则栅脚靠漏侧的电场峰值比栅脚靠源侧的峰值要高很多，不利于器件2DEG迁移率调控；将非LPCVD工艺生长的钝化层7和LPCVD-氮化硅材料层6的厚度限定上述范围内，可以使得峰值电场高度相近，有利于载流子迁移率和线性度调控。
本发明中，为了进一步提高制备的氮化硅器件的线性关系，优选地，所述栅电极5靠近所述LPCVD-氮化硅材料层6的一端搭在所述LPCVD-氮化硅材料层6上。
另一方面，本发明具体实施例提供了另一种基于介质图形化技术的氮化镓器件的制备方法，该制备方法包括：
a.在基质层1的表面生长(Al,In)GaN/GaN异质结构外延材料层2；
b.采用非LPCVD工艺生长钝化层7；
c.采用刻蚀图形化工艺将源极、栅极、漏极、栅源区域以及部分栅漏区域的非LPCVD工艺生长的钝化层7刻蚀去除；
e.采用LPCVD工艺在(Al,In)GaN/GaN异质结构外延材料层2和非LPCVD工艺生长的钝化层7表面生长LPCVD-氮化硅材料层6；
f.源极和漏极开孔，采用电子束蒸发工艺在源极和漏极生长源电极3和漏电极4，并合金形成欧姆接触；
g.进行有源区隔离工艺；
h.栅极开孔，并采用电子束蒸发工艺生长栅电极5。
该制备方法制备的氮化镓器件适用于尺寸较大的氮化镓器件。制备的氮化镓器件中，不仅通过介质差异化调控界面正电荷的能力，而且，非LPCVD工艺生长的钝化层7存在于栅漏间有源区上LPCVD-氮化硅材料层6与势垒层之间，且优选LPCVD-氮化硅材料层6与非LPCVD工艺生长的钝化层7相间排列，通过调控沟道中载流子疏密程度来调控载流子迁移率与沟道电场的依赖关系，进而改善器件线性度。
本发明对所述基质层1没有特别的限定，可以为本领域用于制备半导体基板的常规选择，例如所述基质层1为Si、Sapphire和SiC等衬底中的至少一种。所述基质层1的厚度也可以本领域的常规选择，优选地，所述基质层1的厚度为300um-1000um。
本发明中，所述(Al,In)GaN/GaN异质结构外延材料层2中的(Al,In)GaN和GaN为单晶结构；Ga在Ga、Al和In的总量中占比x为0-1，相应的Al和/或In在Ga、Al和In的总量中占比为1-x。优选所述(Al,In)GaN/GaN异质结构外延材料层2的厚度为1-3um。
本发明中，所述非LPCVD工艺生长的钝化层7是指相较于LPCVD-氮化硅材料其能够减少甚至不能增加(Al,In)GaN势垒层外界面正电荷的材料层，为了最大程度减少栅漏间的(Al,In)GaN势垒层外界面正电荷，优选地，所述非LPCVD工艺生长的钝化层7为PECVD生长的氮化硅和/或氧化硅、ALD生长的氧化铝和/或氮化硅、MOCVD生长的原位氮化硅中的至少一种。上述介质不能或仅少量增加(Al,In)GaN势垒层外界面正电荷。
本发明中，优选地，步骤b中，所述非LPCVD工艺生长的钝化层7的厚度大于等于10nm，进一步优选为10-40nm，更优选为20nm。所述非LPCVD工艺生长的钝化层7厚度在上述优选的范围内可以屏蔽上层LPCVD-SiN材料层6对(Al,In)GaN/GaN异质结构外延材料层2外界面正电荷的调制影响，从而达到整体差异化调制效果。
本发明中，为了进一步提高整体差异化调制效果，优选地，步骤c中，所述刻蚀使得栅漏区域的非LPCVD工艺生长的钝化层7剩余10％-50％。
本发明中，步骤c中，所述LPCVD-氮化硅材料层6与所述非LPCVD工艺生长的钝化层7相间排列更有利于调控器件的线性度，优选地，所述刻蚀介质图形化工艺使得栅漏区域剩余的非LPCVD工艺生长的钝化层7呈条状或矩阵式分布，非LPCVD工艺生长的钝化层7的Z方向投影形状为矩形、菱形、椭圆形和圆形中的至少一种；进一步优选所述非LPCVD工艺生长的钝化层7的Z方向投影形状为矩形、菱形、椭圆形和圆形中的一种。在该优选实施方式中，可以更好地调控2DEG浓度与迁移率的关系，从而找到改善线性度的图形化尺寸。
本发明中，为了进一步提高栅源间的(Al,In)GaN势垒层外界面正电荷，进一步优化地，步骤e中，所述LPCVD工艺的生长温度为600-830℃，所述LPCVD工艺使得得到的LPCVD-氮化硅材料层6的介质折射率为1.99-2.01，厚度大于5nm，进一步优选为10-120nm，更优选为20-80nm，非故意氧含量不超过25％。
本发明中，优选步骤h使得所述栅电极5的两端分别搭在栅源间的LPCVD-氮化硅材料层6上和栅漏间的LPCVD-氮化硅材料层6上，从而使得栅电极5呈T型设置。
本发明中，可以采用MOCVD工艺在基质层1的表面生长(Al,In)GaN/GaN异质结构外延材料层2。
本发明中，MOCVD工艺、LPCVD工艺、刻蚀工艺、刻蚀图形化工艺、电子束蒸发工艺、有源区隔离工艺、PECVD工艺、ALD工艺都是本领域的常规工艺，本领域技术人员可以通过现有技术确定具有的工艺步骤，在此不在赘述。
下面，通过具体实施例来进一步说明本发明的技术方案和技术效果。
实施例1
该实施例用于说明本发明的氮化镓器件及其制备方法。制备的氮化镓器件如图1所示。
a.采用MOCVD工艺在600um基质层1(Si材料，下同)的表面生长厚度为2um的(Al,In)GaN/GaN异质结构外延材料层2(Ga元素组分含量比例x为0.6，相应的Al和/或In元素组分含量比例为0.4)；
b.采用LPCVD工艺，温度为600℃，在(Al,In)GaN/GaN异质结构外延材料层2表面生长厚度为40nm，宽0.5um的LPCVD-氮化硅材料层6(折射率为1.99，非故意氧含量为10％)；
c.采用刻蚀图形化工艺将源极、栅极和栅漏区域的LPCVD-氮化硅材料层6刻蚀去除；
d.采用电子束蒸发工艺在源极和漏极生长源电极3(TiAlNiAu，厚300nm，宽30um)和漏电极4(TiAlNiAu，厚300nm，宽30um)，并合金形成欧姆接触；
e.进行有源区隔离工艺；
f.采用电子束蒸发工艺生长栅电极5(NiAu，厚500nm，宽0.35um)，并使得栅电极5靠近LPCVD-氮化硅材料层6的一端搭在所述LPCVD-氮化硅材料层6上(搭载宽度0.2um)；
g.采用PECVD工艺生长厚度为200nm、宽度为2um氧化硅钝化层7；
h.栅电极5、源电极3、漏电极4表面开孔；
i.采用电子束蒸发工艺生长栅场板8(TiAu，厚300nm，宽1um)。
实施例1制备的氮化镓器件结构如图1所示。
实施例2
该实施例用于说明本发明的氮化镓器件及其制备方法。
a.采用MOCVD工艺在厚600um基质层1的表面生长厚度为2um的(Al,In)GaN/GaN异质结构外延材料层2(Ga元素组分含量比例x为0.5，相应的Al和/或In元素组分含量比例为0.5)；
b.采用ALD工艺生长厚20nm、宽0.7um的氧化铝钝化层7；
c.采用刻蚀图形化工艺将源极、栅极、漏极、栅源区域以及部分栅漏区域的ALD工艺生长的氧化铝钝化层7刻蚀去除，使得栅漏区域的氧化铝钝化层7呈如图2和3所示的矩阵式(氧化铝钝化层7的区域占栅漏间总区域的20％，0.7um*0.7um阵列，间距为2um)；
e.采用LPCVD工艺，温度为830℃，在(Al,In)GaN/GaN异质结构外延材料层2和氧化铝钝化层7表面生长厚度为40nm的LPCVD-氮化硅材料层6,(折射率为2.01，非故意氧含量为20％)；
f.源极和漏极开孔，采用电子束蒸发工艺在源极和漏极生长源电极3(TiAlNiAu，厚300nm，宽30um)和漏电极4(TiAlNiAu，厚300nm，宽30um)，并合金形成欧姆接触；
g.进行有源区隔离工艺；
h.栅极开孔，并采用电子束蒸发工艺生长栅电极5(NiAu，厚500nm，底宽0.5um)，并使得栅电极5的两端分别搭在栅源间的LPCVD-氮化硅材料层6上和栅漏间的LPCVD-氮化硅材料层6上(左侧搭载0.3um，右侧搭载1.2um，帽宽2um)，即栅电极5呈T型，源电极3与栅电极5之间距离为1um，漏电极4与栅电极5之间距离为10um。
对比例1
该对比例用于现有技术的氮化镓器件及其制备方法。制备的氮化镓器件如图8示。
a.采用MOCVD工艺在600um基质层1的表面生长厚度为2um的(Al,In)GaN/GaN异质结构外延材料层2(Ga元素组分含量比例x为0.6，相应的Al和/或In元素组分含量比例为0.4)；
b.采用PECVD工艺生长200nm氧化硅钝化层7；
c.采用刻蚀工艺将源极、栅极和漏极的氧化硅钝化层7刻蚀去除；
d.采用电子束蒸发工艺在源极和漏极生长源电极3(TiAlNiAu)和漏电极4(TiAlNiAu)，并合金形成欧姆接触；
e.采用电子束蒸发工艺生长栅电极5(NiAu)，并使得栅电极5的两端分别分别搭在栅源间的氧化硅钝化层7上和栅漏间的氧化硅钝化层7上，即栅电极5呈T型。
采用传输线图形(TLM)方法测试实施例1-6对比例1的氮化镓器件的2DEG密度分布；
采用栅传输线图形(GTLM)方法测试实施例1-6对比例1的氮化镓器件的源电阻随栅压的变化；
采用转移特性电学测量方法测试实施例1-6对比例1的氮化镓器件的跨导图。
实施例1-2和对比例1的测试结果如图5-7所示。
从图5可以看出：
实施例1制备得到的氮化镓器件由于栅源之间的LPCVD-氮化硅材料层6的正电荷增强效果，使得异质结的沟道中二维电子气(2DEG)密度(n2DEG)提升70％-80％，而栅漏之间的PECVD工艺生长的氧化硅钝化层7不具备如此效果，其正下方2DEG密度维持不变或略有增加。当漏端施加一定电压VDS时，由于栅源间n2DEG比栅漏间n2DEG明显减小，使得栅源间的沟道分压及对应电场大大降低，这一方面降低了源端电阻rs，另一方面延缓了源端沟道载流子在高场下达到饱和速率的进度，从而有效改善跨导平坦度及器件线性度；
实施例2制备得到的氮化镓器件由于源漏之间绝大部分区域LPCVD-氮化硅材料层6的正电荷增强效果，使得异质结的沟道中二维电子气(2DEG)密度(n2DEG)提升70％-80％，但栅漏之间图形化区域ALD工艺生长的氧化铝钝化层7不具备如此效果，其正下方2DEG密度维持不变或略有增加。当漏端施加一定电压VDS时，栅漏间形成多个n2DEG密度周期性变化的区间，密度梯度引起沟道电场或电势周期分布，从而人为引入载流子散射机制。该图形化结构利用二维电子气密度变化和散射机制的引入对载流子迁移率进行平衡调控，实现一定漏电流密度范围内器件载流子迁移率恒定，进而有效改善跨导平坦度及器件线性度。
从图6可以看出，相对现有技术中的氮化镓器件，实施例1和实施例2的氮化镓器件的源电阻随漏电流密度的变化率大大减小，有效抑制了由源电阻增加而导致的器件外观跨导在高栅压下的急剧衰退。
从图7可以看出，相对现有技术中的氮化镓器件，实施例1和实施例2的氮化镓器件的器件外观跨导在高栅压下更为平坦，有效增加器件在大功率输出时的线性输出范围。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (17)
1.一种基于介质图形化技术的氮化镓器件，其特征在于，该氮化镓器件包括：基质层(1)、(Al,In)GaN/GaN异质结构外延材料层(2)、源电极(3)、漏电极(4)和栅电极(5)；
所述(Al,In)GaN/GaN异质结构外延材料层(2)覆盖在所述基质层(1)上面，所述源电极(3)和所述漏电极(4)分别设置在所述(Al,In)GaN/GaN异质结构外延材料层(2)的两端，所述栅电极(5)设置在所述源电极(3)和所述漏电极(4)之间，所述源电极(3)和所述栅电极(5)之间的(Al,In)GaN/GaN异质结构外延材料层(2)表面设置有LPCVD-氮化硅材料层(6)，所述漏电极(4)和所述栅电极(5)之间的至少部分(Al,In)GaN/GaN异质结构外延材料层(2)表面设置有非LPCVD工艺生长的钝化层(7)。
2.根据权利要求1所述的氮化镓器件，其特征在于，所述LPCVD-氮化硅材料层(6)的介质折射率为1.99-2.01，厚度大于5nm，非故意氧含量不超过25％。
3.根据权利要求1或2所述的氮化镓器件，其特征在于，所述非LPCVD工艺生长的钝化层(7)为PECVD生长的氮化硅和/或氧化硅、ALD生长的氧化铝和/或氮化硅、MOCVD生长的原位氮化硅中的至少一种。
4.根据权利要求1所述的氮化镓器件，其特征在于，所述漏电极(4)和所述栅电极(5)之间的全部(Al,In)GaN/GaN异质结构外延材料层(2)表面设置有非LPCVD工艺生长的钝化层(7)，非LPCVD工艺生长的钝化层(7)的厚度为LPCVD-氮化硅材料层(6)厚度的1.5-5倍。
5.根据权利要求4所述的氮化镓器件，其特征在于，所述栅电极(5)靠近源电极(3)的一端搭在所述LPCVD-氮化硅材料层(6)上，所述栅电极(5)与所述源电极(3)之间的LPCVD-氮化硅材料层(6)表面设置有非LPCVD工艺生长的钝化层(7)，所述栅电极(5)表面以及所述栅电极(5)与所述漏电极(4)之间的部分非LPCVD工艺生长的钝化层(7)表面设置有连续的栅场板(8)。
6.根据权利要求1所述的氮化镓器件，其特征在于，所述漏电极(4)和所述栅电极(5)之间的10％-50％的(Al,In)GaN/GaN异质结构外延材料层(2)表面设置有非LPCVD工艺生长的钝化层(7)，其余的(Al,In)GaN/GaN异质结构外延材料层(2)表面以及所述非LPCVD工艺生长的钝化层(7)表面设置有LPCVD-氮化硅材料层(6)，所述非LPCVD工艺生长的钝化层(7)的厚度大于10nm。
7.根据权利要求6所述的氮化镓器件，其特征在于，所述非LPCVD工艺生长的钝化层(7)为条状或矩阵式分布，所述非LPCVD工艺生长的钝化层(7)的Z方向投影形状为矩形、菱形、椭圆形和圆形中的至少一种。
8.一种基于介质图形化技术的氮化镓器件的制备方法，其特征在于，该制备方法包括：
a.在基质层(1)的表面生长(Al,In)GaN/GaN异质结构外延材料层(2)；
b.采用LPCVD工艺在(Al,In)GaN/GaN异质结构外延材料层(2)表面生长LPCVD-氮化硅材料层(6)；
c.采用刻蚀图形化工艺将源极、栅极和栅漏区域的LPCVD-氮化硅材料层(6)刻蚀去除；
d.采用电子束蒸发工艺在源极和漏极生长源电极(3)和漏电极(4)，并合金形成欧姆接触；
e.进行有源区隔离工艺；
f.采用电子束蒸发工艺生长栅电极(5)；
g.采用非LPCVD工艺生长钝化层(7)；所述钝化层(7)至少位于所述漏电极(4)和所述栅电极(5)之间的(Al,In)GaN/GaN异质结构外延材料层(2)表面；
h.栅电极(5)、源电极(3)、漏电极(4)表面开孔；
i.采用电子束蒸发工艺生长栅场板(8)。
9.根据权利要求8所述的制备方法，其特征在于，步骤b中，所述LPCVD工艺的生长温度为600-830℃，所述LPCVD工艺使得得到的LPCVD-氮化硅材料层(6)的介质折射率为1.99-2.01，厚度大于5nm，非故意氧含量不超过25％。
10.根据权利要求8所述的制备方法，其特征在于，所述非LPCVD工艺生长的钝化层(7)为PECVD生长的氮化硅和/或氧化硅、ALD生长的氧化铝和/或氮化硅、MOCVD生长的原位氮化硅中的至少一种。
11.根据权利要求8所述的制备方法，其特征在于，所述非LPCVD工艺生长的钝化层(7)的厚度为LPCVD-氮化硅材料层(6)厚度的1.5-5倍。
12.一种基于介质图形化技术的氮化镓器件的制备方法，其特征在于，该制备方法包括：
a.在基质层(1)的表面生长(Al,In)GaN/GaN异质结构外延材料层(2)；
b.采用非LPCVD工艺生长钝化层(7)；
c.采用刻蚀图形化工艺将源极、栅极、漏极、栅源区域以及部分栅漏区域的非LPCVD工艺生长的钝化层(7)刻蚀去除；
e.采用LPCVD工艺在(Al,In)GaN/GaN异质结构外延材料层(2)和非LPCVD工艺生长的钝化层(7)表面生长LPCVD-氮化硅材料层(6)；
f.源极和漏极开孔，采用电子束蒸发工艺在源极和漏极生长源电极(3)和漏电极(4)，并合金形成欧姆接触；
g.进行有源区隔离工艺；
h.栅极开孔，并采用电子束蒸发工艺生长栅电极(5)。
13.根据权利要求12所述的氮化镓器件的制备方法，其特征在于，非LPCVD工艺生长的钝化层(7)为PECVD生长的氮化硅和/或氧化硅、ALD生长的氧化铝和/或氮化硅、MOCVD生长的原位氮化硅中的至少一种。
14.根据权利要求13所述的氮化镓器件的制备方法，其特征在于，优选地，步骤b中，所述非LPCVD工艺生长的钝化层(7)的厚度大于等于10nm。
15.根据权利要求13所述的氮化镓器件的制备方法，其特征在于，步骤c中，所述刻蚀使得栅漏区域的非LPCVD工艺生长的钝化层(7)剩余10％-50％。
16.根据权利要求13所述的氮化镓器件的制备方法，其特征在于，步骤c中，所述刻蚀图形化工艺使得栅漏区域剩余的非LPCVD工艺生长的钝化层(7)呈条状或矩阵式分布，非LPCVD工艺生长的钝化层(7)的Z方向投影形状为矩形、菱形、椭圆形和圆形中的至少一种。
17.根据权利要求13所述的氮化镓器件的制备方法，其特征在于，步骤e中，所述LPCVD工艺的生长温度为600-830℃，所述LPCVD工艺使得LPCVD-氮化硅材料层(6)的介质折射率为1.99-2.01，厚度大于5nm，非故意氧含量不超过25％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111301490.5A CN114628513B (zh) | 2021-11-04 | 2021-11-04 | 一种基于介质图形化技术的氮化镓器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111301490.5A CN114628513B (zh) | 2021-11-04 | 2021-11-04 | 一种基于介质图形化技术的氮化镓器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114628513A CN114628513A (zh) | 2022-06-14 |
| CN114628513B true CN114628513B (zh) | 2022-08-26 |
Family
ID=81897451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111301490.5A Active CN114628513B (zh) | 2021-11-04 | 2021-11-04 | 一种基于介质图形化技术的氮化镓器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114628513B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010199558A (ja) * | 2009-01-27 | 2010-09-09 | Panasonic Corp | 半導体装置およびその製造方法 |
| CN111223933A (zh) * | 2018-11-27 | 2020-06-02 | 北京大学 | 一种提高GaN增强型MOSFET阈值电压的新型外延层结构 |
| CN110504316B (zh) * | 2019-07-19 | 2021-02-09 | 中国电子科技集团公司第五十五研究所 | 具有分割子器件的GaN高电子迁移率晶体管及制造方法 |
| CN112864015B (zh) * | 2021-01-27 | 2022-07-05 | 浙江集迈科微电子有限公司 | GaN器件及制备方法 |
-
2021
- 2021-11-04 CN CN202111301490.5A patent/CN114628513B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN114628513A (zh) | 2022-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11393904B2 (en) | Nitride-based semiconductor device and method of manufacturing the same | |
| US11355600B2 (en) | High electron mobility transistors having improved drain current drift and/or leakage current performance | |
| KR20220076516A (ko) | 전도 채널에 근접한 계단형 필드 플레이트들 및 관련 제조 방법들 | |
| US20080176366A1 (en) | Method for fabricating AIGaN/GaN-HEMT using selective regrowth | |
| US8159004B2 (en) | Compound semiconductor device having dopant concentration gradient | |
| WO2011099097A1 (ja) | 窒化物半導体装置及びその製造方法 | |
| JP2007088185A (ja) | 半導体装置及びその製造方法 | |
| JP2013247196A (ja) | 窒化物半導体装置およびその製造方法 | |
| CN112635544B (zh) | 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法 | |
| CN102315124A (zh) | 一种双凹槽场板结构氮化物高电子迁移率晶体管制造方法 | |
| CN114628513B (zh) | 一种基于介质图形化技术的氮化镓器件及其制备方法 | |
| CN109560135B (zh) | 一种半导体结构及其形成方法 | |
| TWI619249B (zh) | 高電子遷移率電晶體結構及其形成方法 | |
| US11600721B2 (en) | Nitride semiconductor apparatus and manufacturing method thereof | |
| US11888053B2 (en) | Field-effect transistor and manufacturing method therefor | |
| WO2020245922A1 (ja) | 電界効果型トランジスタおよびその製造方法 | |
| CN109346522B (zh) | 一种半导体结构及其形成方法 | |
| CN113437145B (zh) | 一种iii族氮化物晶体管的制备方法及晶体管 | |
| CN114759080B (zh) | 一种半导体器件及其制备方法 | |
| CN219393401U (zh) | 高集成度增强型GaN-HEMT | |
| CN116565009A (zh) | 一种高线性度GaN晶体管及制备方法 | |
| CN113270494B (zh) | 双渐变沟道氮化镓基垂直结构射频器件及其制备方法 | |
| CN114121657B (zh) | 一种氮化镓垂直结型场效应管的制备方法 | |
| KR102427421B1 (ko) | 정류성능이 개선된 wbg 반도체 소자 및 그 제조방법 | |
| CN218414587U (zh) | 插指栅结构的hemt射频器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |