CN114628495A - 基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件及方法 - Google Patents

基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件及方法 Download PDF

Info

Publication number
CN114628495A
CN114628495A CN202210157686.XA CN202210157686A CN114628495A CN 114628495 A CN114628495 A CN 114628495A CN 202210157686 A CN202210157686 A CN 202210157686A CN 114628495 A CN114628495 A CN 114628495A
Authority
CN
China
Prior art keywords
layer
region
cap layer
type cap
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210157686.XA
Other languages
English (en)
Inventor
陆海
杜永浩
徐尉宗
巩贺贺
任芳芳
叶建东
周东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN202210157686.XA priority Critical patent/CN114628495A/zh
Publication of CN114628495A publication Critical patent/CN114628495A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件及方法。其器件包括自下而上依次设置的衬底、缓冲层、GaN沟道层、AlN中间层和AlGaN势垒层;AlGaN势垒层上方设有电子气恢复层,电子气恢复层上刻蚀或者腐蚀出源极区域、漏极区域以及栅极区域,栅极区域位于源极区域和漏极区域之间,其中,源极区域设有源电极,漏极区域设有漏电极,栅极区域设有栅区P型帽层和栅电极,栅电极位于栅区P型帽层上方。本发明在AlGaN势垒层上沉积兼容剥离工艺无刻蚀损伤的P型帽层,使栅区P型帽层和栅电极同步成型,并且在耗尽沟道电子实现增强型工作的同时,改变沟道的电场分布,促进器件膝点电压的降低。

Description

基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件及 方法
技术领域
本发明涉及一种基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件及其制备方法,属于增强型HEMT功率器件领域。
背景技术
在功率器件研究中,Si基功率器件的制作过程中,因为注入掺杂技术都非常成熟,可以比较容易地获得P型和N型掺杂的半导体材料,容易实现增强型Si基功率器件。而与Si基增强型功率器件不同,目前GaN衬底的生长以及掺杂技术都还没有完全解决,更多的是利用GaN异质结结构的自发极化和压电极化特性来制作GaN功率器件,即在AlGaN/GaN界面处会形成高浓度的二维电子气。因此,常规的GaN基HEMT是耗尽型器件,也称常开型器件。然而在实际电路中,负压电源将器件关闭会存在误开启的危险。所以,对于电力电子电路的设计,增强型HEMT器件必不可少,成为目前的研究热点,也是目前迫切需要解决的一个技术难题。
现有实现增强型AlGaN/GaN HEMT器件主要是通过凹栅结构、氟离子注入以及P型盖帽层技术等手段将栅区沟道的二维电子气(2DEG)耗尽,使器件在零偏压下处于关闭状态。在增强型AlGaN/GaN基HEMT功率器件的研究中,由于势垒层的干法刻蚀存在等离子刻蚀损伤、以及刻蚀深度控制难等问题,凹栅结构的器件的栅漏电、开关特性以及耐压能力有所不足。目前为止,无法进行高成品率的生产,只限于实验室的研究。氟离子注入技术则由于离子注入能量较大,需要在样品表面生长一层能量吸收层,注入完成后需要将能量吸收层去除,工艺复杂,并且注入后引起的损伤难以控制,栅漏电较为明显,器件的可靠性等问题还需进一步解决。而p型帽层结构作为制备增强型AlGaN/GaN HEMT器件的主要方案之一,具有低寄生效应、高工作频率、高功率品质因子等优点。
常规的p-GaN盖帽层技术虽然能有效解决刻蚀对沟道带来的损伤问题,但也存在非栅区域P型帽层材料的刻蚀问题,一方面会由于表面损伤引起器件动态开启电阻的上升,同时,刻蚀深度的不均匀性则会带来器件开启特性的差异。因此,对于低损伤、高精度刻蚀工艺的优化显著提高了器件工艺复杂度。另一方面P型氧化物材料作为P型帽层的主要材料之一,由于内部存在相关的受主缺陷,可以低温沉积大面积、高均匀性的P型帽层;同时,由于沉积的P型帽层材料兼容剥离工艺,无刻蚀损伤问题,有望实现更优的器件动态特性与均一性。
发明内容
本发明提供一种基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件及其制备方法,即通过兼容剥离工艺无刻蚀损伤的P型帽层材料,避免了非栅区域P型帽层的刻蚀问题,降低了工艺复杂程度。同时,实现了具有低膝点电压的增强型AlGaN/GaN HEMT器件。
本发明所采用的技术方案如下:
基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件,包括自下而上依次设置的衬底、缓冲层、GaN沟道层、AlN中间层和AlGaN势垒层;AlGaN势垒层表面设有电子气恢复层,电子气恢复层上干法刻蚀或者湿法腐蚀出源极区域、漏极区域以及栅极区域,栅极区域位于源极区域和漏极区域之间,其中,源极区域设有源电极,漏极区域设有漏电极,栅极区域设有栅区P型帽层和栅电极,栅电极位于栅区P型帽层上方。
进一步地,所述AlGaN势垒层的厚度为1~20nm。
进一步地,所述P型帽层的厚度为30~200nm。
进一步地,所述电子气恢复层的厚度为5~200nm。
本发明提供上述基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件的制备方法,包括如下步骤:
1)在衬底上依次生长缓冲层、GaN沟道层、AlN中间层以及AlGaN势垒层;
2)在AlGaN势垒层上原位生长或者非原位沉积电子气恢复层;
3)利用台面刻蚀的方式或者离子注入的方式形成隔离区域,实现有源区的电学隔离;
4)光刻出源极区域和漏极区域的接触窗口区域,干法刻蚀或者湿法腐蚀掉接触窗口区域的电子气恢复层,光刻出源电极和漏电极接触区域;
5)在源极区域和漏极区域,同步用电子束蒸发或磁控溅射生长电极金属,通过剥离工艺形成电极,并在氮气氛围中对整个晶圆进行退火处理,使源电极和漏电极分别在源极区域和漏极区域形成欧姆接触;
6)光刻出栅极区域的接触窗口区域,干法刻蚀或者湿法腐蚀掉接触窗口区域的电子气恢复层,光刻出栅区P型帽层接触区域;在整个晶圆表面生长P型帽层;
7)在P型帽层上同步用电子束蒸发或磁控溅射生长栅电极金属,通过剥离工艺形成栅区P型帽层和栅电极,并在氮气氛围中对整个晶圆进行退火处理。
进一步地,步骤2)中,电子气恢复层的沉积方式为金属有机化合物化学气相沉积、低压化学气相沉积、等离子体增强化学气相沉积或原子层沉积中的至少一种,沉积厚度为5~200nm。
进一步地,步骤3)中,台面刻蚀的刻蚀深度大于100nm,通过ICP或者RIE干法刻蚀隔离区域。
进一步地,步骤5)中的电极金属为叠层Ti/Al/Ni/Au,步骤7)中的电极金属为叠层Ni/Au。
进一步地,步骤6)中,在整个晶圆表面生长P型帽层的沉积方式为金属有机化合物化学气相沉积、低压化学气相沉积、等离子体增强化学气相沉积、磁控溅射物理气相沉积或脉冲激光沉积中的至少一种。
进一步地,步骤6)中,所述P型帽层的厚度为30~200nm,空穴浓度为1015~1019cm-3
本发明在栅极AlGaN势垒层上沉积兼容剥离工艺无刻蚀损伤的P型帽层材料,使栅区P型帽层和栅电极同步成型,并且该P型帽层材料在耗尽沟道电子实现增强型工作的同时,可以改变沟道的电场分布,在耗尽区中产生额外的横向加速电场,使经过电子提前达到饱和速度,有利于器件膝点电压的降低。
附图说明
图1为本发明器件的横截面示意图。
图2为图1的俯视示意图。
图3为本发明器件制备的工艺流程示意图。
图4为本发明实施例器件的转移特性曲线。
图5为本发明实施例器件的输出特性曲线。
图6为本发明实施例器件的膝点电压Vk与最大饱和电流IDSmax的关系曲线(Vk的定义标准为GDS=10mS/mm)。
图7为本发明实施例器件的栅漏端额外横向电场及电势与P型帽层空穴浓度的仿真关系曲线。
图8为本发明实施例器件的关态击穿特性曲线。
具体实施方式
为了更好地理解本发明,下面结合实施例进一步阐明本发明的内容,但本发明的内容不仅仅局限于下面的实施例。
如图1-2所示,本实施例的一种基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件,包括自下而上依次设置的衬底、GaN缓冲层、GaN沟道层、AlN中间层和AlGaN势垒层;在AlGaN势垒层的表面设有SiNx层,在SiNx层上干法刻蚀或者湿法腐蚀出源极区域、漏极区域以及栅极区域,栅极区域在源极区域和漏极区域之间,源极区域设有源电极,漏极区域设有漏电极,栅极区域设有栅区p型帽层和栅电极,栅电极位于P型帽层的上方,且栅区p型帽层和栅电极同步剥离成型,其中栅长LG/栅宽WG/栅源间距LGS/栅漏间距LGD=4/90/10/20μm。
器件中,AlGaN势垒层的厚度不高于20nm,一方面可以有效降低栅区沟道2DEG的浓度,有利于增强型HEMT器件的实现,另一方面可以减轻干法刻蚀对栅沟道的刻蚀损伤,大大提高了器件性能。p型帽层材料为P型NiOX材料或是其他可兼容剥离工艺无刻蚀损伤的P型帽层材料,P型材料掺杂浓度可变化,p型帽层的厚度为30~200nm,空穴浓度为1017~1019cm-3。衬底所用材料为Si、SiC或蓝宝石中的至少一种。源电极、漏电极和栅电极所用材质均为钛、铝、镍、金、铂、铱、钼、钽、铌、钴、锆、钨或氮化钛等中的至少一种,且源电极、漏电极成分可以均相同。
如图3所示,基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件的制备,包括下述步骤:
1)如图3中a所示,用金属有机化合物化学气相沉积MOCVD在蓝宝石衬底上生长一层GaN缓冲层,然后再生长一层100nm厚的GaN沟道层,接着再生长一层5nm厚的AlGaN势垒层;
2)在AlGaN势垒层上原位沉积一层5nm厚的电子气恢复层—SiNX层。为了恢复栅外区域2DEG浓度,提高2DEG的迁移率,实现器件较大电流密度,SiNX层淀积方式为金属有机化合物化学气相沉积(MOCVD)、低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)或原子层沉积(ALD)中的至少一种,沉积厚度为在5~200nm;同时SiNX层也可以作为绝缘介质层材料确保材料的厚度和致密性,保证了器件稳定性与可靠性。SiNX层对2DEG的恢复情况如表1。
表1Si3N4层对2DEG的恢复情况
Figure BDA0003512875770000041
3)如图3中b所示,为了简化工艺,确保器件的正常工作,通过台面刻蚀的方式,对有源区进行电学隔离、形成隔离区域,实现有源区的电学隔离;
4)如图3中c、d所示,光刻定义出源漏电极欧姆接触的窗口区域,通过ICP(离子束辅助自由基刻蚀)或者RIE(反应离子刻蚀)的方法,用氟(F)基气体干法刻蚀掉欧姆接触窗口区域中的5nm厚的SiNX层,在源极区域、漏极区域,用电子束同步蒸发生长Ti/Al/Ni/Au金属叠层,各层厚度依次为Ti层30nm、Al层150nm、Ni层50nm、Au层100nm,通过剥离工艺形成电极,并对整个晶圆进行退火处理,在源漏形成欧姆接触;其中,退火条件为氮气氛围,温度为850℃,时间为30秒。
5)如图3中e、f所示,光刻定义出栅接触窗口区域,通过ICP(离子束辅助自由基刻蚀)或者RIE(反应离子刻蚀)干法刻蚀去掉接触窗口区域中的5nm厚的SiNX层;在整个晶圆表面直接用磁控溅射常温生长100nm的p-NiOX帽层,再在生长的p-NiOX层上直接用电子束蒸发生长Ni/Au金属叠层,各层厚度依次为Ni层30nm、Au层150nm,通过剥离工艺同步形成栅区p-NiOX帽层和栅电极。
6)对整个晶圆进行退火处理。为了确保栅极的栅控能力,使p-NiOX帽层和AlGaN势垒之间形成良好的接触,退火条件为氮气氛围,温度为300~500℃,时间为180秒。
上述基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件,与传统的p-GaN帽层的增强型AlGaN/GaN HEMT器件相比,p-NiOX帽层兼容剥离工艺,栅区P型帽层和栅电极同步成型,避免了非栅区域帽层的刻蚀问题,大大简降低工艺复杂程度,并且实现了低膝点电压的增强型AlGaN/GaN HEMT器件。当漏端电压VDS为1v时,由栅端电压VGS与漏端电流IDS在线性(Linear)和对数(Semilog)坐标下的对应关系(图4)可知,本实施例制备的器件阈值电压VTH为0.7V,开关电流比ION/IOFF大于106,亚阈值摆幅SS为95.14mV/dec;而与实施例中没有P型帽层的器件(w/o)相比,有P型帽层器件(w/)的膝点电压Vk明显降低,其中Vk可由输出曲线的跨导GDS=0.01S/mm处的漏端电压VDS得到(图5-6),这是由于p型帽层和势垒层之间的耗尽区存在额外横向加速电场产生的电压降所导致的,如图7所示,另外,栅端电压VGS=0v时漏端关态击穿电压达到2392V@10μA/mm,表现出了优异的耐压能力,如图8所示。由此可见,本发明基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件的制备方法是完全可行的,简化了工艺复杂度,同时提高了器件的性能,具备良好的栅控、沟道输运及耐压特性,有望成为增强型AlGaN/GaN基HEMT功率器件的潜在替代方案。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改,等同替换,改进等,均应包含在本发明的保护范围之中。

Claims (10)

1.基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件,其特征在于,包括自下而上依次设置的衬底、缓冲层、GaN沟道层、AlN中间层和AlGaN势垒层;AlGaN势垒层表面设有电子气恢复层,电子气恢复层上干法刻蚀或者湿法腐蚀出源极区域、漏极区域以及栅极区域,栅极区域位于源极区域和漏极区域之间,其中,源极区域设有源电极,漏极区域设有漏电极,栅极区域设有栅区P型帽层和栅电极,栅电极位于栅区P型帽层上方。
2.根据权利要求1所述的基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件,其特征在于,所述AlGaN势垒层的厚度为1~20nm。
3.根据权利要求1所述的基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件,其特征在于,所述P型帽层的厚度为30~200nm。
4.根据权利要求1所述的基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件,其特征在于,所述电子气恢复层的厚度为5~200nm。
5.如权利要求1至4之一所述基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件的制备方法,其特征在于,包括如下步骤:
1)在衬底上依次生长缓冲层、GaN沟道层、AlN中间层以及AlGaN势垒层;
2)在AlGaN势垒层上原位生长或者非原位沉积电子气恢复层;
3)利用台面刻蚀的方式或者离子注入的方式形成隔离区域,实现有源区的电学隔离;
4)光刻出源极区域和漏极区域的接触窗口区域,干法刻蚀或者湿法腐蚀掉接触窗口区域的电子气恢复层,光刻出源电极和漏电极接触区域;
5)在源极区域和漏极区域,同步用电子束蒸发或磁控溅射生长电极金属,通过剥离工艺形成电极,并在氮气氛围中对整个晶圆进行退火处理,使源电极和漏电极分别在源极区域和漏极区域形成欧姆接触;
6)光刻出栅极区域的接触窗口区域,干法刻蚀或者湿法腐蚀掉接触窗口区域的电子气恢复层,光刻出栅区P型帽层接触区域;在整个晶圆表面生长P型帽层;
7)在P型帽层上同步用电子束蒸发或磁控溅射生长栅电极金属,通过剥离工艺形成栅区P型帽层和栅电极,并在氮气氛围中对整个晶圆进行退火处理。
6.根据权利要求5所述的制备方法,其特征在于,步骤2)中,电子气恢复层的沉积方式为金属有机化合物化学气相沉积、低压化学气相沉积、等离子体增强化学气相沉积或原子层沉积中的至少一种,沉积厚度为5~200nm。
7.根据权利要求5所述的制备方法,其特征在于,步骤3)中,台面刻蚀的刻蚀深度大于100nm,通过ICP或者RIE干法刻蚀隔离区域。
8.根据权利要求5所述的制备方法,其特征在于,步骤5)中的电极金属为叠层Ti/Al/Ni/Au,步骤7)中的电极金属为叠层Ni/Au。
9.根据权利要求5所述的制备方法,其特征在于,步骤6)中,在整个晶圆表面生长P型帽层的沉积方式为金属有机化合物化学气相沉积、低压化学气相沉积、等离子体增强化学气相沉积、磁控溅射物理气相沉积或脉冲激光沉积中的至少一种。
10.根据权利要求5所述的制备方法,其特征在于,步骤6)中,所述P型帽层的厚度为30~200nm,空穴浓度为1015~1019cm-3
CN202210157686.XA 2022-02-21 2022-02-21 基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件及方法 Pending CN114628495A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210157686.XA CN114628495A (zh) 2022-02-21 2022-02-21 基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210157686.XA CN114628495A (zh) 2022-02-21 2022-02-21 基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件及方法

Publications (1)

Publication Number Publication Date
CN114628495A true CN114628495A (zh) 2022-06-14

Family

ID=81900078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210157686.XA Pending CN114628495A (zh) 2022-02-21 2022-02-21 基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件及方法

Country Status (1)

Country Link
CN (1) CN114628495A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117913135A (zh) * 2024-03-19 2024-04-19 润新微电子(大连)有限公司 一种耗尽型GaN器件及其制备方法、HEMT级联型器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117913135A (zh) * 2024-03-19 2024-04-19 润新微电子(大连)有限公司 一种耗尽型GaN器件及其制备方法、HEMT级联型器件
CN117913135B (zh) * 2024-03-19 2024-06-04 润新微电子(大连)有限公司 一种耗尽型GaN器件及其制备方法、HEMT级联型器件

Similar Documents

Publication Publication Date Title
CN104362181B (zh) 一种GaN异质结二极管器件及其制备方法
CN108305834B (zh) 一种增强型氮化镓场效应器件的制备方法
CN104201104A (zh) 一种氮化镓基增强型器件的制造方法
CN108365008B (zh) 具有p型二维材料栅极增强型氮化镓场效应器件的制备方法
CN106158923A (zh) 基于多二维沟道的增强型GaN FinFET
CN105336789A (zh) 一种高质量MIS结构的GaN基场效应晶体管及其制备方法
CN211578757U (zh) 高电子迁移率晶体管
CN110648914B (zh) 一种提升氮化镓晶体管击穿电压的方法
CN102097483A (zh) GaN基异质结构增强型绝缘栅场效应晶体管及制备方法
WO2020107754A1 (zh) 一种提高GaN增强型MOSFET阈值电压的外延层结构及器件制备
CN108666359A (zh) 一种利用新型势垒层提高GaN增强型沟道迁移率的器件结构及实现方法
CN106158950A (zh) 一种提高增强型GaN MOS沟道迁移率的器件结构及实现方法
CN107785435A (zh) 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN106158960A (zh) 基于数字化湿法栅刻蚀技术形成GaN增强型MOSFET及制备方法
CN113745331A (zh) Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法
CN220065702U (zh) 一种增强型hemt器件
CN114628495A (zh) 基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件及方法
CN111863948B (zh) 一种带栅源桥的GaN基P-GaN增强型HEMT器件及其制备方法
CN111223777A (zh) GaN基HEMT器件及其制作方法
CN113178480A (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN205564759U (zh) 一种新型增强型iii-v异质结场效应晶体管
CN111509042A (zh) 一种MIS结构GaN高电子迁移率晶体管及其制备方法
CN114883407B (zh) 基于Fin-FET栅结构HEMT及其制作方法
CN116169169A (zh) 一种低栅泄漏电流的增强型GaN HEMTs及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination