CN114616665A - 电阻元件和电子设备 - Google Patents
电阻元件和电子设备 Download PDFInfo
- Publication number
- CN114616665A CN114616665A CN202080074139.4A CN202080074139A CN114616665A CN 114616665 A CN114616665 A CN 114616665A CN 202080074139 A CN202080074139 A CN 202080074139A CN 114616665 A CN114616665 A CN 114616665A
- Authority
- CN
- China
- Prior art keywords
- resistive
- film
- protrusion
- semiconductor substrate
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 230000001681 protective effect Effects 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 31
- 238000004519 manufacturing process Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000010276 construction Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
电阻元件包括电阻膜，其中电阻膜与形成在半导体基板的表面上的突出部相邻，该突出部包括由电阻膜跨过的台阶。
Description
相关申请的交叉引用
本申请要求于2019年10月31日提交的日本在先专利申请JP 2019-198096的权益，其全部内容通过引用并入本文
技术领域
本公开涉及电阻元件和电子设备。具体地，本公开涉及形成在半导体基板上的电阻元件和包括该电阻元件的电子设备。
背景技术
过去，采用通过处理半导体基板的表面而形成的无源元件。例如，采用其中电阻器中包括的多晶硅膜被放置在形成于半导体基板中的沟槽中的电阻元件(例如，参见专利文献1)。在该电阻元件中，n型第一多晶硅膜、氧化硅膜和p型第二多晶硅膜按该顺序层叠在沟槽内。
[引文列表]
[专利文献]
[专利文献1]：JP 11-330375A
发明内容
[技术问题]
现有技术中的技术难以制造具有高电阻值的电阻元件。为了实现高电阻值，需要减小电阻器的体积。在前述技术中所述的结构中，多个膜层叠在形成于半导体基板中的沟槽内。因此，在减小电阻器的体积方面存在限制，这使得难以制造具有高电阻值的电阻元件。另一方面，在形成具有长电阻图案的电阻器以产生具有高电阻值的电阻元件的情况下，存在由电阻元件占据的面积增大的问题。
[问题的解决方案]
为了解决这些问题，完成了本公开。根据本公开的第一方面，提供了一种电阻元件，包括：电阻膜，其中，所述电阻膜与形成在半导体基板的表面上的突出部相邻，所述突出部包括由所述电阻膜跨过的台阶。
另外，在第一方面中，所述电阻元件可以包括串联连接的多个所述电阻膜。
此外，在第一方面中，跨过所述半导体基板上的多个所述突出部中的每个的所述台阶的多个所述电阻膜可以串联连接。
此外，在第一方面中，所述电阻元件还可以包括保护膜，其被放置于在所述多个突出部之间串联连接的所述多个电阻膜之间。
此外，在第一方面中，所述多个突出部中的两个相邻突出部可以以超过所述电阻膜厚度两倍的间隔放置。
此外，在第一方面中，所述电阻膜可以隔着绝缘膜与所述突出部相邻。
此外，在第一方面中，所述电阻元件还可以包括绝缘层，其被放置在所述半导体基板的邻近所述突出部的所述表面上，其中，所述电阻膜跨过所述绝缘层和所述突出部之间的台阶。
此外，在第一方面中，所述突出部可以具有距所述绝缘层约400nm以下的高度。
此外，在第一方面中，所述电阻膜可以包括多晶硅。
此外，在第一方面中，所述突出部可以通过对所述半导体基板的所述突出部周围的表面进行研磨来形成。
此外，在第一方面中，所述突出部可以与放置在所述半导体基板上的鳍式晶体管的鳍部同时形成。
此外，根据本公开的第二方面，提供了一种电子设备，包括：电阻元件，其包括与形成在半导体基板的表面上的突出部相邻的电阻膜，所述突出部包括由所述电阻膜跨过的台阶；和晶体管，其被放置在所述半导体基板上并连接到所述电阻元件。
根据上述方面，电阻膜与突出部的侧面相邻。这种构成使得能够拉长电阻膜。
附图说明
图1是根据本公开第一实施方案的电阻元件的构成例的图。
图2是根据本公开第一实施方案的电阻元件的构成例的截面图。
图3A示出了根据本公开第一实施方案的电阻元件的制造方法的示例。
图3B示出了根据本公开第一实施方案的电阻元件的制造方法的示例。
图3C示出了根据本公开第一实施方案的电阻元件的制造方法的示例。
图4D示出了根据本公开第一实施方案的电阻元件的制造方法的示例。
图4E示出了根据本公开第一实施方案的电阻元件的制造方法的示例。
图4F示出了根据本公开第一实施方案的电阻元件的制造方法的示例。
图4G示出了根据本公开第一实施方案的电阻元件的制造方法的示例。
图5H示出了根据本公开第一实施方案的电阻元件的制造方法的示例。
图5I示出了根据本公开第一实施方案的电阻元件的制造方法的示例。
图5J示出了根据本公开第一实施方案的电阻元件的制造方法的示例。
图6K示出了根据本公开第一实施方案的电阻元件的制造方法的示例。
图6L示出了根据本公开第一实施方案的电阻元件的制造方法的示例。
图6M示出了根据本公开第一实施方案的电阻元件的制造方法的示例。
图7A是根据本公开第一实施方案的电阻元件的其他构成例的图。
图7B是根据本公开第一实施方案的电阻元件的其他构成例的图。
图7C是根据本公开第一实施方案的电阻元件的其他构成例的图。
图8是根据本公开第二实施方案的电阻元件的构成例的截面图。
图9是根据本公开第三实施方案的电阻元件的构成例的截面图。
图10是根据本公开第四实施方案的电阻元件的构成例的截面图。
图11是根据本公开第五实施方案的电子设备的构成例的图。
图12是根据本公开第五实施方案的电子设备的构成例的立体图。
图13是根据本公开第五实施方案的电子设备的其他构成例的立体图。
具体实施方式
接下来，将参照附图说明用于实施本公开的实施方案(在下文中，称为“实施方案”)。在附图中，由相同或相似的附图标记表示相同或相似的部分。此外，将按以下顺序说明实施方案。
1.第一实施方案
2.第二实施方案
3.第三实施方案
4.第四实施方案
5.第五实施方案
<1.第一实施方案>
(电阻元件的构成)
图1是根据本公开第一实施方案的电阻元件的构成例的图。图1是电阻元件100的构成例的平面图。电阻元件100形成在表面设置有绝缘层120的半导体基板110(未示出)上。半导体基板110具有突出部111，并且电阻膜140与突出部111相邻。在图1所示的示例中，电阻元件100设置有被电阻膜140跨过的四个突出部111。
(电阻元件的截面构成)
图2是根据本公开第一实施方案的电阻元件的构成例的截面图。图2是沿图1中的线a-a’截取的电阻元件100的构成例的截面图。图2所示的电阻元件100形成在半导体基板110的表面上，包括电阻膜140、绝缘膜130、保护膜150、绝缘层120和接触插塞160。
半导体基板110设置有电阻元件100。半导体基板110包括例如硅(Si)。半导体基板110具有n型或p型导电性。此外，半导体基板110可以包括具有低杂质浓度的阱区域。此外，半导体基板110可以包括本征半导体。
电阻膜140是包括具有预定电阻率的电阻材料的膜状电阻器。电阻膜140与将要说明的突出部111相邻。各突出部111具有被电阻膜140跨过的台阶112。图2中的半导体基板110设置有具有被电阻膜140跨过的台阶112的多个突出部111。跨过台阶112的电阻膜140增加了电阻膜140的有效长度，并增加了电阻膜140的电阻。电阻膜140包括例如多晶硅等。当在电阻膜140中使用多晶硅时，可以通过注入诸如硼(B)和磷(P)等杂质来调整电阻率。此外，诸如钽(Ta)等金属和诸如氮化钛(TiN)等化合物也可用作电阻膜140。
图2中示出了四个突出部111，但是注意，突出部111的数量不受限制。图2中的电阻膜140是其中放置在多个台阶112中的每个上的电阻膜串联连接的示例。
突出部111是形成在半导体基板110的表面上的具有突出形状的区域。各突出部111包括与半导体基板110相同的部件。各突出部111例如通过对半导体基板110的在要放置突出部111的区域周围的表面进行研磨来形成。
绝缘层120被放置在半导体基板110的表面上。该绝缘层120被放置在半导体基板110的除突出部111之外的表面上。突出部111从绝缘层120突出。绝缘层120可以包括诸如氧化硅(SiO2)和氮化硅(SiN)等绝缘体。绝缘层120将电阻膜140与半导体基板110的除突出部111之外的表面分离，这使得电阻元件100的寄生电容减小。
绝缘膜130被放置在各突出部111的表面上。该绝缘膜130使构成突出部111的半导体基板110与电阻膜140绝缘。绝缘膜130包括例如SiO2。
保护膜150是覆盖电阻膜140并保护电阻膜140的膜。该保护膜150包括例如诸如SiN等绝缘体。保护膜150填充在相邻突出部111之间的电阻膜140中产生的间隙，从而防止空隙。
接触插塞160与电阻膜140相邻，并且连接电阻元件100和配线。该接触插塞160包括例如诸如钨(W)或铜(Cu)等金属。在图2所示的示例中，接触插塞160被放置在与突出部111的顶部相邻的电阻膜140的表面上。接触插塞160也可以被放置在与绝缘层120相邻的电阻膜140的表面上。
突出部111形成在半导体基板110的表面上，并且电阻膜140形成为与突出部111相邻并跨越突出部111的台阶112。因此，电阻膜140形成在半导体基板110的侧面上。这种构成增加了电阻膜140的有效长度，并增加了电阻膜140的电阻。这种构成减小了电阻元件100在半导体基板110的表面上所占据的面积。
(电阻元件的制造方法)
图3A至图6M示出了根据本公开第一实施方案的电阻元件的制造方法的示例。图3A至图6M示出了电阻元件100的制造过程的示例。首先，使半导体基板110的表面经过热氧化，以形成SiO2膜(未示出)。接下来，形成SiN膜301。例如，通过化学气相沉积(CVD)来进行成膜(参见图3A)。
接下来，在SiN膜301的表面上放置抗蚀剂302。在抗蚀剂302的除要形成突出部111的区域之外的区域中形成开口部303(参见图3B)。
接下来，使用抗蚀剂302作为掩膜，对SiN膜301和半导体基板110的表面进行研磨。例如，通过其中采用干法蚀刻的各向异性蚀刻来进行研磨。由于该蚀刻，在半导体基板110的表面上形成突出部111(参见图3C)。
接下来，在半导体基板110的表面上放置SiO2膜304。例如，通过CVD进行成膜(参见图4D)。
接下来，研磨SiO2膜304。例如，通过其中采用干法蚀刻的各向异性蚀刻来进行研磨。这里，可以使用SiN膜301作为蚀刻停止层来研磨SiO2膜304，同时留下突出部111不被碰到。因此，形成绝缘层120(参见图4E)。
接下来，通过湿法蚀刻等去除SiN膜301，并且在从绝缘层120突出的突出部111的表面上放置绝缘膜130。例如，该步骤通过对构成突出部111的半导体基板110进行热氧化来进行(参见图4F)。
接下来，放置作为电阻膜140的材料的电阻材料膜305。例如，通过CVD形成多晶硅膜来进行该步骤(参见图4G)。注意，当调整电阻膜140的电阻值时，杂质被注入到电阻材料膜305中。例如，通过使用作为杂质的P、B等的离子注入来进行注入。
接下来，在电阻材料膜305的表面上，放置具有电阻膜140形状的抗蚀剂306(参见图5H)。
接下来，使用抗蚀剂306作为掩模蚀刻电阻材料膜305。例如，通过干法蚀刻来进行蚀刻。因此，形成电阻膜140(参见图5I)。
接下来，放置保护膜150。例如，通过放置诸如SiN或SiO2等绝缘体的膜并蚀刻电阻膜140来进行该步骤(参见图5J)。
接下来，放置层间膜306(图2中未示出)。例如，通过CVD等形成诸如SiO2等绝缘体的膜来进行该步骤(参见图6K)。
接下来，在层间膜306的要放置接触插塞160的区域中形成接触孔307。通过干法蚀刻来进行该步骤(参见图6L)。注意，硅化物膜可以放置在电阻膜140的要放置接触插塞160的表面上。
接下来，将用作接触插塞160的材料的金属，例如W，放置在接触孔307中，以形成接触插塞160。例如，通过CVD形成W膜并去除接触孔307以外的部分中的W来进行该步骤(参见图6M)。以这种方式，可以制造电阻元件100。
(变形例)
电阻元件100设置有具有矩形截面的突出部111。然而，突出部111可以具有不同的形状。
(电阻元件的其他构成)
图7A至图7C是根据本公开第一实施方案的电阻元件的其他构成例的图。在图7A所示的示例中，各突出部111具有锥形截面。图7A中的电阻膜140包括放置在相邻突出部111之间的梯形截面谷部141。
类似于图7A，图7B中所示的电阻膜140设置有具有锥形截面的突出部111，并且设置有具备三角形截面的谷部142。
图7C所示的电阻膜140是与具有曲面的绝缘层120相邻的示例。图7C中的电阻膜140包括具有根据绝缘层120的表面形状弯曲的截面的谷部143。
注意，电阻元件100的构成不限于这些示例。例如，电阻膜140可以被放置在具有三角形或半球形截面的突出部111上。
如上所述，在根据本公开第一实施方案的电阻元件100中，电阻膜140形成为跨越多个突出部111的台阶，这使得可以使电阻膜140沿台阶延伸。这种构成增加了电阻膜140的长度而不会增加纵向方向上的尺寸。这种构成能够使电阻膜140具有高电阻值并且有助于增加电阻元件100的电阻。
<2.第二实施方案>
在根据第一实施方案的电阻元件100中，多个突出部111被放置在半导体基板110上。在本公开的第二实施方案中，将提出突出部111的尺寸等。
(电阻元件的截面构成)
图8是根据本公开第二实施方案的电阻元件的构成例的截面图。图8简单地示出了电阻元件100的构成例。在图8中，t1和t2分别表示电阻膜140的厚度和绝缘膜130的厚度。此外，w表示相邻的突出部111之间的间隔。在如图8所示放置绝缘膜130的情况下，w表示突出部111表面上的绝缘膜130之间的间隔。另外，h表示各突出部111距绝缘层120的表面的高度。
突出部111之间的间隔w优选大于电阻膜140的厚度t1的两倍。这是因为这种构成防止了相邻突出部111之间的突出部111的侧面上的电阻膜140接触相对侧面上的电阻膜140，并防止电阻值的下降。
此外，突出部111距绝缘层120的表面的高度h优选为约400nm以下。如图5H至图5J所示，电阻膜140通过对与突出部111的表面上的绝缘膜130相邻的诸如多晶硅等电阻材料膜305进行干法蚀刻来形成。在该干法蚀刻中，各突出部111的顶部(上表面)与底部附近的部分相比更容易被过度蚀刻，这容易损坏与各突出部111的上表面相邻的绝缘膜130。在绝缘膜130的厚度t2为10nm的情况下，高度h被调整为约400nm以下，以减少在干法蚀刻期间对绝缘膜130的损坏。
电阻元件100的其他构成与根据本公开第一实施方案的电阻元件100类似，并且在下文中将不再进行说明。
如上所述，根据本公开第二实施方案的电阻元件100通过限定突出部111等的尺寸来防止电阻值的变化。
<3.第三实施方案>
在根据第一实施方案的电阻元件100中，绝缘层120被放置在半导体基板110的表面上。本公开的第三实施方案与第一实施方案的不同之处在于，省略了绝缘层120。
(电阻元件的截面构成)
图9是根据本公开第三实施方案的电阻元件的构成例的截面图。类似于图2，图9示出了电阻元件100的构成例。图9与图2的电阻元件100的不同之处在于，这里的电阻元件未设置绝缘层120。
图9中的绝缘膜130被放置在包括突出部111的半导体基板110的表面上，并且被放置在半导体基板110和电阻膜140之间。因此，半导体基板110和电阻膜140绝缘。
电阻元件100的其他构成与根据本公开第一实施方案的电阻元件100类似，并且在下文中将不再进行说明。
如上所述，绝缘层120的省略简化了根据本公开第三实施方案的电阻元件100的构成。
<4.第四实施方案>
根据第一实施方案的电阻元件100设置有多个突出部111。本公开的第四实施方案与第一实施方案的不同之处在于，电阻元件设置有一个突出部111。
(电阻元件的截面构成)
图10是根据本公开第四实施方案的电阻元件的构成例的截面图。类似于图2，图10示出了电阻元件100的构成例。这里的电阻元件与图2的电阻元件100的不同之处在于，其包括跨过一个突出部111的台阶的电阻膜144。
图10中的电阻膜144仅跨过突出部111的一个台阶112。该电阻膜144设置有具有不同高度的接触插塞160和161。接触插塞160与放置在突出部111顶部的电阻膜144相邻。另一方面，接触插塞161与和绝缘层120相邻的电阻膜144相邻。由于接触插塞161被放置在突出部111的台阶112的底部附近，因此接触插塞161比接触插塞160更长。
注意，电阻元件100的构成不限于该示例。例如，突出部111的两个台阶112可以被电阻膜144跨过。在这种情况下，放置两个接触插塞161。
电阻元件100的其他构成与根据本公开第一实施方案的电阻元件100类似，并且在下文中将不再进行说明。
如上所述，根据本公开第四实施方案的电阻元件100包括与一个突出部111相邻的电阻膜144。因此，可以简化电阻元件100的构成。
<5.第五实施方案>
根据第一实施方案的电阻元件100包括跨过突出部111的电阻膜140。在本公开的第五实施方案中，说明了包括该电阻元件100的电子设备。
(电子设备的电路构成)
图11是根据本公开第五实施方案的电子设备的构成例的图。图11是示出电子设备10的构成例的电路图。图11的电子设备10包括MOS晶体管200和电阻元件100。MOS晶体管200的示例包括n沟道MOS晶体管。图11中的电子设备10相当于放大电路，其被构造成将从输入信号线IN(信号线11)输入的信号放大并将放大后的信号输出到输出信号线OUT(信号线12)。此外，用于供电的电源线Vdd连线到图11中的电子设备10。
MOS晶体管200的栅极连接到输入信号线IN，并且漏极连接到电源线Vdd。MOS晶体管200的源极连接到电阻元件100的一端和输出信号线OUT。电阻元件100的另一端接地。
图11中的电子设备10被包括在源极跟随器电路中。电阻元件100相当于MOS晶体管200的负载电阻。如后所述，可采用鳍式晶体管(FinTransistor)作为MOS晶体管200。鳍式晶体管是形成在半导体基板上的包括鳍部的MOS晶体管。这里，鳍部是形成在半导体基板的表面上的鳍状突出部。
(电子设备的构成)
图12是根据本公开第五实施方案的电子设备的构成例的立体图。图12是电子设备10的构成例的立体图，示出了形成在半导体基板的表面上的MOS晶体管200和电阻元件100的外形和布置。
图12中的电阻元件100包括电阻膜145。电阻膜145形成为跨过两个突出部111和突出部113之间的台阶。突出部113比突出部111更长，并且与后述MOS晶体管200的鳍部共用。换句话说，电阻元件100形成在突出部113的一端，并且MOS晶体管200形成在另一端。注意，在图12的电阻元件100中，省略了绝缘膜130、绝缘层120、保护膜150、接触插塞160等。
MOS晶体管200是以突出部113的一端作为鳍部的鳍式晶体管。该MOS晶体管200包括漏极区域201、栅极202和源极区域203。漏极区域201和源极区域203是形成在突出部113中的半导体区域并且具有n型导电性。栅极202穿过漏极区域201和源极区域203之间的突出部113。沟道形成在栅极202正下方的突出部113的表面附近。注意，图12示出了MOS晶体管200的概要，其中省略了栅极绝缘膜、侧壁等。注意，在MOS晶体管200中，突出部113形成为在突出部113形成之后通过离子注入等而具有预定的导电性。如上所述，电阻元件100的突出部(突出部113)与MOS晶体管200的鳍部共用，并同时形成在半导体基板110的表面上。
另外，图12中的粗线表示配线，并且实心圆表示配线和半导体区域或电阻膜145之间的连接。MOS晶体管200的漏极区域201连接到电源线Vdd，并且栅极202连接到输入信号线IN。MOS晶体管的源极区域203连接到输出信号线OUT和电阻膜145的与突出部113相邻的一端。电阻膜145的另一端接地。
如图12所示，当电阻元件100和MOS晶体管被放置在一个半导体基板上时，可以同时形成诸如绝缘膜等组件。例如，电阻元件100的绝缘膜130可以与MOS晶体管200的栅极绝缘膜同时形成。此外，电阻元件100的绝缘层120可以与设置在MOS晶体管200的栅极202下方的绝缘层同时形成。此外，电阻元件100的保护膜150可以与MOS晶体管200的栅极202的侧壁绝缘膜(侧壁)同时形成。
以这种方式，由于电阻元件100的突出部113与MOS晶体管200的鳍部共用，因此可以减小电子设备10的尺寸。同时形成电阻元件100和MOS晶体管200的组件简化了电子设备10的制造过程。
(电子设备的其他构成)
图13是根据本公开第五实施方案的电子设备的其他构成例的立体图。类似于图12，图13是电子设备10的构成例的立体图，示出了形成在半导体基板的表面上的MOS晶体管200和电阻元件100的外形和布置。图13中的电子设备10与图12中的电子设备10的不同之处在于，省略了突出部111。
图13中的电阻元件100包括电阻膜146。电阻膜146形成为重复跨过突出部113的台阶。由于该电阻膜146也跨过台阶，因此电阻膜146沿台阶延伸，这能够使电阻膜146具有高电阻值。
电子设备10的其他构成与图12的电子设备10的构成类似，并且在下文中将不再进行说明。
如上所述，由于根据本公开第五实施方案的电子设备10使用电阻元件100和构成鳍式晶体管的MOS晶体管200，因此共用突出部111等。因此，可以减小电阻元件100的尺寸并简化电阻元件100的制造过程。
最后，实施方案是本公开的示例，并且本公开不限于这些实施方案。因此，在本公开的技术构思内，可以根据设计等采用实施方案的各种变形。
此外，这里所述的效果是为了说明而非限制的目的。本公开可以产生其他效果。
另外，实施方案中的附图为示意图，并且各部分的尺寸比等不一定与实际情况相符。另外，理所当然地，尺寸关系和比例在附图之间是不同的。
注意，本技术还采用以下构成。
(1)一种电阻元件，包括：
电阻膜，
其中，所述电阻膜与形成在半导体基板的表面上的突出部相邻，所述突出部包括由所述电阻膜跨过的台阶。
(2)根据(1)所述的电阻元件，还包括：
串联连接的多个所述电阻膜。
(3)根据(2)所述的电阻元件，其中，跨过所述半导体基板上的多个所述突出部中的每个的所述台阶的多个所述电阻膜串联连接。
(4)根据(3)所述的电阻元件，还包括：
保护膜，其被放置于在所述多个突出部之间串联连接的所述多个电阻膜之间。
(5)根据(3)或(4)所述的电阻元件，其中所述多个突出部中的两个相邻突出部以超过所述电阻膜厚度两倍的间隔放置。
(6)根据(1)至(5)中任一项所述的电阻元件，其中所述电阻膜隔着绝缘膜与所述突出部相邻。
(7)根据(1)至(6)中任一项所述的电阻元件，还包括：
绝缘层，其被放置在所述半导体基板的邻近所述突出部的所述表面上，
其中，所述电阻膜跨过所述绝缘层和所述突出部之间的台阶。
(8)根据(7)所述的电阻元件，其中，所述突出部具有距所述绝缘层约400nm以下的高度。
(9)根据(1)至(8)中任一项所述的电阻元件，其中，所述电阻膜包括多晶硅。
(10)根据(1)至(9)中任一项所述的电阻元件，其中，所述突出部通过对所述半导体基板的所述突出部周围的表面进行研磨来形成。
(11)根据(1)至(10)中任一项所述的电阻元件，其中，所述突出部与放置在所述半导体基板上的鳍式晶体管的鳍部同时形成。
(12)一种电子设备，包括：
电阻元件，其包括与形成在半导体基板的表面上的突出部相邻的电阻膜，所述突出部包括由所述电阻膜跨过的台阶；和
晶体管，其被放置在所述半导体基板上并连接到所述电阻元件。
本领域技术人员应当理解，根据设计要求和其他因素，可以发生各种变形、组合、子组合和变化，只要它们在所附权利要求或其等同物的保护范围内即可。
[附图标记列表]
10 电子设备
100 电阻元件
110 半导体基板
111、113 突出部
112 台阶
120 绝缘层
130 绝缘膜
140、144至146 电阻膜
150 保护膜
160、161 接触插塞
200 MOS晶体管
Claims (12)
1.一种电阻元件，包括：
电阻膜，
其中，所述电阻膜与形成在半导体基板的表面上的突出部相邻，所述突出部包括由所述电阻膜跨过的台阶。
2.根据权利要求1所述的电阻元件，还包括：
串联连接的多个所述电阻膜。
3.根据权利要求2所述的电阻元件，其中，跨过所述半导体基板上的多个所述突出部中的每个的所述台阶的多个所述电阻膜串联连接。
4.根据权利要求3所述的电阻元件，还包括：
保护膜，其被放置于在所述多个突出部之间串联连接的所述多个电阻膜之间。
5.根据权利要求3所述的电阻元件，其中所述多个突出部中的两个相邻突出部以超过所述电阻膜厚度两倍的间隔放置。
6.根据权利要求1所述的电阻元件，其中所述电阻膜隔着绝缘膜与所述突出部相邻。
7.根据权利要求1所述的电阻元件，还包括：
绝缘层，其被放置在所述半导体基板的邻近所述突出部的所述表面上，
其中，所述电阻膜跨过所述绝缘层和所述突出部之间的台阶。
8.根据权利要求7所述的电阻元件，其中，所述突出部具有距所述绝缘层约400nm以下的高度。
9.根据权利要求1所述的电阻元件，其中，所述电阻膜包括多晶硅。
10.根据权利要求1所述的电阻元件，其中，所述突出部通过对所述半导体基板的所述突出部周围的表面进行研磨来形成。
11.根据权利要求1所述的电阻元件，其中，所述突出部与放置在所述半导体基板上的鳍式晶体管的鳍部同时形成。
12.一种电子设备，包括：
电阻元件，其包括与形成在半导体基板的表面上的突出部相邻的电阻膜，所述突出部包括由所述电阻膜跨过的台阶；和
晶体管，其被放置在所述半导体基板上并连接到所述电阻元件。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019198096A JP2021072365A (ja) | 2019-10-31 | 2019-10-31 | 抵抗素子および電子機器 |
| JP2019-198096 | 2019-10-31 | ||
| PCT/JP2020/030440 WO2021084841A1 (en) | 2019-10-31 | 2020-08-07 | Resistance element and electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114616665A true CN114616665A (zh) | 2022-06-10 |
Family
ID=72240459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080074139.4A Pending CN114616665A (zh) | 2019-10-31 | 2020-08-07 | 电阻元件和电子设备 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20220384561A1 (zh) |
| JP (1) | JP2021072365A (zh) |
| KR (1) | KR20220091468A (zh) |
| CN (1) | CN114616665A (zh) |
| DE (1) | DE112020005374T5 (zh) |
| TW (1) | TW202119438A (zh) |
| WO (1) | WO2021084841A1 (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3161412B2 (ja) | 1998-05-15 | 2001-04-25 | 日本電気株式会社 | 半導体装置 |
| JP3539373B2 (ja) * | 2000-09-06 | 2004-07-07 | セイコーエプソン株式会社 | 半導体装置 |
| US9293584B2 (en) * | 2011-11-02 | 2016-03-22 | Broadcom Corporation | FinFET devices |
| US8796772B2 (en) * | 2012-09-24 | 2014-08-05 | Intel Corporation | Precision resistor for non-planar semiconductor device architecture |
| US20150061076A1 (en) * | 2013-08-27 | 2015-03-05 | International Business Machines Corporation | High density resistor |
| CN106465202B (zh) | 2014-04-07 | 2020-03-06 | 交互数字Ce专利控股公司 | 在移动通信网络中控制切换的方法和实现该方法的装置和系统 |
| US9530770B2 (en) * | 2014-04-24 | 2016-12-27 | GlobalFoundries, Inc. | Integrated circuits with resistor structures formed from gate metal and methods for fabricating same |
| US20150333057A1 (en) * | 2014-05-13 | 2015-11-19 | Globalfoundries Inc. | Meander resistor |
| US9478625B1 (en) * | 2015-10-08 | 2016-10-25 | Globalfoundries Inc. | Metal resistor using FinFET-based replacement gate process |
-
2019
- 2019-10-31 JP JP2019198096A patent/JP2021072365A/ja active Pending
-
2020
- 2020-08-06 TW TW109126622A patent/TW202119438A/zh unknown
- 2020-08-07 WO PCT/JP2020/030440 patent/WO2021084841A1/en active Application Filing
- 2020-08-07 CN CN202080074139.4A patent/CN114616665A/zh active Pending
- 2020-08-07 KR KR1020227011880A patent/KR20220091468A/ko unknown
- 2020-08-07 DE DE112020005374.1T patent/DE112020005374T5/de active Pending
- 2020-08-07 US US17/770,363 patent/US20220384561A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220091468A (ko) | 2022-06-30 |
| WO2021084841A1 (en) | 2021-05-06 |
| US20220384561A1 (en) | 2022-12-01 |
| JP2021072365A (ja) | 2021-05-06 |
| DE112020005374T5 (de) | 2022-08-11 |
| TW202119438A (zh) | 2021-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8895400B2 (en) | Methods of fabricating semiconductor devices having buried word line interconnects | |
| US7977725B2 (en) | Integrated circuit semiconductor device including stacked level transistors | |
| KR100243658B1 (ko) | 기판 변환기술을 이용한 인덕터 소자 및 그 제조 방법 | |
| US8823101B2 (en) | ESD protection semiconductor device having an insulated-gate field-effect transistor | |
| KR100498176B1 (ko) | 반도체 장치 | |
| US20110057260A1 (en) | Semiconductor device | |
| JP2010245196A (ja) | 半導体装置およびその製造方法 | |
| US9818833B2 (en) | Semiconductor device | |
| US8026612B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US20120001256A1 (en) | Semiconductor device | |
| US6930341B2 (en) | Integrated circuits including insulating spacers that extend beneath a conductive line | |
| US20230129233A1 (en) | Semiconductor devices | |
| CN114616665A (zh) | 电阻元件和电子设备 | |
| US7691695B2 (en) | Semiconductor device having strip-shaped channel and method for manufacturing such a device | |
| KR100624584B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP2006269491A (ja) | 半導体装置の製造方法 | |
| JP4267009B2 (ja) | 半導体メモリおよびその製造方法 | |
| JP5286318B2 (ja) | 半導体装置 | |
| US9349813B2 (en) | Method for fabricating semiconductor device | |
| JP5566003B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005203455A (ja) | 半導体装置およびその製造方法 | |
| KR20010038601A (ko) | 반도체장치 형성방법 | |
| JP2005203513A (ja) | 半導体記憶装置の製造方法および半導体記憶装置 | |
| JP2005175193A (ja) | 半導体装置、及びその製造方法 | |
| JPH11243143A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |