CN114613844A - 一种纳米空气沟道电子器件的小型化阵列化制备方法 - Google Patents
一种纳米空气沟道电子器件的小型化阵列化制备方法 Download PDFInfo
- Publication number
- CN114613844A CN114613844A CN202210248318.6A CN202210248318A CN114613844A CN 114613844 A CN114613844 A CN 114613844A CN 202210248318 A CN202210248318 A CN 202210248318A CN 114613844 A CN114613844 A CN 114613844A
- Authority
- CN
- China
- Prior art keywords
- nano
- air channel
- film
- array
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 85
- 239000004005 microsphere Substances 0.000 claims abstract description 148
- 239000010410 layer Substances 0.000 claims abstract description 101
- 239000002356 single layer Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 33
- 238000000151 deposition Methods 0.000 claims abstract description 30
- 239000004020 conductor Substances 0.000 claims abstract description 25
- 238000001338 self-assembly Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 71
- 230000008569 process Effects 0.000 claims description 34
- 239000002105 nanoparticle Substances 0.000 claims description 27
- 239000002077 nanosphere Substances 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 230000000737 periodic effect Effects 0.000 claims description 8
- 238000005566 electron beam evaporation Methods 0.000 claims description 7
- 239000004793 Polystyrene Substances 0.000 claims description 5
- 239000004816 latex Substances 0.000 claims description 5
- 229920000126 latex Polymers 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 229920002223 polystyrene Polymers 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 239000002086 nanomaterial Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 239000011805 ball Substances 0.000 description 3
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000011807 nanoball Substances 0.000 description 1
- 239000002073 nanorod Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Micromachines (AREA)
Abstract
本发明公开了一种纳米空气沟道电子器件的小型化阵列化制备方法，包括在半导体基底一侧表面设置绝缘层；在绝缘层表面设置图形化的牺牲层，形成制备窗口；在制备窗口内进行纳米微球自组装，得到周期紧密排列的纳米微球单层膜；对纳米微球单层膜进行刻蚀得到符合预设要求的纳米微球阵列薄膜；通过纳米微球阵列薄膜在制备窗口内的绝缘层表面垂直沉积导电材料，至形成顶电极以及纳米空气沟道阵列。通过调整纳米微球刻蚀程度，能够实现相互连接的球棍状纳米微球单层膜，可以实现沟道最小长度低至1纳米以下的平面型纳米空气沟道阵列；另外能够实现相互分离的周期排列的纳米微球单层膜，进而实现相应的立体型纳米空气沟道阵列。
Description
技术领域
本发明涉及纳米空气沟道电子器件技术领域，特别是涉及一种纳米空气沟道电子器件的小型化阵列化制备方法。
背景技术
随着半导体集成电路的发展，电子器件尺寸越来越接近其理论极限，现代电子学已经面临如何延续甚至突破摩尔定律的瓶颈。而极限尺寸遇到瓶颈的背后，如何探索新原理新结构器件，如何解决目前半导体集成电路遇到的一系列瓶颈问题如开启速度限制、功耗和散热等都是科学界和产业界普遍关心的问题。目前5纳米特征尺寸的工艺仍主要基于成熟的电子束光刻(EBL)技术路线，进一步小型化和结构创新面临巨大挑战，集成电路目前遇到的瓶颈得不到根本的解决，而亚纳米/埃米器件的实现更是科学界面临的巨大难题。
下一代电子学面临的主要问题之一是速度受限，这涉及到结构尺寸、载流子输运速度和致命性的热问题。目前，产业界主要依靠大幅降低器件特征尺寸解决下一代电子学面临的速度问题，器件极限尺寸受限于EUV(极紫外光刻，Extreme Ultra-violet)设备能力，无法实现特征尺寸小于2纳米的器件结构，基于这一工艺模式的纳米器件的结构、尺寸创新已经几近停滞；科学界新兴的亚纳米技术存在材料受限、表面缺陷等问题，无法稳定用于电子器件制备。因此迫切需要寻求一条全新的技术路线，解决下一代电子学面临的速度问题，同时为新原理器件出现创造条件，解决当代电子学的瓶颈。所以如何提供一种可以实现特征尺寸小于2纳米的新型器件阵列化制备工艺是本领域技术人员急需解决的问题。
发明内容
本发明的目的是提供一种纳米空气沟道电子器件的小型化阵列化制备方法，不仅可以用于实现特征尺寸低至1纳米以下的平面型器件制备，还可以用于立体型纳米空气沟道电子器件的阵列化制备。
为解决上述技术问题，本发明提供一种纳米空气沟道电子器件的小型化阵列化制备方法，包括：
在半导体基底一侧表面设置绝缘层；
在所述绝缘层表面设置图形化的牺牲层，形成制备窗口；
在所述制备窗口内进行纳米微球自组装，得到周期紧密排列的纳米微球单层膜；
对所述纳米微球单层膜进行刻蚀得到符合预设要求的纳米微球阵列薄膜；
通过所述纳米微球阵列薄膜在所述制备窗口内的绝缘层表面垂直沉积导电材料，至形成顶电极以及纳米空气沟道阵列；
去除所述纳米微球阵列薄膜以及所述牺牲层，制成所述纳米空气沟道电子器件阵列。
可选的，所述在所述绝缘层表面设置图形化的牺牲层，形成制备窗口包括：
通过硬掩膜结合电子束蒸镀工艺在所述绝缘层表面设置图形化的牺牲层，形成制备窗口。
可选的，所述在半导体基底一侧表面设置绝缘层包括：
基于高温热氧化生长工艺，在所述半导体基底一侧表面生长氧化层；或基于化学气相沉积工艺，如PECVD、LPCVD、ICPCVD等，在所述半导体基底一侧表面沉积绝缘介质层；或基于物理气相沉积工艺，如电子束蒸镀、磁控溅射等，在所述半导体基底一侧表面沉积绝缘介质层。
可选的，所述对所述纳米微球单层膜进行刻蚀得到符合预设要求的纳米微球阵列薄膜包括：
通过等离子体刻蚀所述纳米微球，得到符合预设要求的纳米微球阵列薄膜。
可选的，所述纳米微球包括聚苯乙烯乳胶微球。
可选的，所述去除所述纳米微球阵列薄膜以及所述牺牲层包括：
湿法去除所述纳米微球阵列薄膜。
可选的，所述对所述纳米微球单层膜进行刻蚀得到符合预设要求的纳米微球阵列薄膜包括：
对所述纳米微球单层膜进行刻蚀，至所述纳米微球相互分离；
所述通过所述纳米微球阵列薄膜在所述制备窗口内的绝缘层表面垂直沉积导电材料，至形成顶电极以及纳米空气沟道包括：
通过所述纳米微球阵列薄膜在所述制备窗口内的绝缘层表面垂直沉积导电材料，形成顶电极以及待刻蚀区域；所述待刻蚀区域为所述纳米微球遮蔽的区域；
以所述顶电极为掩膜刻蚀所述待刻蚀区域至所述半导体基底，形成立体结构的纳米空气沟道阵列。
可选的，所述对所述纳米微球单层膜进行刻蚀得到符合预设要求的纳米微球阵列薄膜包括：
对所述纳米微球单层膜进行刻蚀，至相邻所述纳米微球之间形成棍状连接部；
所述通过所述纳米微球阵列薄膜在所述制备窗口内的绝缘层表面垂直沉积导电材料，至形成顶电极以及纳米空气沟道包括：
通过所述纳米微球阵列薄膜在所述制备窗口内的绝缘层表面垂直沉积导电材料，形成顶电极以及平面型纳米空气沟道阵列；所述纳米空气沟道位于所述棍状连接部遮蔽的区域。
可选的，在所述绝缘层表面设置图形化的牺牲层，形成制备窗口之后，还包括：
在所述制备窗口内设置图形化的焊盘电极；对于平面型纳米空气沟道电子器件制备，要求焊盘电极的厚度小于纳米微球的半径，且两个焊盘电极之间的距离小于纳米微球的直径；
所述在所述制备窗口内进行纳米微球自组装，得到周期致密排列的纳米微球单层膜包括：
在所述制备窗口内进行纳米微球自组装，得到覆盖所述焊盘电极且周期致密排列的纳米微球单层膜，以通过所述焊盘电极踮起所述纳米微球单层膜保障落入相邻焊盘缝隙的纳米微球规则排列，提供预设的沉积掩膜。
可选的，所述半导体基底的材质为以下任意一项：
重掺杂低阻硅基底、SOI基底、碳化硅基底。
本发明所提供的一种纳米空气沟道电子器件的小型化阵列化制备方法，包括在半导体基底一侧表面设置绝缘层；在绝缘层表面设置图形化的牺牲层，形成制备窗口；在制备窗口内进行纳米微球自组装，得到周期致密排列的纳米微球单层膜；对纳米微球单层膜进行刻蚀得到符合预设要求的纳米微球阵列薄膜；通过纳米微球阵列薄膜在制备窗口内的绝缘层表面垂直沉积导电材料，至形成顶电极以及纳米空气沟道阵列；去除纳米微球阵列薄膜以及牺牲层，制成纳米空气沟道电子器件。
通过在制备窗口先设置纳米微球，基于纳米微球的自组装得到周期致密排列的纳米微球单层膜，再通过对纳米微球单层膜进行刻蚀，通过调整纳米微球刻蚀程度，一方面，能够实现相互连接的球棍状纳米微球单层膜，精确调整纳米球棍尺寸，可以实现沟道长度可调、最小长度低至1纳米以下的平面型纳米空气沟道阵列；另一方面，能够实现相互分离的周期排列的纳米微球单层膜，进而实现孔阵列电极，以此为掩膜刻蚀绝缘介质层，可以实现立体型纳米空气沟道阵列。基于本发明公开的制备方法，能够低成本、大面积、无需光刻地实现平面型和立体纳米空气沟道电子器件的小型化阵列化制备。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图5为本发明实施例所提供的一种纳米空气沟道电子器件的制备方法的工艺流程图；
图6至图14为本发明实施例所提供的具体的平面型纳米空气沟道电子器件的制备方法的工艺流程图；
图15至图19为本发明实施例所提供的具体的立体型纳米空气沟道电子器件的制备方法的工艺流程图。
图中：1.半导体基底、2.绝缘层、3.牺牲层、4.纳米微球、41.棍状连接部、5.焊盘电极、6.顶电极。
具体实施方式
本发明的核心是提供一种适于平面型和立体型纳米空气沟道电子器件的小型化阵列化制备方法。在现有技术中，产业界主要依靠大幅降低器件特征尺寸解决下一代电子学面临的速度问题，器件极限尺寸受限于EUV设备能力，无法实现特征尺寸小于2纳米的器件结构，基于这一工艺模式的纳米器件的结构、尺寸创新已经几近停滞。
而本发明所提供的一种适于平面型和立体型纳米空气沟道电子器件的小型化阵列化制备方法，包括在半导体基底一侧表面设置绝缘层；在绝缘层表面设置图形化的牺牲层，形成制备窗口；在制备窗口内进行纳米微球自组装，得到周期致密排列的纳米微球单层膜；对纳米微球单层膜进行刻蚀得到符合预设要求的纳米微球阵列薄膜；通过纳米微球阵列薄膜在制备窗口内的绝缘层表面垂直沉积导电材料，至形成顶电极以及纳米空气沟道；去除纳米微球阵列薄膜以及牺牲层，制成纳米空气沟道电子器件。
通过在制备窗口先设置纳米微球，基于纳米微球的自组装得到周期致密排列的纳米微球单层膜，再通过对纳米微球单层膜进行刻蚀，调整纳米微球刻蚀程度，一方面，能够实现相互连接的球棍状纳米微球单层膜，精确调整纳米球棍尺寸，可以实现沟道长度可调、最小长度低至1纳米以下的平面型纳米空气沟道阵列；另一方面，能够实现相互分离的周期排列的纳米微球单层膜，进而实现孔阵列电极，以此为掩膜刻蚀绝缘介质层，可以实现立体型纳米空气沟道阵列。基于本发明公开的制备方法，能够低成本、大面积、无需光刻地实现平面型和立体纳米空气沟道电子器件的小型化阵列化制备。
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1至图5，图1至图5为本发明实施例所提供的一种纳米空气沟道电子器件的制备方法的工艺流程图。
参见图1，在本发明实施例中，纳米空气沟道电子器件的制备方法包括：
S101：在半导体基底一侧表面设置绝缘层。
参见图2，上述半导体基底1不仅仅起到承载作用，还可以作为纳米空气沟道电子器件一极使用。具体的，在本发明实施例中该半导体基底1的材质为以下任意一项：重掺杂低阻硅基底、SOI(Silicon On Insulator或Semi-conductor On Insulator)基底、碳化硅基底。当然，对于半导体基底1的具体材质在本发明实施例中不做具体限定，视具体情况而定。
在本步骤中，会在半导体基底1一侧表面设置绝缘层2。在实际使用过程中，会在半导体基底1与绝缘层2之间界面靠近半导体基底1一侧产生二维电子气，作为立体型纳米空气沟道电子器件的电子源；此外，半导体基底1还可以作为平面型纳米空气沟道电子器件的栅控电极。本步骤具体可以采用热氧化工艺生长该绝缘层2，即本步骤可以具体包括：基于高温热氧化生长工艺，在所述半导体基底1一侧表面生长氧化层，使用该氧化层作为绝缘层2。有关高温热氧化生长工艺的具体内容可以参考现有技术，当然在本步骤中还可以通过其他的工艺设置绝缘层2，例如基于化学气相沉积工艺，如LPCVD(化学气相沉积法)，PECVD(等离子体增强化学的气相沉积法)，ICPCVD(感应耦合等离子体-化学气相沉积法)等CVD(气相沉积法)技术在所述半导体基底一侧表面沉积绝缘介质层；或基于物理气相沉积工艺，如电子束蒸镀、磁控溅射等，在所述半导体基底一侧表面沉积绝缘介质层，其具体工艺在此不做具体限定。
S102：在绝缘层表面设置图形化的牺牲层，形成制备窗口。
参见图3，在本步骤中，需要设置图形化的牺牲层3，该牺牲层3会裸露出预设位置的氧化层，以形成制备窗口。通常情况下，该牺牲层3的厚度需要小于后续纳米微球4的直径。
具体的，本步骤可以包括：通过硬掩膜结合电子束蒸镀工艺在所述绝缘层2表面设置图形化的牺牲层3，形成制备窗口。即在本步骤中，通过硬掩膜(shadow-mask)结合电子束蒸镀技术，可以在不使用光刻法，无需使用光刻胶的前提下，直接在绝缘层2表面制成图形化的牺牲层3，形成制备窗口。结合后续通过纳米微球阵列薄膜在制备窗口内的绝缘层2表面垂直沉积导电材料，至形成顶电极6以及纳米空气沟道，可以使得整个纳米空气沟道电子器件的制备过程不需要使用光刻工艺，从而极大加快制作流程，减少制作成本。
S103：在制备窗口内进行纳米微球自组装，得到周期紧密排列的纳米微球单层膜。
参见图4以及图5，在本步骤中会在上述制备窗口内紧密铺列多个纳米微球4，该纳米微球4会自组装成周期致密排列的纳米微球单层膜。此时，在该纳米微球单层膜中，相邻的纳米微球4通常会相互接触，但在相邻纳米微球4之间会留有缝隙，且由于纳米微球4的轮廓呈球状，该缝隙通常呈边为弧形的类三角形。具体的，在本步骤中通常会使用聚苯乙烯乳胶微球作为纳米微球4，当然也可以使用其它材质的纳米微球4，在此不做具体限定。在本步骤中所使用的纳米微球4的直径可以为200nm，500nm，700nm，1μm，2μm等均可，在此不做具体限定。
S104：对纳米微球单层膜进行刻蚀得到符合预设要求的纳米微球阵列薄膜。
在本步骤中，会对纳米微球4进行刻蚀，得到符合预设要求的纳米微球阵列薄膜。需要说明的是，对于不同类型的纳米空气沟道电子器件，例如对于立体型纳米空气沟道电子器件以及平面型纳米空气沟道电子器件，在本步骤中需要刻蚀得到不同要求的纳米微球阵列薄膜。有关其具体内容将在下述发明实施例中做详细介绍，在此不再进行赘述。
具体的，本步骤可以具体包括：通过等离子体刻蚀所述纳米微球4，得到符合预设要求的纳米微球阵列薄膜。即在本步骤中，可以使用等离子体刻蚀工艺对纳米微球4进行刻蚀，具体可以利用低功率氧等离子体均匀刻蚀纳米微球4，使其在周期性保持不变的前提下，均匀缩小纳米微球4，直至符合预设要求。
S105：通过纳米微球阵列薄膜在制备窗口内的绝缘层表面垂直沉积导电材料，至形成顶电极以及纳米空气沟道。
在本步骤中，会基于上述纳米微球阵列薄膜存在的缝隙，透过纳米微球阵列薄膜，在制备窗口内的绝缘层2表面垂直沉积导电材料，例如金属材料等，形成顶电极6，以及对应的纳米空气沟道。根据纳米空气沟道电子器件类型的不同，在本步骤中可以执行不同的操作以形成平面型或立体型纳米空气沟道阵列，其具体内容将在下述发明实施例中做详细介绍，在此不再进行赘述。
在本步骤中，沉积的导电材料具体可以T i、Pt、Au、Nb等各种电子束可蒸发的材料，其所形成的顶电极6的厚度通常需要小于缩小后的纳米微球4半径。
S106：去除纳米微球阵列薄膜以及牺牲层，制成纳米空气沟道电子器件。
在本步骤中，需要去除上述纳米微球阵列薄膜以及牺牲层3，从而完成纳米空气沟道电子器件的制备。具体的，本步骤可以包括：湿法去除所述纳米微球阵列薄膜。有关湿法去除工艺的具体内容可以参考现有技术，本步骤还可以使用其他工艺去除上述纳米微球阵列薄膜以及牺牲层3，在此不做具体限定。
本发明实施例所提供的一种纳米空气沟道电子器件的制备方法，通过在制备窗口先设置纳米微球4，基于纳米微球4的自组装得到周期致密排列的纳米微球单层膜，再通过对纳米微球4进行刻蚀，调整纳米微球4刻蚀程度，一方面，能够实现相互连接的球棍状纳米微球单层膜，精确调整纳米球棍尺寸，可以实现沟道长度可调、最小长度低至1纳米以下的平面型纳米空气沟道阵列；另一方面，能够实现相互分离的周期排列的纳米微球单层膜，进而实现孔阵列电极，以此为掩膜刻蚀绝缘介质层，可以实现立体型纳米空气沟道阵列。利用本发明公开的制备方法，能够低成本、大面积、无需光刻地实现平面型和立体纳米空气沟道电子器件的小型化阵列化制备。
有关本发明所提供的一种平面型和立体型纳米空气沟道电子器件的小型化阵列化制备方法的具体内容将在下述发明实施例中做详细介绍。
请参考图6至图14，图6至图14为本发明实施例所提供的第一种具体的平面型纳米空气沟道电子器件的制备方法的工艺流程图。
本发明实施例所提供的纳米空气沟道电子器件的制备方法主要用于制备平面型亚纳米结构阵列，参见图6，在本发明实施例中，纳米空气沟道电子器件的制备方法包括：
S201：在半导体基底一侧表面设置绝缘层。
对于平面型纳米间隙电极，该绝缘层2的厚度通常为10纳米至1000纳米，根据具体应用可调。
S202：在绝缘层表面设置图形化的牺牲层，形成制备窗口。
上述S201至S202与上述发明实施例中S101至S102基本一致，详细内容请参考上述发明实施例，在此不再进行赘述。
S203：在制备窗口内设置图形化的焊盘电极。
通常要求所述焊盘电极的厚度小于纳米微球的半径，且两个焊盘电极之间的距离小于纳米微球的直径。
参见图7，在本步骤中，具体可以通过硬掩膜结合电子束蒸镀工艺在制备窗口内设置图形化的焊盘电极5，通常设置一对图形化的焊盘电极，具体要求该焊盘电极5的厚度小于纳米微球4的半径，且两个焊盘电极5之间的距离小于纳米微球4的直径。该工艺已在上述发明实施例中S102中做详细介绍，其区别在于本步骤所使用材料通过为例如金属等导电材料。上述焊盘电极5一方面用于保障落入相邻焊盘缝隙的纳米微球规则排列，提供预设的纳米间隙沉积掩膜；另一方面为平面型亚纳米结构阵列的tip-to-tip电极提供宏观可测的能力。
S204：在制备窗口内进行纳米微球自组装，得到覆盖焊盘电极且周期紧密排列的纳米微球单层膜，以通过焊盘电极踮起纳米微球单层膜保障落入相邻焊盘缝隙的纳米微球规则排列，提供预设的纳米间隙沉积掩膜。
参见图8以及图9，在本步骤中，自组装而成的纳米微球单层膜需要覆盖焊盘电极5，从而使得图形化的焊盘电极5可以踮起预设位置的纳米微球单层膜，从而在厚度方向上使得纳米微球4的分布产生变化，一方面，保障落入相邻焊盘缝隙的纳米微球4规则排列，提供预设的纳米间隙沉积掩膜；另一方面，在厚度方向上为纳米微球单层膜提供弯曲或倾斜角度，进而形成对于后续顶电极6所需要的沉积角度。
S205：对纳米微球单层膜进行刻蚀，至相邻纳米微球之间形成棍状连接部。
参见图10，在对纳米微球4进行刻蚀，逐渐缩小纳米微球4的尺寸时，由于纳米微球4相互接触的位置被刻蚀的速度相对较慢，其将逐渐形成“球-棍-球”形貌的纳米微球阵列薄膜，即整个纳米微球阵列薄膜中相邻纳米微球4将会形成球状部、棍状连接部41、球状部的结构，其中“棍”，即棍状连接部41随着刻蚀时间的变化逐渐变细变长。而在本步骤中，对纳米微球4进行刻蚀需要至相邻纳米微球4之间形成符合预设尺寸要求的棍状连接部41。
S206：通过纳米微球阵列薄膜在制备窗口内的绝缘层表面垂直沉积导电材料，形成顶电极以及平面型纳米空气沟道阵列。
参见图11以及图12，在本发明实施例中，所述纳米空气沟道位于所述棍状连接部41遮蔽的区域。在本步骤中会透过上述“球-棍-球”形貌的纳米微球阵列薄膜在制备窗口内的绝缘层2表面垂直沉积导电材料，该导电材料会覆盖上述焊盘电极5，从而使得最终形成的顶电极6具有预设的纳米间隙沉积角度。此时，因上述棍状连接部41遮挡所未沉积导电材料的区域为沟道区域，对应形成平面型纳米空气沟道，构成平面型纳米空气沟道阵列。而平面型纳米空气沟道两端会由于上述呈球状的纳米微球4以及预设沉积角度的作用，形成尖端相对的电极，即形成tip-to-tip电极，构成tip-to-tip电极阵列。
S207：去除纳米微球阵列薄膜以及牺牲层，制成纳米空气沟道电子器件。
参见图13以及图14，本步骤与上述发明实施例中S106基本一致，详细内容已在上述发明实施例中做详细介绍，在此不再进行赘述。
由于平面型纳米间隙电极，即上述tip-to-tip电极的间隙长度取决于纳米微球4的刻蚀程度和金属材料的沉积角度和真空度，上述形成的纳米间隙，可以低至1纳米以下，最大可以与纳米微球4的尺寸相比拟。而通过等离子体刻蚀均匀缩小纳米微球4，可以实现平面型t i p-to-t i p纳米间隙的调节；而通过调平面型纳米间隙电极的尺寸，能够实现平面型纳米空气沟道二极管开启速度的控制。
有关本发明所提供的一种立体型纳米空气沟道电子器件的制备方法的具体内容将在下述发明实施例中做详细介绍。
请参考图15至图19，图15至图19为本发明实施例所提供的第二种具体的纳米空气沟道电子器件的制备方法的工艺流程图。
本发明实施例所提供的纳米空气沟道电子器件的制备方法主要用于制备立体型纳米结构阵列，参见图15，在本发明实施例中，纳米空气沟道电子器件的制备方法包括：
S301：在半导体基底一侧表面设置绝缘层。
对于立体型纳米间隙电极，由于纳米间隙取决于绝缘层2的厚度，使得该绝缘层2的厚度通常为10纳米至100纳米，根据具体应用可调。
S302：在绝缘层表面设置图形化的牺牲层，形成制备窗口。
S303：在制备窗口内进行纳米微球自组装，得到周期致密排列的纳米微球单层膜。
上述S301至S303与上述发明实施例中S101至S103基本一致，详细内容请参考上述发明实施例，在此不再进行赘述。
S304：对纳米微球单层膜进行刻蚀，至纳米微球相互分离。
参见图16，在本步骤中，会对纳米微球4进行刻蚀以缩小其尺寸，经过上述“球-棍-球”的结构，直至相邻纳米微球4之间棍状连接部41断裂，相邻的纳米微球4相互分离。即在本步骤中，需要大幅缩小纳米微球4的尺寸，例如将聚苯乙烯乳胶微球的直径从500纳米缩小至420纳米，使得聚苯乙烯乳胶微球均匀分开。
S305：通过纳米微球阵列薄膜在制备窗口内的绝缘层表面垂直沉积导电材料，形成顶电极以及待刻蚀区域。
参见图17以及图18，在本发明实施例中，所述待刻蚀区域为所述纳米微球4遮蔽的区域。
在本步骤中，会透过由上述相互分离的纳米微球4所组成的纳米微球阵列薄膜，在制备窗口内的绝缘层2表面垂直沉积导电材料，形成具有镂空阵列的顶电极6，该顶电极6镂空的区域即待刻蚀区域，该待刻蚀区域的位置以及尺寸与上述纳米微球4的分布以及尺寸相对应。
S306：以顶电极为掩膜刻蚀待刻蚀区域至半导体基底，形成立体结构的纳米空气沟道阵列。
参见图19，在本步骤之前，通常需要先去除上述纳米微球阵列薄膜，之后以上述顶电极6为掩膜，刻蚀上述待刻蚀区域所裸露出的绝缘层2至半导体基底1，形成立体结构的纳米空气沟道阵列，即立体结构的纳米空腔。
S307：去除牺牲层，制成纳米空气沟道电子器件。
在本步骤中，具体需要去除上述牺牲层3，以完成立体型纳米空气沟道电子器件的制备。
值得注意的是，通过使用不同尺寸的纳米微球4，可以实现周期性在10nm-10μm可调的纳米孔阵列以及后续的纳米空腔阵列；通过等离子体刻蚀均匀缩小纳米微球4，可以实现单个空腔尺寸的10nm-10μm调节；通过调整空腔阵列的数量和密度实现立体型纳米电子二极管发射电流能力的控制。
需要说明的是，本发明所提供的纳米空气沟道电子器件的制备方法可以同时在半导体基底1表面制备平面型亚纳米结构阵列以及立体型纳米结构阵列，其可以共同执行设置绝缘层2的第一步，以及设置制备窗口的第二步；而后续制备两种结构的过程相互之间不会发生干扰，实现平面型亚纳米新结构的低成本阵列化，同时实现立体型纳米结构的阵列化，为超快集成电路的实现提供基础。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种平面型和立体型纳米空气沟道电子器件的小型化阵列化制备方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (10)
1.一种纳米空气沟道电子器件的小型化阵列化制备方法，其特征在于，包括：
在半导体基底一侧表面设置绝缘层；
在所述绝缘层表面设置图形化的牺牲层，形成制备窗口；
在所述制备窗口内进行纳米微球自组装，得到周期致密排列的纳米微球单层膜；
对所述纳米微球单层膜进行刻蚀得到符合预设要求的纳米微球阵列薄膜；
通过所述纳米微球阵列薄膜在所述制备窗口内的绝缘层表面垂直沉积导电材料，至形成顶电极以及纳米空气沟道；
去除所述纳米微球阵列薄膜以及所述牺牲层，制成所述纳米空气沟道电子器件。
2.根据权利要求1所述的方法，其特征在于，所述在所述绝缘层表面设置图形化的牺牲层，形成制备窗口包括：
通过硬掩膜结合电子束蒸镀工艺在所述绝缘层表面设置图形化的牺牲层，形成制备窗口。
3.根据权利要求1所述的方法，其特征在于，所述在半导体基底一侧表面设置绝缘层，包括：
基于高温热氧化生长工艺，在所述半导体基底一侧表面生长氧化层。
4.根据权利要求1所述的方法，其特征在于，所述对所述纳米微球单层膜进行刻蚀得到符合预设要求的纳米微球阵列薄膜包括：
通过等离子体刻蚀所述纳米微球，得到符合预设要求的纳米微球阵列薄膜。
5.根据权利要求1所述的方法，其特征在于，所述纳米微球包括聚苯乙烯乳胶微球。
6.根据权利要求1所述的方法，其特征在于，所述去除所述纳米微球阵列薄膜以及所述牺牲层包括：
湿法去除所述纳米微球阵列薄膜。
7.根据权利要求1所述的方法，其特征在于，所述对所述纳米微球单层膜进行刻蚀得到符合预设要求的纳米微球阵列薄膜包括：
对所述纳米微球单层膜进行刻蚀，至所述纳米微球相互分离；
所述通过所述纳米微球阵列薄膜在所述制备窗口内的绝缘层表面垂直沉积导电材料，至形成顶电极以及纳米空气沟道包括：
通过所述纳米微球阵列薄膜在所述制备窗口内的绝缘层表面垂直沉积导电材料，形成顶电极以及待刻蚀区域；所述待刻蚀区域为所述纳米微球遮蔽的区域；
以所述顶电极为掩膜刻蚀所述待刻蚀区域至所述半导体基底，形成立体结构的纳米空气沟道阵列。
8.根据权利要求1所述的方法，其特征在于，所述对所述纳米微球单层膜进行刻蚀得到符合预设要求的纳米微球阵列薄膜包括：
对所述纳米微球单层膜进行刻蚀，至相邻所述纳米微球之间形成棍状连接部；
所述通过所述纳米微球阵列薄膜在所述制备窗口内的绝缘层表面垂直沉积导电材料，至形成顶电极以及纳米空气沟道包括：
通过所述纳米微球阵列薄膜在所述制备窗口内的绝缘层表面垂直沉积导电材料，形成顶电极以及平面型纳米空气沟道阵列；所述纳米空气沟道位于所述棍状连接部遮蔽的区域。
9.根据权利要求8所述的方法，其特征在于，在所述绝缘层表面设置图形化的牺牲层，形成制备窗口之后，还包括：
在所述制备窗口内设置图形化的焊盘电极；所述焊盘电极的厚度小于所述纳米微球的半径，且两个所述焊盘电极之间的距离小于所述纳米微球的直径；
所述在所述制备窗口内进行纳米微球自组装，得到周期致密排列的纳米微球单层膜包括：
在所述制备窗口内进行纳米微球自组装，得到覆盖所述焊盘电极且周期致密排列的纳米微球单层膜，以通过所述焊盘电极踮起所述纳米微球单层膜保障落入相邻焊盘缝隙的纳米微球规则排列，提供预设的纳米间隙沉积掩膜。
10.根据权利要求1所述的方法，其特征在于，所述半导体基底的材质为以下任意一项：
重掺杂低阻硅基底、SOI基底、碳化硅基底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210248318.6A CN114613844B (zh) | 2022-03-14 | 2022-03-14 | 一种纳米空气沟道电子器件的小型化阵列化制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210248318.6A CN114613844B (zh) | 2022-03-14 | 2022-03-14 | 一种纳米空气沟道电子器件的小型化阵列化制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114613844A true CN114613844A (zh) | 2022-06-10 |
| CN114613844B CN114613844B (zh) | 2023-09-15 |
Family
ID=81863704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210248318.6A Active CN114613844B (zh) | 2022-03-14 | 2022-03-14 | 一种纳米空气沟道电子器件的小型化阵列化制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114613844B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208035A (ja) * | 1999-01-12 | 2000-07-28 | Nec Corp | 微小開口の形成方法、電界放出型冷陰極及びその製造方法及びこの電界放出型冷陰極を用いた平面画像装置 |
| US20060151428A1 (en) * | 2002-12-30 | 2006-07-13 | Reiner Windisch | Method for roughening a surface of a body, and optoelectronic component |
| US20060275929A1 (en) * | 2005-03-17 | 2006-12-07 | Benzhong Wang | Method of fabricating periodic nano-structure arrays with different feature sizes |
| JP2008205168A (ja) * | 2007-02-20 | 2008-09-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| CN102315097A (zh) * | 2011-09-02 | 2012-01-11 | 华灿光电股份有限公司 | 一种用纳米棒制备的图形化衬底的方法 |
| CN102709410A (zh) * | 2012-06-04 | 2012-10-03 | 中国科学院半导体研究所 | 纳米柱发光二极管的制作方法 |
| US20140042493A1 (en) * | 2011-04-28 | 2014-02-13 | Seoul Viosys Co., Ltd. | Semiconductor substrate and method of fabricating the same |
| US20150053929A1 (en) * | 2013-08-22 | 2015-02-26 | Board Of Regents. The University Of Texas System | Vertical iii-v nanowire field-effect transistor using nanosphere lithography |
| WO2015091673A1 (en) * | 2013-12-17 | 2015-06-25 | Conpart As | Bonded assemblies with pre-deposited polymer balls on demarcated areas and methods of forming such bonded assemblies |
| US20160026061A1 (en) * | 2013-03-22 | 2016-01-28 | Vlyte Innovations Limited | Electrophoretic device having a transparent light state |
| US20160181051A1 (en) * | 2014-11-21 | 2016-06-23 | Elwha Llc | Nanoparticle-Templated Lithographic Patterning of Nanoscale Electronic Components |
| CN108054086A (zh) * | 2017-12-06 | 2018-05-18 | 北京工业大学 | 一种基于聚苯乙烯小球的超短沟道及制备方法 |
| CN113512708A (zh) * | 2021-07-02 | 2021-10-19 | 杭州电子科技大学 | 一种中空纳米碗状结构的制备方法与纳米材料及应用 |
-
2022
- 2022-03-14 CN CN202210248318.6A patent/CN114613844B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208035A (ja) * | 1999-01-12 | 2000-07-28 | Nec Corp | 微小開口の形成方法、電界放出型冷陰極及びその製造方法及びこの電界放出型冷陰極を用いた平面画像装置 |
| US20060151428A1 (en) * | 2002-12-30 | 2006-07-13 | Reiner Windisch | Method for roughening a surface of a body, and optoelectronic component |
| US20060275929A1 (en) * | 2005-03-17 | 2006-12-07 | Benzhong Wang | Method of fabricating periodic nano-structure arrays with different feature sizes |
| JP2008205168A (ja) * | 2007-02-20 | 2008-09-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US20140042493A1 (en) * | 2011-04-28 | 2014-02-13 | Seoul Viosys Co., Ltd. | Semiconductor substrate and method of fabricating the same |
| CN102315097A (zh) * | 2011-09-02 | 2012-01-11 | 华灿光电股份有限公司 | 一种用纳米棒制备的图形化衬底的方法 |
| CN102709410A (zh) * | 2012-06-04 | 2012-10-03 | 中国科学院半导体研究所 | 纳米柱发光二极管的制作方法 |
| US20160026061A1 (en) * | 2013-03-22 | 2016-01-28 | Vlyte Innovations Limited | Electrophoretic device having a transparent light state |
| US20150053929A1 (en) * | 2013-08-22 | 2015-02-26 | Board Of Regents. The University Of Texas System | Vertical iii-v nanowire field-effect transistor using nanosphere lithography |
| WO2015091673A1 (en) * | 2013-12-17 | 2015-06-25 | Conpart As | Bonded assemblies with pre-deposited polymer balls on demarcated areas and methods of forming such bonded assemblies |
| US20160181051A1 (en) * | 2014-11-21 | 2016-06-23 | Elwha Llc | Nanoparticle-Templated Lithographic Patterning of Nanoscale Electronic Components |
| CN108054086A (zh) * | 2017-12-06 | 2018-05-18 | 北京工业大学 | 一种基于聚苯乙烯小球的超短沟道及制备方法 |
| CN113512708A (zh) * | 2021-07-02 | 2021-10-19 | 杭州电子科技大学 | 一种中空纳米碗状结构的制备方法与纳米材料及应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114613844B (zh) | 2023-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7413973B2 (en) | Method for manufacturing nano-gap electrode device | |
| JP4493344B2 (ja) | カーボン・ナノチューブ電界効果トランジスタ半導体デバイス及びこれの製造方法 | |
| US6593065B2 (en) | Method of fabricating nanometer-scale flowchannels and trenches with self-aligned electrodes and the structures formed by the same | |
| KR100923193B1 (ko) | 나노스케일 다중접합 양자점 소자 및 그 제조방법 | |
| US6465782B1 (en) | Strongly textured atomic ridges and tip arrays | |
| US20090117741A1 (en) | Method for fabricating monolithic two-dimensional nanostructures | |
| US20100012180A1 (en) | Encapsulating and transferring low dimensional structures | |
| US20100108132A1 (en) | Nano-devices and methods of manufacture thereof | |
| JP2000086216A (ja) | カーボンナノチューブの製造方法、電界放出型冷陰極装置およびその製造方法 | |
| JPH0595140A (ja) | ドープされた半導体材料から成る導電性先端の製造方法 | |
| JP2004193523A (ja) | ナノ構造体、電子デバイス、及びその製造方法 | |
| CN111613661B (zh) | 隧道结、其制备方法和应用 | |
| KR20080083692A (ko) | 나노 구조물의 초소형화 방법, 나노 구조물 및 그 형성방법 | |
| Hu et al. | Ultra‐Confined Catalytic Growth Integration of Sub‐10 nm 3D Stacked Silicon Nanowires Via a Self‐Delimited Droplet Formation Strategy | |
| JP2006196364A (ja) | 電界電子放出素子、およびその製造方法 | |
| CN114613844B (zh) | 一种纳米空气沟道电子器件的小型化阵列化制备方法 | |
| KR20050032821A (ko) | Ｍｅｍｓ 구조물을 이용한 탄소나노튜브 가스센서 및 그제작방법 | |
| KR100966007B1 (ko) | 탄소나노튜브를 이용한 상온동작 단전자 소자 및 그 제조방법 | |
| CN111509047B (zh) | 石墨烯场效应晶体管及其制备方法 | |
| CN110620033B (zh) | 一种金属纳米线或片的制作方法及纳米线或片 | |
| JPH11274470A (ja) | 単一電子素子の製造方法 | |
| KR101355930B1 (ko) | 측벽 스페이서 기술과 촉매 금속 식각 방법을 이용한 수직 나노튜브 구조 제조 방법 및 이에 의하여 제조된 수직 나노튜브 구조 | |
| KR102423791B1 (ko) | 나노 물질이 선택적으로 증착된 나노 구조물 및 나노 구조물 위의 나노 물질 선택적 증착 방법 | |
| JP2004103802A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| KR102430078B1 (ko) | 공중 부유형 나노 구조물 기반 나노히터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |