CN114613738A - 一种多芯片封装结构及其制造方法 - Google Patents

一种多芯片封装结构及其制造方法 Download PDF

Info

Publication number
CN114613738A
CN114613738A CN202210511454.XA CN202210511454A CN114613738A CN 114613738 A CN114613738 A CN 114613738A CN 202210511454 A CN202210511454 A CN 202210511454A CN 114613738 A CN114613738 A CN 114613738A
Authority
CN
China
Prior art keywords
chip
heat dissipation
area
thermal resistance
conductive substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210511454.XA
Other languages
English (en)
Other versions
CN114613738B (zh
Inventor
陈国栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Zhongqing Intelligent Technology Co ltd
Original Assignee
Shandong Zhongqing Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Zhongqing Intelligent Technology Co ltd filed Critical Shandong Zhongqing Intelligent Technology Co ltd
Priority to CN202210511454.XA priority Critical patent/CN114613738B/zh
Publication of CN114613738A publication Critical patent/CN114613738A/zh
Application granted granted Critical
Publication of CN114613738B publication Critical patent/CN114613738B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种多芯片封装结构及其制造方法，涉及半导体封装领域，通过优化散热板的结构，使得每个散热块可以独立的运动，进而可以确保散热板的各个散热区与不同芯片表面的散热胶层紧密接触，进而提高散热效率，同时在每个散热区外围设置热阻区，防止不同芯片所产生的热量进行横向传递，进而抑止各芯片之间发生热串扰现象。同时在各芯片之间均设置支撑件，并利用该些支撑件抵接第一热阻区、第二热阻区、第三热阻区、第四热阻区，以提高散热板的稳固性，减少由于树脂块的过量移动而造成连接线损坏的几率。

Description

一种多芯片封装结构及其制造方法
技术领域
本发明涉及半导体封装领域，特别是涉及一种多芯片封装结构及其制造方法。
背景技术
在现有的多芯片封装结构的制造过程中，通常是先提供导电基底，接着在所述导电基底上设置多个半导体芯片，接着在多个所述半导体芯片上分别设置散热胶层，接着在所述导电基底上设置散热件，所述散热件通过各散热胶层与各半导体芯片进行热连接。而现有的散热件通常是板状结构，由于散热件与各散热胶层的接触不良，进而导致各半导体芯片的产生的热量无法快速导出。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种多芯片封装结构及其制造方法。
为实现上述目的，本发明提出一种多芯片封装结构的制造方法，包括以下步骤：
提供一导电基底，在所述导电基底上设置第一芯片、第二芯片、第三芯片和第四芯片。
在所述第一芯片和第二芯片之间、所述第二芯片和第三芯片之间、所述第三芯片和所述第四芯片之间、所述第四芯片和所述第一芯片之间分别设置一支撑件。
提供一散热件，所述散热件包括散热板和围绕所述散热板的散热支撑框，所述散热板与所述散热支撑框连接，所述散热板包括第一散热区、第二散热区、第三散热区、第四散热区和分别围绕所述第一散热区、第二散热区、第三散热区、第四散热区的第一热阻区、第二热阻区、第三热阻区、第四热阻区，每个所述散热区均包括多个散热块，每个所述热阻区均包括多个树脂块，相邻的所述散热块、相邻的所述树脂块以及相邻的所述散热块和所述树脂块之间均通过连接线连接。
将所述散热件设置在所述导电基底上，所述散热支撑框与所述导电基底固定连接，所述第一散热区、第二散热区、第三散热区、第四散热区分别设置在所述第一芯片、第二芯片、第三芯片、第四芯片上，多个所述支撑件分别抵接所述第一热阻区、第二热阻区、第三热阻区、第四热阻区。
在优选的技术方案中，所述第一芯片、第二芯片、第三芯片、第四芯片的底面均设置有导电焊盘，将所述第一芯片、第二芯片、第三芯片、第四芯片的导电焊盘均通过导电凸块与所述导电基底电连接。
在优选的技术方案中，将所述第一芯片、第二芯片、第三芯片、第四芯片的导电焊盘均通过导电凸块与所述导电基底电连接之后，在每个芯片与所述导电基底之间均形成一底部填充层。
在优选的技术方案中，所述第一芯片的厚度大于所述第二芯片的厚度，所述第二芯片的厚度大于所述第三芯片的厚度，所述第四芯片的厚度大于所述第三芯片的厚度且小于所述第一芯片的厚度。
在优选的技术方案中，在所述导电基底上形成多个凹槽，使得每个所述支撑件的一部分嵌入到相应所述凹槽中，在每个所述支撑件的上端形成一弹性缓冲层。
本发明还提出一种多芯片封装结构，其采用上述方法制造形成的。
相较于现有技术，本发明的多芯片封装结构及其制造方法有如下的有益效果：
通过优化散热板的结构，使得每个散热块可以独立的运动，进而可以确保散热板的各个散热区与不同芯片表面的散热胶层紧密接触，进而提高散热效率。在每个散热区外围设置热阻区，防止不同芯片所产生的热量进行横向传递，进而抑止各芯片之间发生热串扰现象。在各芯片之间均设置支撑件，并利用该些支撑件抵接第一、第二、第三、第四热阻区，以提高散热板的稳固性，减少由于树脂块的过量移动而造成连接线损坏的几率。
附图说明
图1为在导电基底上设置第一芯片、第二芯片、第三芯片和第四芯片的俯视图。
图2为在导电基底上设置支撑件的俯视图。
图3为散热件的俯视图。
图4为将所述散热件设置在所述导电基底上的截面图。
具体实施方式
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1-图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1-图4所示，本发明还提出一种多芯片封装结构的制造方法，包括以下步骤：
首先，提供一导电基底100，在所述导电基底100上设置第一芯片201、第二芯片202、第三芯片203和第四芯片204。在具体的实施例中，所述导电基底100包括芯板，在所述芯板中设置多个导电通孔，进而在所述芯片的上表面和下表面设置导电布线层，且上表面的导电布线层通过多个导电通孔与下表面的导电布线层电连接。进一步的，还包括覆盖上下表面的导电布线层的保护层。更具体的，所述芯板可以为陶瓷芯片或塑料芯板，所述导电布线层为金属铜层或金属铝层，所述保护层可以为氧化铝层、氧化硅层、氮化硅层、有机树脂层中的一种或多种。
在具体的实施例中，所述第一芯片201、第二芯片202、第三芯片203、第四芯片204可以为功能相同的芯片或功能不同的芯片。进一步的，所述第一芯片201、第二芯片202、第三芯片203、第四芯片204的产热量不同，在更具体的实施例中，所述第一芯片201、第二芯片202、第三芯片203、第四芯片204的底面均设置有导电焊盘205，所述第一芯片201、第二芯片202、第三芯片203、第四芯片204的导电焊盘205均通过导电凸块206与所述导电基底100电连接。在具体的实施例中，所述导电凸块206可以由焊球、金属铜块等合适的导电材料形成。
在具体的实施例中，将所述第一芯片201、第二芯片202、第三芯片203、第四芯片204的导电焊盘205均通过导电凸块206与所述导电基底100电连接之后，在所述第一芯片201、第二芯片202、第三芯片203、第四芯片204与所述导电基底100之间均形成一底部填充层300。所述底部填充层300为树脂材料，所述底部填充层300的存在保护所述第一芯片、第二芯片、第三芯片、第四芯片与导电基底100的电连接的稳固性。
接着在所述第一芯片201和第二芯片202之间、所述第二芯片202和第三芯片203之间、所述第三芯片203和所述第四芯片204之间、所述第四芯片204和所述第一芯片201之间分别设置一支撑件400。在具体的实施例中，任意相邻两芯片之间的支撑件400的个数为一个或多个。
在具体的实施例中，设置所述支撑件400之前，在所述导电基底100上预先形成多个凹槽，进而使得每个所述支撑件400的一部分嵌入到相应所述凹槽中。在更优选的实施例中，在每个所述支撑件400的上端形成一弹性缓冲层401，进而起到缓冲作用。
在具体的实施例中，所述支撑件400可以为预先形成的树脂块或者金属块，进而通过粘结材料将该支撑件400粘结在所述导电基底100上。此外，在其他的实施例中，也可以通过电镀、化学镀、物理气相沉积或化学气相沉积工艺直接在所述导电基底100上沉积铜、铝、镍、钛、银、钯等合适的金属材料以作为所述支撑件400。
接着提供一散热件500，所述散热件500包括散热板和围绕所述散热板的散热支撑框501，所述散热板与所述散热支撑框501连接。所述散热板包括第一散热区502、第二散热区503、第三散热区504、第四散热区505和分别围绕所述第一散热区502、第二散热区503、第三散热区504、第四散热区505的第一热阻区5021、第二热阻区5031、第三热阻区5041、第四热阻区5051，每个所述散热区均包括多个散热块601。每个所述热阻区均包括多个树脂块602，相邻的所述散热块601、相邻的所述树脂块602以及相邻的所述散热块601和所述树脂块602之间均通过连接线603连接。
在具体的实施例中，所述散热块601可以为金属块，例如金属铜块或金属铝块，所述树脂块602的材质为环氧树脂、PET、PC、PMMA等合适的材料。所述连接线603的材质可以为金属或塑料等合适的材料。
接着将所述散热件500设置在所述导电基底100上，所述散热支撑框501与所述导电基底100固定连接，所述第一散热区502、第二散热区503、第三散热区504、第四散热区505分别设置在所述第一芯片201、第二芯片202、第三芯片203、第四芯片204上，多个所述支撑件400分别抵接所述第一热阻区5021、第二热阻区5031、第三热阻区5041、第四热阻区5051。
在具体的实施例中，将所述散热件500设置在所述导电基底100上之前，在所述第一芯片201、第二芯片202、第三芯片203、第四芯片204上分别设置相应的导热胶层，进而在将所述散热件500设置在所述导电基底100上的过程中，使得所述第一散热区502、第二散热区503、第三散热区504、第四散热区505分别与相应的导热胶层接触，进而有效提高散热效率。
在更具体的实施例中，当设置所述第一芯片201的厚度大于所述第二芯片202的厚度，所述第二芯片202的厚度大于所述第三芯片203的厚度。所述第四芯片204的厚度大于所述第三芯片203的厚度且小于所述第一芯片201的厚度时，相应的各芯片上的导热胶层也具有不同的厚度，进而使得各芯片的厚度与各芯片上的导热胶层的厚度之和是相同的或者是近似的。通过设置厚度最多的第一芯片与厚度最小的第三芯片不相邻，进而可以防止散热板的过量移动而造成散热板损坏的几率，进而提高整个封装结构的稳定性和延长封装结构的使用寿命。
如图1-图4所示，本发明还提出了一种多芯片封装结构，包括一导电基底100，在所述导电基底100上设置有第一芯片201、第二芯片202、第三芯片203和第四芯片204。在具体的实施例中，所述第一芯片201、第二芯片202、第三芯片203、第四芯片204的底面均设置有导电焊盘205。所述第一芯片201、第二芯片202、第三芯片203、第四芯片204的导电焊盘205均通过导电凸块206与所述导电基底100电连接，且在所述第一芯片201、第二芯片202、第三芯片203、第四芯片204与所述导电基底100之间均形成一底部填充层300。
多个支撑件400设置在所述导电基底100上，多个所述支撑件400均与所述导电基底100电绝缘，所述第一芯片201、第二芯片202、第三芯片203和第四芯片204中任意相邻两个芯片之间设置有至少一个所述支撑件400。
在具体的实施例中，所述导电基底100上设置有多个凹槽，每个所述支撑件400的一部分嵌入到相应所述凹槽中，每个所述支撑件400的上端设置一弹性缓冲层401。
散热件500包括散热板和围绕所述散热板的散热支撑框501，所述散热板与所述散热支撑框501连接，所述散热板包括第一散热区502、第二散热区503、第三散热区504、第四散热区505和分别围绕所述第一散热区502、第二散热区503、第三散热区504、第四散热区505的第一热阻区5021、第二热阻区5031、第三热阻区5041、第四热阻区5051。每个所述散热区均包括多个散热块601，每个所述热阻区均包括多个树脂块602，相邻的所述散热块601、相邻的所述树脂块602以及相邻的所述散热块601和所述树脂块602之间均通过连接线603连接。
所述散热件500设置在所述导电基底100上，所述散热支撑框501与所述导电基底100接触，所述第一散热区502、第二散热区503、第三散热区504、第四散热区505分别设置在所述第一芯片201、第二芯片202、第三芯片203、第四芯片204上，多个所述支撑件400分别抵接所述第一热阻区5021、第二热阻区5031、第三热阻区5041、第四热阻区5051。
在具体的实施例中，所述第一芯片201的厚度大于所述第二芯片202的厚度，所述第二芯片202的厚度大于所述第三芯片203的厚度，所述第四芯片204的厚度大于所述第三芯片203的厚度且小于所述第一芯片201的厚度。
在具体的实施例中，在所述第一芯片201、第二芯片202、第三芯片203、第四芯片204上分别设置相应的导热胶层，进而使得所述第一散热区502、第二散热区503、第三散热区504、第四散热区505分别与相应的导热胶层接触，进而有效提高散热效率。
通过优化散热板的结构，使得每个散热块可以独立的运动，进而可以确保散热板的各个散热区与不同芯片表面的散热胶层紧密接触，进而提高散热效率，同时在每个散热区外围设置热阻区，防止不同芯片所产生的热量进行横向传递，进而抑止各芯片之间发生热串扰现象。同时在各芯片之间均设置支撑件，并利用该些支撑件抵接第一、第二、第三、第四热阻区，以提高散热板的稳固性，减少由于树脂块的过量移动而造成连接线损坏的几率。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (6)

1.一种多芯片封装结构的制造方法，其特征在于：包括以下步骤：
提供一导电基底，在所述导电基底上设置第一芯片、第二芯片、第三芯片和第四芯片；
在所述第一芯片和第二芯片之间、所述第二芯片和第三芯片之间、所述第三芯片和所述第四芯片之间、所述第四芯片和所述第一芯片之间分别设置一支撑件；
提供一散热件，所述散热件包括散热板和围绕所述散热板的散热支撑框，所述散热板与所述散热支撑框连接，所述散热板包括第一散热区、第二散热区、第三散热区、第四散热区和分别围绕所述第一散热区、第二散热区、第三散热区、第四散热区的第一热阻区、第二热阻区、第三热阻区、第四热阻区，每个所述散热区均包括多个散热块，每个所述热阻区均包括多个树脂块，相邻的所述散热块、相邻的所述树脂块以及相邻的所述散热块和所述树脂块之间均通过连接线连接；
将所述散热件设置在所述导电基底上，所述散热支撑框与所述导电基底固定连接，所述第一散热区、第二散热区、第三散热区、第四散热区分别设置在所述第一芯片、第二芯片、第三芯片、第四芯片上，多个所述支撑件分别抵接所述第一热阻区、第二热阻区、第三热阻区、第四热阻区。
2.根据权利要求1所述的多芯片封装结构的制造方法，其特征在于：所述第一芯片、第二芯片、第三芯片、第四芯片的底面均设置有导电焊盘，将所述第一芯片、第二芯片、第三芯片、第四芯片的导电焊盘均通过导电凸块与所述导电基底电连接。
3.根据权利要求2所述的多芯片封装结构的制造方法，其特征在于：将所述第一芯片、第二芯片、第三芯片、第四芯片的导电焊盘均通过导电凸块与所述导电基底电连接之后，在所述第一芯片、第二芯片、第三芯片、第四芯片与所述导电基底之间均形成一底部填充层。
4.根据权利要求1所述的多芯片封装结构的制造方法，其特征在于：所述第一芯片的厚度大于所述第二芯片的厚度，所述第二芯片的厚度大于所述第三芯片的厚度，所述第四芯片的厚度大于所述第三芯片的厚度且小于所述第一芯片的厚度。
5.根据权利要求1所述的多芯片封装结构的制造方法，其特征在于：在所述导电基底上形成多个凹槽，使得每个所述支撑件的一部分嵌入到相应所述凹槽中，在每个所述支撑件的上端形成一弹性缓冲层。
6.一种多芯片封装结构，其特征在于：采用权利要求1-5任一项所述的方法制造形成的。
CN202210511454.XA 2022-05-12 2022-05-12 一种多芯片封装结构及其制造方法 Active CN114613738B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210511454.XA CN114613738B (zh) 2022-05-12 2022-05-12 一种多芯片封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210511454.XA CN114613738B (zh) 2022-05-12 2022-05-12 一种多芯片封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN114613738A true CN114613738A (zh) 2022-06-10
CN114613738B CN114613738B (zh) 2022-07-15

Family

ID=81870674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210511454.XA Active CN114613738B (zh) 2022-05-12 2022-05-12 一种多芯片封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN114613738B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190712A (ja) * 1992-01-16 1993-07-30 Fujitsu Ltd 半導体装置
JPH0831978A (ja) * 1994-07-18 1996-02-02 Toshiba Corp 半導体装置
JPH08172148A (ja) * 1994-12-15 1996-07-02 Hitachi Ltd マルチチップモジュ−ルの冷却装置
JPH0945827A (ja) * 1995-08-02 1997-02-14 Hitachi Ltd 半導体装置
US5777847A (en) * 1995-09-27 1998-07-07 Nec Corporation Multichip module having a cover wtih support pillar
US20040124525A1 (en) * 2002-12-27 2004-07-01 Ibm Chip cooling
JP2010109140A (ja) * 2008-10-30 2010-05-13 Nec Electronics Corp 電子装置およびリッド
US20140077352A1 (en) * 2012-09-14 2014-03-20 George R. Leal Matrix Lid Heatspreader for Flip Chip Package
US20150162307A1 (en) * 2013-12-11 2015-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Thermal Management Features for Reduced Thermal Crosstalk and Methods of Forming Same
JP2015149476A (ja) * 2014-01-10 2015-08-20 日立化成株式会社 熱伝導部材及び電子部品
US20200066612A1 (en) * 2018-08-24 2020-02-27 Advanced Semiconductor Engineering, Inc. Semiconductor device package
JP2020057638A (ja) * 2018-09-28 2020-04-09 日本ゼオン株式会社 デバイス用積層体およびその製造方法、並びに、デバイスおよびその製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190712A (ja) * 1992-01-16 1993-07-30 Fujitsu Ltd 半導体装置
JPH0831978A (ja) * 1994-07-18 1996-02-02 Toshiba Corp 半導体装置
JPH08172148A (ja) * 1994-12-15 1996-07-02 Hitachi Ltd マルチチップモジュ−ルの冷却装置
JPH0945827A (ja) * 1995-08-02 1997-02-14 Hitachi Ltd 半導体装置
US5777847A (en) * 1995-09-27 1998-07-07 Nec Corporation Multichip module having a cover wtih support pillar
US20040124525A1 (en) * 2002-12-27 2004-07-01 Ibm Chip cooling
JP2010109140A (ja) * 2008-10-30 2010-05-13 Nec Electronics Corp 電子装置およびリッド
US20140077352A1 (en) * 2012-09-14 2014-03-20 George R. Leal Matrix Lid Heatspreader for Flip Chip Package
US20150162307A1 (en) * 2013-12-11 2015-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Thermal Management Features for Reduced Thermal Crosstalk and Methods of Forming Same
JP2015149476A (ja) * 2014-01-10 2015-08-20 日立化成株式会社 熱伝導部材及び電子部品
US20200066612A1 (en) * 2018-08-24 2020-02-27 Advanced Semiconductor Engineering, Inc. Semiconductor device package
JP2020057638A (ja) * 2018-09-28 2020-04-09 日本ゼオン株式会社 デバイス用積層体およびその製造方法、並びに、デバイスおよびその製造方法

Also Published As

Publication number Publication date
CN114613738B (zh) 2022-07-15

Similar Documents

Publication Publication Date Title
KR100618892B1 (ko) 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
US6400014B1 (en) Semiconductor package with a heat sink
US7429792B2 (en) Stack package with vertically formed heat sink
US5471366A (en) Multi-chip module having an improved heat dissipation efficiency
US7772692B2 (en) Semiconductor device with cooling member
US7560818B2 (en) Stacked structure of chips and water structure for making the same
KR100269528B1 (ko) 고성능 멀티 칩 모듈 패키지
US8248803B2 (en) Semiconductor package and method of manufacturing the same
CN104882422A (zh) 堆叠封装结构
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
CN103782381A (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
KR20030018642A (ko) 스택 칩 모듈
CN102683302A (zh) 一种用于单芯片封装和系统级封装的散热结构
US10804205B1 (en) Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same
CN103426839A (zh) 半导体封装
US8669142B2 (en) Method of manufacturing package structure
CN103050455A (zh) 堆叠封装结构
CN1329988C (zh) 带有防静电二极管的金属化硅芯片及其制造工艺
US6954360B2 (en) Thermally enhanced component substrate: thermal bar
CN114613738B (zh) 一种多芯片封装结构及其制造方法
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
CN112242363A (zh) 电子封装件
CN102194802B (zh) 电子组装体
KR100220249B1 (ko) 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant