CN1145969C - 具有一个单侧预充电器件的交叉读出放大器 - Google Patents
具有一个单侧预充电器件的交叉读出放大器 Download PDFInfo
- Publication number
- CN1145969C CN1145969C CNB991100328A CN99110032A CN1145969C CN 1145969 C CN1145969 C CN 1145969C CN B991100328 A CNB991100328 A CN B991100328A CN 99110032 A CN99110032 A CN 99110032A CN 1145969 C CN1145969 C CN 1145969C
- Authority
- CN
- China
- Prior art keywords
- bit line
- node
- coupled
- sense amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000009467 reduction Effects 0.000 abstract description 2
- 238000005549 size reduction Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000006880 cross-coupling reaction Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 210000004027 cell Anatomy 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
Landscapes
- Dram (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
一种具有一个单侧预充电器件的交叉读出放大器，比现有的读出放大器电路更为简单且缩小了占用面积，从而缩小了芯片尺寸。一个预充电器件只位于读出放大器的一侧，用于在均衡/预充电操作过程中将耦合到读出放大器的各组位线对充电到一个公共电压。另外，增大了构成预充电器件的晶体管的电阻，使得预充电晶体管还可用于限制位线对和预充电网之间的电流。因而实现了一种简化的读出放大器结构。
Description
技术领域
本发明一般涉及半导体存储器件，特别涉及一种具有一个单侧预充电器件的交叉读出放大器，这种读出放大器更为简单且减小了现有的读出放大器电路的占用面积，从而缩小了芯片尺寸。
背景技术
目前，很多动态半导体存储器件，例如动态随机存取存储器(DRAM)都利用折叠式位线和交叉读出放大器的电路配置，从而(多组位线对中的)两组位线对能够耦合于和共用一个读出放大器。参照图1，示出了用于现有的交叉读出放大器的DRAM配置中的相关部分的电路图。一般地，每个位线对(“BL”)都包括一个位线真值(“BLt”)和一个位线假值“BLc”)，其中BLt和BLc都与构成DRAM的一个存储阵列(未示出)中的多个动态存储单元(未示出)相连接。正如本领域内所公知的，每个存储单元包括一个用于储存表示该单元处于逻辑“1”还是逻辑“0”状态的电荷的电容器(未示出)。当通过与一个给定存储单元连接的字线寻址时，与该存储单元相关的电荷可被耦合到其相应位线上。
图1所示的部分中包括四个位线对，分别标识为BLta(0)-BLca(0)(“左上位线对”)，BLta(2)-BLca(2)(“左下位线对”)，BLtb(0)-BLcb(0)(“右上位线对”)和BLtb(2)-BLcb(2)(“右下位线对”)。左上位线对通过隔离晶体管T4和T5与一个读出放大器S1的一端耦合。右上位线对通过隔离晶体管T12和T13与读出放大器S1的另一端耦合。同样地，左下位线对通过隔离晶体管T23和T24与一个读出放大器S2的一端耦合。右下位线对通过隔离晶体管T31和T32与读出放大器S2的另一端耦合。隔离晶体管对T4，T5和T23，T24的栅极与一个MUXa信号线相连接，而隔离晶体管对T12，T13和T31，T32的栅极与一个MUXb信号线相连接。根据一个MUXa信号，隔离晶体管T4和T5被导通以将左上位线对耦合到读出放大器S1，隔离晶体管T23和T24被导通以将左下位线对耦合到读出放大器S2。同样地，一个MUXb信号使隔离晶体管T12和T13将右上位线对耦合到读出放大器S1，使隔离晶体管T31和T32将右下位线对耦合到读出放大器S2上。
读出放大器S1和S2都包括一个N-读出交叉耦合锁存器(N-Sensecross-coupled latch)(即，S1中的晶体管T8和T9以及S2中的晶体管T27和T28)和一个P-读出交叉耦合锁存器(即，S1中的晶体管T10和T11以及S2中的晶体管T29和T30)。N-读出锁存器响应于一个NCS信号而工作，而P-读出锁存器响应于一个PCS信号而工作，从而使每个读出放大器读出和放大位于一个选定位线对之间(即，读出放大器S1的结点SAt(0)和SAc(0)以及S2的结点SAt(2)和SAc(2)之间)的电位差。此外，每个读出放大器包括一个按位开关，即S1的晶体管T6和T7以及S2的晶体管T25和T26，用于响应一个CSL(列选)信号，分别将读出放大器S1结点耦合到本地数据线LDQt(0)和LDQc(0)以及将读出放大器S2结点耦合到本地数据线LDQt(2)和LDQc(2)。
图1所示的电路包括四个预充电器件P1，P2，P3和P4。预充电器件P1(由预充电晶体管T1和T3以及一个均衡晶体管T3构成)被连接在左上位线对(BLta(0)和BLca(0))之间，并通过同时短路左上位线对而工作，然后在一个均衡/预充电操作过程中将该位线对预充电到一个公共电压。预充电器件P2(由预充电晶体管T14和T15以及一个均衡晶体管T16构成)被连接在右上位线对(BLtb(0)和BLcb(0))之间，并且同样通过同时短路右上位线对而工作，然后在均衡/预充电操作过程中将该位线对预充电到一个公共电压。预充电器件P3(晶体管T17，T18和T19)和P4(晶体管T20，T21和T22)分别被连接在左下位线对和右下位线对之间，并以同于上述预充电器件P1和P2的方式工作。均衡晶体管T3和T19响应于均衡信号EQLa而晶体管T16和T20响应于均衡信号EQLb。
一个泄漏限制器器件LL1操作性地耦合于预充电器件P1和P3，用于限制由一个电压源VBLEQ在均衡/预充电操作过程中提供的预充电电流。同样，一个泄漏限制器器件LL2操作性地耦合于预充电器件P2和P4，用于限制由一个电压源VBLEQ在均衡/预充电操作过程中提供的预充电电流。另外，如果发生一次字线-位线短路，从而通过该短路而形成一条从接地字线到位线的电流通路，然后通过一个相应的预充电器件而形成一条从该位线到VBELQ预充电网(即，用于将预充电电压VBELQ提供给芯片上的所有读出放大器的线路)的电流通路，该泄漏限制器器件则增加位于相应预充电器件和VBELQ预充电网之间的通路上的电阻。因此，由位于预充电器件和VBELQ预充电网之间的通路上的泄漏限制器器件提供的电阻限制了由每次字线-位线短路所引起的备用状态的泄漏电流的流通(the flow of standby leakage current)。
通常，图1所示的电路的工作情况如下所述。假设在一个读操作过程中，来自存储阵列(未示出)中的一个选定存储单元(未示出)的数据被耦合到左上位线对，即BLta(0)和BLca(0)中的一条位线上。在读操作之前，执行一个均衡/预充电操作以使BLta(0)和BLca(0)位线同时短路并将它们充电到一个公共电压。预充电电压VBELQ通过如上所述用于提供电阻以限制由VBELQ网提供的充电电流量的泄漏限制器器件LL1耦合于预充电器件P1以使左上位线对达到公共电压。接着，在读操作过程中，来自存储单元的电荷耦合于相应的位线，使得该位线上的公共电压被改变。然后读出放大器S1开始放大位于左上位线对之间的电位差，放大BLta(0)或BLca(0)上的信号(无论存储单元之间的电荷迁移改变了哪一条位线)，然后在读操作结束之前将电荷还原到相关的存储单元。
通常，大容量的DRAM芯片包含有效个需要占用芯片表面空间的读出放大器。但是，随着存储器芯片的容量越来越大的要求，尽可能有效地保留和利用芯片表面可用面积也变得更加重要。如图1所示，四个位线对中的每一个都具有一个预充电器件和一个与其相关的泄漏限制器器件，因此每个读出放大器S1和S2具有两个相关的预充电器件。另外，图1中的泄漏限制器器件LL1和LL2通常以耗尽型NFET或增强型NFET的形式实现。比较之下，耗尽型NFET比增强型NFET具有更好的电特性和相对较小的设计尺寸，但需要一个额外的使制造成本增加的沟道注入工艺。另外，增强型NFET需要一个较长的沟道以增大电阻，从而导致了较大的设计尺寸。因此，由每个读出放大器的预充电器件和与其相关的泄漏限制器件所占用的面积对于芯片面积以及增加的DRAM制造成本来说是非常重要的。从而，通过减小读出放大器及其相关电路的尺寸和/或通过减少读出放大器的组件或相关元件的数量，可以使芯片尺寸更为有效地变小。
发明内容
本发明涉及一种具有一个单侧预充电器件的交叉读出放大器，这种读出放大器比现有的读出放大器电路更为简化且减小了读出放大器电路所占用的面积，从而缩小了芯片尺寸。特别是，本发明涉及只在读出放大器的一侧放置一个预充电器件，用于在一个均衡/预充电操作过程中将耦合到该读出放大器上的两组位线对都充电到一个公共电压。此外，构成预充电器件的晶体管电阻被增大使得预充电晶体管还可用于限制位线对与预充电网之间的电流，从而排除了现有的读出放大器设计中对额外的泄漏限制器件的需求。这样，就实现了一种压缩和简化的读出放大器结构。
根据本发明，提供了一种位于具有多个位线对的半导体存储器中的交叉读出放大器电路，包括：一个具有第一读出结点和第二读出结点的读出电路，用于读出和放大位于所述第一和所述第二读出结点之间的电位差；所述多个位线对中的一个第一位线对；第一隔离器电路，用于根据第一多路转接信号，选择性地将所述第一位线对耦合到所述第一读出结点和所述第二读出结点；所述多个位线对中的一个第二位线对；第二隔离器电路，用于根据第二多路转接信号，选择性地将所述第二位线对耦合到所述第一读出结点和所述第二读出结点；操作性地连接在所述第一位线对之间的第一均衡器电路，用于根据第一均衡信号来连接所述第一位线对；操作性地连接在所述第二位线对之间的第二均衡器电路，用于根据第二均衡信号来连接所述第二位线对；以及，一个操作性地连接在所述第一位线对和所述第二位线对之一之间的预充电电路，用于在一个预充电操作过程中根据一个加在所述预充电电路上的充电信号，将所述第一位线对、所述第二位线对、所述第一读出结点和所述第二读出结点充电到一个公共电压，在所述预充电操作过程中，通过同时提供所述第一均衡信号、所述第二均衡信号、所述第一多路转接信号和所述第二多路转接信号使所述第一位线对、所述第二位线对、所述第一读出结点和所述第二读出结点彼此电耦合。
在所述的读出放大器电路中，在所述预充电操作过程中，所述预充电电路限制由所述充电信号提供的用以将所述第一位线对、所述第二位线对、所述第一读出结点和所述第二读出结点充电到所述公共电压的充电电流的大小。
在所述的读出放大器电路中，所述预充电电路限制从所述第一位线对、第二位线对之一或二者流向所述预充电电路的泄漏电流的大小。
本发明的另一个方面，提供了一种半导体存储器，具有由多个如权利要求5所述的读出放大器构成的读出放大器阵列，其特征在于所述预充电电路可替换地连接在所述第一位线对和所述第二位线对之间，就象连接在所述阵列中的相邻读出放大器之间一样。
本发明还提供了一种在具有一个包括多个存储单元的存储阵列的半导体存储器中的交叉读出放大器电路，其中每个存储单元都具有一个表示逻辑状态的相关电荷，所述存储器还包括多条与所述多个存储单元相连接的位线和多条用于访问相应存储单元的字线，所述交叉读出放大器电路包括：一个具有第一读出结点和第二读出结点的读出电路，用于读出和放大位于所述第一和所述第二读出结点之间的电位差；所述第一读出结点选择性地通过第一隔离晶体管耦合于第一位线而通过第二隔离晶体管耦合于第二位线，所述第二读出结点选择性地通过第三隔离晶体管耦合于第三位线而通过第四隔离晶体管耦合于第四位线；连接在所述第一位线和所述第三位线之间的第一均衡晶体管，用于根据第一均衡信号将所述第一位线耦合到所述第三位线；连接在所述第二位线和所述第四位线之间的第二均衡晶体管，用于根据第二均衡信号将所述第二位线耦合到所述第四位线；一个操作性地连接到所述第一均衡晶体管或所述第二均衡晶体管上的预充电电路，用于接收一个充电电压并在一个预充电操作过程中，将所述第一、第二、第三和第四位线以及所述第一和第二读出结点充电到一个公共电压，其中提供所述第一和第二均衡信号以分别耦合所述第一和第三位线以及耦合所述第二和第四位线，并且导通所述第一和第二隔离晶体管以将所述第一和第二位线耦合到所述第一读出结点，导通所述第三和第四隔离晶体管以将所述第三和第四位线耦合到所述第二读出结点，所述预充电电路用于在所述预充电操作过程中限制由所述充电电压提供的电流的大小。
在所述的读出放大器中，所述预充电电路还用于限制由所述第一、第二、第三和第四位线之一与一条相应的字线之间的短路连接而引起的泄漏电流的大小。
本发明的这些和其他目的、特征以及有益效果将在后面对实施例结合附图而进行的详细描述中变得显而易见。
附图说明
图1是示出了现有的交叉读出放大器的折叠式位线DRAM结构中的代表部分的电路图；
图2是示出了依据本发明的一个实施例的交叉读出放大器的折叠式位线DRAM结构中的代表部分的电路图；
图3是说明图2中依据本发明的位线读出放大器的预充电和数据读操作的时序图；
图4a示出了现有的读出放大器电路的实际布图的相关部分；以及
图4b示出了依据本发明的读出放大器电路的实际布图的相关部分。
具体实施方式
参照图2，示出了依据本发明的一个实施例而具有一个预充电器件的交叉读出放大器的折叠式位线DRAM结构中的代表部分的电路图。正如图1所示的现有电路，读出放大器S1被共享于左上位线对(即BLta(0)和BLca(0))与右上位线对(即BLtb(0)和BLcb(0))之间，而读出放大器S2被共享于左下位线对(即BLta(2)和BLca(2))与右下位线对(即BLtb(2)和BLcb(2))之间。另外，左上位线对和右上位线对分别通过隔离晶体管对T4，T5和T12，T13耦合于读出放大器S1(即，读出放大器结点SAt(0)和SAc(0))。同样地，左下位线对和右下位线对分别通过隔离晶体管对T23，T24和T31，T32耦合于读出放大器S2(即，读出放大器结点SAt(2)和SAc(2))。
图2所示的电路不同于现有的读出放大器电路，它只在交叉读出放大器的左侧或右侧利用了一个预充电器件。具体地，提供一个由晶体管T100和T200构成的预充电器件PL1，用以在均衡/预充电操作过程中对左上位线对以及右上位线对充电。另外，提供一个由晶体管T300和T400构成的预充电器件PL2，用以在预充电操作过程中对左下位线对以及右下位线对充电。在读出放大器S1的两侧提供了均衡晶体管T3和T16，以便象现有电路中一样迅速均衡左上位线对和右上位线对(即，在均衡/预充电过程中分别连接左上位线对和连接右上位线对)。同样地，均衡晶体管T19和T20位于读出放大器S2的两侧以便在均衡/预充电过程中分别连接左下位线对和连接右下位线对。
下面将参照图3描述图2所示的电路的工作过程，其中图3是用于说明依据本发明的读出放大器的一个预充电和数据读操作的时序图。为了读出左上位线对，进行如下操作。首先，执行均衡/预充电操作，借此将信号EQLa提供给均衡晶体管T3和T19的栅极以使左上位线对同时短路，并将信号EQLb提供给晶体管T16和T20的栅极以使右上位线对同时短路。另外，提供信号MUXa和MUXb以分别接通隔离晶体管对T4，T5和T12，T13，从而导致左上位线对和右上位线对彼此耦合并耦合于读出放大器结点SAt(0)和SAc(0)。提供电压源VBELQ以将两个位线对(以及读出放大器结点)充电到一个大约为0.75伏的公共中间电压(common mid-level voltage)(存储阵列的逻辑“1”状态大约为1.5伏)。
接着，为了读出例如与左上位线对相连接的存储单元(未示出)，切断MUXb信号，使隔离晶体管T12和T13被截止，从而使右上位线对与读出放大器S1隔离。右上位线对上的电压在近似于中间电压的范围内漂移。然后切断均衡信号EQLa，使左上位线对和读出放大器结点SAt(0)及SAc(0)在中间电压漂移。接着，当一个字线信号(未示出)被提供给存储阵列(未示出)时，一个选定存储单元(未示出)的电荷被耦合于BLta(0)(即位线真值)或BLca(0)(即位线假值)。
选定的存储单元可以或者将电荷转到(dump)位线上(如果该单元为逻辑“1”)而使漂移中间电压稍稍升高，或者从位线吸收电荷(如果该单元为逻辑“0”)而使中间电压稍稍降低。在任一种情况下，在都处于浮动电压状态的位线对之间存在一个很小的电压差。此时，检测信号NCS和PCS位于中间电压。为了最大程度地放大位线信号，以所属技术领域的技术人员熟知的方式将NCS信号降至地电位以启动N-设置交叉耦合锁存器，然后PCS信号使结点(high making node)PCS为用于P-设置交叉耦合锁存器的电源电压。读出放大器S1的最后锁存状态表示被寻址的存储单元的逻辑电平。
经过放大之后，信号CSL接通由晶体管T6和T7构成的按位开关，使读出放大器结点SAt(0)和SAc(0)上的电压耦合于本地数据线LDQt(0)和LDQc(0)。然后，与相应位线(例如BLta(0)或BLca(0))连接的存储单元锁存位线电压被刷新，并且断开字线信号。
更为有利的是，本发明的读出放大器结构大大缩小了均衡器线路ELQa和ELQb上的电容负载，这使增加沟道长度成为可能，并能增加预充电器件PL1的晶体管T100和T200以及预充电器件PL2的晶体管T300和T400的沟道电阻。具体地，由于图2所示的读出放大器只利用了图1所示的现有读出放大器中的预充电器件的二分之一，所以晶体管T100，T200，T300和T400的晶体管沟道长度增加了一倍而无须增加相应EQL信号上的电容负载，这导致预充电器件的每个预充电晶体管的电阻大约增大了100％。
另外，在现有的读出放大器电路中，在均衡/预充电过程中由字线-位线短路引起的通过位线的泄漏电流将通过读出放大器任一侧上的两个预充电器件而流向VBELQ预充电网。例如，在图1中，在左上位线对和右上位线对的任一条位线中由字线-位线短路而产生的泄漏电流将流过预充电器件P1和P2，这使这些预充电器件的有效电阻减弱了一半(因为它们起并联电阻的作用)。另一方面，应当理解在图2所示的依据本发明的读出放大器电路中，只利用一个预充电器件PL1在均衡/预充电过程中对左上和右上位线对充电。因此，在左上位线对和右上位线对的任一条位线中由字线-位线短路而产生的泄漏电流将只流过预充电器件PL1，从而使有效电阻等于预充电器件PL1的电阻。
更为有利的是，这两种效果的组合使只利用一个预充电器件而无需单独的泄漏限制器器件来限制泄漏电流成为可能。具体地，通过从读出放大器电路中删除一个预充电器件并使预充电晶体管T100和T200(预充电器件PL1)以及T300和T400(预充电器件PL2)的沟道长度倍增(即，使电阻倍增)，本发明提供了一个大约为现有电路的有效电阻的4倍的有效电阻。因此，可以取消图1中的泄漏限制晶体管LL1和LL2。
另外，与现有的读出放大器相比，本发明的读出放大器结构更为有利地大大缩小了占用面积。参照图4a，示出了图1所示的现有读出放大器电路实际布图的相关部分。在图4a中，疏虚线区表示栅极导电区而密虚线区表示一个N-掺杂扩散区(ND)。图1所示电路的元件表示如下：区域A表示与左上位线对接触的扩散区而区域B表示与左下位线对接触的扩散区；区域C表示均衡晶体管T3而区域D表示均衡晶体管T19；区域E表示栅极接触空间；区域F表示与VBLEQ接触的扩散区；区域G表示泄漏限制器器件LL1；区域H表示一个阱接触；并且区域I分别表示预充电晶体管T1，T2，T17和T18(从顶到底)。如图所示，虽然预充电/均衡晶体管按照一种普通的T形栅结构排列以节省面积，但还需要另一个包括预充电器件和阱接触在内的一整条。
现在参照图4b，示出了依据本发明一个实施例的图2所示的读出放大器实际布图的相关部分。图2所示电路的元件表示如下：区域A*表示与左上位线对接触的扩散区而区域B*表示与左下位线对接触的扩散区；区域C*表示均衡晶体管T3而区域D*表示均衡晶体管T19；区域E*表示栅极接触空间；区域F*表示与VBLEQ接触的扩散区；区域H*表示一个阱接触；并且区域I*分别表示预充电晶体管T100和T200(从顶到底)。
如图所示，在图4b中删除了泄漏限制器器件LL1(图4a中的区域G)，这就缩小了器件在水平方向所需的面积。另外，通过将阱接触H*移到一个部分位于均衡晶体管之间(即区域C*和D*)的区域上而另外节省了水平方向的空间。为了防止增大读出放大器电路在垂直方向上所占用的空间(由图4b中所示的阱接触H*区域的移动引起)，预充电器件被置于垂直相邻的读出放大器的对侧。具体地，如图2所示，预充电器件PL1被置于读出放大器S1的左侧而预充电器件PL2被置于读出放大器S2的右侧。
从图4a到图4b所产生的水平方向上的空间缩小全面缩短了图2所示的读出放大器结构的宽度。例如，假设采用光刻精度为0.175μm的技术，读出放大器宽度的实际减少量为从27.2μm(具有耗尽型泄漏限制器器件LL1和LL2的现有电路)到25.2μm(本发明的读出放大器电路)，这表示读出放大器的宽度缩短了7.5％。因此，通过实施本发明的读出放大器结构，能够大大缩小读出放大器阵列在DRAM芯片上的占用面积。
尽管已经参照附图描述了本发明的实施例，但应当理解本发明并不仅限于这些实施例，并且在不偏离本发明构思和范围的前提下，所属技术领域的普通技术人员可对本发明进行各种修改和改进。所有这些改进和修改都被限定在后述权利要求所确定的保护范围之内。
Claims (6)
1.一种位于具有多个位线对的半导体存储器中的交叉读出放大器电路，包括：
一个具有第一读出结点和第二读出结点的读出电路，用于读出和放大位于所述第一和所述第二读出结点之间的电位差；
所述多个位线对中的一个第一位线对；
第一隔离器电路，用于根据第一多路转接信号，选择性地将所述第一位线对耦合到所述第一读出结点和所述第二读出结点；
所述多个位线对中的一个第二位线对；
第二隔离器电路，用于根据第二多路转接信号，选择性地将所述第二位线对耦合到所述第一读出结点和所述第二读出结点；
操作性地连接在所述第一位线对之间的第一均衡器电路，用于根据第一均衡信号来连接所述第一位线对；
操作性地连接在所述第二位线对之间的第二均衡器电路，用于根据第二均衡信号来连接所述第二位线对；以及
一个操作性地连接在所述第一位线对和所述第二位线对之一之间的预充电电路，用于在一个预充电操作过程中根据一个加在所述预充电电路上的充电信号，将所述第一位线对、所述第二位线对、所述第一读出结点和所述第二读出结点充电到一个公共电压，在所述预充电操作过程中，通过同时提供所述第一均衡信号、所述第二均衡信号、所述第一多路转接信号和所述第二多路转接信号使所述第一位线对、所述第二位线对、所述第一读出结点和所述第二读出结点彼此电耦合。
2.如权利要求1所述的读出放大器电路，其特征在于在所述预充电操作过程中，所述预充电电路限制由所述充电信号提供的用以将所述第一位线对、所述第二位线对、所述第一读出结点和所述第二读出结点充电到所述公共电压的充电电流的大小。
3.如权利要求1所述的读出放大器电路，其特征在于所述预充电电路限制从所述第一位线对、第二位线对之一或二者流向所述预充电电路的泄漏电流的大小。
4.一种半导体存储器，具有由多个如权利要求5所述的读出放大器构成的读出放大器阵列，其特征在于所述预充电电路可替换地连接在所述第一位线对和所述第二位线对之间，就象连接在所述阵列中的相邻读出放大器之间一样。
5.在具有一个包括多个存储单元的存储阵列的半导体存储器中，其中每个存储单元都具有一个表示逻辑状态的相关电荷，所述存储器还包括多条与所述多个存储单元相连接的位线和多条用于访问相应存储单元的字线，一个交叉读出放大器电路，包括：
一个具有第一读出结点和第二读出结点的读出电路，用于读出和放大位于所述第一和所述第二读出结点之间的电位差；所述第一读出结点选择性地通过第一隔离晶体管耦合于第一位线而通过第二隔离晶体管耦合于第二位线，所述第二读出结点选择性地通过第三隔离晶体管耦合于第三位线而通过第四隔离晶体管耦合于第四位线；
连接在所述第一位线和所述第三位线之间的第一均衡晶体管，用于根据第一均衡信号将所述第一位线耦合到所述第三位线；
连接在所述第二位线和所述第四位线之间的第二均衡晶体管，用于根据第二均衡信号将所述第二位线耦合到所述第四位线；
一个操作性地连接到所述第一均衡晶体管或所述第二均衡晶体管上的预充电电路，用于接收一个充电电压并在一个预充电操作过程中，将所述第一、第二、第三和第四位线以及所述第一和第二读出结点充电到一个公共电压，其中提供所述第一和第二均衡信号以分别耦合所述第一和第三位线以及耦合所述第二和第四位线，并且导通所述第一和第二隔离晶体管以将所述第一和第二位线耦合到所述第一读出结点，导通所述第三和第四隔离晶体管以将所述第三和第四位线耦合到所述第二读出结点，所述预充电电路用于在所述预充电操作过程中限制由所述充电电压提供的电流的大小。
6.如权利要求5所述的读出放大器，其特征在于所述预充电电路还用于限制由所述第一、第二、第三和第四位线之一与一条相应的字线之间的短路连接而引起的泄漏电流的大小。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/107191 | 1998-06-29 | ||
| US09/107,191 US6049492A (en) | 1998-06-29 | 1998-06-29 | Interleaved sense amplifier with a single-sided precharge device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1241002A CN1241002A (zh) | 2000-01-12 |
| CN1145969C true CN1145969C (zh) | 2004-04-14 |
Family
ID=22315322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB991100328A Expired - Fee Related CN1145969C (zh) | 1998-06-29 | 1999-06-29 | 具有一个单侧预充电器件的交叉读出放大器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6049492A (zh) |
| EP (1) | EP0969473B1 (zh) |
| JP (1) | JP2000030459A (zh) |
| KR (1) | KR100633653B1 (zh) |
| CN (1) | CN1145969C (zh) |
| DE (1) | DE69936119T2 (zh) |
| TW (1) | TW429378B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10107314C2 (de) * | 2001-02-16 | 2003-03-27 | Infineon Technologies Ag | Verfahren zum Lesen einer Speicherzelle eines Halbleiterspeichers und Halbleiterspeicher |
| US6608786B2 (en) | 2001-03-30 | 2003-08-19 | Intel Corporation | Apparatus and method for a memory storage cell leakage cancellation scheme |
| JP2003196982A (ja) * | 2001-12-27 | 2003-07-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US7054178B1 (en) * | 2002-09-06 | 2006-05-30 | Etron Technology, Inc. | Datapath architecture for high area efficiency |
| KR100518559B1 (ko) * | 2003-02-26 | 2005-10-04 | 삼성전자주식회사 | 센스 앰프 회로 및 이를 구비한 비트 비교 회로. |
| TWI281159B (en) * | 2003-03-21 | 2007-05-11 | Mediatek Inc | Sense out circuit for single-bitline semiconductor memory device |
| KR100604946B1 (ko) | 2005-08-08 | 2006-07-31 | 삼성전자주식회사 | 반도체 메모리 장치 및 그의 비트라인 제어방법 |
| KR100766241B1 (ko) * | 2006-05-10 | 2007-10-10 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 프로그램 방법 |
| KR100763114B1 (ko) | 2006-05-10 | 2007-10-04 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 검증 방법 |
| US7697354B2 (en) * | 2007-05-30 | 2010-04-13 | Qimonda Ag | Integrated circuit memory device responsive to word line/bit line short-circuit |
| GB2508221B (en) | 2012-11-26 | 2015-02-25 | Surecore Ltd | Low-Power SRAM Cells |
| CN115240733B (zh) * | 2022-09-23 | 2023-01-03 | 浙江力积存储科技有限公司 | 减小读出放大器面积的方法、电路及dram存储装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4656613A (en) * | 1984-08-29 | 1987-04-07 | Texas Instruments Incorporated | Semiconductor dynamic memory device with decoded active loads |
| JPH01171195A (ja) * | 1987-12-25 | 1989-07-06 | Sony Corp | メモリ装置 |
| US4954987A (en) * | 1989-07-17 | 1990-09-04 | Advanced Micro Devices, Inc. | Interleaved sensing system for FIFO and burst-mode memories |
| JP2742719B2 (ja) * | 1990-02-16 | 1998-04-22 | 三菱電機株式会社 | 半導体記憶装置 |
| JP3183699B2 (ja) * | 1992-03-13 | 2001-07-09 | 沖電気工業株式会社 | 半導体記憶装置 |
| US5754478A (en) * | 1993-04-20 | 1998-05-19 | Micron Technology, Inc. | Fast, low power, write scheme for memory circuits using pulsed off isolation device |
| JP3723599B2 (ja) * | 1995-04-07 | 2005-12-07 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| JPH0969300A (ja) * | 1995-06-23 | 1997-03-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5796671A (en) * | 1996-03-01 | 1998-08-18 | Wahlstrom; Sven E. | Dynamic random access memory |
| US5717645A (en) * | 1997-02-07 | 1998-02-10 | Alliance Semiconductor Corporation | Random access memory with fast, compact sensing and selection architecture |
-
1998
- 1998-06-29 US US09/107,191 patent/US6049492A/en not_active Expired - Lifetime
-
1999
- 1999-06-07 EP EP99110856A patent/EP0969473B1/en not_active Expired - Lifetime
- 1999-06-07 DE DE69936119T patent/DE69936119T2/de not_active Expired - Fee Related
- 1999-06-25 TW TW088110805A patent/TW429378B/zh not_active IP Right Cessation
- 1999-06-29 CN CNB991100328A patent/CN1145969C/zh not_active Expired - Fee Related
- 1999-06-29 KR KR1019990025108A patent/KR100633653B1/ko not_active IP Right Cessation
- 1999-06-29 JP JP11183629A patent/JP2000030459A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| TW429378B (en) | 2001-04-11 |
| DE69936119D1 (de) | 2007-07-05 |
| CN1241002A (zh) | 2000-01-12 |
| JP2000030459A (ja) | 2000-01-28 |
| EP0969473A1 (en) | 2000-01-05 |
| EP0969473B1 (en) | 2007-05-23 |
| DE69936119T2 (de) | 2007-12-13 |
| KR100633653B1 (ko) | 2006-10-11 |
| KR20000006537A (ko) | 2000-01-25 |
| US6049492A (en) | 2000-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008936B1 (ko) | Cmos 다이내믹램 | |
| KR100646972B1 (ko) | 게이트 다이오드를 사용하는 3ｔ1ｄ 메모리 셀 및 그 사용방법 | |
| JP3874234B2 (ja) | 半導体集積回路装置 | |
| US6982897B2 (en) | Nondestructive read, two-switch, single-charge-storage device RAM devices | |
| KR960002819B1 (ko) | 반도체 기억 장치 | |
| CN1145969C (zh) | 具有一个单侧预充电器件的交叉读出放大器 | |
| JP3781270B2 (ja) | 半導体集積回路装置 | |
| CN1093978C (zh) | 半导体存储装置 | |
| JPH08203266A (ja) | 強誘電体メモリ装置 | |
| EP1120791A1 (en) | Semiconductor device | |
| KR100284468B1 (ko) | Dram의글로벌비트라인을이용한싱글-엔드센싱 | |
| US6898137B2 (en) | Semiconductor memory device with high-speed sense amplifier | |
| KR100613317B1 (ko) | 비트라인을 고정된 전위로 유지하여 메모리에 고속 기입을하는 시스템 및 방법 | |
| US5299157A (en) | Semiconductor memories with serial sensing scheme | |
| US6201730B1 (en) | Sensing of memory cell via a plateline | |
| US6049493A (en) | Semiconductor memory device having a precharge device | |
| US5282162A (en) | Semiconductor memory device having capacitor of thin film transistor structure | |
| CN100468566C (zh) | 铁电存储器件 | |
| JPH10308501A (ja) | 半導体装置 | |
| US5745423A (en) | Low power precharge circuit for a dynamic random access memory | |
| US6438042B1 (en) | Arrangement of bitline boosting capacitor in semiconductor memory device | |
| US5710738A (en) | Low power dynamic random access memory | |
| US20030053330A1 (en) | Dual capacitor dynamic random access memory cell | |
| US5933380A (en) | Semiconductor memory device having a multilayered bitline structure with respective wiring layers for reading and writing data | |
| US20040075104A1 (en) | Semiconductor integrated circuit comprising sense amplifier activating circuit for activating sense amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT Effective date: 20130226 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20130226 Address after: German Neubiberg Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: Siemens AG Effective date of registration: 20130226 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: German Neubiberg Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160118 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040414 Termination date: 20160629 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |