CN114582820A - 冷却器和半导体装置 - Google Patents

冷却器和半导体装置 Download PDF

Info

Publication number
CN114582820A
CN114582820A CN202111281483.3A CN202111281483A CN114582820A CN 114582820 A CN114582820 A CN 114582820A CN 202111281483 A CN202111281483 A CN 202111281483A CN 114582820 A CN114582820 A CN 114582820A
Authority
CN
China
Prior art keywords
top plate
cooler
bottom plate
plate
fins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111281483.3A
Other languages
English (en)
Inventor
松泽宪亮
小山贵裕
乡原广道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN114582820A publication Critical patent/CN114582820A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本发明提供冷却器和半导体装置。抑制制冷剂通路的规定部位的局部腐蚀。冷却器(2)包括：顶板(20)，其在一个面形成有散热面(20a)；底板(21)，其与顶板相对配置，厚度大于顶板的厚度；多个散热片(22)，其设于底板；以及周壁部(23)，其形成为沿着底板的外周缘而包围多个散热片的外周。多个散热片和周壁部接合于顶板的散热面。利用由顶板、底板、多个散热片以及周壁部围起来的空间形成制冷剂的流路。顶板侧的电位高于底板侧的电位。

Description

冷却器和半导体装置
技术领域
本发明涉及冷却器和半导体装置。
背景技术
通用的换热器(冷却器)由铝合金等导热性良好的金属材料形成(参照专利文献1～2)。例如在专利文献1中，记载有所谓的翅片管式的换热器的制造方法。在专利文献1中，利用钎焊材料将铝合金制的挤出扁平管与散热片接合。另外，在专利文献2中，在一对板构件之间配置波纹板，利用钎焊材料接合板构件和波纹板。
另外，作为冷却器的冷却对象，可举出半导体装置。半导体装置具有设有IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)、功率MOSFET(Metal OxideSemiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)、FWD(FreeWheeling Diode：续流二极管)等半导体元件的基板，并利用于变换器装置等。
在这种半导体装置中，提案有冷却器成为一体的半导体装置(例如参照专利文献3～4)。半导体元件配置于规定的电路基板(也可以称作绝缘基板)上，并经由焊料等接合材料搭载于冷却器上。例如冷却器包括搭载半导体元件等的顶板、散热片、底板、制冷剂的流入口和流出口等。顶板、散热片以及底板利用钎焊材料等接合。
专利文献1：日本特开平9－070658号公报
专利文献2：日本特开2009－293888号公报
专利文献3：日本特开2013－036098号公报
专利文献4：日本特开2017－005181号公报
发明内容
发明要解决的问题
另外，制冷剂(冷却水)在冷却器的内部流动。由于制冷剂流动，在冷却器的内表面可能产生腐蚀。由于腐蚀发展，可能在冷却器开孔而导致制冷剂向外泄漏。
本发明是鉴于这一点而做成的，其一个目的在于提供能够抑制制冷剂通路中的规定部位的局部腐蚀的冷却器和半导体装置。
用于解决问题的方案
本发明的一形态的冷却器包括：顶板，其在一个面形成有散热面；底板，其与所述顶板相对配置，厚度大于所述顶板的厚度；多个散热片，其设于所述底板；以及周壁部，其形成为沿着所述底板的外周缘而包围所述多个散热片的外周，所述多个散热片和所述周壁部接合于所述顶板的所述散热面，利用由所述顶板、所述底板、所述多个散热片以及所述周壁部围起来的空间形成制冷剂的流路，所述顶板侧的电位高于所述底板侧的电位。
另外，本发明的一形态的半导体装置包括：上述的冷却器；以及半导体元件，其经由绝缘基板配置于所述顶板的另一面，所述多个散热片配置于所述半导体元件的正下方。
发明的效果
根据本发明，能够抑制制冷剂通路的规定部位处的局部腐蚀。
附图说明
图1是本实施方式的半导体装置的剖视图。
图2是从本实施方式的冷却器中省略顶板并从上表面观察的俯视图。
图3是比较例的半导体装置的剖视图。
图4是从变形例的冷却器中省略底板并从下侧观察的仰视图。
图5是图1的局部放大图。
图6是变形例的半导体装置的剖视图。
图7是另一变形例的半导体装置的剖视图。
附图标记说明
1、半导体装置；2、冷却器；3、绝缘基板；4、半导体元件；5、壳体构件；6、密封树脂；20、顶板；21、底板；22、散热片；23、周壁部；24、散热片集合体；25、导入口；26、排出口；27、腐蚀孔(第1腐蚀孔)；28、腐蚀孔(第2腐蚀孔)；30、绝缘板；31、散热板；32、电路板；70、凸缘；71、安装面；72、O形密封圈；73、槽；S、焊料；B、接合材料；R1、第1头部；R2、第2头部；R3、散热片收纳部。
具体实施方式
以下，说明能够应用本发明的半导体装置。图1是本实施方式的半导体装置的剖视图。图2是从本实施方式的冷却器中省略顶板而自上表面观察的俯视图。此外，以下所示的半导体装置仅为一个例子，并不限定于此，而能够适当变更。
另外，在以下的附图中，将半导体装置(冷却器)的长边方向(多个相排列的方向)定义为X方向，将半导体装置(冷却器)的短边方向定义为Y方向，将高度方向(基板的厚度方向)定义为Z方向。图示的X、Y、Z的各轴互相正交，构成右手系。另外，根据情况，有时将X方向称作左右方向，将Y方向称作前后方向，将Z方向称作上下方向。这些方向(前后左右上下方向)是为了方便说明而使用的用语，根据半导体装置的安装姿势，与XYZ方向的各方向之间的对应关系可能变化。例如，将半导体装置的散热面侧(冷却器侧)称作下表面侧，将其相反侧称作上表面侧。另外，在本说明书中，俯视是指从Z方向观察半导体装置的上表面或下表面的情况。
本实施方式的半导体装置1例如应用于功率控制单元等的电力转换装置，为构成逆变电路的功率半导体组件。如图1和图2所示，半导体装置1构成为在顶板20的上表面配置多个绝缘基板3，在各绝缘基板3的上表面配置半导体元件4。多个绝缘基板3和半导体元件4被框状的壳体构件5包围。在壳体构件5的内侧空间填充有密封树脂6。
在图1中，绝缘基板3和半导体元件4在Y方向上排列各配置有两个，但并不限定于该结构。例如，绝缘基板3和半导体元件4也可以不仅沿Y方向排列配置还沿X方向排列配置多个。该情况下，由多个绝缘基板3和多个半导体元件4构成逆变电路。
顶板20构成冷却器2的一部分，由俯视矩形形状且具有规定厚度的板状体形成。冷却器2构成为例如包含顶板20、底板21、设于底板21的多个散热片22以及周壁部23。关于冷却器2的结构，后述说明。
在顶板20的作为其一个面的下表面形成有散热面20a。散热面20a为释放半导体元件的热的面，后述的多个散热片22的顶端接合于该散热面20a。散热面20a也是制冷剂直接接触的面。
在顶板20的作为其另一面的上表面借助焊料S配置有绝缘基板3。焊料S能够由烧结材料等、其他的结合剂来代替。绝缘基板3例如由DCB(Direct Copper Bonding：直接敷铜基板)基板、AMB(Active Metal Brazing：活性金属钎焊基板)基板、或金属基底基板构成。具体而言，绝缘基板3具有绝缘板30、配置于绝缘板30的下表面的散热板31、配置于绝缘板30的上表面的电路板32。绝缘基板3形成为例如俯视矩形形状。
绝缘板30由例如氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)等陶瓷材料、环氧等树脂材料、或使用陶瓷材料作为填料的环氧树脂材料等绝缘材料形成。此外，绝缘板30也可以被称作绝缘层或绝缘薄膜。
散热板31在Z方向具有规定的厚度，以覆盖绝缘板30的整个下表面的方式形成。散热板31例如由铜、铝等导热性良好的金属板形成。
在绝缘板30的上表面形成有电路板32。此外，在图1中，为了方便，针对一个绝缘板30示出一个电路板32，但也可以在绝缘板30的上表面形成更多的电路板32。这些电路板32为由铜箔等形成的规定厚度的金属层，以彼此电绝缘的状态呈岛状形成于绝缘板30上。
在电路板32的上表面借助焊料S配置有半导体元件4。焊料S能够由烧结材料等其他的结合剂来代替。半导体元件4形成为例如俯视方形。半导体元件4配置在与多个散热片22对应的部位，详细后述说明。
半导体元件4借助焊料S配置于电路板32的上表面，并与该电路板32电连接。在图1中，为了方便，针对一个电路板32示出一个半导体元件4，但也可以在电路板32配置更多的半导体元件4。半导体元件4利用例如碳化硅(SiC)、氮化镓(GaN)以及金刚石等的半导体基板形成为俯视方形(矩形)。
此外，作为半导体元件4，可使用IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)等的开关元件、FWD(Free Wheeling Diode：续流二极管)等的二极管。另外，作为半导体元件4，也可以使用将IGBT和FWD一体化而成的RC(ReverseConducting：反向导通)－IGBT元件、或功率MOSFET元件、针对反偏压具有充分的耐压的RB(Reverse Blocking：反向阻断)－IGBT等。
另外，半导体元件4的形状、配置数量、配置部位等能够适当变更。此外，本实施方式的半导体元件4是在半导体基板形成晶体管等功能元件而成的纵型的开关元件，但并不限定于此，也可以是横型的开关元件。
壳体构件5例如借助粘接剂(未图示)接合于顶板20的上表面。壳体构件5具有沿着顶板20的外形的形状。另外，壳体构件5形成为中央开口的矩形框状。在中央开口收纳上述的绝缘基板3和半导体元件4。即，绝缘基板3和半导体元件4被框状的壳体构件5包围。
另外，在壳体构件5的内侧空间填充有密封树脂6，详细后述。即，壳体构件5划定收纳多个绝缘基板3、半导体元件4、密封树脂6的空间。这样的壳体构件5例如由热塑性树脂形成。壳体构件5例如由PPS树脂(聚苯硫醚树脂)、PBT树脂(聚对苯二甲酸丁二醇酯树脂)等形成。
另外，在壳体构件5设有外部连接用的主端子(P端子、N端子、M端子等)和控制用的控制端子，该情况未图示。这些端子例如与壳体构件5一体成型。
如上所述，密封树脂6填充于由框状的壳体构件5规定的空间内。由此，绝缘基板3和安装于该绝缘基板3的半导体元件4被密封在上述的空间内。密封树脂6例如由热固化性的树脂构成。具体而言，密封树脂6优选至少含有环氧、硅、聚氨酯、聚酰亚胺、聚酰胺以及聚酰胺-酰亚胺中的任一者。从绝缘性、耐热性以及散热性的观点来看，密封树脂6优选为例如混入有填料的环氧树脂。
接着，说明冷却器2的详细结构。如图1和图2所示，冷却器2形成为接合顶板20和底板21而一体化的箱型。冷却器2由散热性较佳的、例如铝合金形成。
如上所述，顶板20具有俯视矩形形状，由规定厚度的板状体形成。顶板20的外形对应于壳体构件5的外形。即，顶板20的长边方向沿半导体装置1的左右方向(X方向)延伸，顶板20的短边方向沿半导体装置1的前后方向(Y方向)延伸。顶板20具有一个面(下表面)和另一面(上表面)。一个面形成释放半导体元件4的热的散热面。另一面形成相对于绝缘基板3接合的接合面。
在本实施方式中，多个绝缘基板3和多个半导体元件4配置于顶板20的上表面的中央区域。例如多个绝缘基板3和多个半导体元件4在X方向或Y方向上排列配置。在图1中，绝缘基板3和半导体元件4在Y方向上各排列配置有两个，但并不限定于该结构。绝缘基板3和半导体元件4可以在X方向上也排列配置多个。此外，在本实施方式中，有时将顶板20的下表面侧(散热面侧)的配置有上述的多个绝缘基板3和多个半导体元件4的中央区域称作散热区域。
底板21具有与顶板20相同形状的俯视矩形形状，并空开规定间隙且与顶板20相对地配置于顶板20的正下方。底板21由厚度大于顶板20的厚度的板状体形成。底板21优选由与顶板20相同的原材料的铝合金形成。
在底板21的上表面设有多个散热片22。散热片22能够使用沿Z方向延伸的棱柱形状的针散热片。多个散热片22可以在X方向或Y方向、或者与X、Y方向交叉的方向上空开规定间距的间隔地排列。多个散热片22由与底板21相同的金属材料构成，可以与底板21一体地设置。另外，换言之，散热片22能够作为散热器(heat sink)使用。
更具体而言，散热片22形成为俯视菱形，在对角线上相对的一对角部的相对方向与X方向或Y方向一致。另外，散热片22朝向Z方向正侧以规定长度突出。散热片22的一个端部与底板21的上表面连接，另一端部与顶板20的下表面(散热面)连接。另外，散热片22也可以借助后述的接合材料B与顶板20或底板21连接。此外，关于设于底板21的散热片22的结构，并不限定于此，而能够适当变更。例如，可以设为设置多个圆柱形状的销的结构、将沿前后方向或左右方向延伸的刮板形状的多个散热片22互相平行地排列的结构。散热片22可以利用钎焊、嵌设、切削加工或塑性加工设于底板21。
多个散热片22整体形成大致长方体形状的散热片集合体24。散热片集合体24的长边方向与底板21的长边方向一致。此外，散热片集合体24的外形形状并不限定于此，也可以是进行倒角、变形后的形状。
另外，在底板21的上表面设有包围多个散热片22(散热片集合体24)的外周的周壁部23。周壁部23自底板21的上表面向Z方向正侧以规定高度突出。另外，周壁部23沿着底板21的外周缘形成为矩形框状。此外，周壁部23的突出高度优选与散热片22的突出高度相等。
底板21与周壁部23可以形成为一体。即，底板21和周壁部23构成上方开口的箱型的冷却器壳体。而且，顶板20构成堵塞冷却器壳体的开口的盖部。
顶板20通过钎焊等接合于上述的周壁部23和多个散热片22的顶端(上端)。由此，冷却壳体的上方开口被堵塞。如此，利用由顶板20、底板21、多个散热片22以及周壁部23围起来的空间，形成制冷剂的流路。制冷剂例如能够使用冷却水，其物理性质能够适当变更。另外，关于顶板20与冷却器壳体的接合结构，后述说明。
此外，由顶板20、底板21以及周壁部23围起来的空间被分成三个空间(第1头部R1、散热片收纳部R2、第2头部R3)。具体而言，第1头部R1形成与后述的制冷剂的导入口25相连的空间。散热片收纳部R2形成收纳上述的多个散热片22的空间。第2头部R3形成与后述的制冷剂的排出口26相连的空间。
第1头部R1和第2头部R3以在Y方向上隔着散热片收纳部R2相对的方式配置。即，第1头部R1形成比散热片收纳部R2靠上游侧的制冷剂流路，第2头部R3形成比散热片收纳部R2靠下游侧的制冷剂流路。制冷剂使用液体。此外，制冷剂能够使用各种液体。
另外，如图2所示，在底板21的规定部位形成有针对冷却器2而言的制冷剂的导入口25和排出口26。导入口25和排出口26由在厚度方向上贯通底板21的贯通孔形成。具体而言，导入口25和排出口26以在Y方向上隔着多个散热片22倾斜地相对的方式配置。例如，在第1头部R1，导入口25偏向X方向负侧地配置。相对于此，在第2头部R3，排出口26偏向X方向正侧地配置。
另外，导入口25和排出口26具有俯视在X方向上较长的长孔形状。例如，导入口25和排出口26的形状为靠冷却器2的短边方向侧较短、靠长边方向侧较长的椭圆形状。此外，导入口25和排出口26的形状和配置部位并不限定于此，而能够适当变更。
这样构成的半导体装置1经由O形密封圈72等密封件安装于凸缘70的具有软管(未图示)的连接口的平坦的安装面71。此时，底板21的下表面与安装面71接触。在图1中，例如，在凸缘70侧形成有O形密封圈72用的槽73。利用O形密封圈72，确保安装面71与底板21的下表面之间的密封性。
另外，在水冷式的冷却器中，制冷剂在形成于内部的空间(制冷剂的流路)内流动。制冷剂例如能够使用各种冷却水。因此，假定在冷却器的内表面由于制冷剂长期接触导致产生腐蚀。在此，参照图1和图3的比较例说明本实施方式的冷却器。图3是比较例的半导体装置的剖视图。此外，在比较例中，仅在多个散热片和周壁部设于顶板的方面与本实施方式不同。因此，对与本实施方式相同名称的结构，标注相同的附图标记，并适当省略说明。
如图1所示，本实施方式的冷却器2在底板21的上表面设有多个散热片22。另外，在底板21的上表面设有多个散热片22和包围多个散热片22的外周的周壁部23。底板21、多个散热片22以及周壁部23可以形成为一体。
在图1中，由底板21和周壁部23构成上方开口的箱型的冷却器壳体。而且，顶板20构成堵塞冷却器壳体的开口的盖部。顶板20通过钎焊等接合于上述的周壁部23和多个散热片22的顶端(上端)。更具体而言，顶板20经由接合材料B接合于周壁部23和多个散热片22。
另外，如图3所示，比较例的冷却器2在顶板20的下表面设有多个散热片22。另外，在顶板20的下表面以包围多个散热片22的外周的方式设有周壁部23。顶板20、多个散热片22以及周壁部23可以形成为一体。
在图3中，由顶板20和周壁部23构成下方开口的箱型的冷却器壳体。而且，底板21构成堵塞冷却器壳体的开口的盖部。底板21通过钎焊等接合于上述的周壁部23和多个散热片22的顶端(下端)。更具体而言，底板21借助接合材料B接合于周壁部23和多个散热片22。
在本实施方式和比较例中，接合材料B例如由片状的钎焊材料构成。接合材料B具有规定厚度，配置于底板21的规定范围内。接合材料B由与顶板20、底板21相同的铝合金类的金属材料构成。另外，在顶板20的上表面配置有作为冷却对象的半导体元件4和绝缘基板3。从导热性的观点来看，顶板20的厚度设定得小于底板21的厚度。另外，半导体元件4为伴随装置的驱动而发热的热源。因此，一般而言，在冷却器2中，顶板20的温度比底板21和周壁部23容易上升，顶板20侧比底板21侧和周壁部23侧容易发生腐蚀。
在比较例中，在冷却器2的内部空间，存在露出金属的母材的顶板20的散热面20a侧比配置有接合材料B的底板21侧容易腐蚀的倾向。如上所述，由于顶板20比底板21薄，因此，若腐蚀发展，则可能在顶板20开孔而导致制冷剂向外漏出。
另外，在本实施方式中，在冷却器2的内部空间，存在露出金属的母材的底板21侧比配置有接合材料B的顶板20侧容易腐蚀的倾向。而且，抑制顶板20侧的腐蚀的进行。如上所述，由于底板21厚于顶板20，因此，即使发生腐蚀，也能够抑制因开孔而导致制冷剂向外漏出的风险。
本实施方式和比较例中使用的接合材料B由电位高于顶板20、底板21的母材的电位的材料构成。于是，本申请发明人们得出了以下的见解：作为制冷剂的流路内的腐蚀的倾向，电位较低的部位更容易腐蚀，电位较高的部位抑制腐蚀的进行。更具体而言，通过使用电位高于顶板20、底板21的金属的母材的电位的接合材料B，未配置接合材料B的一侧的腐蚀进一步发展，而配置有接合材料B的一侧的腐蚀的发展被抑制。因而，本申请的发明人们着眼于冷却器2的内部的制冷剂流路中由电位的高低产生的腐蚀的倾向、顶板20以及底板21的厚度，而想到了本发明。
即，本发明的重点在于，从制冷剂流路观察，使具有散热面20a的顶板20侧的电位高于底板21侧的电位。具体而言，在本实施方式中，冷却器2包括：顶板20，其在一个面形成有散热面20a；底板21，其与顶板20相对配置，厚度大于顶板20的厚度；多个散热片22，其设于底板21；以及周壁部23，其形成为沿着底板21的外周缘而包围多个散热片22的外周。多个散热片22和周壁部23接合于顶板20的散热面20a，利用由顶板20、底板21、多个散热片22以及周壁部23围起来的空间形成制冷剂的流路。而且，在制冷剂的流路中，顶板20侧的电位高于底板21侧的电位。
根据该结构，在底板21设置多个散热片22和周壁部23，在底板21侧构成冷却器壳体。另外，在冷却器2内的空间(制冷剂的流路)中，厚度较小的顶板20侧的电位高于底板21侧的电位。因此，顶板20侧相比于底板21侧而不易腐蚀。即，意图是，厚度较大的底板21侧容许一定程度的腐蚀，而且厚度小于底板21的厚度的顶板20侧通过使电位提高而极力地使腐蚀难以进行。由此，能够抑制制冷剂通路的规定部位处的局部腐蚀而谋求冷却器2的长寿命化。
另外，在本实施方式中，在将多个散热片22和周壁部23接合于顶板20时，使用电位高于底板21的电位的接合材料B。根据该结构，接合材料B介于多个散热片22与顶板20之间以及周壁部23的顶端与顶板20之间。在制冷剂的流路中，在顶板20侧配置有接合材料B，在底板21侧不配置接合材料B而使底板21露出。因而，能够利用接合材料B使顶板20侧与底板21侧之间产生电位差。
此外，顶板20侧与底板21侧之间的电位差、即接合材料B与底板21之间的电位差优选为50mV以上。该情况下，能够极力抑制顶板20侧的腐蚀。
另外，在本实施方式中，接合材料B遍及整个面地覆盖顶板20的下表面(散热面)。本来，接合材料B仅配置于接合部位就足够了。然而，在本实施方式中，散热面20a整体被接合材料B覆盖，从而确保顶板20侧与底板21侧之间的电位差，并且顶板20的母材不会在制冷剂的流路内露出。其结果，能够利用接合材料B防止顶板20的腐蚀。即，本发明的接合材料B不仅具备部件间的接合这样的本来的功能，还兼备用于防止顶板20的腐蚀的作为保护覆膜的功能。
另外，在本实施方式中，接合材料B由片状的钎焊材料构成。根据该结构，将片状的接合材料B预先配合顶板20的大小地进行切割，能够在将该接合材料B配置于多个散热片22与顶板20之间以及周壁部23与顶板20之间的状态下放入炉中。由于接合材料B在炉内熔融，因而多个散热片22与顶板20以及周壁部23与顶板20接合，并且，顶板20的下表面(散热面20a)整体由钎焊材料覆盖。如此，通过使用片状的钎焊材料作为接合材料B，能够使冷却器2的制造工序(主要为接合工序和保护覆膜形成工程)简单化。此外，接合材料B并不限定于片状，还可以设为将糊剂状的钎焊材料涂布于顶板20的整个下表面的结构。
另外，在本实施方式中，冷却器2优选由以铝为主要成分的铝合金形成。例如，顶板20、底板21的母材优选由A6063等、6000系列的铝合金形成。6000系列的铝合金主要添加镁和硅而使纯铝的强度增加，在强度、耐腐蚀性方面优异。例如，冷却器2以铝为主要成分，可以按照硅为0.2％以上且1.5％以下、镁为0.35％以上且1.5％以下、铜为0％以上且0.7％以下、锌为0％以上且0.7％以下的比率构成。更具体而言，顶板20和底板21的母材的组成优选至少按照铜为2.0％以下的比率构成。更优选的是，铜为0.2％以下。此外，组成的比率为重量百分比。主要成分是指按照80％以上的比率构成。
顶板20和底板21优选为相同组成的铝合金。而且，顶板20和底板21并不限定于相同组成的铝合金，还可以由组成互不相同的材料形成。该情况下，优选以底板21和顶板20为相同电位或者顶板20的电位高于底板21的电位的方式调整组成比率。
作为接合材料B的钎焊材料优选由A4047等、4000系列的铝合金形成。4000系列的铝合金以铝为主要成分，主要添加硅，在耐热性、耐磨性方面优异。此外，冷却器2的结构构件的材质并不限定于铝合金，例如也可以是铜合金。例如，冷却器2以铝为主要成分，可以按照硅为4.5％以上且13.5％以下、镁为0％以上且1.3％以下、铜为0％以上且1.3％以下、锌为0％以上且0.25％以下的比率构成。在接合材料B的组成中，硅的组成比率大于顶板20、底板21的母材的硅的组成比率。另外，具有降低电位的效果的镁的组成比率较小。而且，具有提高电位的效果的铜的组成比率可以较大。另外，具有降低电位的效果的锰的组成比率可以较小。更具体而言，接合材料B的组成优选至少按照硅为7.5％以上、锌为0.25％以下的比率构成。此外，组成的比率为重量百分比。主要成分是指按照80％以上的比率构成。
另外，在本实施方式中，在顶板20的上表面(另一面)经由绝缘基板3配置有半导体元件4。多个散热片22配置于半导体元件4的正下方。如此，在本实施方式中，冷却器2的冷却对象为半导体元件4和绝缘基板3。这是因为，半导体元件4为伴随装置的驱动而发热的热源。
在半导体装置1中，为了提高其导热性，而极力减小顶板20的厚度。更具体而言，顶板20的厚度优选为250μm以上且5.0mm以下。通过将顶板20的厚度设定在该范围内，从而不会破坏导热性，能够有效地将半导体元件4的热自散热面排出。
另一方面，由于底板21为固定于安装目的地的那一侧，因而需要一定程度的刚性。因此，底板21形成得厚于顶板20，而确保其刚性。更具体而言，底板21的厚度优选为2.0mm以上且10.0mm以下。
另外，除上述的顶板20和底板21的厚度以外，接合材料B的厚度优选为50μm以上且500μm以下。通过将接合材料B的厚度设定在该范围内，从而不会破坏导热性，能够兼顾保护顶板20的散热面的作为保护覆膜的功能。
另外，在上述的实施方式中，说明了在顶板20的下表面以相同的厚度配置有接合材料B的情况，但并不限定于该结构。接合材料B也可以局部形成得较厚。图4是从变形例的冷却器中省略底板并自下侧观察的仰视图。更具体而言，在本实施方式中，如图2和图4所示，底板21具有制冷剂的导入口25和排出口26。导入口25和排出口26以俯视时隔着多个散热片22倾斜地相对的方式配置。该情况下，优选的是，顶板20的与导入口25和/或排出口26在Z方向上相对的区域25a、26a处的接合材料B的厚度大于其周围的接合材料B的厚度。根据该结构，在制冷剂的导入口25和排出口26的附近，制冷剂的流速较快。因此，从制冷剂的流路来看，可以说顶板20的与导入口25和排出口26相对的部分处于容易腐蚀的环境中。因而，通过使与导入口25和排出口26相对的接合材料B的厚度大于其周围的厚度，能够有效地防止顶板20腐蚀。此外，接合材料B的厚度的调整可以在与导入口25和排出口26这两者对应的部位进行，或者也可以仅在与导入口25或排出口26中的任一者对应的部位进行。
如上所述，在本实施方式中，在冷却器2中，通过在顶板20侧与底板21侧之间设置电位差，从而极力抑制厚度较小的顶板20侧的腐蚀。然而，本发明并不是完全地防止由制冷剂导致的冷却器2的内壁面的腐蚀。如上所述，在本实施方式中，在冷却器2的冷却对象(半导体元件4等)的配置关系上，考虑到冷却效率(导热性)、刚性，而顶板20和底板21的厚度有所不同。因此，通过使厚度较小的顶板20侧的电位高于底板21侧的电位，从而能够极力抑制顶板20侧的腐蚀。即，意味着对于厚度较大的底板21侧，则即使容许一定程度的腐蚀，也不会在底板21形成使制冷剂泄漏的程度的腐蚀孔。
在此，参照图5说明在本实施方式的冷却器2中产生了腐蚀的情况的一个例子。图5是图1的局部放大图。此外，图5所示的腐蚀仅为一个例子，并不限定于此。例如在图5中，示出了在顶板20侧也形成有轻微的较小的腐蚀孔的情况。
如图5所示，在底板21的上表面形成有多个规定大小的腐蚀孔27(第1腐蚀孔)。腐蚀孔27的深度例如为400μm以上且1100μm以下。另外，在顶板20的散热面20a形成有多个规定大小的腐蚀孔28(第2腐蚀孔)。腐蚀孔28贯穿接合材料B并侵蚀到顶板20的下表面(散热面20a)局部。腐蚀孔28的深度浅于腐蚀孔27的深度，例如为100μm以上且550μm以下。更具体而言，腐蚀孔28为腐蚀孔27的深度的一半左右的深度。另外，腐蚀孔28的数量少于腐蚀孔27的数量。
如此，在本实施方式中，通过使厚度较小的顶板20侧的电位较高，从而使顶板20侧相比于底板21侧不易腐蚀。反言之，使厚度较大的底板21侧相比于顶板20侧而先容易腐蚀。因此，底板21侧的腐蚀孔27形成得相对大于顶板20侧的腐蚀孔28，其数量也较多。如上所述，宗旨是底板21为了确保刚性而具有充分的厚度，因此，能够容许些许的腐蚀。因而，不会发生底板21侧由腐蚀孔27引起漏液的情况。
另外，虽然顶板20侧在上表面配置有半导体元件4而温度容易比底板21侧高，但是由于电位高于底板21侧的电位，因而本来也不易腐蚀。即使发生了腐蚀，由于先从由钎焊材料构成的接合材料B开始腐蚀，因此，即使该腐蚀进行到了顶板20的母材，腐蚀孔28自身的大小也充分小于底板21侧的腐蚀孔27的大小。因此，也不会在顶板20侧产生由腐蚀孔28引起漏液的情况。
接着，参照图3、图6以及图7说明变形例。图6是变形例的半导体装置的剖视图。图7是另一变形例的半导体装置的剖视图。
如上所述，在图3所示的比较例中，设为在底板21侧配置有接合材料B，顶板20侧的电位低于底板21侧的电位的结构。另外，可以在同样地设为图3的布局的状态下，调整接合材料B的组成而使顶板20侧的电位高于底板21侧的电位。即，在图3中，底板21侧的接合材料B的电位可以低于顶板20的电位。该情况下，由于接合材料B为低电位，因此，接合材料B成为牺牲层而比顶板20先进行腐蚀。而且，在接合材料B被腐蚀而消失为止的期间内，能够延迟顶板20侧的腐蚀，能够抑制顶板20侧的漏液。但是，该情况下，需要使接合材料B足够厚，因此，存在顶板20与底板21之间的接合部分的剥离对策等课题。因而，优选的是，如图1所示，接合材料B为高电位。
另外，如图6所示，还能够是顶板20与底板21借助接合材料B接合，但顶板20的下表面(散热面20a)和底板21的上表面均不被接合材料B覆盖的结构。该情况下，接合材料B可以形成为沿着周壁部23的形状的四边框状。另外，该情况下，优选顶板20侧的电位高于底板21侧的电位。根据该结构，由于底板21侧比顶板20侧先被腐蚀，因此，使顶板20侧的腐蚀延迟，能够抑制顶板20侧的漏液。但是，该情况下，由于顶板20和底板21的加工性、刚性、散热性较差，因此，优选的是，如图1所示，具有更高电位的接合材料B。
而且，如图7所示，也可以是顶板20的下表面(散热面20a)和底板21的上表面这两者由接合材料B覆盖的结构。该情况下，优选顶板20侧的电位高于底板21侧的电位。根据该结构，由于底板21侧比顶板20侧先被腐蚀，因此，使顶板20侧的腐蚀延迟，能够抑制顶板20侧的漏液。但是，该情况下，需要使接合材料B足够厚，因此，存在顶板20与底板21之间的接合部分的剥离对策等课题。因而，优选的是，如图1所示，顶板20侧的接合材料B为高电位。
如以上说明那样，根据本实施方式，由于在冷却器2的顶板20与底板21之间设有电位差，因而能够抑制顶板20侧的局部腐蚀。
此外，在上述实施方式中，说明了导入口25与排出口26以倾斜地相对的方式配置的情况，但并不限定于该结构。例如，导入口25和排出口26也可以在与冷却器2的长边方向正交的方向(Y方向)上相对。
另外，在上述实施方式中，说明了导入口25和排出口26具有在长边方向(X方向)上较长的长孔形状的情况，但并不限定于该结构。导入口25和排出口26的形状、配置部位等能够适当变更。
另外，在上述实施方式中，半导体元件4的个数和配置部位并不限定于上述结构，而能够适当变更。
另外，在上述实施方式中，电路板32的个数和布局并不限定于上述结构，而能够适当变更。
另外，在上述实施方式中，设为绝缘基板3、半导体元件4形成为俯视矩形形状或方形状的结构，但并不限定于该结构。它们的结构也可以形成为上述以外的多边形状。
另外，说明了本实施方式和变形例，但作为其他的实施方式，也可以整体或局部地组合上述实施方式和变形例。
另外，本实施方式并不限定于上述的实施方式和变形例，在不脱离技术思想的主旨的范围内，能够各种各样地变更、置换、变形。而且，如果能够利用技术的进步或派生的其他技术，以其他方式来实现技术思想，则也可以使用该方法来实施。因而，权利要求的范围涵盖包含于技术思想范围内的全部实施方式。
以下，整理上述的实施方式的特征点。
上述实施方式的冷却器包括：顶板，其在一个面形成有散热面；底板，其与所述顶板相对配置，厚度大于所述顶板的厚度；多个散热片，其设于所述底板；以及周壁部，其形成为沿着所述底板的外周缘而包围所述多个散热片的外周，所述多个散热片和所述周壁部接合于所述顶板的所述散热面，利用由所述顶板、所述底板、所述多个散热片以及所述周壁部围起来的空间形成制冷剂的流路，所述顶板侧的电位高于所述底板侧的电位。
另外，上述实施方式的冷却器还包括将所述多个散热片和所述周壁部接合于所述顶板的接合材料，所述接合材料的电位高于所述底板侧的电位。
另外，在上述实施方式的冷却器中，所述接合材料遍及整个面地覆盖制冷剂的流路中的所述散热面。
另外，在上述实施方式的冷却器中，所述接合材料由片状的钎焊材料构成。
另外，在上述实施方式的冷却器中，所述底板侧与所述接合材料之间的电位差为50mV以上。
另外，在上述实施方式的冷却器中，所述底板的母材暴露在制冷剂的流路中。
另外，在上述实施方式的冷却器中，所述接合材料和所述底板的母材以铝为主要成分，相比于所述底板的母材，所述接合材料的硅的比率较高，而镁的比率较低。
另外，在上述实施方式的冷却器中，在所述接合材料的组成中，以铝为主要成分，至少按照硅为7.5％以上、锌为0.25％以下的比率构成。
另外，在上述实施方式的冷却器中，在所述底板的母材的组成中，以铝为主要成分，至少按照铜为2.0％以下的比率构成。
另外，在上述实施方式的冷却器中，在所述底板的上表面形成有第1腐蚀孔。
另外，在上述实施方式的冷却器中，在所述顶板的所述散热面形成有贯穿了所述接合材料的第2腐蚀孔，所述第2腐蚀孔小于所述第1腐蚀孔。
另外，在上述实施方式的冷却器中，所述接合材料的厚度为50μm以上且500μm以下。
另外，在上述实施方式的冷却器中，所述顶板的厚度为0.25mm以上且5.0mm以下。
另外，在上述实施方式的冷却器中，所述底板的厚度为2.0mm以上且10.0mm以下。
另外，在上述实施方式的冷却器中，所述顶板的母材和所述底板的母材由组成不同的材料形成，所述顶板的母材的电位高于所述底板的母材的电位。
另外，上述实施方式的半导体装置包括：上述的冷却器；以及半导体元件，其经由绝缘基板配置于所述顶板的另一面，所述多个散热片配置于所述半导体元件的正下方。
另外，在上述实施方式的半导体装置中，所述底板具有制冷剂的导入口和排出口，所述导入口和所述排出口以隔着所述多个散热片相对的方式配置，所述接合材料的与所述导入口和/或所述排出口相对的部分的厚度大于该部分的周围的厚度。
产业上的可利用性
如以上说明那样，本发明具有能够抑制制冷剂通路的规定部位的局部腐蚀的效果，特别是，对水冷式的冷却器和具备该冷却器的半导体装置是有用的。

Claims (17)

1.一种冷却器，其中，
该冷却器包括：
顶板，其在一个面形成有散热面；
底板，其与所述顶板相对配置，厚度大于所述顶板的厚度；
多个散热片，其设于所述底板；以及
周壁部，其形成为沿着所述底板的外周缘而包围所述多个散热片的外周，
所述多个散热片和所述周壁部接合于所述顶板的所述散热面，利用由所述顶板、所述底板、所述多个散热片以及所述周壁部围起来的空间形成制冷剂的流路，
所述顶板侧的电位高于所述底板侧的电位。
2.根据权利要求1所述的冷却器，其中，
该冷却器还包括将所述多个散热片和所述周壁部接合于所述顶板的接合材料，
所述接合材料的电位高于所述底板侧的电位。
3.根据权利要求2所述的冷却器，其中，
所述接合材料遍及整个面地覆盖制冷剂的流路中的所述散热面。
4.根据权利要求2或3所述的冷却器，其中，
所述接合材料由片状的钎焊材料构成。
5.根据权利要求2～4中任一项所述的冷却器，其中，
所述底板侧与所述接合材料之间的电位差为50mV以上。
6.根据权利要求2～5中任一项所述的冷却器，其中，
所述底板的母材暴露在制冷剂的流路中。
7.根据权利要求2～6中任一项所述的冷却器，其中，
所述接合材料和所述底板的母材以铝为主要成分，
相比于所述底板的母材，所述接合材料的硅的比率较高，而镁的比率较低。
8.根据权利要求2～7中任一项所述的冷却器，其中，
在所述接合材料的组成中，以铝为主要成分，至少按照硅为7.5％以上、锌为0.25％以下的比率构成。
9.根据权利要求8所述的冷却器，其中，
在所述底板的母材的组成中，以铝为主要成分，至少按照铜为2.0％以下的比率构成。
10.根据权利要求2～9中任一项所述的冷却器，其中，
在所述底板的上表面形成有第1腐蚀孔。
11.根据权利要求10所述的冷却器，其中，
在所述顶板的所述散热面形成有贯穿了所述接合材料的第2腐蚀孔，
所述第2腐蚀孔小于所述第1腐蚀孔。
12.根据权利要求2～11中任一项所述的冷却器，其中，
所述接合材料的厚度为50μm以上且500μm以下。
13.根据权利要求2～12中任一项所述的冷却器，其中，
所述顶板的厚度为0.25mm以上且5.0mm以下。
14.根据权利要求2～13中任一项所述的冷却器，其中，
所述底板的厚度为2.0mm以上且10.0mm以下。
15.根据权利要求2～14中任一项所述的冷却器，其中，
所述顶板的母材和所述底板的母材由组成不同的材料形成，所述顶板的母材的电位高于所述底板的母材的电位。
16.一种半导体装置，其中，
该半导体装置包括：
权利要求2～15中任一项所述的冷却器；以及
半导体元件，其经由绝缘基板配置于所述顶板的另一面，
所述多个散热片配置于所述半导体元件的正下方。
17.根据权利要求16所述的半导体装置，其中，
所述底板具有制冷剂的导入口和排出口，
所述导入口和所述排出口以隔着所述多个散热片相对的方式配置，
所述接合材料的与所述导入口和/或所述排出口相对的部分的厚度大于该部分的周围的厚度。
CN202111281483.3A 2020-12-01 2021-11-01 冷却器和半导体装置 Pending CN114582820A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020199467A JP2022087498A (ja) 2020-12-01 2020-12-01 冷却器及び半導体装置
JP2020-199467 2020-12-01

Publications (1)

Publication Number Publication Date
CN114582820A true CN114582820A (zh) 2022-06-03

Family

ID=81751753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111281483.3A Pending CN114582820A (zh) 2020-12-01 2021-11-01 冷却器和半导体装置

Country Status (3)

Country Link
US (1) US20220173013A1 (zh)
JP (1) JP2022087498A (zh)
CN (1) CN114582820A (zh)

Also Published As

Publication number Publication date
JP2022087498A (ja) 2022-06-13
US20220173013A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
EP2645839B1 (en) Liquid cooled electronics assembly suitable to use electrically conductive coolant
JPWO2014045766A1 (ja) 半導体装置及び半導体装置の製造方法
JP6370257B2 (ja) 半導体装置
JP2013232614A (ja) 半導体装置
JP2020072106A (ja) 半導体装置
US8446727B2 (en) Electronic component
WO2013088864A1 (ja) 半導体装置
JP7136355B2 (ja) 半導体モジュールの回路構造
JP7238353B2 (ja) 半導体モジュールおよびそれを用いた半導体装置
CN114582820A (zh) 冷却器和半导体装置
JP2004253495A (ja) 液冷型電力用半導体モジュール及びそれを包含するインバータ
WO2021124704A1 (ja) 半導体装置
JP7424489B2 (ja) 冷却装置および半導体モジュール
JP2010062491A (ja) 半導体装置および複合半導体装置
JP7392319B2 (ja) 半導体装置
WO2019163941A1 (ja) パワーモジュール用基板およびパワーモジュール
US11996350B2 (en) Cooler and semiconductor apparatus
JP2022050058A (ja) 半導体装置及び半導体装置の製造方法
US20230067156A1 (en) Semiconductor device
JP2019029383A (ja) 半導体装置
US20220084904A1 (en) Cooler and semiconductor apparatus
WO2023218680A1 (ja) 半導体装置
JP2019009280A (ja) 半導体装置
JP7187814B2 (ja) 半導体装置
JP2009283559A (ja) 電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination