CN114551340A - 第三代半导体接触窗结构及其制造方法 - Google Patents

第三代半导体接触窗结构及其制造方法 Download PDF

Info

Publication number
CN114551340A
CN114551340A CN202210042890.7A CN202210042890A CN114551340A CN 114551340 A CN114551340 A CN 114551340A CN 202210042890 A CN202210042890 A CN 202210042890A CN 114551340 A CN114551340 A CN 114551340A
Authority
CN
China
Prior art keywords
layer
metal
compound epitaxial
metal layer
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210042890.7A
Other languages
English (en)
Inventor
陈正培
徐文凯
柴佳欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Gallium Core Semiconductor Technology Co ltd
Original Assignee
Shenzhen Gallium Core Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Gallium Core Semiconductor Technology Co ltd filed Critical Shenzhen Gallium Core Semiconductor Technology Co ltd
Priority to CN202210042890.7A priority Critical patent/CN114551340A/zh
Publication of CN114551340A publication Critical patent/CN114551340A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体制造技术领域，公开了一种第三代半导体接触窗结构及其制造方法。所述制造方法包括：提供一衬底，在所述衬底上淀积一化合物外延层；通过蒸镀金属工艺在所述化合物外延层上淀积一第一金属层；在所述化合物外延层和所述第一金属层上淀积一隔绝层；在位于所述第一金属层上方的隔绝层上对应设置通孔并贯穿于所述隔绝层，其中，所述通孔的内壁为倾斜弧面；通过蒸镀金属工艺在所述隔绝层和所述通孔上淀积一第二金属层。有效防止金属溅镀工艺对化合物外延层表面的晶格结构破坏与杂质离子污染，并降低第三代半导体接触窗结构的接触阻抗。

Description

第三代半导体接触窗结构及其制造方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种第三代半导体接触窗结构及其制造方法。
背景技术
在传统的化合物半导体制造业中，通常先在化合物的表面上淀积绝缘层，再通过光刻和刻蚀工艺在固定的区域开通孔，然后在通孔内淀积金属以形成通孔金属与金属线路。有以下几个弊端：一、直接在化合物的表面上执行刻蚀工艺，会直接损伤化合物表面的晶格；二、在溅镀金属时，金属原子会溅镀轰击化合物表面，从而损伤化合物表面的晶格；三、溅镀的金属材质为铝镍合金，但铝镍合金阻抗大，不能满足新一代高压高能器件的低阻抗的金属导通。
发明内容
本发明的主要目的在于提供一种第三代半导体接触窗结构及其制造方法，旨在解决第三代半导体器件的金属溅镀工艺对化合物外延层表面的晶格结构破坏与杂质离子污染，且接触窗电阻高的技术问题。
为实现上述目的，本发明提供一种第三代半导体接触窗结构的制造方法，所述制造方法包括：
提供一衬底，在所述衬底上淀积一化合物外延层；
通过蒸镀金属工艺在所述化合物外延层上淀积一第一金属层；
在所述化合物外延层和所述第一金属层上淀积一隔绝层；
在位于所述第一金属层上方的隔绝层上对应设置通孔并贯穿于所述隔绝层，其中，所述通孔的内壁为倾斜弧面；
通过蒸镀金属工艺在所述隔绝层和所述通孔上淀积一第二金属层。
进一步的，在一实施方式中，所所述通过蒸镀金属工艺在所述化合物外延层上淀积一第一金属层包括：在所述化合物外延层上形成一阻挡层，其中，所述阻挡层中设有间隔排布的多个显影区和多个阻挡区；通过蒸镀金属工艺在所述阻挡层上依次淀积金、锗和镍，以在所述显影区内形成第一金属层。
进一步的，在一实施方式中，位于所述阻挡区的所述阻挡层的侧壁与所述化合物外延层的夹角角度小于90°。
进一步的，在一实施方式中，所述在所述化合物外延层上形成一阻挡层包括：在所述化合物外延层上涂覆一光刻胶，形成光刻胶层；在所述光刻胶层上方设置预设光刻掩膜，并透过所述预设光刻掩膜对所述光刻胶层进行曝光，以在所述光刻胶层中形成间隔排布的多个掩膜区和多个第一曝光区，其中，位于所述第一曝光区内的所述光刻胶层的侧壁与所述化合物外延层的夹角角度为大于90°；对所述掩膜区和所述第一曝光区进行氨气烘烤和曝光，使所述掩膜区形成第二曝光区，使所述第一曝光区形成非曝光区；对所述光刻胶层进行显影，以溶解位于所述第二曝光区的所述光刻胶层，形成阻挡层。
进一步的，在一实施方式中，在所述通过蒸镀金属工艺在所述阻挡层上依次淀积金、锗和镍，以在所述显影区内形成第一金属层之后，还包括：在所述显影区内注入有机溶剂，对所述阻挡层进行溶解；去除所述阻挡层和位于所述阻挡层上的第一金属层，保留位于所述化合物外延层上的所述第一金属层。
进一步的，在一实施方式中，所述通过蒸镀金属工艺在所述隔绝层和所述通孔上淀积一第二金属层，包括：以制造第一金属层的方法在所述隔绝层和所述通孔上淀积第二金属层。
进一步的，在一实施方式中，所述在所述化合物外延层和所述第一金属层上淀积一隔绝层，包括：在所述化合物外延层和所述第一金属层上淀积氮化硅，形成第一隔绝层；在所述第一隔绝层上淀积氧化硅，形成第二隔绝层。
进一步的，在一实施方式中，在所述化合物外延层和所述第一金属层上淀积氮化硅，形成第一隔绝层之后，还包括：对所述衬底、所述化学物外延层、所述第一金属层和所述第一隔绝层进行高温回火，以使所述第一金属层与所述化合物外延层的表面晶格融合。
本发明还提供一种第三代半导体接触窗结构，所述第三代半导体接触窗结构采用所述的制造方法制成，所述第三代半导体接触窗结构包括：
衬底；化合物外延层，所述化合物外延层设置于所述衬底上；第一金属层，所述第一金属层设置于所述化合物外延层上；隔绝层，所述隔绝层覆盖于所述化合物外延层和所述第一金属层上；通孔，所述通孔穿过所述隔缘层设置于所述第一金属层上，所述通孔的内壁为倾斜弧面；第二金属层，所述第二金属层覆盖所述通孔设置于所述隔绝层上。
进一步的，在一实施方式中，所述隔绝层包括第一隔绝层和第二隔绝层，所述第一隔绝层覆盖于所述化合物外延层和所述第一金属层上，所述第二隔绝层层叠设置于所述第一隔绝层上。
本实施例中，通过光刻胶工艺在化合物外延层上形成阻挡层，确定第一金属在化合物外延层上淀积的位置和大小，再通过蒸镀金属工艺在化合物外延层上被阻挡层遮盖以外的地方淀积第一金属层，然后去掉去阻挡层，可有效防止金属溅镀工艺对化合物外延层表面的晶格结构破坏与杂质离子污染，稳定的保持化合物电子物理特性，通过在化合物外延层和第一金属层上淀积隔绝层，保护化合物外延层在后续的工艺中不被破坏，同时，使第一金属与第二金属有足够的隔绝，有效防止漏电情况，在位于第一金属层上的隔绝层的位置开设通孔，并在通孔内蒸镀第二金属层，从而完成了化合物外延层与器件的金属导通，第一金属和第二金属材质为金锗镍，金锗镍具有低阻抗特性，从而降低第三代半导体接触窗结构的接触阻抗，并提高抗酸蚀，抗辐射和耐高温。同时，减少工艺步骤，从而缩短生产时间和降低成本。
附图说明
一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1为本发明的第一个实施例的第三代半导体接触窗结构的制造流程示意图；
图2为本发明的第二个实施例的第三代半导体接触窗结构的制造流程示意图；
图3、图4和图5为本发明的第一个实施例的形成阻挡层的结构示意图；
图6为本发明的一个实施例的淀积有第一金属层的结构示意图；
图7为本发明的一个实施例的去除阻挡层的结构示意图；
图8为本发明的一个实施例的第三代半导体接触窗结构的结构示意图。
其中，100、第三代半导体接触窗结构；101、衬底；102、化合物外延层；103、第一金属层；位于所述第一曝光区内的所述光刻胶层的侧壁与所述化合物外延层的夹角、2a；位于所述阻挡区的所述阻挡层的侧壁与所述化合物外延层的夹角、2b；201、隔绝层；202、弧面；301、通孔；401、第二金属层；501、阻挡层；502、显影区；503、阻挡区；601、光刻掩膜；701、光刻胶层；702、掩膜区；703、第一曝光区；704、非曝光区；705、第二曝光区。
具体实施方式
为了便于理解本发明，下面结合附图和具体实施例，对本发明进行更详细的说明。需要说明的是，当元件被表述“固定于”另一个元件，它可以直接在另一个元件上、或者其间可以存在一个或多个居中的元件。当一个元件被表述“连接”另一个元件，它可以是直接连接到另一个元件、或者其间可以存在一个或多个居中的元件。本说明书所使用的术语“垂直的”、“水平的”、“左”、“右”、“内”、“外”以及类似的表述只是为了说明的目的。在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是用于限制本发明。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
此外，下面所描述的本发明不同实施例中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
为便于理解本发明，下面对本发明实施例的具体流程进行描述，请参阅图1，本发明实施例中第三代半导体接触窗结构的制造方法的一个实施例包括：
S1、提供一衬底101，在所述衬底101上淀积一化合物外延层102；
具体的，所述衬底101为硅基或碳化硅基的衬底101，通过化学气相沉积工艺在所述衬底101上淀积一层化合物外延层102，其中化合物外延层102的材质为碳化硅或氮化镓。
S2、通过蒸镀金属工艺在所述化合物外延层102上淀积一第一金属层103；
具体的，将所述化合物外延层102放进真空蒸镀机中，通过抽真空和加热，使金属溶化并蒸发呈气态，气态金属在所述化合物外延层102的表面上沉积，待冷却后形成第一金属层103。第一金属层103是经气化后沉积在所述化合物外延层102表面上的，因此不损害所述化合物外延层102表面的晶格；且所述第一金属层103材质为金锗镍，金锗镍材质具有较低的接触电阻，从而降低第三代半导体接触窗结构100的接触阻抗，并提高抗酸蚀，抗辐射和耐高温。
S3、在所述化合物外延层102和所述第一金属层103上淀积一隔绝层201；
具体的，通过化学气相淀积法在所述化合物外延层102和所述第一金属层103上淀积隔绝层201，保护所述化合物外延层102和所述第一金属层103在后续的工艺工不被破坏或腐蚀。
S4、在位于所述第一金属层103上方的隔绝层201上对应设置通孔301并贯穿于所述隔绝层201，其中，所述通孔301的内壁为倾斜弧面；
具体的，通过通孔光刻工艺对位于所述第一金属层103上方的隔绝层201进行刻蚀，且将所述通孔301的内壁刻蚀为倾斜弧面，有利于后续蒸镀的金属连续贴合于所述通孔301的内壁，不出现金属间断的情况。
S5、通过蒸镀金属工艺在所述隔绝层201和所述通孔301上淀积一第二金属层401。
可选的，上述步骤S5具体为：以制造第一金属层103的方法在所述隔绝层201和所述通孔301上淀积第二金属层401。
具体的，在所述隔绝层201上和所述通孔301上涂覆一光刻胶，形成第二光刻胶层；在所述第二光刻胶层上方设置预设光刻掩膜601，并透过所述预设光刻掩膜601对所述第二光刻胶层进行曝光，以在所述第二光刻胶层中形成间隔排布的多个第二掩膜区和多个第三曝光区，并通过控制光刻机的光照能量和焦点，进而使位于所述第三曝光区内的所述光刻胶层的侧壁与所述隔绝层的夹角角度大于90°，有利于避免在后续的显影区内蒸镀金属时，阻挡层与金属位于同一垂直轴线处产生金属残丝，从而避免了漏电现象；对所述第二掩膜区和所述第三曝光区进行氨气烘烤和曝光，使所述第二掩膜区形成第四曝光区，使所述第三曝光区形成第二非曝光区；对所述第二光刻胶层进行显影，以溶解位于所述第四曝光区的所述第二光刻胶层，形成具有多个第二显影区和多个第二阻挡区间隔排布的第二阻挡层；通过蒸镀金属工艺在所述第二阻挡层上依次淀积金、锗和镍，以在所述第二显影区内形成第二金属层；在所述第二显影区内注入有机溶剂，对所述第二阻挡层进行溶解；去除所述第二阻挡层和位于所述第二阻挡层上的第二金属层401，保留位于所述隔绝层201和所述通孔301上的所述第二金属层401。同时，所述第一金属层103的材质与所述第一金属层103的材质一样，同为金锗镍，不仅提高同性材质的导通能力，也降低第三代半导体接触窗结构100的接触阻抗。
在本实施例中，通过蒸镀金属工艺直接在化合物外延层102上第一金属层103，有效防止金属溅镀工艺对化合物外延层102表面的晶格结构破坏与杂质离子污染，并在化合物外延层102和第一金属层103上淀积一层隔绝层201，保护化合物外延层102在后续的工艺中不被破坏，同时，使第一金属与第二金属有足够的隔绝，有效防止漏电情况，在位于第一金属层103上的隔绝层201的位置开设通孔，并在通孔内蒸镀第二金属层401，从而完成了化合物外延层102与器件的金属导通。
请参阅图2-图7，图2-图7是本发明第三代半导体接触窗结构100的制造方法的另一个实施例包括：
S21、提供一衬底101，在所述衬底101上淀积一化合物外延层102；
具体的，上述步骤S21的说明参照第一实施例，本实施例不再进行赘述。下面具体以第三代半导体接触窗结构100实现过程进行说明。
S22、在所述化合物外延层102上形成一阻挡层501，其中，所述阻挡层501中设有间隔排布的多个显影区502和多个阻挡区503，其中，位于所述阻挡区503的所述阻挡层501的侧壁与所述化合物外延层201的夹角2b角度小于90°；
可选的，如图3-图5所示，上述步骤S22分为四步骤形成：
在所述化合物外延层102上涂覆一光刻胶，形成光刻胶层701；
在所述光刻胶层701上方设置预设光刻掩膜601，并透过所述预设光刻掩膜601对所述光刻胶层701进行曝光，以在所述光刻胶层701中形成间隔排布的多个掩膜区702和多个第一曝光区703，其中，位于所述第一曝光区703内的所述光刻胶层701的侧壁与所述化合物外延层102的夹角2a角度为大于90°；
对所述掩膜区702和所述第一曝光区703进行氨气烘烤和曝光，使所述掩膜区301形成第二曝光区705，使所述第一曝光区703形成非曝光区704；
对所述光刻胶层701进行显影，以溶解位于所述第二曝光区705的所述光刻胶层701，形成阻挡层501。
本实施例中，光刻胶的材质优选为聚甲基丙烯酸甲酯，光刻胶是曝光区遇显影液时会被溶解，非曝光区遇显影液时不会被溶解而被保留；通过旋涂方式在所述化合物外延层102上均匀涂覆一层光刻胶，并对光刻胶进行烘烤固化，形成光刻胶层701。在所述光刻胶层701上方设置预设光刻掩膜601，并通过光刻机控制精准光照量、平行度和均匀度透过所述预设掩膜对所述光刻胶层701进行曝光，同时，通过控制光刻机的光照能量和焦点，从而控制位于所述第一曝光区703内的所述光刻胶层701的侧壁与所述化合物外延层102的夹角2a角度为大于90°，有利于避免在后续的显影区502内蒸镀金属时，阻挡层501与金属位于同一垂直轴线处产生金属残丝，从而避免了漏电现象；对已形成所述掩膜区702和所述第一曝光区703的光刻胶层进行高温氨气烘烤，使位于所述掩膜区702的所述光刻胶层701与氨气和位于所述第一曝光区703的所述光刻胶层701与氨气产生不同的化学反应，使其内部的结构发生不同反应，而对应形成所述第二曝光区705和非曝光区704，再通过灯具对所述光刻胶层701进行全面的紫外线曝光，固化位于所述非曝光区704的所述光刻胶层701，同时，分解位于所述第二曝光区705的所述光刻胶层701，当将已形成非曝光区704和所述第二曝光区705的所述光刻胶层701放进显影液中，位于所述第二曝光区705的所述光刻胶层701会被显影液溶解，位于所述非曝光区704的光刻胶层701因位于非曝光区，不产生化学反应而不被显影液溶解，得以保留而形成阻挡层501。此阻挡层501为在所述化合物外延层102上蒸镀第一金属层103提供了明确的位置和蒸镀第一金属的大小。且光刻胶的旋涂、沉积和去除属于标准半导体工艺模式，因此，在所述化合物外延层102上执行光刻胶的旋涂、沉积和去除步骤时不会损伤所述化合物外延层102表面的晶格。
S23、通过蒸镀金属工艺在所述阻挡层501上依次淀积金、锗和镍，以在所述显影区内形成第一金属层103；
具体的，将已形成阻挡层501的基底放进真空蒸镀机中，通过抽真空和加热，使金溶化并蒸发呈气态，气态金在所述阻挡层501上和所述显影区502内沉积，形成金层，接着，再通过抽真空和加热，使锗溶化并蒸发呈气态，气态锗在所述金层上淀积锗，形成锗层，最后，通过抽真空和加热，使镍溶化并蒸发呈气态，气态镍在所述锗层上淀积锗镍，形成镍层，待金层、锗层和镍层冷却后形成第一金属层。
S24、在所述显影区502内注入有机溶剂，对所述阻挡层501进行溶解；
具体的，去除阻挡层501和位于阻挡层501上的第一金属，通过在显影区502内注入有机溶剂，所述有机溶剂通过所述第一金属层103和所述阻挡层501之间的缝隙流入所述阻挡层501的底部，并对所述阻挡层501的底部进行溶解，因是直接对所述阻挡层501的底部进行溶解，可减少溶解时间和减少有机溶剂的用量，提高生产效率和环保。
S25、去除所述阻挡层501和位于所述阻挡层501上的第一金属层103，保留位于所述化合物外延层上的所述第一金属层103；
具体的，通过清洗方式去除溶解后的所述阻挡层501和位于所述阻挡层501上的第一金属层103，保留位于所述化合物外延层102上的第一金属层103。
S26、在所述化合物外延层102和所述第一金属层103上淀积氮化硅，形成第一隔绝层201；
具体的，通过化学气相淀积法在所述化合物外延层102和所述第一金属层103上淀积氮化硅，以保护所述化合物和所述第一金属层103在后续的工艺中不被破坏或损伤。
S27、对所述衬底101、所述化学物外延层102、所述第一金属层103和所述第一隔绝层201进行高温回火，以使所述第一金属层103与所述化合物外延层102的表面晶格融合。
具体的，在所述化学物外延层102和所述第一金属层103上淀积所述第一隔绝层201以在对所述衬底101、所述化学物外延层102、所述第一金属层103和所述第一隔绝201对进行高温回火的时候，使所述第一隔绝层201保护所述第一金属层103不被高温损伤的同时，使所述第一金属层103和所述化合物外延层102表面的晶格融合，以降低第三代半导体接触窗结构100的阻抗。
S28、在所述第一隔绝层201上淀积氧化硅，形成第二隔绝层201；
具体的，通过化学气相淀积法在所述第一隔绝层201上淀积氧化硅，形成第二隔绝层201，使所述第一金属层103与所述第二金属层401有足够隔绝，避免电流漏电。且位于所述第一金属层103上的第二隔绝层201为凸起，所述凸起的相对两侧设置为弧面202；有效防止淀积于此处的所述第二金属出现金属崩裂或尖端放电现象。
S29、在位于所述第一金属层103上方的隔绝层201上对应设置通孔301并贯穿于所述隔绝层201，其中，所述通孔301的内壁为倾斜弧面；
S30、通过蒸镀金属工艺在所述隔绝层201和所述通孔301上淀积一第二金属层401。
具体的，上述步骤S29和S30的说明参照第一实施例，本实施例不再进行赘述。
本实施例中，通过光刻胶工艺在化合物外延层102上形成阻挡层501，确定第一金属在化合物外延层102上淀积的位置和大小，再通过蒸镀金属工艺在化合物外延层102上被阻挡层501遮盖以外的地方淀积第一金属层103，然后去掉去阻挡层501，可有效防止金属溅镀工艺对化合物外延层102表面的晶格结构破坏与杂质离子污染，稳定的保持化合物电子物理特性，通过在化合物外延层102和第一金属层103上淀积隔绝层201，保护化合物外延层102在后续的工艺中不被破坏，同时，使第一金属与第二金属有足够的隔绝，有效防止漏电情况，在位于第一金属层103上的隔绝层201的位置开设通孔，并在通孔内蒸镀第二金属层401，从而完成了化合物外延层102与器件的金属导通，第一金属层103和第二金属层401材质为金锗镍，金锗镍具有低阻抗特性，从而降低第三代半导体接触窗结构100的接触阻抗。
如图8所示，本发明实施例公开了一种第三代半导体接触窗结构100，所述第三代半导体接触窗结构100采用所述的制造方法制成，所述第三代半导体接触窗结构100包括：衬底101、化合物外延层102、第一金属层103、隔绝层201、通孔301和第二金属层401，所述化合物外延层102设置于所述衬底101上；所述第一金属层103设置于所述化合物外延层102上；所述隔绝层201覆盖于所述化合物外延层102和所述第一金属层103上；所述通孔301穿过所述隔缘层设置于所述第一金属层103上，所述通孔301的内壁为倾斜弧面；所述第二金属层401覆盖所述通孔301设置于所述隔绝层201上。
具体的，在所述衬底101上设置所述化合物外延层102，通过蒸镀金属方式在所述化合物外延层102上设置第一金属，蒸镀金属方式可有效降低对所述化合物外延层102表面的晶格损伤，用于所述化合物外延层102与外界的电性导通，且第一金属层103材质为金锗镍，而金锗镍材质具有低阻抗特性，因此，有效降低第三代半导体接触窗结构100的阻抗。在所述化合物外延层102和所述第一金属层103上设置隔绝层201，一方面，有利保护所述化合物在后续工艺中不被损伤；另一方面，为了使所述第一金属层103和所述第二金属层401有足够的隔绝，防止出现漏电情况。所述通孔301穿过所述隔缘层设置于所述第一金属层103上，用于所述第二金属和所述第一金属进行导通，使所述化合物外延层102能与器件进行电性连接。所述通孔301的内壁为倾斜弧面，有利于防止淀积于所述通孔内壁上所述第二金属层401出现断裂或过薄的情况；所述第二金属层401覆盖所述通孔301设置于所述隔绝层201上。所述第二金属层401用于与所述第一金属层103进行导通。
进一步地，所述隔绝层201包括第一隔绝层201和第二隔绝层201，所述第一隔绝层201覆盖于所述化合物外延层102和所述第一金属层103上，所述第二隔绝层201层叠设置于所述第一隔绝层201上。具体的，所述第一隔绝层201的材质为氮化硅，所述第二隔绝层201的材质为氧化硅，通过化学气相淀积法在所述化合物外延层102和所述第一金属层103上淀积第一隔绝层201，并通过化学气相淀积法在所述第一隔绝层201上淀积第二隔绝层201，使所述第一金属层103与所述第二金属层401有足够的隔绝，有效防止漏电。
本实施例中，通过直接在化合物外延层102上设置第一金属层103，有效防止金属溅镀工艺对化合物外延层102表面的晶格结构破坏与杂质离子污染，并在化合物外延层102和第一金属层103上设置一层隔绝层201，保护化合物外延层102在后续的工艺中不被破坏和使第一金属与第二金属有足够的隔绝，有效防止漏电情况，在位于第一金属层103上的隔绝层201的位置开设通孔，并在通孔内设置第二金属层401，从而完成了化合物外延层102与器件的金属导通，第一金属层103和第二金属层401材质为金锗镍，金锗镍具有低阻抗特性，从而降低第三代半导体接触窗结构100的接触阻抗，并提高抗酸蚀，抗辐射和耐高温。
以上实施例仅用以说明本发明的技术方案，而非对其限制；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种第三代半导体接触窗结构的制造方法，其特征在于，所述制造方法包括：
提供一衬底，在所述衬底上淀积一化合物外延层；
通过蒸镀金属工艺在所述化合物外延层上淀积一第一金属层；
在所述化合物外延层和所述第一金属层上淀积一隔绝层；
在位于所述第一金属层上方的隔绝层上对应设置通孔并贯穿于所述隔绝层，其中，所述通孔的内壁为倾斜弧面；
通过蒸镀金属工艺在所述隔绝层和所述通孔上淀积一第二金属层。
2.根据权利要求1所述的制造方法，其特征在于，所述通过蒸镀金属工艺在所述化合物外延层上淀积一第一金属层包括：
在所述化合物外延层上形成一阻挡层，其中，所述阻挡层中设有间隔排布的多个显影区和多个阻挡区；
通过蒸镀金属工艺在所述阻挡层上依次淀积金、锗和镍，以在所述显影区内形成第一金属层。
3.根据权利要求2所述的制造方法，其特征在于，位于所述阻挡区的所述阻挡层的侧壁与所述化合物外延层的夹角角度小于90°。
4.根据权利要求3所述的制造方法，其特征在于，所述在所述化合物外延层上形成一阻挡层包括：
在所述化合物外延层上涂覆一光刻胶，形成光刻胶层；
在所述光刻胶层上方设置预设光刻掩膜，并透过所述预设光刻掩膜对所述光刻胶层进行曝光，以在所述光刻胶层中形成间隔排布的多个掩膜区和多个第一曝光区，其中，位于所述第一曝光区内的所述光刻胶层的侧壁与所述化合物外延层的夹角角度为大于90°；
对所述掩膜区和所述第一曝光区进行氨气烘烤和曝光，使所述掩膜区形成第二曝光区，使所述第一曝光区形成非曝光区；
对所述光刻胶层进行显影，以溶解位于所述第二曝光区的所述光刻胶层，形成阻挡层。
5.根据权利要求2所述的制造方法，其特征在于，在所述通过蒸镀金属工艺在所述阻挡层上依次淀积金、锗和镍，以在所述显影区内形成第一金属层之后，还包括：
在所述显影区内注入有机溶剂，对所述阻挡层进行溶解；
去除所述阻挡层和位于所述阻挡层上的第一金属层，保留位于所述化合物外延层上的所述第一金属层。
6.根据权利要求1所述的制造方法，其特征在于，所述通过蒸镀金属工艺在所述隔绝层和所述通孔上淀积一第二金属层，包括：以制造第一金属层的方法在所述隔绝层和所述通孔上淀积第二金属层。
7.根据权利要求1所述的制造方法，其特征在于，所述在所述化合物外延层和所述第一金属层上淀积一隔绝层，包括：
在所述化合物外延层和所述第一金属层上淀积氮化硅，形成第一隔绝层；
在所述第一隔绝层上淀积氧化硅，形成第二隔绝层。
8.根据权利要求7所述的制造方法，其特征在于，在所述化合物外延层和所述第一金属层上淀积氮化硅，形成第一隔绝层之后，还包括：
对所述衬底、所述化学物外延层、所述第一金属层和所述第一隔绝层进行高温回火，以使所述第一金属层与所述化合物外延层的表面晶格融合。
9.一种第三代半导体接触窗结构，其特征在于，所述第三代半导体接触窗结构采用权利要求1至8任一项所述的制造方法制成，所述第三代半导体接触窗结构包括：
衬底；
化合物外延层，所述化合物外延层设置于所述衬底上；
第一金属层，所述第一金属层设置于所述化合物外延层上；
隔绝层，所述隔绝层覆盖于所述化合物外延层和所述第一金属层上；
通孔，所述通孔穿过所述隔缘层设置于所述第一金属层上，所述通孔的内壁为倾斜弧面；
第二金属层，所述第二金属层覆盖所述通孔设置于所述隔绝层上。
10.根据权利要求9所述的第三代半导体接触窗结构，其特征在于，所述隔绝层包括第一隔绝层和第二隔绝层，所述第一隔绝层覆盖于所述化合物外延层和所述第一金属层上，所述第二隔绝层层叠设置于所述第一隔绝层上。
CN202210042890.7A 2022-01-14 2022-01-14 第三代半导体接触窗结构及其制造方法 Pending CN114551340A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210042890.7A CN114551340A (zh) 2022-01-14 2022-01-14 第三代半导体接触窗结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210042890.7A CN114551340A (zh) 2022-01-14 2022-01-14 第三代半导体接触窗结构及其制造方法

Publications (1)

Publication Number Publication Date
CN114551340A true CN114551340A (zh) 2022-05-27

Family

ID=81672413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210042890.7A Pending CN114551340A (zh) 2022-01-14 2022-01-14 第三代半导体接触窗结构及其制造方法

Country Status (1)

Country Link
CN (1) CN114551340A (zh)

Similar Documents

Publication Publication Date Title
KR102413942B1 (ko) 그래핀 시트 상의 패시베이션 층의 침착
CN109313188B (zh) 在石墨烯薄片上提供临时保护层
US4164461A (en) Semiconductor integrated circuit structures and manufacturing methods
US4107726A (en) Multilayer interconnected structure for semiconductor integrated circuit
US20170365562A1 (en) Patterning graphene with a hard mask coating
KR20160058031A (ko) Vnand 홀 에칭을 위한 도금된 금속 하드 마스크
JP2008205469A (ja) 薄膜トランジスタ及びその製造方法
TW200952182A (en) Integrated process system and process sequence for production of thin film transistor arrays using doped or compounded metal oxide semiconductor
KR20150004536A (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
CN111048592B (zh) 一种薄膜场效应晶体管结构及制作方法
CN109979829A (zh) 碳化硅激活退火方法
CN102237299A (zh) 铝薄膜的形成方法
CN114551340A (zh) 第三代半导体接触窗结构及其制造方法
CN101625985B (zh) 半导体结构及其制造方法
KR101424249B1 (ko) 섀도우 마스크 및 그를 포함하는 증착 장치와 그 증착장치를 이용한 유기전계발광소자의 제조방법
CN112103246A (zh) 一种tft阵列基板结构及制作方法
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
CN110416290B (zh) 金刚石晶体管制备方法
CN112635553B (zh) 薄膜晶体管的制作方法和显示装置
KR100200499B1 (ko) 반도체 소자의 금속배선막 형성방법
KR20130026009A (ko) 내부 응력이 조절된 플렉서블 금속 기판과 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 금속 기판
KR20130026008A (ko) 보호층이 있는 모기판을 이용한 플렉서블 금속 기판과 플렉서블 전자소자의 제조방법 및 그 방법에 의해 제조된 플렉서블 금속 기판 및 플렉서블 전자소자
CN109378271B (zh) 图案化的金属膜层、薄膜晶体管、显示基板的制备方法
CN109103113B (zh) 薄膜晶体管制造方法、薄膜晶体管、显示基板及显示面板
TWM649504U (zh) 具有透明導電結構之光感測元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination