CN101625985B - 半导体结构及其制造方法 - Google Patents
半导体结构及其制造方法 Download PDFInfo
- Publication number
- CN101625985B CN101625985B CN 200810133407 CN200810133407A CN101625985B CN 101625985 B CN101625985 B CN 101625985B CN 200810133407 CN200810133407 CN 200810133407 CN 200810133407 A CN200810133407 A CN 200810133407A CN 101625985 B CN101625985 B CN 101625985B
- Authority
- CN
- China
- Prior art keywords
- siliceous
- photosensitive material
- semiconductor structure
- base material
- looping pit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
一种半导体结构及其制造方法。半导体结构的制造方法包括:提供一硅质基材;蚀刻硅质基材,以形成环形孔及硅质柱状体,环形孔环绕硅质柱状体;设置感光材料于环形孔内,其中感光材料具有绝缘性;移除硅质柱状体,以使环形孔形成圆形孔,且感光材料设置于圆形孔的孔壁;以及设置导电材料于圆形孔内,导电材料的外侧表面被感光材料环绕。
Description
【技术领域】
本发明是有关于一种半导体结构及其制造方法,且特别是有关于一种应用硅晶圆穿孔技术的半导体结构及其制造方法。
【背景技术】
由于电子产品不断追求「轻、薄、短、小」,应用硅晶圆的穿孔技术的半导体结构已成为一种趋势。请参照图1A~1G,其绘示一种应用硅晶圆穿孔技术的半导体结构900的制造方法示意图,包含以下步骤:步骤一,如图1A所示,提供一硅晶圆910。硅晶圆910具有第一表面910a及第二表面910b。步骤二,如图1B所示,由第一表面910a以干式蚀刻的技术形成一凹孔910c。步骤三,如图1C所示,以化学气相沉积技术(Chemical Vapor Deposition,CVD)形成一绝缘层920(例如是氮化硅材料)覆盖第一表面910a及凹孔910c的内壁。步骤四,如图1D所示,电镀铜材料940于凹孔910c内。步骤五,如图1E所示,形成导电接垫950于第一表面910a,并覆盖于凹孔910c。步骤六,如图1F所示,研磨第二表面910b直到暴露出凹孔910c的铜材料940。步骤七,如图1G所示,形成另一导电接垫960于第二表面910b,并覆盖于凹孔910c。至此即形成了一半导体结构900。
此一半导体结构900可透过导电接垫950、铜材料940及导电接垫960导通硅晶圆910的第一表面910a及第二表面910b。并且铜材料940及第一表面910a均受到绝缘层920良好的保护。
然而,半导体结构900采用的传统制造方法,必须透过化学气相沉积来形成绝缘层920。一般而言,化学气相沉积的设备相当昂贵,增加许多制造成本。
再者,传统的制造方法更必须利用研磨第二表面910b的方式来暴露出铜材料940,如此不仅会增加制程步骤、制程工时,更容易破坏硅晶圆910。因此,在硅晶圆910穿孔技术中,仍有多项关键技术待进一步的突破。
【发明内容】
有鉴于此,本发明提供一种半导体结构及其制造方法,其利用感光材料作为绝缘层,使得半导体结构的制造方法不需要化学气相沉积的步骤,也不需要研磨硅质基材的步骤,大幅降低了制造成本,并增加产品的合格率。
本发明是提出一种半导体结构的制造方法,包括:提供一硅质基材;蚀刻硅质基材,以形成环形孔及硅质柱状体,环形孔环绕硅质柱状体;设置感光材料于环形孔内,其中感光材料具有绝缘性;移除硅质柱状体,以使环形孔形成圆形孔,且感光材料设置于圆形孔的孔壁;以及设置导电材料于圆形孔内,导电材料的外侧表面被感光材料环绕。
本发明又提出一种半导体结构,包括一硅质基材、一感光材料及一导电材料。硅质基材具有圆形孔。感光材料设置于圆形孔的孔壁,其中感光材料具有绝缘性。导电材料设置于圆形孔内,导电材料的外侧表面被感光材料环绕。
本发明再提出一种半导体结构的制造方法,包括:提供一硅质基材;蚀刻硅质基材,以形成环形孔及硅质柱状体,其中,环形孔环绕硅质柱状体;设置感光材料于环形孔内,且感光材料同时覆盖硅质基材,其中,感光材料具有绝缘性;图形化感光材料使露出硅质柱状体,并熟化感光材料;移除硅质柱状体,以使环形孔形成一圆形孔,且感光材料设置于圆形孔的孔壁以及硅质基材上以形成一连续面;设置一导电材料于圆形孔及硅质基材上,并图案化导电材料,圆形孔内的部分导电材料被感光材料环绕,硅质基材上的部分导电材料位于感光材料上。
为让本发明的上述内容能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下:
【附图说明】
图1A~1G绘示一种应用硅晶圆穿孔技术的半导体结构的制造方法示意图;
图2绘示依照本发明的半导体结构的制造方法的流程图;
图3A~3G绘示依照本发明较佳实施例的半导体结构的制造方法的一种示意图;
图4绘示依照本发明的半导体结构的制造方法的另一种流程图;
图5A~5E绘示依照本发明较佳实施例的半导体结构的制造方法的另一种示意图;
图6A~6J绘示依照本发明较佳实施例的半导体结构的制造方法的再一种图;
图7A~7K绘示依照本发明较佳实施例的半导体结构的制造方法的另一种示意图;
图8绘示图7C的硅质基材的第二表面的示意图;
图9绘示图7I的硅质基材的第二表面的示意图;以及
图10A~10C绘示依照本发明较佳实施例的半导体结构的制造方法的再一种示意图。
【具体实施方式】
以下提出依照本发明的较佳实施例进行详细说明,此些实施例仅用以作为范例说明,并不会限缩本发明欲保护的范围。此外,实施例的图式中已省略不必要的组件,以清楚显示本发明的技术特点。
请参照图2,并同时比对图3A~3G。
于步骤S101,如图3A所示,先提供一硅质基材110。具体而言,可设置一光阻层700于硅质基材110上,其中硅质基材110可以是具有内部线路的硅晶圆(Silicon Wafer)或不具有线路的虚拟硅晶圆,且光阻层700已被图案化。
于步骤S102,如图3B所示,蚀刻硅质基材110,以形成一环形孔110c及一硅质柱状体110d,且再如图3C所示,移除光阻层700。具体而言,可利用已图案化的光阻层700作为屏蔽蚀刻硅质基材110,以形成一环形孔110c及一硅质柱状体110d。其中,环形孔110c环绕硅质柱状体110d,且环形孔110c可以贯穿硅质基材110或不贯穿硅质基材110,于本实施例中,环形孔110c以不贯穿硅质基材110为例说明,但不用以限定本发明。
于步骤S103,如图3D所示,设置一感光材料130于环形孔110c内,其中感光材料130具有绝缘性。再如图3E所示,图案化感光材料130,以使感光材料130具有一蚀刻开口130a。其中,蚀刻开口130a对应于硅质柱状体110d。
于步骤S104,如图3F所示,利用已图案化的感光材料130作为屏蔽,移除硅质柱状体110d,以使环形孔110c形成一圆形孔110e,且感光材料130设置于圆形孔110e的孔壁110h。
最后,于步骤S105中,如图3G所示,再设置一导电材料160于圆形孔110e内。其中,导电材料160被感光材料130环绕。更具体而言,导电材料160可以填满于整个圆形孔110e内,或仅铺设一薄膜于感光材料130上。于本实施例中,导电材料160以填满于整个圆形孔110e做说明。
如此,在不需要采用昂贵的化学气相沉积设备,且不需要研磨硅质基材的情况下,不仅简化了制程步骤,更可避免硅质基材受到破坏的危险。因此本发明的半导体结构的制造方法可大幅减少制造成本,并增加产品的合格率。
请再参照图4,其绘示依照本发明的半导体结构的制造方法的另一种流程图。其中图4的制造方法为图2的制造方法的更具体实施方式。
于步骤S201中,先提供一硅质基材;于步骤S202中,蚀刻硅质基材,以形成一环形孔及一硅质柱状体,环形孔环绕硅质柱状体;于步骤S203中,设置一感光材料于环形孔内,且感光材料同时覆盖硅质基材,其中,感光材料具有绝缘性;于步骤S204中,图形化感光材料使露出硅质柱状体,并熟化感光材料;于步骤S205中,移除硅质柱状体,以使环形孔形成一圆形孔,且感光材料设置于圆形孔的孔壁以及硅质基材上以形成一连续面;以及,于步骤S206中,设置一导电材料于圆形孔及硅质基材上,并图案化导电材料,圆形孔内的部分导电材料被感光材料环绕,硅质基材上的部分导电材料位于感光材料上。
为了清楚说明上述图2的流程,以下再提出图5A~5E以具体说明图3F之后的实施方式。
首先,可以图3A~3F的步骤,备制如图5A所示的半导体结构,其中,图5A所示的半导体结构等同于图3F所示的半导体结构。
于图5B中,形成另一已图案化的光阻层600于感光材料130上。其中已图案化的光阻层600具有一开口600a,开口600a对应于圆形孔110e。
其次,于图5C中,以已图案化的光阻层600为屏蔽,透过开口600a设置一导电材料160于圆形孔110e内,其中导电材料160被感光材料130环绕。于本实施例中,导电材料160可以薄膜铺设的方式设置于感光材料130上,且未填满圆形孔110e。
接着,如图5D所示,移除光阻层600。
然后,再如图5E所示,设置一感光材料500于导电材料160及感光材料130上,并填满圆形孔110e。其中,所采用的感光材料500与感光材料130具有绝缘性,但不用以限定本发明。
此外,以图2为发明概念,亦可发展出再一种实施方式。请参照图6A~6J,其绘示依照本发明较佳实施例的半导体结构的制造方法的再一种示意图。
在图6A~6J中,硅质基材310具有内部导线320。所以在图6B中,环形孔110c由硅质基材310表面向下深入,直到暴露出内部导线320。并且在图6F中,内部导线320在硅质柱状体110d移除后暴露于外。
再者,以图2为发明概念,亦可发展出另一种实施方式。请参照图7A~7K,其绘示依照本发明较佳实施例的半导体结构的制造方法的另一种示意图。
于图7A中,提供硅质基材110。硅质基材110例如是一硅晶圆(SiliconWafer)。其中,硅质基板110具有相对的第一表面110a及第二表面110b。
于图7B中,先形成导电接垫120于硅质基材110的第一表面110a。
于图7C中,再蚀刻硅质基材110,以形成环形孔110c及硅质柱状体110d。于此实施例中,由第二表面110b蚀刻硅质基材110,直到贯穿第一表面110a,并形成环形孔110c。其中,环形孔110c贯穿硅质基板110的第一表面110c,而导电接垫120设置于预定形成环形孔110c的处,故,环形孔110c的一端被导电接垫120所密封。
更详细地说,请参照图8,其绘示图7C的硅质基材110的第二表面110b的俯视示意图。当环形孔110c形成后,所留下的结构即为硅质柱状体110d,而环形孔110c则环绕着硅质柱状体110d。环形孔110c具有内围孔壁110f及外围孔壁110g,内围孔壁110f即为硅质柱状体110d的外侧表面。
接着,如图7D所示,贴附干膜状的感光材料130于硅质基材110的第二表面110b。其中,干膜状的感光材料130覆盖环形孔110c。
如图7E所示,以低温烘烤(例如是30~50℃)的方式融化干膜状的感光材料130。使部分已融化的感光材料130填充于环形贯穿孔110c内。
如图7F所示,以高温烘烤(例如是80℃以上)的方式熟化感光材料130。
如图7G所示,提供光罩800。光罩800具有光罩开口800a。光罩开口800a对应于硅质柱状体110d的位置。更详细的说,请一并参照图7G及图8的说明,光罩开口800d的宽度D1大于或等于内围孔壁110f的宽度D2,并小于外围孔壁110g的宽度D3。具体而言,光罩开口800d的宽度D1满足下列关系式:
D2≤D1<D3……………………………………(1)
在本实施例中,光罩开口800d的宽度D1恰好等于内围孔壁110f的宽度D2。
接着,如图7H所示,图案化已曝光的感光材料130,以使感光材料130形成蚀刻开口130a。其中,蚀刻开口130a的位置与大小决定于光罩开口800a的位置与大小。由于本实施例的光罩开口800a对应于硅质柱状体110d且等于内围孔壁110f的宽度D2,故蚀刻开口130a亦对应于硅质柱状体110d且蚀刻开口130a的宽度D4亦等于内围孔壁110f的宽度D2。
如图7I所示,利用具有蚀刻开口130a的感光材料130为屏蔽,蚀刻硅质柱状体110d。由于蚀刻开口130a对应于硅质柱状体110d且其宽度D4等于内围孔壁110f的宽度D2,因此可以完全移除硅质柱状体110d。此时,如图7I及图9所述,图9绘示图7I的硅质基材110的第二表面110b的示意图,硅质基材110则形成一圆形孔110e,此圆形孔110e贯穿第一表面110a及第二表面110b。并且圆形孔110e的一端被导电接垫120所密封,而另一端则为开放状态。
如图7J所示,披覆一导电材料160于圆形孔110e内。举例而言,本发明是以电镀的方式实现,且在圆形孔110e被导电材料160填满后,导电材料160的外侧表面160a将被感光材料130所环绕。
如图7K所示,植入导电凸块170于金属160上,以形成一导电接点。
最后,参照图7J,依照本实施例的流程所制作的半导体结构包括硅质基材110、感光材料130、导电材料160、导电接垫120及导电凸块170。硅质基材110具有圆形孔110e。圆形孔110e两端分别被导电接垫120及导电凸块170所密封。金属160设置于圆形孔110e内。感光材料130则设置于圆形孔110e的孔壁110h以及第二表面110b上。如此一来,金属160的外侧表面160a及邻近圆形孔110e的部分的第二表面110b则被感光材料130完整地包覆。
此外,以图2为发明概念,亦可发展出再一种实施方式。请参照图10A~10C,其绘示依照本发明较佳实施例的半导体结构的制造方法的再一种示意图。其中图10B~10C取代上述图7J的步骤,其余相同之处不再重述。
于图10A中,在执行图7A~7I的步骤后,硅质基材110形成了圆形孔110e。如图10B,先填充锡膏260于圆形孔110e内。如图10C,再回焊锡膏260,以形成导电接垫270。
本发明上述实施例所揭露的半导体结构及其制造方法具有多项优点,以下仅列举部分优点说明如下:
第一、根据上述的制造方法,只需要利用简单的步骤即可将作为绝缘层的感光材料铺设于圆形孔及第二表面,而不需要采用昂贵的化学气相沉积设备,大幅降低了制造成本。
第二、根据上述的制造方法,并不需要研磨硅质基材,简化了制程步骤,可避免硅质基材受到破坏的危险,而增加产品的合格率。
综上所述,虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (10)
1.一种半导体结构的制造方法,其特征在于,所述制造方法包括:
提供硅质基材;
蚀刻所述硅质基材,以形成环形孔及硅质柱状体,所述环形孔环绕所述硅质柱状体;
设置干膜状的感光材料于所述硅质基材的第二表面,干膜状的所述感光材料覆盖所述环形孔,其中所述感光材料具有绝缘性;
融化干膜状的所述感光材料,以使部分已融化的所述感光材料填充于所述环形孔内;
熟化已融化且已填充于所述环形孔的所述感光材料;
移除所述硅质柱状体,以使所述环形孔形成圆形孔,且所述感光材料设置于所述圆形孔的孔壁;以及
设置导电材料于所述圆形孔内,所述导电材料被所述感光材料环绕。
2.根据权利要求1所述的半导体结构的制造方法,其特征在于,在形成所述环形孔的步骤前更包括:
形成导电接垫于所述硅质基材的第一表面,其中所述导电接垫设置于预定形成所述环形孔的处。
3.根据权利要求1所述的半导体结构的制造方法,其特征在于,移除所述硅质柱状体的步骤包括:
图案化所述感光材料,以使所述感光材料形成蚀刻开口,所述蚀刻开口对应于所述硅质柱状体;以及
利用具有所述蚀刻开口的所述感光材料为屏蔽,蚀刻所述硅质柱状体,以移除所述硅质柱状体。
4.一种半导体结构,其特征在于,所述半导体结构包括:
硅质基材,具有圆形孔;
感光材料,设置于所述圆形孔的孔壁及邻近所述硅质基材的第二表面上,其中所述感光材料具有绝缘性;以及
导电材料,设置于所述圆形孔内,所述导电材料的外侧表面被所述感光材料环绕。
5.根据权利要求4所述的半导体结构,其特征在于,所述半导体结构更包括:
导电接垫,设置于所述硅质基材的第一表面,且密封所述圆形孔的一端;以及
导电凸块,设置于所述硅质基材的第二表面,且密封所述圆形孔的另一端;
其中所述导电接垫、所述导电材料及所述导电凸块电性连接。
6.根据权利要求4所述的半导体结构,其特征在于,所述导电材料的外侧表面及邻近所述圆形孔的部分的所述第二表面被所述感光材料完整地包覆。
7.一种半导体结构的制造方法,其特征在于,所述制造方法包括:
提供硅质基材;
蚀刻所述硅质基材,以形成环形孔及硅质柱状体,所述环形孔环绕所述硅质柱状体;
设置干膜状的感光材料于所述硅质基材的第二表面,干膜状的所述感光材料覆盖所述环形孔,其中所述感光材料具有绝缘性;
融化干膜状的所述感光材料,以使部分已融化的所述感光材料填充于所述环形孔内;
图形化所述感光材料使露出所述硅质柱状体,并熟化所述感光材料;
移除所述硅质柱状体,以使所述环形孔形成圆形孔,且所述感光材料设置于所述圆形孔的孔壁以及所述硅质基材上以形成连续面;以及
设置导电材料于所述圆形孔及所述硅质基材上,并图案化所述导电材料,所述圆形孔内的部分所述导电材料被所述感光材料环绕,所述硅质基材上的部分所述导电材料位于所述感光材料上。
8.根据权利要求7所述的半导体结构的制造方法,其特征在于,在形成所述环形孔的步骤前更包括:
形成导电接垫于所述硅质基材的第一表面,其中所述导电接垫设置于预定形成所述环形孔的处。
9.根据权利要求7所述的半导体结构的制造方法,其特征在于,于图案化所述感光材料的步骤中,所述感光材料形成蚀刻开口,所述蚀刻开口对应于所述硅质柱状体。
10.根据权利要求9所述的半导体结构的制造方法,其特征在于,所述环形孔具有内围孔壁及外围孔壁,在图案化所述感光材料的步骤中,所述蚀刻开口的宽度大于或等于所述内围孔壁的宽度,且小于所述外围孔壁的宽度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810133407 CN101625985B (zh) | 2008-07-09 | 2008-07-09 | 半导体结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810133407 CN101625985B (zh) | 2008-07-09 | 2008-07-09 | 半导体结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101625985A CN101625985A (zh) | 2010-01-13 |
CN101625985B true CN101625985B (zh) | 2012-01-04 |
Family
ID=41521764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200810133407 Active CN101625985B (zh) | 2008-07-09 | 2008-07-09 | 半导体结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101625985B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011085084B4 (de) * | 2011-10-24 | 2022-01-13 | Robert Bosch Gmbh | Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat sowie Substrat mit einer elektrischen Durchkontaktierung |
CN102738072A (zh) * | 2012-05-22 | 2012-10-17 | 日月光半导体制造股份有限公司 | 具有硅穿导孔的半导体组件及其制作方法 |
DE102012210472A1 (de) * | 2012-06-21 | 2013-12-24 | Robert Bosch Gmbh | Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung |
CN107154359B (zh) * | 2016-03-04 | 2020-10-09 | 无锡旭康微电子有限公司 | 半导体封装结构及其制造方法 |
CN113126792A (zh) * | 2019-12-31 | 2021-07-16 | 瀚宇彩晶股份有限公司 | 柔性面板的制造方法 |
-
2008
- 2008-07-09 CN CN 200810133407 patent/CN101625985B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101625985A (zh) | 2010-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6092260B2 (ja) | アレイ基板の製造方法及びアレイ基板、ディスプレー | |
CN101625985B (zh) | 半导体结构及其制造方法 | |
CN113078172B (zh) | 显示基板及其制备方法和显示面板 | |
JP4227727B2 (ja) | 半導体素子のオーバーレイバーニヤ形成方法 | |
KR20080088679A (ko) | 반도체 소자의 제조방법 | |
KR100763758B1 (ko) | 정렬 키 어셈블리의 제조 방법 | |
CN102263011B (zh) | 半导体结构的制造方法 | |
TW201306099A (zh) | 顯示面板及其製作方法 | |
KR101255937B1 (ko) | 표시장치용 비아홀 형성 방법 및 비아홀을 갖는 표시장치 | |
KR100679827B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
JP4338748B2 (ja) | 半導体装置の製造方法 | |
KR100406733B1 (ko) | 반도체 소자의 제조 방법 | |
KR20010058448A (ko) | 반도체소자의 격자결함 제거방법 | |
KR100808369B1 (ko) | 반도체 소자의 제조방법 | |
KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
CN110867432A (zh) | 芯片封装结构以及封装方法 | |
KR100191709B1 (ko) | 미세 콘택홀의 형성방법 | |
KR100390999B1 (ko) | 반도체소자의 형성방법 | |
KR100789613B1 (ko) | 금속 배선 형성 방법 | |
KR100216730B1 (ko) | 반도체 금속막 식각공정 | |
CN102270571A (zh) | 半导体器件的制作方法 | |
KR20040039778A (ko) | 반도체소자의 금속배선 형성방법 | |
KR20020046681A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR20000028194A (ko) | 반도체 장치의 비아 콘택 형성 방법 | |
KR20050022592A (ko) | 플래쉬 메모리소자의 금속배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |