CN114520287A - 压电陶瓷芯片的制备方法、压电陶瓷芯片组件及显示装置 - Google Patents

压电陶瓷芯片的制备方法、压电陶瓷芯片组件及显示装置 Download PDF

Info

Publication number
CN114520287A
CN114520287A CN202011296362.1A CN202011296362A CN114520287A CN 114520287 A CN114520287 A CN 114520287A CN 202011296362 A CN202011296362 A CN 202011296362A CN 114520287 A CN114520287 A CN 114520287A
Authority
CN
China
Prior art keywords
substrate
piezoelectric ceramic
layer
bottom electrode
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011296362.1A
Other languages
English (en)
Inventor
陈右儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011296362.1A priority Critical patent/CN114520287A/zh
Priority to US17/351,418 priority patent/US11778912B2/en
Publication of CN114520287A publication Critical patent/CN114520287A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067—Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/016—Input arrangements with force or tactile feedback as computer generated output to the user
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明提供一种压电陶瓷芯片的制备方法、压电陶瓷芯片组件及显示装置。制备方法包括：将在衬底上形成的压电陶瓷层和覆盖压电陶瓷层的底电极转移至一基板，在基板上形成具有开口的绝缘层，以使绝缘层能够覆盖压电陶瓷层和底电极的边缘，且开口能够暴露出压电陶瓷层；将基板浸入在底电极材料的刻蚀液内进行刻蚀；在绝缘层的开口内形成顶电极，使顶电极与绝缘层之间具有间隔。本发明制备方法对于绑定压电陶瓷层失败的芯片可以确保其不发生短路，避免损伤芯片，绑定成功的芯片能够形成完整的芯片结构，确保实现良好的触觉再现技术。

Description

压电陶瓷芯片的制备方法、压电陶瓷芯片组件及显示装置
技术领域
本发明涉及芯片技术领域，具体而言，涉及一种压电陶瓷芯片的制备方法、压电陶瓷芯片组件及显示装置。
背景技术
作为新兴的人机交互技术，表面触觉再现技术能够通过裸指触摸屏幕来感知物体特性，在多媒体终端实现高效自然的交互，具有巨大的研究价值。
基于摩擦力控制的表面触觉再现技术，能够实现精细的、连续的纹理触觉再现。压电陶瓷是实现基于摩擦力控制的表面触觉再现技术的一种材料，当在压电陶瓷的极化方向施加电场，压电陶瓷就在一定方向上产生机械变形，形成一定的摩擦力，从而实现不同触觉/触感的模拟。
将压电陶瓷芯片与显示面板集成在一起，可以在显示面板上实现表面触觉再现，可以通过触觉回馈改善面板的输入体验和功能性设计。由于工艺限制，目前压电陶瓷芯片与显示面板集成的良率较低，导致触觉感官不准确甚至失效的问题。
需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的在于提供一种压电陶瓷芯片的制备方法、压电陶瓷芯片组件及显示装置。
根据本发明的一个方面，提供一种压电陶瓷芯片的制备方法，包括：
提供一衬底，在所述衬底上形成压电陶瓷层和覆盖所述压电陶瓷层的底电极；
提供一基板，将所述压电陶瓷层和底电极转移至所述基板，且使所述压电陶瓷层位于所述底电极背离所述基板的一侧；
在所述基板上形成具有开口的绝缘层，以使所述绝缘层能够覆盖所述压电陶瓷层和底电极的边缘，且所述开口能够暴露出所述压电陶瓷层；
将所述基板浸入在所述底电极材料的刻蚀液内进行刻蚀；
在所述绝缘层的开口内形成顶电极，使所述顶电极与所述绝缘层之间具有间隔。
在本发明的一种示例性实施例中，其中，在所述衬底上形成所述底电极和压电陶瓷层以及将所述底电极和压电陶瓷层转移至所述基板，包括：
在所述衬底上生长所述压电陶瓷层；
在所述压电陶瓷层背离所述衬底的一侧形成所述底电极；
将所述基板覆盖在底电极上，通过形成于所述基板和底电极之间的粘接层粘接；
利用激光切割技术对所述衬底和所述压电陶瓷层的接触面进行切除，以使所述底电极、压电陶瓷层、基板与所述衬底分离。
在本发明的一种示例性实施例中，所述底电极和粘接层的材料为均为金属材料。
在本发明的一种示例性实施例中，所述通过形成于所述基板和底电极之间的粘接层粘接包括：
在所述压电陶瓷层背离所述衬底的一侧形成第一金属粘接层；
在所述基板上形成第二金属粘接层；
将所述基板覆盖在所述压电陶瓷层上，使所述第一金属粘接层和第二金属粘接层接触，通过焊接使所述第一金属粘接层和第二金属粘接层结合为一体。
根据本发明的第二个方面，提供一种压电陶瓷芯片组件，包括基板和设于所述基板上的至少一个第一压电陶瓷芯片、至少一个第二压电陶瓷芯片和具有第二开口区的绝缘层；
其中，所述第一压电陶瓷芯片包括依次层叠设置于所述基板上的第一底电极、第一压电陶瓷层和第一顶电极；
其中，所述第二压电陶瓷芯片包括设于所述基板上的第二顶电极，所述第二顶电极位于所述绝缘层的第二开口区内，所述第二顶电极和所述绝缘层之间具有间距。
在本发明的一种示例性实施例中，所述第二压电陶瓷芯片还包括第二底电极，所述第二底电极围绕设于所述第二顶电极外周，所述绝缘层还覆盖所述第二底电极，且所述绝缘层和第二底电极靠近所述第二顶电极的边缘在所述基板厚度方向上平齐。
在本发明的一种示例性实施例中，所述第一顶电极在所述基板上的投影位于所述第一压电陶瓷层的投影内，所述绝缘层还具有第一开口区且所述第一开口区露出所述第一压电陶瓷层，所述绝缘层覆盖所述第一底电极和第一压电陶瓷层的边缘，所述第一顶电极位于所述第一开口区内且与所述绝缘层之间具有间距
在本发明的一种示例性实施例中，所述压电陶瓷芯片组件还包括粘接层，所述粘接层设于所述第一底电极和所述基板之间，还设于所述第二底电极和所述基板之间。
在本发明的一种示例性实施例中，所述底电极和所述粘接层的材料均为金属材料。
在本发明的一种示例性实施例中，所述粘接层包括第一金属粘接层和第二金属粘接层，所述第一金属粘接层在所述基板上的投影与各所述第一底电极、第二底电极的投影完全重叠，第二金属粘接层在基板上的投影覆盖所述第一金属粘接层的投影，所述第一金属粘接层和第二金属粘接层的边缘与所述绝缘层的边缘在基板厚度方向上平齐。
在本发明的一种示例性实施例中，所述第一压电陶瓷芯片和第二压电陶瓷芯片的最大外径大于或等于5μm。
根据本发明的第三个方面，提供显示面板，包括衬底基板和上述压电陶瓷芯片组件，所述衬底基板为所述压电陶瓷芯片组件的基板。
根据本发明的第四个方面，提供显示装置，包括以上所述的显示面板。
本发明制备方法对于绑定压电陶瓷层失败的芯片可以确保其不发生短路而损伤芯片或其他结构，对于绑定压电陶瓷层成功的芯片则可以形成完整的芯片结构，确保实现良好的触觉再现技术。采用该方法同时制备多个压电陶瓷芯片时，能够降低绑定失败导致芯片损毁、无法实现触觉反馈的概率，提高产品良率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为在衬底上生长压电陶瓷层的结构示意图；
图2为在压电陶瓷层上形成底电极的结构示意图；
图3为衬底和基板对合的的结构示意图；
图4为衬底和基板剥离时的一种结构示意图；
图5为衬底和基板剥离时的另一种结构示意图；
图6为本发明实施方式的压电陶瓷芯片的制备方法流程图；
图7为衬底上形成压电陶瓷层的俯视图；
图8为图7中A-A处的截面示意图；
图9为形成底电极的俯视图；
图10为图9中A-A处的截面示意图；
图11为形成第一金属粘接层的俯视图；
图12为图11中A-A处的截面示意图；
图13为基板和衬底对合后的截面图；
图14为利用激光切割基板和衬底的示意图；
图15为形成绝缘层的俯视图；
图16为图15中A-A处的截面示意图；
图17为刻蚀基板的示意图；
图18为刻蚀后的俯视图；
图19为图18中A-A处的截面示意图；
图20为形成顶电极的俯视图；
图21为图20中A-A处的截面示意图；
图22为另一种实施方式制备出的压电陶瓷芯片的截面示意图；
图23为本发明实施方式压电陶瓷芯片组件的一种结构示意图；
图24为本发明实施方式压电陶瓷芯片组件的另一种结构示意图。
图中：100、基板；200、衬底；11、底电极；12、压电陶瓷层；13、顶电极；2、绝缘层；23、粘接层；31、第一金属粘接层；32、第二金属粘接层；10、第一压电陶瓷芯片；101、第一底电极；102、第一压电陶瓷层；103、第一顶电极；20、第二压电陶瓷芯片；201、第二底电极； 203、第二顶电极。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
相关技术中，压电陶瓷芯片一般包括压电陶瓷层12，以及分别设置在压电陶瓷层12两面的顶电极13和底电极11。在制备压电陶瓷芯片时，先在宝石衬底200上生长压电陶瓷层12，参考图1，然后在压电陶瓷层 12上形成底电极11，参考图2。为了将压电陶瓷芯片与显示面板绑定在一起，需要将压电陶瓷层12和底电极11从衬底200上剥离下来并转移至显示面板的基板100上，并通过金属粘接层将底电极11和基板100粘接 (金属粘接层与底电极连接，因此也可以看做底电极的一部分)，参考图 3，再在压电陶瓷层12上继续形成顶电极13。然而发明人发现，在转移过程中，压电陶瓷层12有可能没有完全离开衬底200，导致最终绑定到显示面板上的压电陶瓷芯片缺少压电陶瓷层12，只有底电极11。参考图 4，后续制备的顶电极13会和底电极11直接接触，导致出现短路问题。或者在转移过程中底电极11和压电陶瓷层12都脱落，底电极11和压电陶瓷层12都未转移过来，参考图5，后续制备的顶电极13会和金属粘接层直接接触，也会出现短路问题，致使芯片损毁，甚至导致显示面板毁损。
基于上述问题，本发明实施方式中提供了一种压电陶瓷芯片的制备方法，解决因压电陶瓷缺失导致的短路问题。如图6所示，本发明实施方式的压电陶瓷芯片的制备方法包括：
步骤S100，提供一衬底200，在衬底200上形成底电极11和覆盖底电极11的压电陶瓷层12。
步骤S200，提供一基板100，将压电陶瓷层12和底电极11转移至基板100，且使压电陶瓷层12位于底电极11背离基板100的一侧。
步骤S300，在基板100上形成具有开口的绝缘层2，使绝缘层2的开口能够暴露出压电陶瓷层12，且绝缘层2能够覆盖压电陶瓷层12和底电极11的边缘。
步骤S400，将基板100浸入在底电极11材料的刻蚀液内进行刻蚀。
步骤S500，在绝缘层2的开口内形成一顶电极13，使顶电极13与绝缘层2之间具有间隔。
本发明的方法在将压电陶瓷层12和底电极11绑定至显示面板的基板100上后，先制作一层绝缘层2，使其将压电陶瓷层12和底电极11的边缘保护起来，并通过开口暴露出压电陶瓷层12。当其浸泡在底电极11 材料的刻蚀液内时，绑定成功的压电陶瓷层12对刻蚀液不敏感，能够作为掩模对下方的底电极11进行保护，而压电陶瓷层12丢失时，由于下方底电极11暴露在刻蚀液中，底电极11位于开口区内部分会被刻蚀掉，仅留下被绝缘层2覆盖的一部分。最后在开口区内形成尺寸小于开口区的顶电极13，使顶电极13与绝缘层2的边缘具有间隔，相当于与顶电极13具有间隔，由此避免二者接触造成短路。由此可见，本发明的方法在绑定成功的情况下能够形成完整的芯片结构，绑定失败的情况下也不会造成芯片损坏或显示面部损毁。
下面对本发明实施方式的压电陶瓷芯片的制备方法进行详细说明，为了便于说明本发明的方法和效果，本实施方式同时形成了多个压电陶瓷芯片，部分为绑定成功的芯片，部分为绑定失败的芯片。绑定失败的芯片以压电陶瓷层12未绑定成功，而底电极11绑定成功为例进行说明。
步骤S100，提供一衬底200，在衬底200上形成多个底电极11和一一覆盖各底电极11的多个压电陶瓷层12。
该步骤具体可以按照以下步骤实施：
步骤S110，在衬底200上生长多个压电陶瓷层12。压电陶瓷层12 具体可以是钙钛矿结构、钨青铜结构、含铋层结构等多种类型。本步骤中，衬底200可以是蓝宝石衬底上，通过外延生长法制备得到。在形成多个压电陶瓷层12时，可通过图案化工艺一次形成多个，参考图7和图 8，图7为衬底200上形成六个压电陶瓷层12的俯视图，图8为图7中 A-A处的截面示意图。
步骤S120，在各压电陶瓷层12背离衬底200的一侧形成底电极11，参考图9和图10，图9为形成底电极11的俯视图，图10为图9中A-A 处的截面示意图。底电极11可以是金属电极，例如金、银、铜等。底电极11可以通过磁控溅射或真空蒸镀等方式形成。
步骤S200，提供一基板100，将压电陶瓷层12和底电极11转移至基板100，且使压电陶瓷层12位于底电极11背离基板100的一侧。
由于本实施方式的目的是将压电陶瓷芯片集成在显示面板上，因此此步骤中的基板100为显示面板的基板100。该基板100可以指显示面板的衬底基板，衬底基板上还可以形成发光器件、驱动电路、触控膜层等其他功能器件。通常，压电陶瓷芯片会绑定在衬底基板的周边区。显示面板的衬底基板可以为玻璃衬底、石英衬底、塑胶衬底或其他透明的硬质或者可挠式衬底。在其他实施方式中，压电陶瓷芯片需要与其他器件集成时，该步骤的基板则表示的是其他器件的基板。
为了便于将压电陶瓷层12和底电极11转移至基板100，该步骤具体可以按照以下步骤实施：步骤S210，将基板100覆盖在底电极11上，通过形成于基板100和底电极11之间的粘接层粘接。
在一种实施方式中，为了便于基板100和底电极11的结合，在底电极11和基板100之间形成粘接层，利用粘接层将基板100粘接在底电极 11上。在一种具体示例中，粘接层的材料可以是金属材料，金属粘接层不仅能将底电极11和基板100粘接在一起，还具有导电性，能作为引线与电源的电极如阴极连接。金属粘接层的材料包括但不限于金(Au)、铟(In)、锡(Sn)等，可以与底电极的材料相同或不同。
具体的，金属粘接层3可以包括第一金属粘接层31和第二金属粘接层32，第一金属粘接层31通过图案化工艺分别形成在各底电极11的表面，第二金属粘接层32整层沉积在基板100上。基板100和衬底200 对合时，使第一金属粘接层31和第二金属粘接层32接触，对第一金属粘接层31和第二金属粘接层32进行焊接，两个金属材料在熔融状态下结合为一体，从而使基板100与底电极粘接在一起。参考图11-图13，图11为形成第一金属粘接层31的俯视图，图12为图11中A-A处的截面示意图，图13为基板100和衬底200对合后的截面图。图中第一金属粘接层31的尺寸与底电极相同，实际上也可以略大于电极。在其他实施方式中，第一金属粘接层31也可以不经图案化处理，即为一整面结构。
步骤S220，参考图13，利用激光切割技术对衬底200和各压电陶瓷层12的接触面进行切除，以使各底电极11、压电陶瓷层12、基板100 与衬底200分离。
激光可以瞬间升温至材料沸点，且可以实现十分精密的材料切割，从而可以顺利将蓝宝石衬底200和其上的压电陶瓷层12分开，从而得到形成有底电极11和压电陶瓷层12的基板100。在该步骤，如果压电陶瓷层12被成功与衬底200分开，那么会形成截面图中左右两边的结构，如果压电陶瓷层12没有从衬底200上切割下来，则会形成图中中间的结构，导致最终绑定到显示面板上的压电陶瓷芯片缺少压电陶瓷层12，只有底电极11，参考图14。
步骤S300，在各压电陶瓷层12背离底电极11的一侧形成具有多个开口的绝缘层2，使多个开口能够一一暴露出下方各膜层，且绝缘层2 能够覆盖各压电陶瓷层12和各底电极11的边缘，参考图15-图16，图 15为形成绝缘层2的俯视图，图16为图15中A-A处的截面示意图。
绝缘层2可以采用无机绝缘材料，如金属氧化物Al2O3、MgO、ZnO 等。如图所示，绝缘层2左右两边的部分均直接覆盖在压电陶瓷层12 的边缘上，开口区露出压电陶瓷层12；而绝缘层2中间的部分均直接覆盖底电极11的边缘上，开口区露出底电极11。
步骤S400，将基板100浸入在底电极11材料的刻蚀液内进行刻蚀，参考图17，图18为刻蚀后的俯视图，图19为图18中A-A处的截面示意图。
底电极11材料的刻蚀液优选为金属刻蚀液、草酸、硝酸、盐酸中的至少一种，压电陶瓷层12和绝缘层2对上述刻蚀液均不会产生反应，因此作为硬掩膜可以保护位于其下方的底电极11，其他没有遮盖的底电极 11则会被刻蚀掉。因此截面图中左右两侧的底电极11和压电陶瓷层12 仍保持原有结构，而中间底电极11暴露于开口区的地方被刻蚀掉，只有被绝缘层2覆盖的边缘部分仍然保留，也就是说，绝缘层2的边缘和底电极11的边缘在基板100厚度方向上是平齐的。另一方面，由于金属粘接层与底电极材料相近，可以看做使底电极的一部分，对刻蚀液敏感，也能被刻蚀液刻蚀，因此，第一金属粘接层31和第二金属粘接层32的边缘也会与绝缘层2的边缘在基板厚度方向上平齐。需要说明的是，刻蚀液只有选择能刻蚀掉底电极11和刻蚀液而不会刻蚀绝缘层2和压电陶瓷层 12的材料均可。通常压电陶瓷层12只对氟系刻蚀液敏感，因此需要避开这类刻蚀液。
步骤S500，在绝缘层2的多个开口内各形成一顶电极13，使各顶电极13与绝缘层2之间具有间隔。
本步骤中，参考图20-图21，图20为形成顶电极13的俯视图，图 21为图20中A-A处的截面示意图。截面图中左右两侧的顶电极13直接形成在压电陶瓷层12上，而中间的顶电极13直接形成在基板100上。由于顶电极13与绝缘层2之间具有间隔，因此中间的顶电极13不会与底电极11接触，虽然不是完整的芯片结构，但不会造成短路，不会损坏芯片或显示面板。而两边正常绑定区域的结构仍为完整的芯片结构，能够正常起到触觉再现的作用。顶电极13的材料、形成方法和底电极11 可以一样，也可以不一样，采用常规材料和工艺即可，此处不再赘述。
在另一实施方式中，如果在转移过程中压电陶瓷层12和底电极11 都发生脱落未绑定成功，则基板上100将只有第一金属粘接层31和第二金属粘接层32。按照上述工艺，第一金属粘接层31和第二金属粘接层32 的边缘会被绝缘层2覆盖，中间会暴露在绝缘层2的开口区，因此也会被刻蚀液刻蚀，从而使得第一金属粘接层31和第二金属粘接层32的边缘与绝缘层2的边缘在基板100的厚度方向上平齐。后续再形成顶电极时，顶电极13与第一金属粘接层31和第二金属粘接层32也都具有间隔，因此不会发生短路。形成顶电极后的结构可参照图22。
上述实施中，通过其制备方法可以同时制备多个压电陶瓷芯片，作为一个压电陶瓷芯片组件，并将其全部绑定在显示面板上，能够降低绑定失败导致芯片损毁、无法实现触觉反馈的概率，提高产品良率。
本发明实施方式还提供一种压电陶瓷芯片组件，通过上述制备方法得到，参考图23，当压电陶瓷层12未绑定成功，而底电极11绑定成功时，上述方法制备得到的芯片组件包括基板100和设于基板100上的至少一个第一压电陶瓷芯片10和至少一个第二压电陶瓷芯片20，第一压电陶瓷芯片10包括从基板100上由下至上层叠形成的第一底电极101、第一压电陶瓷层102、第一顶电极103，第二压电陶瓷芯片20包括在基板100上形成的第二底电极201、第二顶电极203，第二底电极201围绕设于第二顶电极203外周，基板100上还设置有具有第二开口的绝缘层 2，绝缘层2还覆盖第二底电极201，第二顶电极203位于绝缘层2的第二开口区内，且绝缘层2和第二底电极201靠近第二顶电极203的边缘在基板厚度方向上平齐，第二顶电极203与绝缘层2之间具有间隔。其中，第一压电陶瓷芯片10对应截面图中左右两侧的结构，第二压电陶瓷芯片20对应图中中间的结构。显然，第一压电陶瓷芯片10为一个完整的芯片结构，可以正常实现触觉再现技术。而第二压电陶瓷芯片20缺少压电陶瓷层12，为异常芯片，不能实现触觉再现技术，但由于开口区内底电极201被刻蚀掉，因此，保留的第二底电极201围绕设于第二顶电极203外周，且第二底电极201和第二顶电极203之间具有间距，以保证二者不接触。因此不会发生短路。
在另一种实施方式中，参考图24，当压电陶瓷层12和底电极11均未绑定成功时，上述方法制备得到的芯片组件包括基板100和设于基板 100上的至少一个第一压电陶瓷芯片10和至少一个第二压电陶瓷芯片 20，第一压电陶瓷芯片10包括从基板100上由下至上层叠形成的第一底电极101、第一压电陶瓷层102、第一顶电极103，第二压电陶瓷芯片20 包括在基板100上形成的第二顶电极203，基板100上还设置有具有第二开口的绝缘层12，第二顶电极203位于绝缘层12的第二开口区内，第二顶电极203与绝缘层12之间具有间隔。显然，顶电极也为独立结构，不会发生短路的情况。
进一步地，如图23和图24所示，压电陶瓷芯片组件还包括粘接层 3，粘接层3设于第一底电极101和基板100之间，还设于第二底电极 201和基板100之间，用于使各芯片的底电极和基板100粘接在一起，如前所述，金属粘接层3可以包括第一金属粘接层31和第二金属粘接层 32，基于前面所述的制备方法，第一金属粘接层31在基板100上的投影与各第一底电极101、第二底电极201的投影完全重叠，第二金属粘接层32在基板100上的投影覆盖第一金属粘接层31的投影。且第一金属粘接层31和第二金属粘接层32的边缘也会与绝缘层2的边缘在基板厚度方向上平齐。由于第一金属粘接层31和第二金属粘接层与第二顶电极13之间都不接触，因此也不会造成短路。
在本实施方式中，绝缘层2还可以包括第一开口区，以对应绑定成功的芯片，如图23-24所示，绝缘层2两边的开口区为第一开口区，露出第一压电陶瓷层102。绝缘层2覆盖第一底电极101和第一压电陶瓷层102的边缘，其中，第一顶电极103位于第一开口区内，且与绝缘层 2具有间隔。
本实施方式中，压电陶瓷芯片组件中的压电陶瓷芯片的尺寸可以制作的尽可能的小，由此可以增加制作的压电陶瓷芯片的数量，降低因绑定失败导致芯片失效的比例。本发明中，第一压电陶瓷芯片10和第二压电陶瓷芯片20的最大外径可以大于或等于5μm。
本发明实施方式还提供一种显示面板，显示面板包括衬底基板和上述压电陶瓷芯片，衬底基板即为压电陶瓷芯片组件中的基板。也就是说，各压电陶瓷芯片绑定于显示面板上。本实施方式的显示面板能够实现触觉反馈，同时不会因芯片短路而造成损毁，
本发明实施方式还提供一种显示装置，包括上述显示面板。因此，也具有上述技术效果。
本发明对于显示装置的适用不做具体限制，其可以是电视机、笔记本电脑、平板电脑、可穿戴显示设备、手机、电子书、等任何具有显示功能的产品或部件。
以上实施方式以应用于显示领域进行了介绍，本发明对于压电陶瓷芯片组件的适用不做具体限制，其可以应用于显示装置中，以实现显示和触觉再现的结合，也还可以应用于实验设备、检测设备等其他领域中。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由所附的权利要求指出。

Claims (13)

1.一种压电陶瓷芯片的制备方法，其特征在于，包括：
提供一衬底，在所述衬底上形成压电陶瓷层和覆盖所述压电陶瓷层的底电极；
提供一基板，将所述压电陶瓷层和底电极转移至所述基板，且使所述压电陶瓷层位于所述底电极背离所述基板的一侧；
在所述基板上形成具有开口的绝缘层，以使所述绝缘层能够覆盖所述压电陶瓷层和底电极的边缘，且所述开口能够暴露出所述压电陶瓷层；
将所述基板浸入在所述底电极材料的刻蚀液内进行刻蚀；
在所述绝缘层的开口内形成顶电极，使所述顶电极与所述绝缘层之间具有间隔。
2.根据权利要求1所述的压电陶瓷芯片的制备方法，其特征在于，其中，在所述衬底上形成所述底电极和压电陶瓷层以及将所述底电极和压电陶瓷层转移至所述基板，包括：
在所述衬底上生长所述压电陶瓷层；
在所述压电陶瓷层背离所述衬底的一侧形成所述底电极；
将所述基板覆盖在底电极上，通过形成于所述基板和底电极之间的粘接层粘接；
利用激光切割技术对所述衬底和所述压电陶瓷层的接触面进行切除，以使所述底电极、压电陶瓷层、基板与所述衬底分离。
3.根据权利要求2所述的压电陶瓷芯片的制备方法，其特征在于，所述底电极和粘接层的材料为均为金属材料。
4.根据权利要求3所述的压电陶瓷芯片的制备方法，其特征在于，所述通过形成于所述基板和底电极之间的粘接层粘接包括：
在所述压电陶瓷层背离所述衬底的一侧形成第一金属粘接层；
在所述基板上形成第二金属粘接层；
将所述基板覆盖在所述压电陶瓷层上，使所述第一金属粘接层和第二金属粘接层接触，通过焊接使所述第一金属粘接层和第二金属粘接层结合为一体。
5.一种压电陶瓷芯片组件，其特征在于，包括基板和设于所述基板上的至少一个第一压电陶瓷芯片、至少一个第二压电陶瓷芯片和具有第二开口区的绝缘层；
其中，所述第一压电陶瓷芯片包括依次层叠设置于所述基板上的第一底电极、第一压电陶瓷层和第一顶电极；
其中，所述第二压电陶瓷芯片包括设于所述基板上的第二顶电极，所述第二顶电极位于所述绝缘层的第二开口区内，所述第二顶电极和所述绝缘层之间具有间隔。
6.根据权利要求5所述的压电陶瓷芯片组件，其特征在于，所述第二压电陶瓷芯片还包括第二底电极，所述第二底电极围绕设于所述第二顶电极外周，所述绝缘层还覆盖所述第二底电极，且所述绝缘层和第二底电极靠近所述第二顶电极的边缘在所述基板厚度方向上平齐。
7.根据权利要求6所述的压电陶瓷芯片组件，其特征在于，所述第一顶电极在所述基板上的投影位于所述第一压电陶瓷层的投影内，所述绝缘层还具有第一开口区且所述第一开口区露出所述第一压电陶瓷层，所述绝缘层覆盖所述第一底电极和第一压电陶瓷层的边缘，所述第一顶电极位于所述第一开口区内且与所述绝缘层之间具有间隔。
8.根据权利要求7所述的压电陶瓷芯片组件，其特征在于，所述压电陶瓷芯片组件还包括粘接层，所述粘接层设于所述第一底电极和所述基板之间，还设于所述第二底电极和所述基板之间。
9.根据权利要求8所述的压电陶瓷芯片组件，其特征在于，所述底电极和所述粘接层的材料均为金属材料。
10.根据权利要求9所述的压电陶瓷芯片组件，其特征在于，所述粘接层包括第一金属粘接层和第二金属粘接层，所述第一金属粘接层在所述基板上的投影与各所述第一底电极、第二底电极的投影完全重叠，第二金属粘接层在基板上的投影覆盖所述第一金属粘接层的投影，所述第一金属粘接层和第二金属粘接层的边缘与所述绝缘层的边缘在基板厚度方向上平齐。
11.根据权利要求10所述的压电陶瓷芯片组件，其特征在于，所述第一压电陶瓷芯片和第二压电陶瓷芯片的最大外径大于或等于5μm。
12.一种显示面板，其特征在于，包括衬底基板和权利要求5-11中任一项所述的压电陶瓷芯片组件，所述衬底基板为所述压电陶瓷芯片组件的基板。
13.一种显示装置，其特征在于，包括权利要求12所述的显示面板。
CN202011296362.1A 2020-11-18 2020-11-18 压电陶瓷芯片的制备方法、压电陶瓷芯片组件及显示装置 Pending CN114520287A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011296362.1A CN114520287A (zh) 2020-11-18 2020-11-18 压电陶瓷芯片的制备方法、压电陶瓷芯片组件及显示装置
US17/351,418 US11778912B2 (en) 2020-11-18 2021-06-18 Manufacturing method for piezoelectric ceramic chip, piezoelectric ceramic chip assembly and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011296362.1A CN114520287A (zh) 2020-11-18 2020-11-18 压电陶瓷芯片的制备方法、压电陶瓷芯片组件及显示装置

Publications (1)

Publication Number Publication Date
CN114520287A true CN114520287A (zh) 2022-05-20

Family

ID=81587952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011296362.1A Pending CN114520287A (zh) 2020-11-18 2020-11-18 压电陶瓷芯片的制备方法、压电陶瓷芯片组件及显示装置

Country Status (2)

Country Link
US (1) US11778912B2 (zh)
CN (1) CN114520287A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103513801B (zh) * 2012-06-18 2016-08-10 宸鸿科技(厦门)有限公司 触控装置及其检测方法

Also Published As

Publication number Publication date
US20220158079A1 (en) 2022-05-19
US11778912B2 (en) 2023-10-03

Similar Documents

Publication Publication Date Title
US8920904B2 (en) Touch panel and method of producing the same
CN109887948B (zh) 阵列基板及其制作方法、显示装置
US20200118989A1 (en) Light emitting device package structure and manufacturing method thereof
US20200150804A1 (en) Touch substrate and method of fabracating the same, touch display device
CN111477638A (zh) 阵列基板及其制造方法、显示装置
US7932600B2 (en) Electrical connecting structure and bonding structure
CN108321304B (zh) 显示面板及其制作方法和显示装置
CN113875011A (zh) 驱动基板及其制作方法、显示装置
CN112864176A (zh) 阵列基板及其制备方法和显示面板
CN113782546A (zh) 显示面板和显示装置
JP6439029B1 (ja) 調光装置及び調光装置の製造方法
US20220393087A1 (en) Led display substrate and method for manufacturing the same, display panel
CN114520287A (zh) 压电陶瓷芯片的制备方法、压电陶瓷芯片组件及显示装置
KR20040050245A (ko) 박막 트랜지스터 기판, 이의 제조방법, 이를 갖는액정표시장치 및 이의 제조방법
EP1041617A1 (en) Semiconductor device and method of production thereof and semiconductor mounting structure and method
CN113851491A (zh) 一种显示面板及显示装置
JP2755707B2 (ja) 光起電力装置の製造方法
CN100470781C (zh) 半导体装置及其制造方法
US11963300B2 (en) Panel device and manufacturing method of panel device
JP2797552B2 (ja) タッチパネル
CN111090357B (zh) 触控模组及其制备方法、电子设备
CN110752200B (zh) 显示面板、显示装置和显示面板的制备方法
TW201140199A (en) Manufacturing method of touch panel
WO2024044912A1 (zh) 布线基板及其制造方法、发光基板及显示装置
CN111081693B (zh) 发光组件封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination