CN114503282A - 氮化物基半导体装置及其制造方法 - Google Patents

氮化物基半导体装置及其制造方法 Download PDF

Info

Publication number
CN114503282A
CN114503282A CN202180005094.XA CN202180005094A CN114503282A CN 114503282 A CN114503282 A CN 114503282A CN 202180005094 A CN202180005094 A CN 202180005094A CN 114503282 A CN114503282 A CN 114503282A
Authority
CN
China
Prior art keywords
nitride
semiconductor layer
based semiconductor
semiconductor device
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202180005094.XA
Other languages
English (en)
Other versions
CN114503282B (zh
Inventor
杨超
周春华
赵起越
沈竞宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Technology Co Ltd
Original Assignee
Innoscience Suzhou Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Technology Co Ltd filed Critical Innoscience Suzhou Technology Co Ltd
Publication of CN114503282A publication Critical patent/CN114503282A/zh
Application granted granted Critical
Publication of CN114503282B publication Critical patent/CN114503282B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种氮化物基半导体装置包含第一氮化物基半导体层、氮化物基多半导体层、栅电极、栅极绝缘体层和源电极。所述第一氮化物基半导体层包含漂移区和至少两个掺杂势垒区，所述掺杂势垒区在所述漂移区中限定孔。所述氮化物基多半导体层结构安置在所述第一氮化物基半导体层之上且具有彼此分隔开的第一异质结和第二异质结。所述栅电极由所述氮化物基多半导体层结构接收且与所述漂移区中的所述孔竖直对准。所述栅极绝缘体层安置在所述氮化物基多半导体层结构和所述栅电极之间。所述源电极安置在所述第一氮化物基半导体层之上且邻接所述氮化物基多半导体层结构的所述第一和第二异质结。

Description

氮化物基半导体装置及其制造方法
技术领域
本公开总体上涉及一种氮化物基半导体装置。更确切地说，本公开涉及一种具有其中带可操作电子累积层的竖直HEMT结构的氮化物基半导体装置。
背景技术
近年来，对高电子迁移率晶体管(HEMT)的深入研究已经很普遍，特别是对于高功率开关和高频应用来说。III族氮化物基HEMT利用两种不同带隙材料之间的异质结界面形成量子阱状结构，用于容纳二维电子气体(2DEG)区，满足高功率/高频率装置的需求。除了HEMT之外，具有异质结构的装置的实例进一步包含异质结双极晶体管(HBT)、异质结场效应晶体管(HFET)和调制掺杂的FET(MODFET)。
发明内容
根据本公开的一个方面，提供一种氮化物基半导体装置。所述氮化物基半导体装置包含：第一氮化物基半导体层、氮化物基多半导体层、栅电极、栅极绝缘体层和源电极。所述第一氮化物基半导体层包含漂移区和至少两个掺杂势垒区，所述掺杂势垒区在所述漂移区中限定孔。所述氮化物基多半导体层结构安置在所述第一氮化物基半导体层之上且具有彼此分隔开的第一异质结和第二异质结。所述栅电极由所述氮化物基多半导体层结构接收且与所述漂移区中的所述孔竖直对准。所述栅极绝缘体层安置在所述氮化物基多半导体层结构和所述栅电极之间。所述源电极安置在所述第一氮化物基半导体层之上且邻接所述氮化物基多半导体层结构的所述第一和第二异质结。
根据本公开的一个方面，提供一种用于制造半导体装置的方法。所述方法包含如下步骤。在第一氮化物基半导体层中形成至少两个掺杂势垒区以在漂移区中限定孔。在第一氮化物基半导体层之上形成氮化物基多半导体层结构，包含形成彼此分隔开的至少两个异质结。移除所述氮化物基多半导体层结构的一部分以形成沟槽。在所述沟槽中形成栅极绝缘体层。在所述沟槽中形成栅电极，使得所述栅电极被所述栅极绝缘体层包裹且与所述漂移区中的所述孔竖直对准。形成源电极，使其与所述氮化物基多半导体层结构接触以与所述异质结电耦合。
根据本公开的一个方面，提供一种氮化物基半导体装置。所述氮化物基半导体装置包含：第一氮化物基半导体层、氮化物基多半导体层结构、栅极绝缘体层和栅电极。所述第一氮化物基半导体层包含漂移区和至少两个掺杂势垒区，所述掺杂势垒区在所述漂移区中限定孔。所述氮化物基多半导体层结构安置在所述第一氮化物基半导体层之上且具有彼此分隔开的第一异质结和第二异质结。所述氮化物基多半导体层结构凹入以具有由所述氮化物基多半导体层结构的内表面限定的沟槽。所述栅极绝缘体层安置在所述沟槽中且覆盖所述氮化物基多半导体层结构的所述内表面。所述栅电极填充到所述沟槽中且由所述栅极绝缘体层接收。
在此类配置下，半导体装置可具有带四个异质结的竖直结构，这些异质结可用作四个通道。载流子可以在开启状态下通过电子累积层从源电极注入漂移区的孔中。此四通道配置可降低开启状态电阻。另外，在栅电极的一侧有两个通道，因此即使其中一个通道发生故障，从源电极到漂移区中的孔的注入也可以保持不变。
附图说明
当结合附图阅读时，根据以下详细描述可以很容易理解本公开的各方面。应注意，各种特征可以不按比例绘制。也就是说，为了讨论清楚起见，各种特征的尺寸可以任意增大或减小。在下文中参考图式更详细地描述本公开的实施例，在图式中：
图1A是根据本公开的一些实施例的半导体装置的竖直横截面视图；
图1B描绘根据本公开的一些实施例的在接通状态下操作的图1A的半导体装置；
图2A、图2B、图2C、图2D、图2E和图2F示出根据本公开的一些实施例的半导体装置制造方法的不同阶段；
图3是根据本公开的一些实施例的半导体装置1B的竖直横截面视图；且
图4是根据本公开的一些实施例的半导体装置1B的竖直横截面视图。
具体实施方式
在整个附图和详细描述中使用共同参考标号来指示相同或相似的组件。通过结合附图进行的以下详细描述，可以很容易理解本公开的实施例。
相对于某一组件或组件群组或组件或组件群组的某一平面为相关联图中所示的组件的定向指定空间描述，例如“上”、“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧面”、“较高”、“较低”、“上部”、“之上”、“之下”等等。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式进行空间布置，前提为本公开的实施例的优点是不会因此布置而有偏差。
此外，应注意，在实际装置中，由于装置制造条件，描绘为近似矩形的各种结构的实际形状可能是弯曲的、具有圆形边缘、具有略微不均匀的厚度等。使用直线和直角只是为了方便表示层和特征。
在以下描述中，半导体电路/装置/裸片/封装及其制造方法等作为优选实例进行阐述。所属领域的技术人员将清楚，可在不脱离本公开的范围和精神的情况下进行包含添加和/或替代在内的修改。可省略特定细节以免使本公开模糊不清；然而，编写本公开是为了使所属领域的技术人员能够在不进行不当实验的情况下实践本文中的教示。
在本公开中，掺杂区可具有一种导电类型，表示为掺杂类型。例如，掺杂类型可为n型或p型。术语“n型”可包含+/-符号。例如，对于n型掺杂剂，存在三种导电类型，包含“n+”、“n-”和“n”。n+掺杂区的掺杂浓度高于/重于n掺杂区；且n掺杂区的掺杂浓度高于n-掺杂区。相同符号的掺杂区可具有不同的绝对掺杂浓度。例如，两个不同的n掺杂区可具有相同或不同的绝对掺杂浓度。此定义可适用于p型掺杂。
在一些实施例中，n型掺杂剂可包含但不限于硅(Si)、碳(C)、锗(Ge)、硒(Se)、碲(Te)等等。在一些实施例中，p型掺杂剂可包含但不限于镁(Mg)、铍(Be)、锌(Zn)等等。在本公开的示例性图示中，尽管元件示出为单层，但是它里面也可包含多个层。
图1A是根据本公开的一些实施例的半导体装置1A的竖直横截面视图。半导体装置1A包含衬底10、氮化物基半导体层12、13、14、氮化物基多半导体层结构20、栅极绝缘体层30、栅电极32、源电极40和42，及漏电极50A。
衬底10可以是半导体衬底。衬底10的示例性材料可包含例如但不限于：Si、SiGe、SiC、砷化镓、p掺杂Si、n掺杂Si、蓝宝石、诸如绝缘体上硅(SOI)之类的绝缘体上半导体，或其它合适的衬底材料。在一些实施例中，衬底10可包含例如但不限于III族元素、IV族元素、V族元素或其组合(例如，III-V化合物)。在其它实施例中，衬底10可包含例如但不限于一个或多个其它特征，例如掺杂区、内埋层、外延(epi)层或其组合。在一些实施例中，衬底10的材料可包含具有<111>定向的硅衬底。
氮化物基半导体层12安置在衬底10上。氮化物基半导体层12可掺杂为具有导电类型n。氮化物基半导体层12的示例性材料可包含例如但不限于氮化物或III-V族化合物，例如GaN、AlN、InN、InxAlyGa(1-x-y)N(其中x+y≤1)、AlyGa(1-y)N(其中y≤1)。例如，氮化物基半导体层12可以是n型GaN层。
氮化物基半导体层13安置在氮化物基半导体层12上。氮化物基半导体层13可用作缓冲层。氮化物基半导体层13可与氮化物基半导体层12接触。氮化物基半导体层13可配置成减少氮化物基半导体层12和14之间的晶格和热不匹配，由此解决由不匹配/差异造成的缺陷。氮化物基半导体层13可包含III-V化合物。III-V化合物可包含例如但不限于铝、镓、铟、氮或其组合。相应地，氮化物基半导体层13的示例性材料可进一步包含例如但不限于GaN、AlN、AlGaN、InAlGaN或其组合。
氮化物基半导体层14安置在氮化物基半导体层13上/之上。氮化物基半导体层14可包含两个掺杂势垒区142和144以在其间限定孔146。孔146在氮化物基半导体层14中的漂移区148中。孔146可允许电流竖直地流动通过氮化物基半导体层14。例如，至少一个电流可通过漂移区148中的孔146从氮化物基半导体层14的顶部流动到底部。
在氮化物基半导体层14中，孔146的导电性可高于掺杂势垒区142和144的导电性。为了达成这一点，在一些实施例中，掺杂势垒区142和144可具有导电类型p。在一些实施例中，p掺杂剂可被引入到掺杂势垒区142和144中。在一些实施例中，硅离子可被引入到孔146中以提高孔146的导电性。氮化物基半导体层14可被称为电流阻挡层。
氮化物基半导体层14的示例性材料可包含例如但不限于氮化物或III-V族化合物，例如GaN、AlN、InN、InxAlyGa(1-x-y)N(其中x+y≤1)、AlyGa(1-y)N(其中y≤1)。例如，氮化物基半导体层14可以是GaN层，且掺杂势垒区142和144由P-GaN形成。
氮化物基多半导体层结构20安置在氮化物基半导体层12、13和14之上。氮化物基多半导体层结构20包含氮化物基半导体层202、204、205、206、207、208和209。
氮化物基半导体层202安置在氮化物基半导体层14之上。氮化物基半导体层202与氮化物基半导体层14接触。氮化物基半导体层202与掺杂势垒区142和144接触。氮化物基半导体层202与漂移区146中的孔148接触。氮化物基半导体层202具有沟槽202R。氮化物基半导体层202的沟槽202R可通过氮化物基半导体层202的较薄部分来获得。氮化物基半导体层202具有彼此间隔开的左上表面和右上表面。沟槽202R位于左上和右上表面之间。左上和右上表面通过沟槽202R彼此间隔开。
氮化物基半导体层204安置在氮化物基半导体层202的右上表面上。氮化物基半导体层204与氮化物基半导体层202接触。氮化物基半导体层204的带隙高于氮化物基半导体层202的带隙，以便在其间形成异质结HJ1。
氮化物基半导体层205安置在氮化物基半导体层202的左上表面上。氮化物基半导体层205与氮化物基半导体层202接触。氮化物基半导体层205的带隙高于氮化物基半导体层202的带隙，以便在其间形成异质结HJ2。
氮化物基半导体层206安置在氮化物基半导体层204上。氮化物基半导体层206与氮化物基半导体层204接触。氮化物基半导体层206可形成为厚于氮化物基半导体层204。
氮化物基半导体层207安置在氮化物基半导体层205上。氮化物基半导体层207与氮化物基半导体层205接触。氮化物基半导体层207可形成为厚于氮化物基半导体层205。
氮化物基半导体层208安置在氮化物基半导体层206上。氮化物基半导体层208与氮化物基半导体层206接触。氮化物基半导体层208的带隙高于氮化物基半导体层206的带隙，以便在其间形成异质结HJ3。
氮化物基半导体层209安置在氮化物基半导体层207上。氮化物基半导体层209与氮化物基半导体层207接触。氮化物基半导体层209的带隙高于氮化物基半导体层207的带隙，以便在其间形成异质结HJ4。
氮化物基半导体层204、206、208在氮化物基半导体层202上依序堆叠。因此，异质结HJ3位于异质结HJ1之上。异质结HJ1和HJ3可水平延伸到漂移区146中的孔148上方。异质结HJ1和HJ3彼此平行。
氮化物基半导体层205、207、209在氮化物基半导体层202上依序堆叠。因此，异质结HJ4位于异质结HJ2之上。异质结HJ4和HJ2可水平延伸到漂移区146中的孔148上方。异质结HJ4和HJ2彼此平行。
氮化物基半导体层202、204、205、206、207、208和209的示例性材料可包含例如但不限于氮化物或III-V族化合物，例如GaN、AlN、InN、InxAlyGa(1-x-y)N(其中x+y≤1)、AlyGa(1-y)N(其中y≤1)。
在一些实施例中，氮化物基半导体层202、206和207具有相同材料。在一些实施例中，氮化物基半导体层204、205、208和209具有相同材料。在一些实施例中，氮化物基半导体层202、206和207的至少一种材料不同于氮化物基半导体层204、205、208和209的材料。在一些实施例中，异质结HJ1、HJ2、HJ3和HJ4可由选自AlGaN、GaN、InAlN、AlN或其组合的两个不同III-V层形成。
可选择氮化物基半导体层202、204、205、206、207、208和209的示例性材料，使得异质结HJ1、HJ2、HJ3和HJ4以不同电子亲和势形成。例如，当氮化物基半导体层202、206和207是具有大致3.4eV的带隙的未掺杂GaN层时，氮化物基半导体层204、205、208和209可被选为具有大致4.0eV的带隙的AlGaN层。
因而，氮化物基半导体层202、206、207及氮化物基半导体层204、205、208和209可分别用作通道层和势垒层。在通道层和势垒层之间的接合界面处产生三角阱势，使得电子在三角阱中累积，从而产生与异质结HJ1、HJ2、HJ3和HJ4相邻的二维电子气体(2DEG)区。
因此，半导体装置1A可包含至少一个GaN基高电子迁移率晶体管(HEMT)。在一些实施例中，半导体装置1A包含至少一个竖直GaN基HEMT。与异质结HJ1、HJ2、HJ3和HJ4相邻的2DEG区可横向地传输载流子。
源电极40和42安置在氮化物基半导体层14上/之上/上方。源电极40和42可与氮化物基半导体层14的掺杂势垒区142和144接触。氮化物基多半导体层结构20的氮化物基半导体层202、204、205、206、207、208和209位于源电极40和42之间。源电极40和42可邻接氮化物基多半导体层结构20的侧壁。源电极40和42可邻接氮化物基半导体层202、204、205、206、207、208和209当中的异质结HJ1、HJ2、HJ3和HJ4。源电极40和42可与氮化物基半导体层202、204、205、206、207、208和209当中的异质结HJ1、HJ2、HJ3和HJ4接触。源电极40和42与异质结HJ1、HJ2、HJ3和HJ4电耦合。源电极40和42可电耦合到与异质结HJ1、HJ2、HJ3和HJ4相邻的2DEG区。
在一些实施例中，源电极40和42可包含例如但不限于：金属、合金、掺杂半导体材料(例如掺杂结晶硅)、硅化物和氮化物等化合物、其它导体材料或其组合。源电极40和42的示例性材料可包含例如但不限于Ti、AlSi、TiN或其组合。源电极40和42可以是具有相同或不同组成的单层或多层。
在一些实施例中，源电极40和42与氮化物基半导体层202、204、205、206、207、208和209形成欧姆接触。欧姆接触可通过向源电极40和42施加Ti、Al或其它合适的材料来实现。在一些实施例中，源电极40和42中的每一个由至少一个共形层和导电填充物形成。共形层可包裹导电填充物。共形层的示例性材料可包含例如但不限于：Ti、Ta、TiN、Al、Au、AlSi、Ni、Pt或其组合。导电填充物的示例性材料可包含例如但不限于AlSi、AlCu或其组合。
氮化物基多半导体层结构20凹入以具有沟槽210。沟槽210可由氮化物基多半导体层结构20的至少一个内表面限定。氮化物基半导体层202可限定沟槽210的底部。氮化物基半导体层202的沟槽202R可用作沟槽210的底部。氮化物基半导体层204和205通过沟槽210彼此间隔开。氮化物基半导体层206和207通过沟槽210彼此间隔开。氮化物基半导体层208和209通过沟槽210彼此间隔开。
栅极绝缘体层30安置在氮化物基多半导体层结构20之上。栅极绝缘体层30位于沟槽210内。栅极绝缘体层30覆盖氮化物基多半导体层结构20的内表面。栅极绝缘体层30从氮化物基半导体层208的上表面延伸到氮化物基半导体层202。栅极绝缘体层30从氮化物基半导体层209的上表面延伸到氮化物基半导体层202。
栅极绝缘体层30的示例性材料可由单层或多层介电材料形成。示例性介电材料可包含例如但不限于一个或多个氧化层、SiOx层、SiNx层、高k介电材料(例如，HfO2、Al2O3、TiO2、HfZrO、Ta2O3、HfSiO4、ZrO2、ZrSiO2等)或其组合。
栅电极32安置在氮化物基多半导体层结构20和栅极绝缘体层30之上。栅极绝缘体层30位于氮化物基多半导体层结构20和栅电极32之间。栅电极32由氮化物基多半导体层结构20接收。例如，氮化物基半导体层202的凹部202R可接收栅电极32。栅电极32具有位于一定厚度的氮化物基半导体层202内的底表面。氮化物基半导体层202进一步具有将栅电极32与氮化物基半导体层14分隔开的底部。栅电极32穿过氮化物基半导体层204、205、206、207、208和209。
栅电极32与漂移区146中的孔148竖直对准。本文中，短语“竖直对准”包含栅电极32就位于漂移区146中的孔148上方的配置。栅电极32可从低于异质结HJ1和HJ2的位置向上延伸到高于异质结HJ3和HJ4的位置。也就是说，栅电极32的最底表面处于低于异质结HJ1和HJ2的位置，且栅电极32的最上表面处于高于异质结HJ3和HJ4的位置。
在沟槽210中，栅极绝缘体层30可包裹栅电极32的侧壁和底表面。因此，沟槽210中的栅电极32可通过栅极绝缘体层30与氮化物基半导体层14和氮化物基多半导体层结构20分隔开。沟槽210中的栅电极32可通过栅极绝缘体层30与异质结HJ1-HJ4分隔开。在本实施例的示例性图示中，氮化物基多半导体层结构20的沟槽210被栅极绝缘体层30和栅电极32完全填充。
栅电极32的示例性材料可包含金属或金属化合物。栅电极32可形成为具有相同或不同组成的单层或多层。金属或金属化合物的示例性材料可包含例如但不限于：W、Au、Pd、Ti、Ta、Co、Ni、Pt、Mo、TiN、TaN、金属合金或其化合物或其它金属化合物。
漏电极50A安置在衬底10和氮化物基半导体层12上。漏电极50A连接到氮化物基半导体层12。漏电极50A可与氮化物基半导体层12接触。漏电极50A的材料可与源电极40和42的材料相同或类似。
上述配置用于将半导体装置1A的操作模式切换到开启状态。半导体装置1A的操作模式描述如下。图1B描绘根据本公开的一些实施例的在接通状态下操作的图1A的半导体装置1A。
在开启状态中，可在栅极绝缘体层30中形成电子累积层34。更确切地说，当栅电极32偏置时，电子累积层34沿着栅极绝缘体层30和氮化物基多半导体层结构20之间的界面形成。电子累积层34响应于偏置的栅电极32而形成/产生/建立。就此而言，电子累积层34可用于注入电子，因此它可以传输至少一个载流子流。如箭头所指示，载流子流可被注入到氮化物基多半导体层结构20的氮化物基半导体层202中，然后进入漂移区146中的孔148。载流子流可从源电极40经由异质结HJ1和HJ2(即，那里的2DEG区)注入。载流子流可从源电极42经由异质结HJ3和HJ4(即，那里的2DEG区)注入。在一些实施例中，载流子流可以是电流。
这四个异质结HJ1到HJ4可用作通过电子累积层34将电子注入到漂移区146中的孔148中的四个通道。此四通道配置可降低开启状态电阻(Ron)。另外，在栅电极32的单侧有两个通道，因此即使其中一个通道发生故障，从源电极40或42到漂移区146中的孔148的注入也可以保持不变。
在关闭状态中，当施加到栅电极32的电压低于阈值电压时，半导体装置1A处于反向操作，载流子将很难流动通过栅极绝缘体层30。此外，在关闭状态中，掺杂势垒区142和144及氮化物基半导体层13可形成反向PN结，以便阻挡载流子流。这一机制可以实现关闭状态，因此可以获得高击穿电压。
简单来说，在此类配置下，半导体装置1A可在开启状态和关闭状态之间切换，这由所施加的电压决定。
在一些实施例中，氮化物基半导体层204和208可具有彼此不同的厚度。在一些实际情况下，势垒层的厚度与对应2DEG区的载流子浓度有关。因此，具有不同厚度的氮化物基半导体层204和208可将对应2DEG区调制成具有不同载流子浓度。
在一些实施例中，氮化物基半导体层205和209可具有彼此不同的厚度。在一些实际情况下，势垒层的厚度与对应2DEG区的载流子浓度有关。因此，具有不同厚度的氮化物基半导体层205和209可将对应2DEG区调制成具有不同载流子浓度。
在一些实施例中，氮化物基半导体层204和208可具有III族元素浓度。例如，氮化物基半导体层204和208可具有不同的铝浓度。在一些实际情况下，势垒层中III族元素的浓度与对应2DEG区的载流子浓度有关。因此，具有不同III族元素浓度的氮化物基半导体层204和208可将对应2DEG区调制成具有不同载流子浓度。
在一些实施例中，氮化物基半导体层205和209可具有III族元素浓度。例如，氮化物基半导体层205和209可具有不同的铝浓度。在一些实际情况下，势垒层中III族元素的浓度与对应2DEG区的载流子浓度有关。因此，具有不同III族元素浓度的氮化物基半导体层205和209可将对应2DEG区调制成具有不同载流子浓度。
在图2A、图2B、图2C、图2D和图2E中示出半导体装置1A制造方法的不同阶段，如下文所描述。在下文中，沉积技术可包含例如但不限于：原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)、金属有机CVD(MOCVD)、等离子体增强CVD(PECVD)、低压CVD(LPCVD)、等离子体辅助气相沉积、外延生长或其它合适的工艺。
参考图2A，提供衬底10。可通过使用沉积技术在衬底10之上依序形成氮化物基半导体层12和13。通过使用沉积技术在氮化物基半导体层13之上形成氮化物基半导体层14。在氮化物基半导体层14之上形成掩模层60。掩模层60具有用于暴露氮化物基半导体层14的一部分的开口。氮化物基半导体层14具有掺杂势垒区142和144。氮化物基半导体层14的掺杂势垒区142和144之间的区R从掩模层60暴露。
可对氮化物基半导体层14的区R执行植入工艺，以便提高氮化物基半导体层14的区R的导电性。在植入工艺之后，氮化物基半导体层14的区R可成为漂移区146，并且其导电性改进，以便在漂移区146中形成孔148。
参考图2B，移除掩模层60，然后在氮化物基半导体层14之上形成氮化物基多半导体层结构62。氮化物基多半导体层结构62可由通过依序堆叠氮化物基半导体层620、622、624和626形成。氮化物基半导体层620、622、624和626当中形成至少两个异质结HJA和HJB。异质结HJA和HJB彼此分隔开。异质结HJA和HJB可形成为彼此平行。
可选择氮化物基半导体层620、622、624和626的材料，使得氮化物基半导体层622的带隙可高于氮化物基半导体层620的带隙，且氮化物基半导体层626的带隙可高于氮化物基半导体层624的带隙。
参考图2C，用图案化工艺进行图案化以暴露氮化物基半导体层12的上表面的一部分。可在氮化物基半导体层12的暴露上表面上形成电极/层。
参考图2D，移除氮化物基多半导体层结构60的一部分以形成氮化物基多半导体层结构20。因此，氮化物基多半导体层结构20形成有氮化物基半导体层202、204、205、206、207、208、209。在移除所述部分之后，在氮化物基多半导体层结构20中形成沟槽210。氮化物基半导体层202的底部从沟槽210暴露。
参考图2E，在沟槽210中形成栅极绝缘体层30。栅极绝缘体层可使用沉积技术形成，使得图2D的所得结构被栅极绝缘体层30覆盖。
参考图2F，形成栅电极32及一对源电极40和42。在沟槽210中形成栅电极32，使得栅电极32被栅极绝缘体层30包裹。栅电极32形成为与漂移区中的孔竖直对准。可移除氮化物基多半导体层结构20的至少一个部分，然后将源电极40和42形成为邻接氮化物基多半导体层结构20。形成源电极40和42，使其与氮化物基多半导体层结构20接触以与异质结电耦合。
在图2F的阶段之后，可形成漏电极以与所述结构连接，由此获得图1A的结构。
图3是根据本公开的一些实施例的半导体装置1B的竖直横截面视图。半导体装置1B类似于参考图1A描述且说明的半导体装置1A，但漏电极50A替换为漏电极50B。
在本发明的实施例中，可以省略衬底10和氮化物基半导体层12(见图1A)。漏电极50B直接连接到氮化物基半导体层13。半导体装置1B的结构可通过使用临时衬底来获得。临时衬底可保持半导体装置1B的结构。在保持期间，衬底10和氮化物基半导体层12可从所述结构移除，然后可以形成漏电极50B。
图4是根据本公开的一些实施例的半导体装置1C的竖直横截面视图。半导体装置1C类似于参考图1A描述且说明的半导体装置1A，但半导体装置1C进一步包含钝化层70。钝化层70堆叠在氮化物基多半导体层结构20上。钝化层70可填充到栅电极32和源电极40之间的区中。钝化层70可填充到栅电极32和源电极42之间的区中。出于保护目的，配置成填充到这些区中的层被选为钝化材料而不是III-V材料。
在一些实施例中，栅极绝缘体层70可包含例如但不限于介电材料。栅极绝缘体层70的示例性材料可包含例如但不限于SiO2、SiN、HfO2或其组合。
选择和描述实施例是为了最佳地解释本公开的原理及其实际应用，使得所属领域的其他技术人员能够理解本公开的各种实施例，并且能够进行适合于预期的特定用途的各种修改。
如本文中所使用且不另外定义，术语“大体上(substantially/substantial)”、“大致”和“约”用于描述并考虑较小变化。当与事件或情形结合使用时，所述术语可涵盖事件或情形明确发生的情况以及事件或情形近似于发生的情况。例如，当结合数值使用时，所述术语可涵盖小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。术语“大体上共面”可指沿同一平面定位的在数微米内的两个表面，例如沿同一平面定位的在40μm内、30μm内、20μm内、10μm内或1μm内的两个表面。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个提及物。在描述一些实施例时，一个组件设置“在另一组件上或之上”可涵盖前者组件直接在后者组件上(例如，与后者组件物理接触)的情况，以及一个或多个中间组件定位在前者组件和后者组件之间的情况。
虽然已参考本公开的具体实施例描述并说明本公开，但这些描述和说明并非限制性的。所属领域的技术人员应理解，可在不脱离如由所附权利要求书定义的本公开的真实精神和范围的情况下，进行各种改变及取代等效物。图示可能未必按比例绘制。归因于制造工艺和公差，本公开中的工艺再现与实际设备之间可能存在区别。此外，应理解，实际装置和层可能会偏离附图中的矩形层描绘，并且由于共形沉积、蚀刻等制造工艺，可能包含角、表面或边缘、圆角等。可能存在未具体说明的本公开的其它实施例。应将本说明书和图式视为说明性而非限制性的。可进行修改，以使特定情形、材料、物质组成、方法或工艺适宜于本公开的目标、精神和范围。所有此类修改都既定在所附权利要求书的范围内。虽然本文中公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下将这些操作组合、细分或重新排序以形成等效方法。因此，除非在本文中具体指示，否则操作的次序和分组并非限制性的。

Claims (25)

1.一种氮化物基半导体装置，其特征在于，包括：
第一氮化物基半导体层，其包括漂移区和至少两个掺杂势垒区，所述掺杂势垒区在所述漂移区中限定孔；
氮化物基多半导体层结构，其安置在所述第一氮化物基半导体层之上且具有彼此分隔开的第一异质结和第二异质结；
栅电极，其由所述氮化物基多半导体层结构接收且与所述漂移区中的所述孔竖直对准；
栅极绝缘体层，其安置在所述氮化物基多半导体层结构和所述栅电极之间；以及
源电极，其安置在所述第一氮化物基半导体层之上且邻接所述氮化物基多半导体层结构的所述第一和第二异质结。
2.根据前述权利要求中任一项所述的半导体装置，其特征在于，所述第二异质结位于所述第一异质结之上，且所述第一和第二异质结水平延伸到所述漂移区中的所述孔上方。
3.根据前述权利要求中任一项所述的半导体装置，其特征在于，所述第一和第二异质结彼此平行。
4.根据前述权利要求中任一项所述的半导体装置，其特征在于，所述栅电极从低于所述第一异质结的位置向上延伸到高于所述第二异质结的位置。
5.根据前述权利要求中任一项所述的半导体装置，其特征在于，所述氮化物基多半导体层结构具有用于接收所述栅极绝缘体层和所述栅电极的沟槽。
6.根据前述权利要求中任一项所述的半导体装置，其特征在于，所述氮化物基多半导体层结构的所述沟槽用所述栅极绝缘体层和所述栅电极完全填充。
7.根据前述权利要求中任一项所述的半导体装置，其特征在于，所述栅极绝缘体层包裹所述沟槽中的所述栅电极的侧壁和底表面。
8.根据前述权利要求中任一项所述的半导体装置，其特征在于，所述沟槽中的所述栅电极通过所述栅极绝缘体层与所述第一氮化物基半导体层和所述氮化物基多半导体层结构分隔开。
9.根据前述权利要求中任一项所述的半导体装置，其特征在于，所述第一和第二异质结中的每一个包括由选自AlGaN、GaN、InAlN和AlN的两个不同III-V层形成的异质结。
10.根据前述权利要求中任一项所述的半导体装置，其特征在于，所述氮化物基多半导体层结构包括：
第二氮化物基半导体层，其安置在所述第一氮化物基半导体层之上；
第三氮化物基半导体层，其安置在所述第二氮化物基半导体层上且其带隙高于所述第二氮化物基半导体层的带隙以便在其间形成所述第一异质结；
第四氮化物基半导体层，其安置在所述第三氮化物基半导体层之上；以及
第五氮化物基半导体层，其安置在所述第四氮化物基半导体层上且其带隙高于所述第四氮化物基半导体层的带隙以便在其间形成所述第二异质结。
11.根据前述权利要求中任一项所述的半导体装置，其特征在于，所述第二氮化物基半导体层与所述掺杂势垒区和所述漂移区中的所述孔接触。
12.根据前述权利要求中任一项所述的半导体装置，其特征在于，所述栅电极穿过所述第三氮化物基半导体层、所述第四氮化物基半导体层和所述第五氮化物基半导体层，其中所述栅电极具有位于一定厚度的所述第二氮化物基半导体层内的底表面。
13.根据前述权利要求中任一项所述的半导体装置，其特征在于，所述第二氮化物基半导体层具有用于接收所述栅电极的凹部以及将所述栅电极与所述第一氮化物基半导体层分隔开的底部。
14.根据前述权利要求中任一项所述的半导体装置，其特征在于，所述第三氮化物基半导体层和所述第五氮化物基半导体层具有彼此不同的厚度。
15.根据前述权利要求中任一项所述的半导体装置，其特征在于，所述第三氮化物基半导体层和所述第五氮化物基半导体层具有不同的III族元素浓度。
16.一种半导体装置制造方法，其特征在于，包括：
在第一氮化物基半导体层中形成至少两个掺杂势垒区以在漂移区中限定孔；
在第一氮化物基半导体层之上形成氮化物基多半导体层结构，包括形成彼此分隔开的至少两个异质结；
移除所述氮化物基多半导体层结构的一部分以形成沟槽；
在所述沟槽中形成栅极绝缘体层；
在所述沟槽中形成栅电极，使得所述栅电极被所述栅极绝缘体层包裹且与所述漂移区中的所述孔竖直对准；以及
形成源电极，使其与所述氮化物基多半导体层结构接触以与所述异质结电耦合。
17.根据前述权利要求中任一项所述的方法，其特征在于，形成所述氮化物基多半导体层包括：
在所述第一氮化物基半导体层之上形成第二氮化物基半导体层；
在所述第二氮化物基半导体层上形成第三氮化物基半导体层，所述第三氮化物基半导体层的带隙高于所述第二氮化物基半导体层的带隙；
在所述第三氮化物基半导体层之上形成第四氮化物基半导体层；以及
在所述第四氮化物基半导体层上形成第五氮化物基半导体层，所述第五氮化物基半导体层的带隙高于所述第四氮化物基半导体层的带隙。
18.根据前述权利要求中任一项所述的方法，其特征在于，执行所述氮化物基多半导体层结构的所述部分的移除，使得所述第二氮化物基半导体层的底部从所述沟槽暴露。
19.根据前述权利要求中任一项所述的方法，其特征在于，所述第三氮化物基半导体层和所述第五氮化物基半导体层具有彼此不同的厚度。
20.根据前述权利要求中任一项所述的方法，其特征在于，所述第三氮化物基半导体层和所述第五氮化物基半导体层具有不同的III族元素浓度。
21.一种氮化物基半导体装置，其特征在于，包括：
第一氮化物基半导体层，其包括漂移区和至少两个掺杂势垒区，所述掺杂势垒区在所述漂移区中限定孔；
氮化物基多半导体层结构，其安置在所述第一氮化物基半导体层之上且具有彼此分隔开的第一异质结和第二异质结，其中所述氮化物基多半导体层结构凹入以具有由所述氮化物基多半导体层结构的内表面限定的沟槽；
栅极绝缘体层，其安置在所述沟槽中且覆盖所述氮化物基多半导体层结构的所述内表面；以及
栅电极，其填充到所述沟槽中且由所述栅极绝缘体层接收。
22.根据前述权利要求中任一项所述的半导体装置，其特征在于，所述第二异质结位于所述第一异质结之上，且所述第一和第二异质结水平延伸到所述漂移区中的所述孔上方。
23.根据前述权利要求中任一项所述的半导体装置，其特征在于，所述第一和第二异质结彼此平行。
24.根据前述权利要求中任一项所述的半导体装置，其特征在于，进一步包括：
两个或更多个源电极，其安置在所述第一氮化物基半导体层之上，其中所述氮化物基多半导体层结构位于所述源电极之间。
25.根据前述权利要求中任一项所述的半导体装置，其特征在于，所述源电极与所述氮化物基多半导体层结构的所述第一和第二异质结接触。
CN202180005094.XA 2021-12-31 2021-12-31 氮化物基半导体装置及其制造方法 Active CN114503282B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/143780 WO2023123392A1 (en) 2021-12-31 2021-12-31 Nitride-based semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN114503282A true CN114503282A (zh) 2022-05-13
CN114503282B CN114503282B (zh) 2024-01-02

Family

ID=81509970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180005094.XA Active CN114503282B (zh) 2021-12-31 2021-12-31 氮化物基半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US20240055509A1 (zh)
CN (1) CN114503282B (zh)
WO (1) WO2023123392A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115812253A (zh) * 2022-07-20 2023-03-17 英诺赛科（珠海）科技有限公司 氮化物基半导体器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017160A (zh) * 2008-04-23 2011-04-13 特兰斯夫公司 增强模式ⅲ-n的hemt
CN103155155A (zh) * 2010-10-06 2013-06-12 住友电气工业株式会社 半导体器件及其制造方法
US20140252371A1 (en) * 2013-03-08 2014-09-11 Seoul Semiconductor Co., Ltd. Heterojunction transistor and method of fabricating the same
US20150318387A1 (en) * 2014-04-30 2015-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall Passivation for HEMT Devices
EP3651205A1 (en) * 2018-11-07 2020-05-13 Infineon Technologies Austria AG Semiconductor device and method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821032B2 (en) * 2007-01-26 2010-10-26 International Rectifier Corporation III-nitride power semiconductor device
WO2011007483A1 (ja) * 2009-07-14 2011-01-20 日本電気株式会社 縦型トランジスタ及びその製造方法、並びに半導体装置
JP2012104568A (ja) * 2010-11-08 2012-05-31 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
KR20140013247A (ko) * 2012-07-23 2014-02-05 삼성전자주식회사 질화물계 반도체 소자 및 그의 제조 방법
KR20150007546A (ko) * 2013-07-11 2015-01-21 서울반도체 주식회사 p형 갈륨나이트라이드 전류장벽층을 갖는 수직형 트랜지스터 및 그 제조방법
US11854887B2 (en) * 2020-04-10 2023-12-26 Innoscience (Zhuhai) Technology Co., Ltd. Nitride-based semiconductor devices with recesses for dicing and methods of fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017160A (zh) * 2008-04-23 2011-04-13 特兰斯夫公司 增强模式ⅲ-n的hemt
CN103155155A (zh) * 2010-10-06 2013-06-12 住友电气工业株式会社 半导体器件及其制造方法
US20140252371A1 (en) * 2013-03-08 2014-09-11 Seoul Semiconductor Co., Ltd. Heterojunction transistor and method of fabricating the same
US20150318387A1 (en) * 2014-04-30 2015-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall Passivation for HEMT Devices
EP3651205A1 (en) * 2018-11-07 2020-05-13 Infineon Technologies Austria AG Semiconductor device and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115812253A (zh) * 2022-07-20 2023-03-17 英诺赛科（珠海）科技有限公司 氮化物基半导体器件及其制造方法
CN115812253B (zh) * 2022-07-20 2024-01-12 英诺赛科（珠海）科技有限公司 氮化物基半导体器件及其制造方法

Also Published As

Publication number Publication date
US20240055509A1 (en) 2024-02-15
WO2023123392A1 (en) 2023-07-06
CN114503282B (zh) 2024-01-02

Similar Documents

Publication Publication Date Title
US10833159B1 (en) Semiconductor device and method for manufacturing the same
US10325997B2 (en) Vertical III-nitride semiconductor device with a vertically formed two dimensional electron gas
CN114270532B (zh) 半导体装置及其制造方法
US20220376041A1 (en) Semiconductor device and method for manufacturing the same
CN114127955B (zh) 半导体装置及其制造方法
CN114402442B (zh) 氮化物基半导体装置及其制造方法
CN114080691A (zh) 氮化物基半导体装置及其制造方法
CN114503282B (zh) 氮化物基半导体装置及其制造方法
CN114207840B (zh) 氮化物基半导体装置及其制造方法
CN113875017B (zh) 半导体装置及其制造方法
US20220376042A1 (en) Semiconductor device and method for manufacturing the same
US20240030327A1 (en) Semiconductor device and method for manufacturing the same
US11888054B2 (en) Semiconductor device and method for manufacturing the same
CN114127954A (zh) 半导体装置及其制造方法
CN114175268A (zh) 氮化物基半导体装置及其制造方法
CN115458597B (zh) 氮化物基半导体器件及其制造方法
CN115939204B (zh) 氮化物半导体器件及其制造方法
WO2024108422A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
CN115812253B (zh) 氮化物基半导体器件及其制造方法
CN115440811B (zh) 半导体器件及其制造方法
CN116613207A (zh) 氮化物半导体器件及其制造方法
CN117096182A (zh) 半导体器件及其制造方法
CN116190428A (zh) 氮化物基半导体器件及其制造方法
CN115663025A (zh) 氮化物基半导体器件及其制造方法
CN118103991A (zh) 氮化物基半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant