CN114503281A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN114503281A
CN114503281A CN202180003555.XA CN202180003555A CN114503281A CN 114503281 A CN114503281 A CN 114503281A CN 202180003555 A CN202180003555 A CN 202180003555A CN 114503281 A CN114503281 A CN 114503281A
Authority
CN
China
Prior art keywords
based semiconductor
nitrogen
semiconductor layer
layer
2dhg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202180003555.XA
Other languages
English (en)
Other versions
CN114503281B (zh
Inventor
陈扶
郝荣晖
黄敬源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Technology Co Ltd
Original Assignee
Innoscience Suzhou Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Technology Co Ltd filed Critical Innoscience Suzhou Technology Co Ltd
Publication of CN114503281A publication Critical patent/CN114503281A/zh
Application granted granted Critical
Publication of CN114503281B publication Critical patent/CN114503281B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种半导体器件，包括第一和第二氮基半导体层、源极电极、漏极电极、栅极电极以及第一和第二应力调制层。第一氮基半导体层具有第一厚度。第二氮基半导体层的带隙小于第一氮基半导体层的带隙，以在其间形成异质结。第二氮基半导体层具有第二厚度，并且第一厚度与第二厚度的比例在0.5到5的范围内。第一和第二应力调制层分别对第二氮基半导体层的第一和第二漂移区域提供应力，从而在第一和第二漂移区域内分别引致出第一和第二2DHG区域。

Description

半导体器件及其制造方法
技术领域
本发明一般涉及氮基半导体器件。更具体地说，本发明涉及一种p沟道增强模式(p-channel enhancement mode)半导体器件，其具有用于引致二维空穴气(two-dimensional hole gas,2DHG)区域的应力调制层。
背景技术
近年来，对高空穴迁移率晶体管(high-hole-mobility transistors,HHMT)的深入研究非常普遍，特别是在大功率开关和高频应用方面。III族氮基高空穴迁移率晶体管利用具有不同带隙的两种材料之间的异质结界面形成量子阱状结构，此结构容纳二维空穴气(2DHG)区域，以满足高功率/频率器件的要求。根据实际需求，高空穴迁移率晶体管需要设计为常关型器件。然而，由于制程工艺因素，常关型高空穴迁移率晶体管的开发遇到了制程上的挑战。目前，需要提高常关型高空穴迁移率晶体管的良率，从而使其适合大规模生产。
发明内容
根据本发明的一个方面，提供了一种半导体器件。一种半导体器件，包括第一氮基半导体层、第二氮基半导体层、源极电极、漏极电极、栅极电极、第一应力调制层和第二应力调制层。第一氮基半导体层具有第一厚度。第二氮基半导体层设置在第一氮基半导体层上，并且其具有的带隙小于第一氮基半导体层的带隙，以于其间形成异质结。第二氮基半导体层具有第二厚度，并且第一厚度与第二厚度的比例在0.5到5的范围内。源极电极和漏极电极分别设置在第二氮基半导体层的源极部分和漏极部分之上。栅极电极设置在第二氮基半导体层的栅极部分上方以及在源极电极和漏极电极之间，以便界定在源极部分和栅极部分之间的第一漂移区域以及在栅极部分和漏极部分之间的第二漂移区域。第一应力调制层设置在第二氮基半导体层上以及在源极电极和栅极电极之间，并对第一漂移区域提供应力，从而在第一漂移区域内引致出第一二维空穴气(2DHG)区域。第二应力调制层设置于第二氮基半导体层上以及在栅极电极和漏极电极之间，并向第二漂移区域提供应力，从而在第二漂移区域内引致出第二2DHG区域。第一厚度与第二厚度的比例被选择，以使第一和第二2DHG区域的空穴浓度大于第二氮基半导体层的源极部分、栅极部分、漏极部分下方的异质结的空穴浓度。
根据本发明的一个方面，提供了一种半导体器件。一种半导体器件，包括第一氮基半导体层、第二氮基半导体层、源极电极、漏极电极、栅极电极、应力调制层和第二应力调制层。第二氮基半导体层设置在第一氮基半导体层上，并且其具有的带隙小于第一氮基半导体层的带隙以于其间形成异质结。源极电极和漏极电极设置于第二氮基半导体层。栅极电极设置于第二氮基半导体层上并与其接触，以与第二氮基半导体层的形成界面。第一应力调制层和第二应力调制层设置于第二氮基半导体层上，并对第二氮基半导体层提供至少一个应力，从而引致出第一二维空穴气(2DHG)区域和第二2DHG区域。当施加到栅极电极的电压小于栅极电极的阈值电压时，第一2DHG区域和第二2DHG区域通过栅极电极下方的异质结的一部分彼此分离。
根据本发明的一个方面，提供了一种制造半导体器件的方法。此方法包括以下步骤。形成第一氮基半导体层。在第一氮基半导体层上形成第二氮基半导体层以其间形成异质结。第二氮基半导体层足够薄，使得在异质结处的空穴被禁止自由地平行于异质结移动。栅极电极、源极电极和漏极电极形成在第二氮基半导体层上方。第一应力调制层形成在第二氮基半导体层上以及源极电极和栅极电极之间，以便对在源极电极和栅极电极之间的第一漂移区域提供应力的第，从而在第一漂移区域内引致出第一二维空穴气(2DHG)区域。第二应力调制层形成在第二氮基半导体层上以及在栅极电极和漏极电极之间，以便在栅极电极和漏极电极之间的第二漂移区域提供应力的第二漂移区域，从而在第二漂移区域内引致出第二2DHG区域。
通过上述配置，将第一和第二氮基半导体层的厚度比例有意地控制在0.5到5的范围内，因此在第二氮基半导体层内很难固有地引致/产生2DHG区域。第一和第二应力调制层可以对第二氮基半导体层的分离区域提供应力，以便在其中引致出分离的第一和第二2DHG区域。由于在第一和第二2DHG区域之间的第二氮基半导体层的一区域未被应力调制层所覆盖，因此于此处并未诱导出2DHG区域。由于第一和第二2DHG区域之间不存在2DHG区域，故第一和第二2DHG区域自然地中断。p沟道增强模式半导体器件因而被实现。半导体器件的制造工艺简单且避免使用额外的蚀刻步骤来蚀刻氮基半导体层以干扰2DHG区域的连续性。因此，本发明的半导体器件可以具有良好的可靠度、良好的电性能和良好的良率。
附图说明
当结合附图阅读时，从以下具体实施方式能容易地理解本揭露内容的各方面。应注意的是，各个特征可以不按比例绘制。实际上，为了便于论述，可任意增大或减小各种特征的尺寸。本发明的实施例在下文中可对照附图以进行更详细的描述，其中：
图1是根据本发明的一些实施例的半导体器件的垂直截面图；
图2A、图2B、图2C和图2D显示了根据本发明一些实施例的用于制造氮基半导体器件的方法的不同阶段图；
图3是根据本发明一些实施例的半导体器件的垂直截面图；
图4是根据本发明一些实施例的半导体器件的垂直截面图；
图5是根据本发明一些实施例的半导体器件的垂直截面图；
图6是根据本发明一些实施例的半导体器件的垂直截面图；和
图7是根据本发明一些实施例的半导体器件的垂直截面图。
具体实施方式
于全部的附图和详细说明中，将使用相同的参考符号来表示相同或相似的部件。借由以下结合附图的详细描述，将可容易理解本揭露内容的实施方式。
于空间描述中，像是“上”、“下”、“上方”、“左侧”、“右侧”、“下方”、“顶部”、“底部”、“纵向”、“横向”、“一侧”、“较高”、“较低”、“较上”、“之上”、“之下”等的用语，是针对某个组件或是由组件所构成的群组的某个平面定义的，对于组件的定向可如其对应图所示。应当理解，这里使用的空间描述仅用于说明目的，并且在此所描述的结构于实务上的体现可以是以任何方向或方式设置于空间中，对此的前提为，本发明内容的实施方式的优点不因如此设置而偏离。
此外，需注意的是，对于描绘为近似矩形的各种结构的实际形状，在实际器件中，其可能是弯曲的、具有圆形的边缘、或是具有一些不均匀的厚度等，这是由于设备的制造条件造成的。本发明内容中，使用直线和直角绘示仅用于方便表示层体和技术特征。
于下面的描述中，半导体器件/芯片/封装以及其制造方法等被列为优选实例。本领域技术人员将能理解到，可以在不脱离本发明的范围以及精神的情况下进行修改，包括添加以及/或替换。特定细节可以省略，目的为避免使本发明模糊不清；然而，本发明内容是为了使本领域技术人员能够在不进行过度实验的情况下，实现本发明内容中的教示。
图1是根据本发明的一些实施例的半导体器件100A的垂直截面图。半导体器件100A包括衬底102、缓冲层104、氮基半导体层106和108、隔离结构110、源极电极120、漏极电极122、栅极电极124、应力调制层130和132、钝化层140、接触通孔150和图案化导电层160。
衬底102可以是半导体衬底。衬底102的示例性材料可包括，例如但不限于，硅(Si)、硅锗(SiGe)、碳化硅(SiC)、砷化镓、p型掺杂的硅、n型掺杂的硅、蓝宝石、绝缘体上半导体(例如绝缘体上硅(silicon on insulator,SOI))或其他合适的衬底材料。在一些实施例中，衬底102可包括，例如但不限于，III族元素、IV族元素、V族元素或其组合(例如，III-V族化合物)。在其他实施例中，衬底102可包括，例如但不限于，一个或多个其他特征，例如掺杂区域(doped region)、埋层(buried layer)、外延层(epitaxial(epi)layer)或其组合。
缓冲层104可设置在衬底102上/上方/之上。缓冲层104可以设置在衬底102和氮基半导体层106之间。缓冲层104可以被配置为减少衬底102和氮基半导体层106之间的晶格和热失配，从而修复由于失配(mismatches)/差异(difference)引起的缺陷。缓冲层104可包括III-V族化合物。III-V族化合物可包括，例如但不限于，铝、镓、铟、氮或其组合。因此，缓冲层104的示例性材料还可以包括，例如但不限于，氮化镓(GaN)、氮化铝(AlN)、氮化铝镓(AlGaN)、氮化铝铟镓(InAlGaN)或其组合。在一些实施例中，半导体器件100A可进一步包括成核层(nucleation layer,未示出)。成核层可以形成于衬底102和缓冲层104之间。成核层可被配置为提供过渡层(transition)以适应衬底102和缓冲层的III族氮化物层之间的失配/差异。成核层的示例性材料可包括，例如但不限于，氮化铝(AlN)或其任何合金。
氮基半导体层106设置在缓冲层104上/上方/之上。氮基半导体层108设置在氮基半导体层104上/上方/之上。掺杂的氮基半导体层106的示例性材料可包括但不限于氮化物或III-V族化合物，例如氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、InxAlyGa(1–x–y)N，其中x+y≤1，AlaGa(1–a)N其中a≤1。氮基半导体层108的示例性材料可包括，例如但不限于，p型掺杂的III-V族氮化物半导体材料，例如p型氮化镓(GaN)、p型氮化铝镓(AlGaN)、p型氮化铟(InN)、p型氮化铝铟(AlInN)、p型氮化铟镓(InGaN)、p型氮化铝铟镓(AlInGaN)或其组合。
可选择氮基半导体层106和108的示例性材料，使得氮基半导体层108的带隙(即，禁带宽度(forbidden band width))小于氮基半导体层106的带隙，这使得它们的电子亲和力彼此不同，并其间形成异质结(heterojunction)。例如，当氮基半导体层106是具有约4.0ev的带隙的氮化铝镓(AlGaN)层时，氮基半导体层108可以被选择为具有约3.4ev的带隙的p型掺杂的氮化镓(GaN)层。
源极电极120和漏极电极122设置在氮基半导体层108上/上方/之上。源极电极120和漏极电极122分别与氮基半导体层108的不同部分接触。具体地，源极电极120设置在氮基半导体层108的源极部分SP上/上方/之上。源极电极120与源极部分SP接触。漏极电极122设置在氮基半导体层108的漏极部分DP上/上方/之上。漏极电极122与漏极部分DP接触。
在一些实施例中，源极电极120和漏极电极122可包括，例如但不限于，金属、合金、掺杂的半导体材料(例如掺杂的晶体硅)、化合物(例如硅化物和氮化物)、其他导体材料或其组合。源极电极120和漏极电极122的示例性材料可包括，例如但不限于，钛(Ti)、铝硅(AlSi)、氮化钛(TiN)或其组合。源极电极120和漏极电极122中的每一个可以是单层，也可以是相同或不同组成的多层。在一些实施例中，源极电极120和漏极电极122与氮基半导体层108形成欧姆接触；因此，源极电极120和漏极电极122可以作为接触电极。可通过向源极电极120和漏极电极122施加钛(Ti)、铝(Al)或其他合适材料来实现欧姆接触。在一些实施例中，每一个源极电极120和漏极电极122由至少一个共形层和导电填料形成。共形层可以包裹导电填料。共形层的示例性材料，例如但不限于，钛(Ti)、钽(Ta)、氮化钛(TiN)、铝(Al)、金(Au)、铝硅(AlSi)、镍(Ni)、铂(Pt)或其组合。导电填料的示例性材料可包括，例如但不限于，铝硅(AlSi)、铝铜(AlCu)或其组合。
栅极电极124设置在氮基半导体层108上/上方/之上。栅极电极124与氮基半导体层108接触。具体地，栅极电极124设置在氮基半导体层108的栅极部分GP上/上方/之上，以便在源极部分SP和栅极部分GP之间界定出漂移区域R1，并且在栅极部分GP和漏极部分DP之间界定漂移区域R2。栅极电极124与栅极部分GP接触。栅极电极124与氮基半导体层108的栅极部分GP形成界面。
栅极电极124的示例性材料可包括金属或金属化合物。栅极电极124可以形成为具有相同或不同组成的单层或多层。金属或金属化合物的示例性材料可包括，例如但不限于，钨(W)、金(Au)、钯(Pd)、钛(Ti)、钽(Ta)、钴(Co)、镍(Ni)、铂(Pt)、钼(Mo)、氮化钛(TiN)、氮化钽(TaN)、金属合金或其化合物或其他金属化合物。
源极电极120、漏极电极122和栅极电极124可以构成半导体器件100A中晶体管的一部分。在一些实施例中，这些组件可以构成p沟道晶体管的一部分。
考虑到具有氮化镓沟道层(带隙约为3.4eV)与氮化铝镓势垒层(带隙约为4.0eV)的p沟道半导体器件，由于沟道层和势垒层之间的极化效应(polarization effect)的因素，在沟道层和势垒层之间的连接界面处可产生三角阱位势(triangular wellpotential)，因此，空穴(hole)在三角形井中累积，从而在异质结附近生成二维空穴气(2DHG)区域。应注意的是，2DHG区域的形成与沟道层和势垒层之间的极化效应的程度呈正相关。一般来说，由于连续2DHG区域的自然生成，p沟道半导体器件通常为常开(normally-on)器件。
在本发明中，氮基半导体层106和108的厚度被适当地选择，一旦外部因素被引入后，2DHG区域即可工作。换句话说，在没有任何外部因素的情况下，氮基半导体层106和108之间的异质结的空穴浓度将会是零或接近于零，因此不会产生2DHG区域。
更具体地说，氮基半导体层106具有厚度T1，并且氮基半导体层108具有厚度T2。由于2DHG区域的形成源自于氮基半导体层106和108的极化效应，氮基半导体层106和108的厚度比例决定了极化效应的程度。在一些实施例中，厚度T1与厚度T2之比例有意地控制/选择在约0.5到约5的范围内，使得在氮基半导体层106和108之间不具有明显的极化效应(用于引致2DHG区域)。通过将厚度比例有意地设计在上述的特定范围内，在氮基半导体层108中几乎不会自动地/固有地生成2DHG区域。
在一些实施例中，氮基半导体层106的厚度T1范围为约35nm至约50nm。在一些实施例中，氮基半导体层108的厚度T2范围为约10nm至约69nm。在图1的示例性图示中，厚度T1被选为大于厚度T2。厚度T1与厚度T2的比例有意地被控制/选择在约1到约5的范围内。在一些实施例中，氮基半导体层106的材料可以是AlaGa(1–a)N，其中0.2≤a≤0.54。
就此而言，通过上述厚度T1的设计和氮基半导体层106(例如，AlaGa(1–a)N)中铝(Al)的含量，可以进一步抑制氮基半导体层106和108的极化效应。这样的设计会使2DHG区域难以自然地引致/产生。此外，通过上述厚度T2的设计，氮基半导体层108足够薄(例如，在约10nm到约69nm的范围内)，使得在氮基半导体层106和108之间的异质结处难以自然地产生空穴。
在本发明中，通过将外部因素引入半导体器件100A，可在氮基半导体层106和108之间的异质结处生成2DHG区域。在一些实施例中，外部因素包括向氮基半导体层108施加应力。
为了从外部引致/产生至少一个2DHG区域，需要增强氮基半导体层106和108的极化效应。应力调制层130和132可被应用到半导体器件100A中以改变/调整/控制氮基半导体层106和108的应力分布，从而增强其中的极化效应。
具体而言，应力调制层130和132设置在氮基半导体层108上/上方/之上。应力调制层130与氮基半导体层108的漂移区域R1接触。应力调制层130位于源极电极120和栅极电极124之间。应力调制层132与氮基半导体层108的漂移区域R2接触。应力调制层132位于漏极电极122和栅极电极124之间。应力调制层130和132通过栅极电极124彼此分开。
应力调制层130和132可分别对漂移区域R1和R2提供/施加应力，以控制/调整其中的应力分布。在一些实施例中，应力调制层130和132的晶格常数可以大于氮基半导体层108的晶格常数，使得应力调制层130和132可以分别对漂移部分R1和R2提供膨胀应变或拉伸应力。拉伸应力可有助于氮基半导体层106和108的极化效应，从而导致在漂移区域R1内引致出2DHG区域112和在漂移区域R2内引致出2DHG区域114。
氮基半导体层108的栅极部分GP未被应力调制层130和132所覆盖，因此在2DHG区域112和114之间的栅极部分GP中不存在被引致的2DHG区域。氮基半导体层108的源极部分SP和漏极部分DP未被应力调制层130和132所覆盖。由于在源极部分SP、漏极部分DP和栅极部分GP下方不会自然地产生2DHG区域，因此2DHG区域112和114的空穴浓度大于氮基半导体层108的源极部分SP、栅极部分GP和漏极部分DP下方异质结的空穴浓度。在一些实施例中，源极部分SP、漏极部分DP和栅极部分GP下方异质结的空穴浓度为零或接近零。
具体而言，源极电极120具有两个相对的边缘E1、E2。漏极电极122具有两个相对的边缘E3、E4。栅极电极124具有两个相对的边缘E5、E6。2DHG区域112在源极电极120朝向栅极电极124的边缘E1的下方位置被截止，且2DHG区域112在栅极电极124朝向源极电极120的边缘E6的下方位置被截止。在源极电极120朝向栅极电极124的边缘E1下的部分的异质结的空穴浓度可以大于在源极电极120的边缘E2下的部分的异质结的空穴浓度。在源极电极120的边缘E2下方的部分的异质结的空穴浓度可以为零。此原因是由应力调制层130提供的应力可以少部分地传递至源极电极120的边缘E1下方的位置。这样的配置有利于通过源极电极120传输载子。
2DHG区域114在栅极电极124朝向漏极电极122的边缘E5的下方位置被截止，且2DHG区域114在漏极电极122的边缘朝向栅极电极124的下方位置被截止。在漏极电极120朝向栅极电极124的边缘E4下朝向栅极电极124的部分的异质结的空穴浓度可以大于漏极电极122的边缘E3下的部分的异质结的空穴浓度。在漏极电极122的边缘E3下方的部分的异质结的空穴浓度可以为零。此原因是由应力调制层132提供的应力可以少部分地传递至漏极电极122的边缘E4下方的位置。这样的配置有利于通过漏极电极122传输载子。
因此，2DHG区域112和114的边界可被明确界定。2DHG区域112和114两者可以被视为一个不连续的2DHG区域。因此，至少通过控制上述厚度比例以及应力调制层130、132的分布，半导体器件100A可包括至少一个具有增强模式的氮化镓基(GaN-based)的p沟道高空穴迁移率晶体管(HHMT)。
在图1的示例性图示中，半导体器件100A是增强模式器件，当栅极电极124大约处于零偏置(zero bias)时，其处于常关状态(normally-off state)。具体地说，由于将厚度T1与厚度T2的比例有意地控制/选择在约0.5到约5的范围内，因此在栅极部分GP内不会引致2DHG区域。即，栅极部分GP下方的异质结的空穴浓度为零，以便将2DHG区域112与2DHG区域114分离。因此，2DHG区域112和114被栅极部分GP中断。由于此机制，半导体器件100A具有常关特性。换句话说，当未向栅极电极124施加电压，或，施加到栅极电极124的电压小于阈值电压(即，在栅极电极124下方形成反转层所需的最小电压)时，位于栅极电极124下方的栅极部分GP(例如，栅极电极124下方的异质结的一部分)持续被阻断，因此没有电流流过此处。
此外，每一个应力调制层130和132的上表面低于源极电极120、漏极电极122和栅极电极124的位置，以避免半导体器件100A变得太厚。应力调制层130和132的示例性材料可以包括，例如但不限于，氮化铝、氮化镓或其组合。在一些实施例中，应力调制层130的材料可以与应力调制层132的材料相同，因此应力调制层130和132可以一起制造，从而简化制造过程并降低制造成本。例如，形成应力调制覆盖层以覆盖源极电极120、漏极电极122和栅极电极124。然后，在应力调制覆盖层上执行图案化工艺以去除其多余部分，从而形成应力调制层130和132。
为了实现常关状态，实际上，在p沟道半导体器件中，可以使用其他方式中断源极电极和漏极电极之间的2DHG区域的连续性。例如，实现常闭p沟道半导体器件的一种方法是在氮化铝镓(AlGaN)阻挡层中形成凹槽结构并将栅极电极填充于其中，借此消除栅极电极正下方的2DHG区域的区块。因此，需要对AlGaN层执行破坏性步骤，例如蚀刻步骤。然而，蚀刻步骤可能对侧壁/表面导致非预期地损伤，并且AlGaN层的凹陷/凹凸表面可能导致载子散射，从而降低载流迁移率并增加半导体器件的导通电阻。此外，蚀刻步骤需要被精确地控制，因此很难提高良率。
与具有凹陷结构的常闭p沟道半导体器件相比，半导体器件100A通过以建设性方式将应力调制层130和132分别设置在氮基半导体层108上以创造不连续的2DHG区域。因为栅极部分GP下方的异质结的空穴浓度为零，故2DHG区域112和114自然地被栅极部分GP中断。此结构不需要利用破坏性步骤(例如蚀刻步骤)来消除2DHG区域的一部分以创建不连续的2DEG区域。因此，可以实现p沟道增强模式半导体器件。由于避免使用蚀刻工艺，可大幅度地降低产生因使用蚀刻工艺产生的非预期表面损伤的机率，从而氮基半导体层108的上表面可保持平坦。因此，源极电极120、漏极电极122和栅极电极124可以设置在氮基半导体层108的平坦的上表面上，并且它们可以相对于氮基半导体层108处于相同高度水平的位置。这样的配置不会干扰2DHG区域112和114中的空穴的传输，因此可以改进半导体器件100A的空穴迁移率。总的来说，半导体器件100A可以具有良好的电性能、良好的可靠度和良好的良率。
多个隔离结构110可设置在缓冲层104上/上方/之上。这些隔离结构110可分别设置在氮基半导体层106和108的相对两侧。隔离结构110和氮基半导体层106共同覆盖缓冲层104的顶表面。在本发明的实施例中，这些隔离结构110可以实现电隔离的功能；因此，隔离结构110可用作间隙结构(spacer)。例如，可以在衬底102和缓冲层104上生长另一电子器件，并且形成隔离结构110以用于与此电子器件电隔离。在一些实施例中，隔离结构110可以是沟槽(trench)、植入区域(implant region)或井(well)。在一些实施例中，隔离结构110的示例性材料可以是介电材料。例如，隔离结构110可包括氮化硅(SiNx)层、氧化硅(SiOx)层、氮氧化硅(SiON)、碳化硅(SiC)、氮化硅硼(SiBN)、氮化碳硅硼(SiCBN)、氧化物、氮化物、等离子体增强氧化物(plasma enhanced oxide,PEOX)或其组合。
钝化层140覆盖源极电极120、漏极电极122和栅极电极124、应力调制层130和132以及隔离结构110。在一些实施例中，钝化层140可以作为平坦化层(planarizationlayer)，其具有水平顶表面以支撑其他层/元件。在一些实施例中，钝化层140可以形成为较厚的层，并且在钝化层140上执行平坦化工艺，例如化学机械抛光(chemical mechanicalpolish,CMP)工艺，以去除多余部分，从而形成水平顶表面。钝化层140的材料可包括，例如但不限于，介电材料。例如，钝化层140可包括氮化硅(SiNx)层、氧化硅(SiOx)层、氮氧化硅(SiON)、碳化硅(SiC)、氮化硅硼(SiBN)、氮化碳硅硼(SiCBN)、氧化物、氮化物、等离子体增强氧化物(plasma enhanced oxide,PEOX)或其组合。
接触通孔150设置在钝化层140内。接触通孔150可穿透钝化层140。接触通孔150可纵向地延伸以连接到源极电极120、漏极电极122和栅极电极124。接触通孔150的上表面未被钝化层140所覆盖。接触通孔150的示例性材料可包括，例如但不限于，导电材料，如金属或合金。
图案化导电层160设置在钝化层140和接触通孔150上/上方/之上。图案化导电层160与接触通孔150接触。图案化导电层160可以具有金属线(metal line)、焊垫(pads)、迹线(traces)或其组合，使得图案化导电层160可以形成有至少一个电路。因此，图案化导电层160可以作为图案化电路层。图案化导电层160可通过接触通孔150与源极电极120、漏极电极122和栅极电极124连接。外部电子器件可通过图案化导电层160向半导体器件100A发送至少一个电子信号，反之亦然。图案化导电层160的示例性材料可包括，例如但不限于，导电材料。图案化导电层160可包括具有金(Ag)、铝(Al)、铜(Cu)、钼(Mo)、镍(Ni)、钛(Ti)、或其合金、其氧化物、其氮化物或其组合的单层膜或多层膜。
图2A、图2B、图2C和图2D中示出了用于制造半导体器件100A的方法的不同阶段图，如下所述。在下文中，沉积技术例如可包括但不限于原子层沉积(atomic layerdeposition,ALD)、物理气相沉积(physical vapor deposition,PVD)、化学气相沉积(chemical vapor deposition,CVD)、金属有机CVD(metal organic CVD,MOCVD)、等离子体CVD(plasma enhanced CVD,PECVD)、低压CVD(low-pressure CVD,LPCVD)、等离子体辅助气相沉积(plasma-assisted vapor deposition)、外延生长(epitaxial growth)或其他合适工艺。
参考图2A，通过使用沉积技术在衬底102上形成缓冲层104。通过使用沉积技术在缓冲层104上形成氮基半导体层106。可通过使用沉积技术在氮基半导体层106上形成氮基半导体层108，以便在其间形成异质结。
氮基半导体层106的厚度范围为约35nm至约50nm。氮基半导体层108的厚度范围为约10nm至约69nm。应注意的是，氮基半导体层108足够薄，使得异质结处的空穴被禁止自由地平行于异质结移动。多个隔离结构110形成在氮基半导体层106和108的两相对两侧。在一些实施例中，这些隔离结构110可以在其他阶段形成。
参考图2B，源极电极120、漏极电极122和栅极电极124形成于氮基半导体层108上/上方/之上。源极电极120、漏极电极122和栅极电极124的形成包括沉积技术和图案化工艺。在一些实施例中，可以执行沉积技术以形成覆盖层，并且可以执行图案化工艺以去除其多余部分。在一些实施例中，图案化工艺可包括光刻(photolithography)、曝光(exposure)和显影(development)、蚀刻(etching)、其他合适工艺或其组合。
参考图2C，形成应力调制覆盖层162以覆盖源极电极120、漏极电极122、栅极电极124和氮基半导体层108。应力调制覆盖层162的晶格常数大于氮基半导体层108的晶格常数，使得应力调制覆盖层162可以对氮基半导体层108的漂移部分R1和R2提供拉伸应力。因此，2DHG区域112和114可分别在漂移部分R1和R2内引致出。
参考图2D，在应力调制覆盖层162上执行蚀刻工艺以移除其多余部分，从而暴露出源极电极120、漏极电极122和栅极电极124。因此，应力调制层130可以形成于源极电极120和栅极电极124之间。应力调制层132可以形成于栅极电极124和漏极电极122之间。接着，可以形成钝化层140、接触通孔150和图案化导电层160，从而获得如图1所示的半导体器件100A的配置。
为了实现不同的电性能以满足不同的要求，由应力调制层130和132提供的拉伸应力的强度可以不同，从而2DHG区域112和114可以具有不同的空穴浓度。各种不同的实施例将会于下方段落详细地描述。
图3是根据本发明的一些实施例的半导体器件100B的垂直截面图。在图3的示例性图示中，应力调制层132的材料可以不同于应力调制层130的材料。通过材料的差异，应力调制层130和氮基半导体层108之间的晶格常数差异小于应力调制层132和氮基半导体层108之间的晶格常数差异。例如，应力调制层130的材料可以包括氮化铝(AlN)，应力调制层132的材料可以包括氮化镓(GaN)，氮基半导体层108的材料可以包括p型掺杂的氮化镓(p-doped GaN)。因此，由应力调制层130提供并施予漂移区域R1的拉伸应力小于由应力调制层132提供并施予漂移区域R2的拉伸应力。因此，2DHG区域112的空穴浓度小于2DHG区域114的空穴浓度。
图4是根据本发明的一些实施例的半导体器件100C的垂直截面图。在图4的示例性图示中，应力调制层132的材料可以不同于应力调制层130的材料。通过材料的差异，应力调制层130和氮基半导体层108之间的晶格常数差异大于应力调制层132和氮基半导体层108之间的晶格常数差异。例如，应力调制层130的材料可以包括氮化镓(GaN)，应力调制层132的材料可以包括氮化铝镓(AlGaN)，并且氮基半导体层108的材料可以包括p型掺杂的氮化镓(p-doped GaN)。因此，由应力调制层130提供并施予漂移区域R1的拉伸应力大于由应力调制层132提供并施予漂移区域R2的拉伸应力，使得2DHG区域112的空穴浓度大于2DHG区域114的空穴浓度。
在半导体器件100B和100C的制造过程中，应力调制层130和132可以依序分两个阶段形成，以便分别在源极电极120和栅极电极124之间的区域和漏极电极122和栅极电极124之间的区域中沉积不同的材料。
在一些实施例中，应力调制层130可包括至少两种不同的材料，使得单一漂移区域R12具有多个不同部分，且这些部分分别与相应的应力调制层的不同材料接触。在一些实施例中，应力调制层132可包括至少两种不同的材料，使得单一漂移区域R2具有多个不同部分，且这些部分分别与相应的应力调制层的不同材料接触。通过这种配置，可以更精确地控制氮基半导体层106和108的应力分布，以便在2DHG区域112或114中实现更好的空穴浓度分布。
图5是根据本发明的一些实施例的半导体器件100D的垂直截面图。在图5的示例性图示中，应力调制层130的厚度可以小于应力调制层132的厚度。因此，由应力调制层130提供并施予漂移区域R1的拉伸应力小于由应力调制层132提供并施予漂移区域R2的拉伸应力，使得2DHG区域112的空穴浓度小于2DHG区域114的空穴浓度。在一些实施例中，应力调制层130的材料可以与应力调制层132的材料相同。
图6是根据本公开的一些实施例的半导体器件100E的垂直截面图。在图6的示例性图示中，应力调制层130的厚度大于应力调制层132的厚度。因此，由应力调制层130提供并施予漂移区域R1的拉伸应力大于由应力调制层132提供并施予漂移区域R2的拉伸应力，使得2DHG区域112的空穴浓度大于2DHG区域114的空穴浓度。在一些实施例中，应力调制层130的材料可以与应力调制层132的材料相同。且
在半导体器件100D和100E的制造过程中，应力调制层130和132可以由具有不同沉积速率的两个制造阶段依序地被形成，使得应力调制层130和132的厚度可以彼此不同。
在一些实施例中，应力调制层130和132中的任一个的厚度可以是变化的，以便更精确地控制氮基半导体层106和108的应力分布。因此，可以在2DHG区域112或114中实现更好的空穴浓度分布。
在半导体器件100B、100C、100D和100E中，应力调制层130和132的材料/厚度可以改变，使得由应力调制层130施予到漂移区域R1的拉伸应力可以不同于由应力调制层132施予到漂移区域R2的拉伸应力。因此，漂移区域R1内的空穴浓度可以不同于漂移区域R2的空穴浓度。这些因素可用于使半导体器件100B、100C、100D和100E的饱和电流和导通电阻更可控制的。因此，本发明的设计是灵活的，而可满足不同的器件要求。
图7是根据本发明的一些实施例的半导体器件100F的垂直截面图。在图7的示例性图示中，氮基半导体层108可以比氮基半导体层106厚。厚度T1与厚度T2的比例在约0.5到约1的范围内。也就是说，氮基半导体层106和108之间的厚度关系可以根据不同的器件要求进行调整/改变。
基于上述描述，在本发明的实施例中，通过將氮基半导体层的厚度比例有意地设计在约0.5到约5的范围内，具有较小带隙的氮基半导体层(例如，通道层)中难以固有地引致/生成2DHG区域。此外，分离的应力调制层的配置可对氮基半导体层的不同部分提供应力，故可增强这些部分的极化效应的程度，从而导致在其中引致出分离的2DHG区域。因此，当施加到栅极电极的电压小于栅极电极的阈值电压时，在异质结处的空穴被禁止自由地平行于异质结移动。用另一种方式解释，通过设计這些氮基半导体层的厚度比例和這些分离的应力调制层的配置，从而在沟道层中产生不连续的2DHG区域。因此，可以实现p沟道增强型半导体器件。半导体器件的制造工艺简单，避免使用额外的蚀刻步骤来蚀刻氮基半导体层。因此，本发明的半导体器件具有良好的可靠度、良好的电特性和良好的良率。
本发明的以上描述是为了达到说明以及描述目的而提供。本发明并非意图全面性地或是将本发明限制成上所公开的精确形式。意图详尽无遗或仅限于所公开的精确形式。对于本领域技术人员来说，显着地，可存在许多修改以及变化。
如本文所用且未另行定义的术语，像是“实质上地”、“实质的”、“近似地”以及“约”，其为用于描述以及解释小的变化。当与事件或状况一起使用时，术语可以包括事件或状况有精确发生的示例，以及事件或状况近似发生的示例。例如，当与数值一起使用时，术语可以包含小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％，小于或等于±0.1％，或小于或等于±0.05％。对于术语“实质共面”，其可指在数微米(μm)内沿同一平面定位的两个表面，例如在40微米(μm)内、在30μm内、在20μm内、在10μm内，或1μm内沿着同一平面定位。
如本文所使用的，除非上下文另有明确规定，否则单数术语“单个”、“一个”和“所述单个”可包括复数参考词。在一些实施方式的描述中，所提供的在另一组件“上方”或“上面”的组件可以包括的状况有，前一组件直接在后一组件上(例如，与后一组件有物理接触)的状况，以及一个或多个中介组件位于前一组件和后一组件之间的状况。
虽然已经参考本发明内容的具体实施方式来描述和说明本揭露内容，但是这些描述和说明并不受到限制。本领域技术人员应当理解，在不脱离所附权利要求所定义的本发明内容的真实精神和范围的情况下，可以进行各种修改和替换为等效物。附图并非一定是按比例绘制而成的。由于制造工艺和公差的因素，本发明内容中所呈现的工艺与实际装置之间可能存在区域别。本发明内容的其他实施方式可能没有具体说明。说明书和附图应当视为是说明性的，而不是限制性的。可作出修改以使特定情况、材料、物质组成、方法或过程能够适应本发明内容的目的、精神和范围。所有这些修改都会落在本文所附权利要求的范围内。虽然本文所揭露的方法是通过参照特定顺序执行特定操作来描述的，但是应当理解，可以进行组合、子划分或重新排序这些操作，以形成等效的方法，并且此并不会脱离本发明的教示。因此，除非在此有特别指出，否则，此些操作的顺序和分组是不受限制的。

Claims (25)

1.一种半导体器件，其特征在于，包括：
第一氮基半导体层，具有第一厚度；
第二氮基半导体层，设置于所述第一氮基半导体层上，其具有的带隙小于所述第一氮基半导体层的带隙，以在其间形成异质结，其中所述第二氮基半导体层具有第二厚度，所述第一厚度与所述第二厚度之比例在0.5到5的范围内；
源极电极和漏极电极，分别设置于所述第二氮基半导体层的源极部分和漏极部分之上；
栅极电极，设置于所述第二氮基半导体层的栅极部分之上，并在所述源极电极和所述漏极电极之间，以界定在所述源极部分和所述栅极部分之间的第一漂移区域以及在所述栅极部分和所述漏极部分之间的第二漂移区域；
第一应力调制层，设置于所述第二氮基半导体层上且在所述源极电极和所述栅极电极之间，并对所述第一漂移区域提供应力，从而在所述第一漂移区域内引致出第一二维空穴气(two-dimensional hole gas,2DHG)区域；以及
第二应力调制层，设置于所述第二氮基半导体层上且在所述栅极电极和所述漏极电极之间，并对所述第二漂移区域提供应力，从而在所述第二漂移区域内引致出第二2DHG区域，其中，所述第一厚度与所述第二厚度之所述比例的大小被选择，以使所述第一和所述第二2DHG区域的空穴浓度大于在所述第二氮基半导体层的所述源极部分、所述栅极部分、所述漏极部分下方的所述异质结的空穴浓度。
2.根据任一前述权利要求所述的半导体器件，其特征在于，其中所述第一和第二应力调制层分别对所述第一和第二漂移区域提供所述拉伸应力。
3.根据任一前述权利要求所述的半导体器件，其特征在于，其中由第一和第二应力调制层提供的拉伸应力具有不同的强度，使得第一和第二2DHG区域具有不同的空穴浓度。
4.根据任一前述权利要求所述的半导体器件，其特征在于，其中所述第二氮基半导体层的所述源极部分、所述栅极部分、所述漏极部分下方的所述异质结的所述空穴浓度接近于零。
5.根据任一前述权利要求所述的半导体器件，其特征在于，其中所述栅极电极与所述第二氮基半导体层形成界面，并且所述栅极部分下方的所述异质结的所述空穴浓度为零，以将所述第一2DHG区域与所述第二2DHG区域分开。
6.根据任一前述权利要求所述的半导体器件，其特征在于，其中每一个所述第一和第二应力调制层包括AlN、GaN或其组合。
7.根据任一前述权利要求所述的半导体器件，其特征在于，其中所述第二氮基半导体层包含AlaGa1-aN，其中0.2≤a≤0.54。
8.根据任一前述权利要求所述的半导体器件，其特征在于，其中所述第一氮基半导体层的所述第一厚度范围为35nm至50nm。
9.根据任一前述权利要求所述的半导体器件，其特征在于，其中所述第一厚度大于所述第二厚度。
10.根据任一前述权利要求所述的半导体器件，其特征在于，其中所述第二氮基半导体层的所述第二厚度范围为10nm至69nm。
11.根据任一前述权利要求所述的半导体器件，其特征在于，其中每一个所述第一和第二应力调制层具有的顶表面的位置低于所述源极电极、所述栅极电极和所述漏极电极。
12.根据任一前述权利要求所述的半导体器件，其特征在于，其中，所述第一2DHG区域在所述源极电极朝向所述栅极电极的边缘的下方位置被截止，且所述第一2DHG区域在所述栅极电极朝向所述源极电极的边缘的下方位置被截止。
13.根据任一前述权利要求所述的半导体器件，其特征在于，其中，所述第二2DHG区域在所述栅极电极朝向所述漏极电极的边缘的下方位置被截止，且所述第二2DHG区域在所述漏极电极朝向所述栅极电极的边缘的下方位置被截止。
14.根据任一前述权利要求所述的半导体器件，其特征在于，其中，在所述源极电极的第一边缘下的部分的所述异质结的所述空穴浓度大于在所述源极电极的第二边缘下的部分的所述异质结的所述空穴浓度，所述第一边缘朝向所述栅极电极，且所述第一边缘相对于所述第二边缘。
15.根据任一前述权利要求所述的半导体器件，其特征在于，其中所述源极电极的所述第二边缘下方的所述部分的所述异质结的所述空穴浓度为零。
16.一种制造半导体器件的方法，其特征在于，包括：
形成第一氮基半导体层；
在所述第一氮基半导体层上形成第二氮基半导体层以于其间形成异质结，其中所述第二氮基半导体层足够薄，以使得在所述异质结处的空穴被禁止自由地平行于所述异质结移动；
在所述第二氮基半导体层之上形成栅极电极、源极电极和漏极电极；
在所述第二氮基半导体层上以及在所述源极电极和所述栅极电极之间形成第一应力调制层，以对在所述源极电极和所述栅极电极之间的第一漂移区域提供应力，从而在所述第一漂移区域内引致出第一二维空穴气(2DHG)区域；以及
在所述第二氮基半导体层上以及在所述栅极电极和所述漏极电极之间形成第二应力调制层，以对在所述栅极电极和所述漏极电极之间的第二漂移区域提供应力，从而在所述第二漂移区域内引致出第二2DHG区域。
17.根据任一前述权利要求所述的方法，其特征在于，其中形成所述第一和第二应力调制层，以使得所述第一和第二应力调制层对所述第一和第二漂移区域提供拉伸应力。
18.根据任一前述权利要求所述的方法，其特征在于，其中所述第一和第二应力调制层中的每一个包括AlN、GaN或其组合。
19.根据任一前述权利要求所述的方法，其特征在于，其中所述第一氮基半导体层的厚度范围为35nm至50nm。
20.根据任一前述权利要求所述的方法，其特征在于，其中所述第二氮基半导体层的厚度范围为10nm至69nm。
21.一种半导体器件，其特征在于，包括：
第一氮基半导体层；
第二氮基半导体层，设置于所述第一氮基半导体层上，并且其具有的带隙小于所述第一氮基半导体层的带隙，以于其间形成异质结；
源极电极和漏极电极，设置于所述第二氮基半导体层；
栅极电极，设置于所述第二氮基半导体层之上并与其接触，以与所述第二氮基半导体层形成界面；以及
应力调制层和第二应力调制层，设置于所述第二氮基半导体层上，并向所述第二氮基半导体层提供至少一个应力，从而引致出第一二维空穴气(2DHG)区域和第二2DHG区域，当施加到所述栅极电极的电压小于所述栅极电极的阈值电压时，所述第一2DHG区域和第二2DHG区域通过所述栅极电极下方的异质结的一部分彼此分离。
22.根据任一前述权利要求所述的半导体器件，其特征在于，其中所述应力调制层对所述第二氮基半导体层提供拉伸应力。
23.根据任一前述权利要求所述的半导体器件，其特征在于，其中所述第一氮基半导体层的厚度范围为35nm至50nm。
24.根据任一前述权利要求所述的半导体器件，其特征在于，其中所述第一氮基半导体层比所述第二氮基半导体层厚。
25.根据任一前述权利要求所述的半导体器件，其特征在于，其中所述第二氮基半导体层的厚度范围为10nm至69nm。
CN202180003555.XA 2021-08-02 2021-08-02 半导体器件及其制造方法 Active CN114503281B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/110129 WO2023010252A1 (en) 2021-08-02 2021-08-02 Semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN114503281A true CN114503281A (zh) 2022-05-13
CN114503281B CN114503281B (zh) 2023-07-14

Family

ID=81510538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180003555.XA Active CN114503281B (zh) 2021-08-02 2021-08-02 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20230031437A1 (zh)
CN (1) CN114503281B (zh)
WO (1) WO2023010252A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101897029A (zh) * 2007-12-10 2010-11-24 特兰斯夫公司 绝缘栅e模式晶体管
US20100327322A1 (en) * 2009-06-25 2010-12-30 Kub Francis J Transistor with Enhanced Channel Charge Inducing Material Layer and Threshold Voltage Control
US20140264379A1 (en) * 2013-03-15 2014-09-18 The Government Of The United States Of America, As Represented By The Secretary Of The Navy III-Nitride P-Channel Field Effect Transistor with Hole Carriers in the Channel
CN105140270A (zh) * 2015-07-29 2015-12-09 电子科技大学 一种增强型hemt器件
CN110392929A (zh) * 2016-11-24 2019-10-29 剑桥企业有限公司 氮化镓晶体管
JP2020068215A (ja) * 2018-10-19 2020-04-30 新電元工業株式会社 半導体リレー素子及び半導体リレーモジュール
US20200373421A1 (en) * 2019-05-22 2020-11-26 Intel Corporation Iii-n transistor arrangements for reducing nonlinearity of off-state capacitance

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US8586993B2 (en) * 2012-02-28 2013-11-19 Infineon Technologies Austria Ag Normally-off compound semiconductor tunnel transistor
WO2018004660A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Gate stack design for gan e-mode transistor performance
CN106876443A (zh) * 2017-03-03 2017-06-20 上海新傲科技股份有限公司 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101897029A (zh) * 2007-12-10 2010-11-24 特兰斯夫公司 绝缘栅e模式晶体管
US20100327322A1 (en) * 2009-06-25 2010-12-30 Kub Francis J Transistor with Enhanced Channel Charge Inducing Material Layer and Threshold Voltage Control
US20140264379A1 (en) * 2013-03-15 2014-09-18 The Government Of The United States Of America, As Represented By The Secretary Of The Navy III-Nitride P-Channel Field Effect Transistor with Hole Carriers in the Channel
CN105140270A (zh) * 2015-07-29 2015-12-09 电子科技大学 一种增强型hemt器件
CN110392929A (zh) * 2016-11-24 2019-10-29 剑桥企业有限公司 氮化镓晶体管
JP2020068215A (ja) * 2018-10-19 2020-04-30 新電元工業株式会社 半導体リレー素子及び半導体リレーモジュール
US20200373421A1 (en) * 2019-05-22 2020-11-26 Intel Corporation Iii-n transistor arrangements for reducing nonlinearity of off-state capacitance

Also Published As

Publication number Publication date
CN114503281B (zh) 2023-07-14
WO2023010252A1 (en) 2023-02-09
US20230031437A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
US9899493B2 (en) High electron mobility transistor and method of forming the same
US11450766B2 (en) High electron mobility transistor with trench isolation structure capable of applying stress
CN113519064B (zh) 氮基半导体器件及其制造方法
WO2023039746A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
US20220376074A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN114270533A (zh) 半导体器件及其制造方法
CN114207835B (zh) 半导体装置及其制造方法
WO2023050085A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2023010560A1 (en) Nitride-based semiconductor ic chip and method for manufacturing thereof
CN114175267A (zh) 半导体器件及其制造方法
CN113892188B (zh) 半导体器件及其制造方法
CN114026699B (zh) 半导体装置和其制造方法
CN114207840B (zh) 氮化物基半导体装置及其制造方法
US11888054B2 (en) Semiconductor device and method for manufacturing the same
CN114503281B (zh) 半导体器件及其制造方法
CN115812253B (zh) 氮化物基半导体器件及其制造方法
CN113906571B (zh) 半导体器件及其制造方法
WO2023240491A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN115997287B (zh) 氮化物基半导体ic芯片及其制造方法
CN117999656A (zh) 氮化物基半导体装置及其制备方法
CN118103990A (zh) 氮化物基半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant