CN114497045A - 半导体结构及半导体装置 - Google Patents

Abstract

本发明提供了一种半导体结构及半导体装置。该半导体结构中，将第一有源区图形中至少一个第一突出部以朝向第二缺口的方式设置，将第二有源区图形中的至少一个第二突出部以朝向第一缺口的方式设置，从而可以在有限的面积之中提高有源区的密度，可以达到有效利用空间的优点。

Description

半导体结构及半导体装置

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构和半导体装置。

背景技术

近年来对于电子产品的设计，一般会具有多功能且快速的处理能力。为了增加处理能力，例如是电脑系统或是多功能的电子产品，其都需要大容量的动态随机存取存储器(DRAM)。而为了能提升记忆容量，存储器的存储单元的尺寸需要缩小，但是存储单元的尺寸大量缩小后会引发其他的问题，使得存储单元的操作不稳定或是损毁。

半导体组件一般是以在衬底上定义出的有源层单元为基础，往上形成所要的组件结构。因此，在衬底上的有源层单元是组件的基础，会决定组件的尺寸，形状以及位置。有源层单元以下又称为组件单元。

以存储器的存储单元为例，多个组件单元会在预定的组件区域以规则排列的方式构成阵列。一个组件单元最后会形成一个存储单元。另外，为了能操作这些存储单元，在存储单元的周围还会有一些周边电路来控制这些存储单元。这些周边电路也是以周边有源区域为基础所形成。

因此，在大量缩小半导体组件尺寸的需求下，如何设计组件结构使能维持组件的正常运作也是需要考虑的课题其一。

发明内容

本发明的目的在于提供一种半导体结构，包括：衬底，所述衬底中形成有交替排布的第一有源图案和第二有源图案。其中，所述第一有源图案中具有多个第一有源区图形，相邻的第一有源区图形之间具有第一缺口，所述第二有源图案中具有多个第二有源区图形，相邻的第二有源区图形之间具有第二缺口；以及，所述第一有源区图形包含至少一个第一突出部，所述第一突出部朝向邻近的第二缺口突出，所述第二有源区图形包含至少一个第二突出部，所述第二突出部朝向邻近的第一缺口突出。

可选的，所述第一突出部正对邻近的第二缺口，所述第二突出部正对邻近的第一缺口。

可选的，所述第一有源区图形具有两个第一突出部，两个第一突出部分别朝向相反的方向突出。

可选的，所述第二有源区图形具有两个第二突出部，两个第二突出部分别朝向相反的方向突出。

可选的，所述第一有源图案中的多个第一有源区图形和所述第二有源图案中的多个第二有源区图形均沿着第一方面依次排布；以及，所述第一有源区图形和所述第二有源区图形在第二方向上错开排布。

本发明还提供了另一种半导体装置，包括：衬底；有源结构，设置于所述衬底内，所述有源结构包括多个第一有源片段和多个第二有源片段，所述第一有源片段和所述第二有源片段相互平行、相互分隔地朝着第一方向延伸。其中，所述第一有源区片段包含至少一个第一突出部，所述第一突出部朝向邻近的第二有源区片段的间隔缺口突出，所述第二有源区片段包含至少一个第二突出部，所述第二突出部朝向邻近的第一有源区片段的间隔缺口突出。

可选的，所述第一突出部正对第一有源区片段的间隔缺口，所述第二突出部正对第二有源区片段的间隔缺口。

可选的，所述第一有源区片段具有两个第一突出部，两个第一突出部分别朝向相反的方向突出。

可选的，所述第二有源区片段具有两个第二突出部，两个第二突出部分别朝向相反的方向突出。

可选的，所述第一有源区片段和所述第二有源区片段在第二方向上错开排布。

在本发明提供的半导体结构中，第一有源区图形中具有朝向第二缺口突出的第一突出部，所述第二有源区图形中具有朝向第一缺口突出的第二突出部，从而可以在有限的面积之中提高有源区的密度，可以达到有效利用空间的优点。

附图说明

图1A至图6B绘示本发明有源区内的图案布局的形成方法；

其中，图1A、图2A、图3A、图4A、图5A、图6A为本发明有源区内的图案布局的俯视示意图；图1B、图2B、图3B、图4B、图5B、图6B为本发明有源区内的图案的剖面结构示意图，分别对应图1A、图2A、图3A、图4A、图5A、图6A，其中图1B是图1A中沿着剖面线A-A’所得的剖面结构示意图；图2B是图2A中沿着剖面线B-B’所得的剖面结构示意图；

图3B是图3A中沿着剖面线C-C’所得的剖面结构示意图；图4B是图4A中沿着剖面线D-D’所得的剖面结构示意图；图5B是图5A中沿着剖面线E-E’所得的剖面结构示意图；图6B是图6A中沿着剖面线F-F’所得的剖面结构示意图。

其中，附图标记说明如下：

1衬底

10第一掩模图案

12第一宽部

14第一窄部

16第一间隙壁

20第二掩模图案

22第二宽部

24第二窄部

30第一中继掩模图案

32第一宽部

38第一突出部

40第二中继掩模图案

42第二宽部

48第二突出部

50第一有源图案

60第二有源图案

具体实施方式

接下来的详细叙述是参照相关附图所示内容，用来说明可依据本发明具体实行的实施例。这些实施例已提供足够的细节，可使本领域技术人员充分了解并具体实行本发明。在不悖离本发明的范围内，仍可做结构或电性上的修改，并应用在其他实施例上。

因此，以下详细描述并非用来对本发明加以限制。本发明涵盖的范围由其权利要求界定。与本发明权利要求具均等意义者，也应属本发明涵盖的范围。

本发明有关于一种半导体集成电路结构，例如，动态随机存取存储器(DRAM)的有源区结构。

如图1A-图6B所示，图1A至图6B绘示本发明有源区内的图案布局的形成方法。其中图1A、图2A、图3A、图4A、图5A、图6A为本发明有源区内的图案布局的俯视示意图，而图1B、图2B、图3B、图4B、图5B、图6B为本发明有源区内的图案的剖面结构示意图，分别对应图1A、图2A、图3A、图4A、图5A、图6A。更详细而言，图1B是图1A中沿着剖面线A-A’所得的剖面结构示意图；图2B是图2A中沿着剖面线B-B’所得的剖面结构示意图；图3B是图3A中沿着剖面线C-C’所得的剖面结构示意图；

图4B是图4A中沿着剖面线D-D’所得的剖面结构示意图；图5B是图5A中沿着剖面线E-E’所得的剖面结构示意图；图6B是图6A中沿着剖面线F-F’所得的剖面结构示意图。

如图1A与图1B所示，提供一衬底1，例如为硅衬底，衬底上形成一底材料层11以及顶材料层(图未示出)，接着图案化顶材料层，以在底材料层11上形成多条沿着第一方向D1排列的第一掩模图案10，其中第一掩模图案10是由蚀刻顶材料层等方式形成。第一掩模图案10包含有多个交替排列的第一宽部12以及第一窄部14。例如，如图1所示，从左方至右方，第一窄部14位于两个相邻的第一宽部12之间，因此沿着第一方向D1来看，第一掩模图案10依次包含有第一宽部12、第一窄部14、第一宽部12、第一窄部14…以此类推。为了图样简洁的目的，图1中仅绘示部分的第一宽部12以及第一窄部14。优选而言，各第一窄部14的宽度小于各第一宽部12的1/3，因此在后续的步骤中，各第一窄部14相较于各第一宽部12会更容易被移除，但本发明不限于此。

另外定义一第二方向D2，其中第二方向D2与第一方向D1相互垂直并且位于同一平面上。如图1B所示，底材料层11形成在衬底1上，而第一掩模图案形成在底材料层11上。

接着，如图2A与图2B所示，以例如原子层沉积(atomic layer deposition，ALD)法沉积例如二氧化硅层在衬底1以及第一掩模图案10上，接着利用一回蚀刻步骤移除部分的二氧化硅层，并且留下第一间隙壁16在第一掩模图案10的周围。此处所述的回蚀刻步骤包含例如干蚀刻或湿蚀刻，皆属于本发明的涵盖范围内。

如图3A与图3B所示，形成第二掩模图案20在底材料层11上，并且第二掩模图案20位于第一间隙壁16之间，后续再移除第一间隙壁16，留下第一掩模图案10以及第二掩模图案20在衬底10上。此处所述的第一掩模图案10与第二掩模图案20材料例如为氮化硅等，其材质优选不同于第一间隙壁16(例如氧化硅)，因此可以在移除第一间隙壁16时，尽可能地不移除且保留第一掩模图案10与第二掩模图案20在衬底1上。

在本发明中，除了该些位于最边界的第二掩模图案20之外，任一条第二掩模图案20位于两条相邻的第一掩模图案10之间。第二掩模图案20也同样沿着第一方向D1排列，且其中第二掩模图案20包含有多个交替排列的第二宽部22以及第二窄部24。例如，如图3A所示，从左方至右方，第二窄部24位于两个相邻的第二宽部22之间，因此沿着第一方向D1来看，第二掩模图案20依次包含有第二宽部22、第二窄部24、第二宽部22、第二窄部24…以此类推。为了图样简洁的目的，图3A中仅绘示部分的第二宽部22以及第二窄部24。优选而言，各第二窄部24的宽度小于各第二宽部22的1/3，因此在后续的步骤中，各第二窄部24相较于各第二宽部22会更容易被移除，但本发明不限于此。

如图4A与图4B所示，进行一第一次蚀刻步骤，全面性蚀刻所述第一掩模图案10以及所述第二掩模图案20，并且将所述第一掩模图案10以及所述第二掩模图案20转移到底材料层11中，在底材料层11分别形成第一中继掩模图案30以及第二中继掩模图案40，其中第一中继掩模图案30对应各第一掩模图案10，但第一中继掩模图案30的尺寸小于第一掩模图案10的尺寸，第二中继掩模图案40对应各第二掩模图案20，但第二中继掩模图案40的尺寸小于第二掩模图案20的尺寸。造成上述中继掩模图案的尺寸变小的原因在于蚀刻过程中产生的消耗。

也就是说，在本次蚀刻过程中，第一掩模图案10与第二掩模图案20的尺寸将会被蚀刻而减小，而造成原先的第一窄部14以及/或原先的第二窄部24的断裂或是变细。然后将第一掩模图案10与第二掩模图案20转移到底材料层11中，因此第一中继掩模图案30与第二中继掩模图案40的尺寸将会比原先第一掩模图案10与第二掩模图案20来得小。

优选而言，可以在第一次蚀刻步骤中让第一窄部14以及第二窄部24断裂，而让剩下的多个第一宽部12以及多个第二宽部14留在底材料层11上。因此所留下的多个第一宽部12以及多个第二宽部14彼此之间相互分开而不直接接触。但本发明不限于此，在本发明的其他实施例中，如图4A所示，也有可能留下宽度较窄的第一窄部14以及第二窄部24在衬底1上，因此留在衬底1上的多个第一宽部12之间仍存在有被蚀刻后而变窄的第一窄部14，留在衬底1上的多个第二宽部22之间仍存在有被蚀刻后而变窄的第二窄部24。也属于本发明的涵盖范围内。此外，在此处所述的第一次蚀刻步骤中，第一宽部12与第二宽部22的尺寸也会受到蚀刻而变小。

如图5A与图5B所示，先将残留在第一中继掩模图案30与第二中继掩模图案40上的第一掩模图案10与第二掩模图案20移除(图未示出)，曝露出第一中继掩模图案30与第二中继掩模图案40，再次进行第二次蚀刻步骤，以第一中继掩模图案30与第二中继掩模图案40为掩模来蚀刻衬底1。值得注意的是，此处所述的掩模至少尺寸已经变小的第一中继掩模图案30与第二中继掩模图案40(相较于原先的第一掩模图案10与第二掩模图案20)。

此外，第一中继掩模图案30与第二中继掩模图案40也有各自的窄部与宽部，其中窄部对应上述第一窄部14与第二窄部24的位置，宽部对应上述第一宽部12与第二宽部22的位置。

由于第一窄部14与第二窄部24在经过上述第一次蚀刻步骤后，可能已经被完全移除，或是仅剩下较细的宽度。因此在第二次蚀刻的过程中，第一中继掩模图案30与第二中继掩模图案40的窄部将会被完全移除。换句话说，第二次蚀刻执行完成后，第一中继掩模图案30与第二中继掩模图案40的窄部将不会存在于衬底1上。

此外，第二次蚀刻步骤除了对衬底1有蚀刻作用外，也可能会对第一中继掩模图案30与第二中继掩模图案40的宽部造成部分的蚀刻作用，因此在第二蚀刻步骤进行完成后，所留下的第一中继掩模图案30与第二中继掩模图案40的尺寸将会再次变小。本实施例也属于本发明的涵盖范围内。

另外，分别定义第一中继掩模图案30的宽部与第二中继掩模图案40的宽部为第一宽部32以及第二宽部42。在本实施例中，每两个相邻的第一宽部32之间留下有第一缺口G1，其中每一个第一缺口G1对应原先被移除的窄部的位置，而每两个相邻的第二宽部42之间留下有第二缺口G2，其中每一个第二缺口G2对应原先被移除的窄部的位置。具体的示例中，可将所述第一宽部32进一步定义为第一有效图形，所述第二宽部42进一步定义为第二有效图形，相邻的第一有效图形之间具有第一缺口G1，相邻的第二有效图形之间具有第二缺口G2，因此，所述第一中继掩模图案30中的多个第一有效图形和所述第二中继掩模图案40中的多个第二有效图形均沿着第一方面D1依次排布；以及，所述第一有效图形和所述第二有效图形均沿着所述第一方向D1延伸。本实施例中，所述第一有效图形和所述第二有效图形在第二方向上错开排布。

进一步的，每一个第一宽部32可能包含有至少一第一突出部38，而每一个第二宽部42可能包含有至少一个第二突出部48。以及，所述第一突出部38朝向邻近的第二缺口G2突出，所述第二突出部48朝向所述第一缺口G1突出。其中在本发明的一些实施例中，沿着第二方向D2来看，第一突出部38对应到第二缺口G2的位置，而第二突出部48对应到第一缺口G1的位置，换句话说，沿着第二方向D2，第一突出部38与邻近的第二缺口G2对齐(或者说正对)，第二突出部48与邻近的第一缺口G1对齐(或者说正对)。本发明中把第一宽部32的第一突出部38(或第二宽部42的第二突出部48)设计成对应到缺口G2/G1的位置，可以在有限的面积之中提高有源区的密度，可以达到有效利用空间的优点。

继续参考图5A和图5B所示，所述第一宽部32(即，第一有效图形)具有两个第一突出部38，两个第一突出部38分别朝向相反的方向突出，所述第二宽部42(即，第二有效图形)具有两个第二突出部48，两个第二突出部48分别朝向相反的方向突出。

如图6A与图6B所示，以第一中继掩模图案30与第二中继掩模图案40为掩模，将图案转移到衬底1中，在衬底1中形成第一有源图案50以及第二有源图案60，分别对应第一中继掩模图案30与第二中继掩模图案40。值得注意的是，在第一有源图案50以及第二有源图案60形成后，第一中继掩模图案30与第二中继掩模图案40才被移除。

在本发明的一个实施例中，如图6A所示，在第二次蚀刻步骤完成后，第一有源图案50以及第二有源图案60形成在衬底1中，第一有源图案50以及第二有源图案60的材质与衬底1相同，且多个第一有源图案50以及多个第二有源图案60呈现棋盘式排列。

即，所述第一有源图案50中具有多个第一有源区图形，相邻的第一有源区图形之间具有第一缺口(对应于第一中继掩模图案中的第一缺口G1)，所述第二有源图案中具有多个第二有源区图形，相邻的第二有源区图形之间具有第二缺口(对应于第二中继掩模图案中的第二缺口G2)。以及，所述第一有源区图形包含至少一个第一突出部(对应于第一中继掩模图案中的第一突出部)，所述第二有源区图形包含至少一个第二突出部(对应于第二中继掩模图案中的第二缺口G2)。也就是说，所述第一有源图案50和所述第二有源图案60的相关特征与所述第一中继掩模图案和所述第二中继掩模图案的相关特征相互对应，此处不再赘述。

后续可以继续形成其他组件，例如形成浅沟渠隔离、位线、字线、栅极等。该些组件属于本领域的公知技术，在此不多加赘述。

本发明的特征在于，至少形成在衬底上的多条第一掩模图案10以及多条第二掩模图案20，第一掩模图案10本身具有交替排列多个的第一宽部12以及第一窄部14，第二掩模图案20具有交替排列多个的第二宽部22以及第二窄部24，其中各第一窄部14以及第二窄部24由于尺寸较小，因此在蚀刻步骤后会自动地被移除，而留下多个排列的第一宽部12以及第二宽部22。所述留下的多个第一宽部12以及第二宽部22可以当作后续有源区的掩模层，进而后续步骤在衬底1中形成多个排列的有源区。即，基于本发明的核心构思所形成的半导体装置中，其有源结构设置于衬底内，以及，所述有源结构包括多个第一有源片段和多个第二有源片段，所述第一有源片段和所述第二有源片段相互平行、相互分隔地朝着第一方向(D1)延伸。其中，所述第一有源区片段包含至少一个第一突出部，所述第一突出部朝向邻近的第二有源区片段的间隔缺口突出，所述第二有源区片段包含至少一个第二突出部，所述第二突出部朝向邻近的第一有源区片段的间隔缺口突出。藉由本发明所述的方法，可以达到节省制程步骤的目标。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种半导体结构，其特征在于，包括：衬底，所述衬底中形成有交替排布的第一有源图案和第二有源图案；

其中，所述第一有源图案中具有多个第一有源区图形，相邻的第一有源区图形之间具有第一缺口，所述第二有源图案中具有多个第二有源区图形，相邻的第二有源区图形之间具有第二缺口；以及，所述第一有源区图形包含至少一个第一突出部，所述第一突出部朝向邻近的第二缺口突出，所述第二有源区图形包含至少一个第二突出部，所述第二突出部朝向邻近的第一缺口突出。

2.如权利要求1所述的半导体结构，其特征在于，所述第一突出部正对邻近的第二缺口，所述第二突出部正对邻近的第一缺口。

3.如权利要求1所述的半导体结构，其特征在于，所述第一有源区图形具有两个第一突出部，两个第一突出部分别朝向相反的方向突出。

4.如权利要求1所述的半导体结构，其特征在于，所述第二有源区图形具有两个第二突出部，两个第二突出部分别朝向相反的方向突出。

5.如权利要求1所述的半导体结构，其特征在于，所述第一有源图案中的多个第一有源区图形和所述第二有源图案中的多个第二有源区图形均沿着第一方向依次排布；以及，所述第一有源区图形和所述第二有源区图形在第二方向上错开排布。

6.一种半导体装置，其特征在于，包括：

衬底；

有源结构，设置于所述衬底内，所述有源结构包括多个第一有源片段和多个第二有源片段，所述第一有源片段和所述第二有源片段相互平行、相互分隔地朝着第一方向延伸；

其中，所述第一有源区片段包含至少一个第一突出部，所述第一突出部朝向邻近的第二有源区片段的间隔缺口突出，所述第二有源区片段包含至少一个第二突出部，所述第二突出部朝向邻近的第一有源区片段的间隔缺口突出。

7.如权利要求6所述的半导体装置，其特征在于，所述第一突出部正对第一有源区片段的间隔缺口，所述第二突出部正对第二有源区片段的间隔缺口。

8.如权利要求6所述的半导体装置，其特征在于，所述第一有源区片段具有两个第一突出部，两个第一突出部分别朝向相反的方向突出。

9.如权利要求6所述的半导体装置，其特征在于，所述第二有源区片段具有两个第二突出部，两个第二突出部分别朝向相反的方向突出。

10.如权利要求6所述的半导体装置，其特征在于，所述第一有源区片段和所述第二有源区片段在第二方向上错开排布。

Images