CN114429911A - 一种模具以及电磁屏蔽封装方法 - Google Patents
一种模具以及电磁屏蔽封装方法 Download PDFInfo
- Publication number
- CN114429911A CN114429911A CN202111676543.1A CN202111676543A CN114429911A CN 114429911 A CN114429911 A CN 114429911A CN 202111676543 A CN202111676543 A CN 202111676543A CN 114429911 A CN114429911 A CN 114429911A
- Authority
- CN
- China
- Prior art keywords
- mold
- electromagnetic shielding
- plastic package
- shielding film
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 27
- 230000000903 blocking effect Effects 0.000 claims abstract description 41
- 239000004033 plastic Substances 0.000 claims description 117
- 239000000758 substrate Substances 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 16
- 229920001187 thermosetting polymer Polymers 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 8
- 239000005022 packaging material Substances 0.000 claims description 4
- 239000011231 conductive filler Substances 0.000 claims description 3
- 230000013011 mating Effects 0.000 claims 1
- 238000000465 moulding Methods 0.000 description 23
- KQZLRWGGWXJPOS-NLFPWZOASA-N 1-[(1R)-1-(2,4-dichlorophenyl)ethyl]-6-[(4S,5R)-4-[(2S)-2-(hydroxymethyl)pyrrolidin-1-yl]-5-methylcyclohexen-1-yl]pyrazolo[3,4-b]pyrazine-3-carbonitrile Chemical compound ClC1=C(C=CC(=C1)Cl)[C@@H](C)N1N=C(C=2C1=NC(=CN=2)C1=CC[C@@H]([C@@H](C1)C)N1[C@@H](CCC1)CO)C#N KQZLRWGGWXJPOS-NLFPWZOASA-N 0.000 description 18
- 229940125877 compound 31 Drugs 0.000 description 18
- 238000005538 encapsulation Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004132 cross linking Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000007731 hot pressing Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 230000004308 accommodation Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000004512 die casting Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本申请公开了一种模具以及电磁屏蔽封装方法。所述模具包括：第一模具，所述第一模具的一表面凹陷形成有凹腔；所述凹腔内设置有至少一个挡壁，所述挡壁将所述凹腔分为至少两个容置区，所述容置区能够容置芯片；第二模具，所述第二模具与所述第一模具匹配。
Description
技术领域
本申请涉及半导体技术领域，更具体地，涉及一种模具以及电磁屏蔽封装方法。
背景技术
在半导体技术领域，有很多对电磁干扰较为敏感的集成电路芯片(英文：IntegratedCircuit，简称：IC，本申请中将集成电路芯片简称为芯片)，例如射频芯片，尤其是高频射频芯片。这些芯片在工作前必须对其做好电磁屏蔽。
目前电磁屏蔽方式一般采用将塑封后的半导体结构进行半切割，随后在产品表面通过磁控溅射覆盖电磁屏蔽膜，从而达到电磁屏蔽的作用。可见，在现有技术中，在对芯片进行电磁屏蔽时，对基板和芯片的塑封操作和对芯片的电磁屏蔽操作是分开进行的，使得工艺复杂且生产成本高。
发明内容
本申请的一个目的是提供一种模具以及电磁屏蔽封装方法的技术方案，以解决背景技术所提出的至少一个技术问题。
根据本申请的第一方面，提供了一种模具。所述模具包括：
第一模具，所述第一模具的一表面凹陷形成有凹腔；所述凹腔内设置有至少一个挡壁，所述挡壁将所述凹腔分为至少两个容置区，所述容置区能够容置芯片；
第二模具，所述第二模具与所述第一模具匹配。
可选地，所述凹腔内设置有多个挡壁，多个所述挡壁间隔设置。
可选地，所述第一模具上设置有加热装置。
根据本申请实施例第二方面，提供壳一种电磁屏蔽封装方法。所述电磁屏蔽方法包括：
提供第一方面所述的模具，在所述第一模具的凹腔内覆盖电磁屏蔽膜，所述电磁屏蔽膜覆盖所述容置区表面以及包裹所述挡壁；
向覆盖有电磁屏蔽膜的容置区内填充有塑封料；
将第二模具固定在基板上，基板上贴装有至少两个芯片；
移动第二模具或第一模具，以使芯片放置在容置区内，且挡壁位于相邻芯片之间，再将第一模具和第二模具合模；
将第一模具和第二模具开模，得到至少两个覆盖有电磁屏蔽膜的塑封体块，至少两个芯片分别位于对应的所述塑封体块内。
可选地，在将第一模具和第二模具合模之前，还包括：：
加热所述第一模具，以使所述塑封料处于熔融状态，再将第一模具合第二模具合模，待所述塑封料固化后得到塑封体块。
可选地，加热温度为150℃-200℃。
可选地，至少两个覆盖有电磁屏蔽膜的塑封体块包括第一塑封体块和第二塑封体块；
所述第一塑封体块和所述第二塑封体块通过电磁屏蔽膜连接，且第一塑封体块和所述第二塑封体块之间存在间隙。
可选地，在将第一模具和第二模具开模，得到至少两个覆盖有电磁屏蔽膜的塑封体块之后，还包括：沿塑封体的厚度方向，对第一塑封体块和第二塑封体块的连接处进行切割，形成具有电磁屏蔽的芯片。
可选地，所述电磁屏蔽膜包括：热固性基体和填充在热固性基体内的导电填充料。
可选地，所述电磁屏蔽膜与所述塑封体块通过化学键连接。
根据本申请的一个实施例，提供了一种模具。模具应用于半导体塑封和屏蔽方面。例如半导体为芯片。在对芯片进行塑封和屏蔽时，由于该模具的凹腔内设置有挡壁，挡壁将凹腔空间分为了多个容纳芯片的容置区，在对芯片塑封和屏蔽使用该模具时，能够同时对多个芯片进行塑封和屏蔽。本申请实施例提供的模具应用于芯片封装和屏蔽方面，简化了工艺流程，提高了生产效率。
通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本申请的实施例，并且连同其说明一起用于解释本申请的原理。
图1所示为本申请实施例第一模具的结构示意图。
图2所示为本申请实施例在第一模具上设置电磁屏蔽膜的结构示意图。
图3所示为在设置电磁屏蔽膜的第一模具上设置塑封料的结构示意图。
图4所示为第一模具和第二模具合模后的结构示意图。
图5所示为第一模具和第二模具开模后的结构示意图。
图6所示为塑封和屏蔽后的芯片示意图。
图7所示为本申请电磁屏蔽封装方法的流程图。
附图标记说明：
11、第一模具；110、容置区；111、挡壁；12、第二模具；
2、电磁屏蔽膜；31、塑封料；32、塑封体块；
4、基板；5、芯片。
具体实施方式
现在将参照附图来详细描述本申请的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本申请及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
根据本申请实施例第一方面，提供了一种模具。参照图1所示，所述模具包括：第一模具11，所述第一模具11的一表面凹陷形成有凹腔；所述凹腔内设置有至少一个挡壁111，所述挡壁111将所述凹腔分为至少两个容置区110，所述容置区110能够容置芯片5；第二模具12，所述第二模具12与所述第一模具11匹配。
在现有技术中，模具的凹腔内没有设置挡壁111结构，在通过模具对芯片5进行塑封时，将塑封料31放置加热模具的凹腔中，然后合模加压，使塑封料31成型并固化，在经过脱模使得多个芯片5均设置在一个塑封体内。即相邻芯片5被塑封之后，被塑封后的芯片5之间不存在间隙。
在通过模具对芯片5进行屏蔽时，需要将塑封后的芯片5结构进行半切割，使得电磁屏蔽膜2覆盖塑封体的外表面，以及使得电磁屏蔽膜2填充切割形成切割槽。
可见，在现有技术中，对芯片5的塑封工艺和对芯片5的屏蔽工艺是分开进行了，工艺复杂而且生产效率低。
基于上述技术问题，本申请实施例提供了一种专门用于对芯片5进行塑封和对芯片5进行屏蔽的模具。
在该实施例中，模具包括第一模具11和第二模具12，其中第一模具11可以为上模具，第二模具12可以为下模具。或者第一模具11可以为下模具，第二模具12可以为上模具。本申请实施以第一模具11为下模具，第二模具12为上模具为例进行阐述。
在该实施例中，上模具的一表面凹陷形成凹腔。上模具具有相背设置的第一表面和第二表面，在第一表面上形成凹腔。其中在上模具和下模具配合时，下模具的第一表面与上模具相对。
本实施例在上模具形成的凹腔内设置有至少一个挡壁111。例如可以采用注射成型、挤塑方式、压铸方式成型上模具和下模具。在上模具成型之后，凹腔和挡壁111均成型。
在该实施例中，在上模具形成的凹腔内设置有至少一个挡壁111，挡壁111将凹腔分为了多个容置区110。例如在上模具形成的凹腔内设置一个挡壁111，挡壁111将凹腔分为了两个容置区110。两个容置区110用于容置芯片5。
例如在通过本实施例提供的模具对芯片5进行塑封时，将塑封料31放置上模具的容置区110中，然后上模具和下模具合模加压，使塑封料31成型并固化，在经过上模具和下模具脱模之后，使得设置在容置区110内的芯片5被塑封体块32塑封。即相邻芯片5被塑封之后，被塑封后的芯片5之间存在间隙。其中间隙的结构与挡壁111的结构匹配。因此在该实施例中，能够同时对多个芯片5进行单独塑封。由于被塑封后的芯片5之间存在间隙，在对芯片5进行屏蔽时，避免了现有技术中对塑封后的芯片5结构进行半切割的操作。
在通过本实施例提供的模具对芯片5进行屏蔽时，不需要将塑封后的芯片5结构进行半切割，例如将电磁屏蔽膜2覆盖容置区110，同时包裹挡壁111，然后上模具和下模具合模处理，使电磁屏蔽膜2与塑封料31交联，在经过上模具和下模具脱模之后，使得电磁屏蔽膜2覆盖塑封体块32的外表面，此时塑封体块32的每一个侧面和塑封体块32的上表面均被电磁屏蔽膜2覆盖，芯片5具有电磁屏蔽效果。
或者在通过本实施例提供的模具对芯片5同时进行塑封和屏蔽时，不需要将塑封后的芯片5结构进行半切割，能够同时对多个芯片5进行单独塑封，以及能够同时对多个芯片5进行单独屏蔽。
本申请实施例提供了一种模具，该模具应用于芯片5塑封和芯片5屏蔽方面，在对芯片5进行塑封和屏蔽时，由于该模具的凹腔内设置有挡壁111，挡壁111将凹腔空间分为了多个容纳芯片5的容置区110，在对芯片5塑封和屏蔽使用该模具，能够同时对多个芯片5进行塑封和屏蔽，避免对塑封后的芯片5结构进行半切割，简化了工艺流程，提供了生产效率。
在一个实施例中，所述凹腔内设置有多个挡壁111，多个所述挡壁111间隔设置。
在该实施例中，在凹腔内设置多个挡壁111，多个挡壁111间隔设置，这样相邻挡壁111间形成的容置区110能够容置芯片5，以及挡壁111与凹腔的内表面至之间的容置区110能够容置芯片5。
本实施例提供的模具，能够同时对多个芯片5进行塑封和屏蔽。由于该模具的凹腔内设置有多个挡壁111，多个挡壁111将凹腔空间分为了多个容纳芯片5的容置区110，在对芯片5塑封和屏蔽使用该模具，能够同时对多个芯片5进行塑封和屏蔽，避免对塑封后的芯片5结构进行半切割，简化了工艺流程，提供了生产效率。
在一个实施例中，所述第一模具11上设置有加热装置。
在给实施例中，在第一模具11上设置有加热装置，在容置区110内填充有塑封料31，通过第一模具11上的加热装置对塑封料31进行加热，使得塑封料31处于熔融状态后，将第一模具11和第二模具12合模，使得熔融态的塑封料31交联固化形成塑封体块32。
根据本申请实施例第二方面，提供了一种电磁屏蔽封装方法。参照图2-图所示，电磁屏蔽封装方法包括：
S101：提供第一方面所述的模具，在所述第一模具11的凹腔内覆盖电磁屏蔽膜2，所述电磁屏蔽膜2覆盖所述容置区110表面以及包裹所述挡壁111；
S102：向覆盖有电磁屏蔽膜2的容置区110内填充有塑封料31；
S103：将第二模具12固定在基板4上，基板4上贴装有至少两个芯片5；
S104：移动第二模具12或第一模具11，以使芯片5放置在容置区110内，且挡壁111位于相邻芯片5之间，再将第一模具11和第二模具12合模；
S105：将第一模具11和第二模具12开模，得到至少两个覆盖有电磁屏蔽膜2的塑封体块32，至少两个芯片5分别位于对应的所述塑封体块32内。
在步骤S101中，参照图1和图2所示，模具包括第一模具11和第二模具12，其中第一模具11可以为上模具，第二模具12可以为下模具。或者第一模具11可以为下模具，第二模具12可以为上模具。本申请实施以第一模具11为下模具，第二模具12为上模具为例进行阐述。
在下模具上设置凹腔，在下模具的凹腔中覆盖电磁屏蔽膜2。其中电磁屏蔽膜2沿着下模具凹腔的底壁和侧壁铺展，而且电磁屏蔽膜2的两端可伸出凹腔的外侧，以保证合模时的密封性，防止塑封料31的外漏。在该实施例中，由于下模具的凹腔内设置有挡壁111，电磁屏蔽膜2沿着下模具凹腔的底壁和侧壁铺展，电磁屏蔽膜2覆盖了容置腔的表面以及电磁屏蔽膜2包裹了挡壁111。
在该步骤中，先将电磁屏蔽膜2覆盖在凹腔内，即在对芯片5进行塑封之前，已将将电磁屏蔽膜2覆盖在了凹腔内。
在步骤S102中，参照图3所示，向覆盖有电磁屏蔽膜2的容置区110内填充有塑封料31，塑封料31可为粉末状、或者颗粒状。装入容置区110中塑封料31的量可根据具体的需要选择，只要能保证基板4上的芯片5或电子元器件被塑封料31包裹即可。例如塑封料31可以采用环氧树脂形成。例如在塑封料31内添加有导热颗粒，通过导热颗粒提升塑封体块32的导热性能。
在步骤S103中，参照图4所示，将第二模具12固定在基板4上，基板4上贴装有至少两个芯片5。
具体地，提供基板4和芯片5。将上模具固定在基板4的第一表面，在基板4的第二表面上贴装与至少两个芯片5。其中基板4的第一表面和基板4的第二表面相背。例如基板4的第二表面上具有贴装区域，将至少两个芯片5一一对应地贴装在基板4的第二表面。
在步骤S104中，参照图4所示，移动第二模具12或第一模具11，以使芯片5放置在容置区110内，且挡壁111位于相邻芯片5之间。
一般情况下，由于第一模具11内填充有塑封料31，避免在移动过程中，塑封料31洒落情况，移动固定有基板4的第二模具12。
在该实施例中，模具的上模具可以相对下模具移动，控制上模具靠近下模，使得贴装在基板4上的芯片5进入到容置区110内的塑封料31内。即下模具内的每一个容置区110内均对应设置一个芯片5或者两个芯片5。
将上模具的位置调整好之后，然后才将上模具和下模具加压合模。
经塑封料31的交联固化，得到塑封体块32，且电磁屏蔽膜2与塑封体块32的外表面固定之后，将上模具和下模具开模。
在步骤S105中，参照图4和图5所示，具体地，控制上模具向远离下模具的方向移动，开模后电磁屏蔽膜2跟随基板4离开下模具的凹腔，然后将上模具从基板4上拆除，此时电磁屏蔽膜2作为电磁屏蔽层覆盖在塑封体块32的外表面，实现对芯片5的电磁屏蔽。在该实施例中，基板4的芯片5被塑封体块32包裹，塑封体块32用于保护芯片5，以防止空气中的杂质对电路的腐蚀而造成电气性能下降。
在该实施例中，塑封料31交联固化后得到塑封体块32，且电磁屏蔽膜2覆盖在塑封体块32的外表面。例如电磁屏蔽膜2固定在塑封体块32的外表面。由于下模具的容置区110被挡壁111间隔开，因此本实施例塑封料31交联固化后，不会得到一整块的塑封体，而是得到相连接的多个塑封体块32，且相邻塑封体块32之间存在间隙，其中间隙的结构与挡壁111的结构相配。另外在上模具和下模具合模之后，在热压作用下，电磁屏蔽膜2与塑粉体块可以交联固化，提升了电磁屏蔽膜2与塑封体块32的连接可靠性。在一个可选的实施例中，电磁屏蔽膜2可以是离型膜。离型膜是指薄膜表面能有区分的薄膜。例如电磁屏蔽膜2的第一面与凹腔接触后不具有连接性。电磁屏蔽膜2的第二面与塑封体块32接触后具有连接性，以便于在开模时，便于电磁屏蔽膜2跟随基板4离开下模具的凹腔。
本申请实施例提供的电磁屏蔽封装方法，将对芯片5的将电磁屏蔽工艺与塑封工艺同步进行，简化了工艺流程，提高了生产效率。本申请实施例提供的电磁屏蔽封装方法，能够同时对多个芯片5进行单独的塑封和屏蔽，避免对塑封后的芯片5结构进行半切割，简化了工艺流程，提供了生产效率。
在一个实施例中，在将第一模具11和第二模具12合模之前，还包括：
加热所述第一模具11，以使所述塑封料31处于熔融状态，再将第一模具11和第二模具12合模，待所述塑封料31固化后得到塑封体块32。
在该实施例中，塑封料31可为粉末状或者颗粒状的热固性塑料，下模具中带有加热装置，通过下模具的加热装置对塑封料31加热，然后合模加压，并在压力的作用下，使塑封料31充满容置区110；再经加热，熔融的塑封料31发生交联反应，且与电磁屏蔽膜2交联固化，使得电磁屏蔽膜2能够覆盖在塑封体块32上。
在一个实施例中，加热温度为150℃-200℃。
在该实施例中，对加热温度进行了限定，在此温度范围内，使得塑封料31能够充分熔融，塑封料31充分熔融之后能够交联固化形成塑封体块32，同时熔融态的塑封料31发生交联反应能够与电磁屏蔽膜2交联固化，提升了电磁屏蔽膜2与塑封体块32的连接强度。可选地，加热温度在160℃-180℃。
在一个实施例中，至少两个覆盖有电磁屏蔽膜2的塑封体块32包括第一塑封体块和第二塑封体块；
所述第一塑封体块和所述第二塑封体块通过电磁屏蔽膜2连接，且第一塑封体块和所述第二塑封体块之间存在间隙。
在该实施例中，第一塑封体块的侧表面和上表面均被电磁屏蔽膜2覆盖，第二塑封体块的侧表面和上表面均被电磁屏蔽膜2覆盖。由于在第一模具11的凹腔内设置有挡壁111，在电磁屏蔽封装方法中，在容置区110和挡壁111表面均设置电磁屏蔽膜2，在开模后，电磁屏蔽膜2跟随基板4离开第一模具11的凹腔，即电磁屏蔽膜2跟随基板4离开第一模具11的容置区110和挡壁111，当电磁屏蔽膜2跟随基板4离开挡壁111时，使得在第一塑封体块和第二塑封体块之间通过电磁屏蔽膜2连接且形成了间隙，其中间隙的结构与挡壁111的结构相匹配。其中连接第一塑封体块和连接第二塑封体块的电磁屏蔽膜2是设置在基板4上的。例如第一模具11和第二模具12合模后，挡壁111能够与基板4抵接。第一模具11和第二模具12开模后，挡壁111与电磁屏蔽膜2脱离，使得在基板4上形成了连接第一塑封体块和第二塑封体块的电磁屏蔽膜2。
在一个实施例中，参照图6所示，在将第一模具11和第二模具12开模，得到至少两个覆盖有电磁屏蔽膜2的塑封体块32之后，还包括：沿塑封体的厚度方向，对第一塑封体块和第二塑封体块的连接处进行切割，形成具有电磁屏蔽的芯片5。
在该实施例中，通过提供的电磁屏蔽封装方法对多个芯片5同时进行了塑封和屏蔽，然后在将相邻芯片5进行切割，形成了单独地且具有电磁屏蔽的芯片5。
具体地，以塑封体块32为单位进行切割，形成了单独地且具有电磁屏蔽的芯片5。例如对第一塑封体块和第二塑封体块的连接处的电磁屏蔽膜2进行切割，形成单独地且具有电磁屏蔽的芯片5。
在一个实施例中，所述电磁屏蔽膜2包括：热固性基体和填充在热固性基体内的导电填充料。
在该实施例中，电磁屏蔽膜2的基体为热固性基体(热固性指加热时不能软化和反复塑制，也不在溶剂中溶解的性能，体型聚合物具有这种性能)，使得电磁屏蔽膜2覆在塑封体块32表面后，在芯片5使用中，即使温度升高，电磁屏蔽膜2也不会流动软化，提升了电磁屏蔽膜2的使用可靠性。例如可以是热固性树脂膜。
在该实施例中，电磁屏蔽膜2的基体为热固性基体。热固性基体选择塑封体块32的固化剂体系，增强电磁屏蔽膜2与塑封体块32表面的结合力。
在一个实施例中，所述电磁屏蔽膜2与所述塑封体块32通过化学键连接。在该实施例中，电磁屏蔽膜2与塑封体块32在热压过程中通过化学键的形成，极大的增强了电磁屏蔽膜2与塑封体块32表面的结合力。在一个具体的实施例中，热固性基体采用环氧树脂形成，热固性基体还包括固化剂。塑封体块32采用环氧树脂形成。电磁屏蔽膜2与塑封体块32在热压过程中通过化学键的形成，极大的增强了电磁屏蔽膜2与塑封体块32表面的结合力。
上文实施例中重点描述的是各个实施例之间的不同，各个实施例之间不同的优化特征只要不矛盾，均可以组合形成更优的实施例，考虑到行文简洁，在此则不再赘述。
虽然已经通过例子对本申请的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本申请的范围。本领域的技术人员应该理解，可在不脱离本申请的范围和精神的情况下，对以上实施例进行修改。本申请的范围由所附权利要求来限定。
Claims (10)
1.一种模具，其特征在于，包括：
第一模具(11)，所述第一模具(11)的一表面凹陷形成有凹腔；所述凹腔内设置有至少一个挡壁(111)，所述挡壁(111)将所述凹腔分为至少两个容置区(110)，所述容置区(110)能够容置芯片(5)；
第二模具(12)，所述第二模具(12)与所述第一模具(11)匹配。
2.根据权利要求1所述的模具，其特征在于，所述凹腔内设置有多个挡壁(111)，多个所述挡壁(111)间隔设置。
3.根据权利要求1所述的模具，其特征在于，所述第一模具(11)上设置有加热装置。
4.一种电磁屏蔽封装方法，其特征在于，包括：
提供权利要求1-3任一项所述的模具，在所述第一模具(11)的凹腔内覆盖电磁屏蔽膜(2)，所述电磁屏蔽膜(2)覆盖所述容置区(110)表面以及包裹所述挡壁(111)；
向覆盖有电磁屏蔽膜(2)的容置区(110)内填充有塑封料(31)；
将第二模具(12)固定在基板(4)上，基板(4)上贴装有至少两个芯片(5)；
移动第二模具(12)或第一模具(11)，以使芯片(5)放置在容置区(110)内，且挡壁(111)位于相邻芯片(5)之间，再将第一模具(11)和第二模具(12)合模；
将第一模具(11)和第二模具(12)开模，得到至少两个覆盖有电磁屏蔽膜(2)的塑封体块(32)，至少两个芯片(5)分别位于对应的所述塑封体块(32)内。
5.根据权利要求4所述的电磁屏蔽封装方法，其特征在于，在将第一模具(11)和第二模具(12)合模之前，还包括：
加热所述第一模具(11)，以使所述塑封料(31)处于熔融状态，再将第一模具(11)和第二模具(12)合模，待所述塑封料(31)固化后得到塑封体块(32)。
6.根据权利要求5所述的电磁屏蔽封装方法，其特征在于，加热温度为150℃-200℃。
7.根据权利要求4所述的电磁屏蔽封装方法，其特征在于，至少两个覆盖有电磁屏蔽膜(2)的塑封体块(32)包括第一塑封体块和第二塑封体块；
所述第一塑封体块和所述第二塑封体块通过电磁屏蔽膜(2)连接，且第一塑封体块和所述第二塑封体块之间存在间隙。
8.根据权利要求7所述的电磁屏蔽封装方法，其特征在于，在将第一模具(11)和第二模具(12)开模，得到至少两个覆盖有电磁屏蔽膜(2)的塑封体块(32)之后，还包括：沿塑封体的厚度方向，对第一塑封体块和第二塑封体块的连接处进行切割，形成具有电磁屏蔽的芯片(5)。
9.根据权利要求4所述的电磁屏蔽封装方法，其特征在于，所述电磁屏蔽膜(2)包括：热固性基体和填充在热固性基体内的导电填充料。
10.根据权利要求9所述的电磁屏蔽封装方法，其特征在于，所述电磁屏蔽膜(2)与所述塑封体块(32)通过化学键连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111676543.1A CN114429911A (zh) | 2021-12-31 | 2021-12-31 | 一种模具以及电磁屏蔽封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111676543.1A CN114429911A (zh) | 2021-12-31 | 2021-12-31 | 一种模具以及电磁屏蔽封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114429911A true CN114429911A (zh) | 2022-05-03 |
Family
ID=81311378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111676543.1A Pending CN114429911A (zh) | 2021-12-31 | 2021-12-31 | 一种模具以及电磁屏蔽封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114429911A (zh) |
-
2021
- 2021-12-31 CN CN202111676543.1A patent/CN114429911A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4680617A (en) | Encapsulated electronic circuit device, and method and apparatus for making same | |
| US4872825A (en) | Method and apparatus for making encapsulated electronic circuit devices | |
| US6117382A (en) | Method for encasing array packages | |
| TWI641471B (zh) | Resin molding die and resin molding method | |
| US8582308B2 (en) | Method of making an electronic circuit device | |
| CN100589245C (zh) | 一种多芯片封装结构的封装方法 | |
| CN102280390A (zh) | 组装具有散热器的半导体器件的方法 | |
| KR20160106614A (ko) | 수지 몰드 금형 및 수지 몰드 방법 | |
| CN101404861A (zh) | 电路装置及其制造方法 | |
| CN104821298B (zh) | 半导体封装体和用于生产半导体封装体的方法 | |
| US5689137A (en) | Method for transfer molding standard electronic packages and apparatus formed thereby | |
| KR102684590B1 (ko) | 수지 성형품의 제조 방법, 성형 다이 및 수지 성형 장치 | |
| KR20190017684A (ko) | 수지 성형품의 반송 기구, 수지 성형 장치 및 수지 성형품의 제조 방법 | |
| CN102593090B (zh) | 具有安装在隔离引线的基座上的管芯的引线框封装 | |
| CN114429911A (zh) | 一种模具以及电磁屏蔽封装方法 | |
| CN111216301B (zh) | 成型模、树脂成型装置、树脂成型品的制造方法 | |
| JP3139981B2 (ja) | チップサイズパッケージの樹脂封止方法及び樹脂封止装置 | |
| KR100361707B1 (ko) | 리드프레임 캡슐화방법 및 그에 쓰이는 펠릿 | |
| JPH11254476A (ja) | 電気・電子部品の樹脂封止成形品の製造方法 | |
| TWI834678B (zh) | 用於封裝電子組件之模具、用於此種模具之嵌件、嵌件製作方法、及電子組件封裝方法 | |
| EP1259981B1 (en) | Device and method for encapsulating electronic components mounted on a carrier | |
| US6214273B1 (en) | Molding method with the use of modified runners | |
| CN114496814A (zh) | 一种电磁屏蔽封装方法以及电磁屏蔽封装结构 | |
| KR101416114B1 (ko) | 전자부품의 수지성형장치 및 방법 | |
| CN111863634B (zh) | 超薄封装结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |