CN104821298B - 半导体封装体和用于生产半导体封装体的方法 - Google Patents

半导体封装体和用于生产半导体封装体的方法 Download PDF

Info

Publication number
CN104821298B
CN104821298B CN201510059735.6A CN201510059735A CN104821298B CN 104821298 B CN104821298 B CN 104821298B CN 201510059735 A CN201510059735 A CN 201510059735A CN 104821298 B CN104821298 B CN 104821298B
Authority
CN
China
Prior art keywords
metallic particles
encapsulant
bare die
carrier
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510059735.6A
Other languages
English (en)
Other versions
CN104821298A (zh
Inventor
J·马勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104821298A publication Critical patent/CN104821298A/zh
Application granted granted Critical
Publication of CN104821298B publication Critical patent/CN104821298B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种半导体封装体和用于生产半导体封装体的方法。一种器件，包括：裸片；以及封装剂和载体中的至少一个，该封装剂至少部分地封装裸片，裸片附接至载体。该封装剂和载体中的至少一个包括包含金属颗粒的热塑性聚合物。

Description

半导体封装体和用于生产半导体封装体的方法
技术领域
本公开涉及半导体封装体。本公开还涉及用于生产半导体封装体的方法。
背景技术
半导体封装体可以被配置为保护裸片免于物理损坏。此外，半导体封装体能够保护裸片免于诸如湿度或化学环境之类的环境影响。可以通过将裸片安装到载体或引线框架上，并且在安装的裸片周围模塑封装剂材料来生产半导体封装体。被用于半导体封装体的封装剂的热导率可以小于或等于约10W/(m*K)。
在操作中，裸片可以产生热量，应当疏散该热量以确保裸片的可靠性。尤其对于新的芯片技术，例如基于氮化镓(GaN)的裸片而言，裸片加热自身的问题可能限制其在功率应用方面的性能。因而器件加热可能成为可靠功率电子器件的问题。之前所提到的封装剂的通常热导率可能不足以将热量送离芯片。
发明内容
根据本公开的一个方面，提供了一种器件，包括：裸片；以及封装剂和载体中的至少一个，所述封装剂至少部分地封装所述裸片，所述裸片附接至所述载体，其中所述封装剂和所述载体中的所述至少一个包括包含金属颗粒的热塑性聚合物。
根据本公开的另一方面，提供了一种半导体封装体，包括：裸片；以及至少部分地封装所述裸片的封装剂，其中所述封装剂包括包含涂覆有电绝缘材料的金属颗粒的聚合物。
根据本公开的又一方面，提供了一种用于生产半导体封装体的方法，所述方法包括：提供封装剂材料，所述封装剂材料包括包含金属颗粒的热塑性聚合物；将裸片放置到模具中；以及通过将所述封装剂材料注入到所述模具中来注塑所述半导体封装体。
附图说明
包括附图以提供对示例的进一步理解，并且附图被并入并且组成此描述的一部分。附图图示示例以及与描述一起用来解释示例的原理。其它示例和示例的许多预期优点将更容易理解，因为通过参考以下具体描述它们将变得更好理解。
图1图示了封装有裸片的半导体封装体。
图2图示了在载体之上布置的裸片。
图3示出了部分放置到载体中的裸片的截面图。
图4示意性地图示了第一封装剂材料。
图5示意性地图示了第二封装剂材料。
图6示意性地图示了第三封装剂材料。
图7示意性地图示了第四封装剂材料。
图8示意性地图示了包括分离的电接触的半导体封装体。
图9示意性地图示了具有金属颗粒的封装剂，金属颗粒在该封装剂的表面之上形成金属表面。
图10A至图10D图示了用于生产半导体封装体的方法。
图11是图示用于生产半导体封装体的方法的流程图
具体实施方式
在下文中，参照附图描述示例，其中相同的附图标记通篇一般被用来指代相同的元件。在以下描述中，出于解释的目的，陈述了众多具体细节以便提供对示例的一个或多个方面的透彻理解。然而，对本领域技术人员而言明显的是，可以用更少程度的这些具体细节来实践示例的一个或多个方面。因此以下描述不应当以限制的意义来理解，并且保护的范围由所附权利要求来限定。
被概述的各个方面可以以各种形式来体现。以下描述以说明方式示出了其中可以实践该方面的各种组合和配置。理解到所描述的方面和/或示例仅仅是示例，并且可以利用其它方面和/或示例，并且可以做出结构和功能修改而不偏离本公开的范围。此外，虽然可以关于若干实现方式中的仅一个实现方式来公开示例的特定特征或方面，但是这样的特征或方面可以根据希望和对于任何给定或特定的应用有利的那样，与其它实现方式的一个或多个其它特征或方面进行组合。
要领会到，出于简单和易于理解的目的，在此描绘的特征和/或元件可以用相对于彼此的特定尺寸来图示。特征和/或元件的实际尺寸可以与在此所图示的不同。
如在此说明书中所使用的，术语“连接”、“耦合”、“电连接”和/或“电耦合”并不一定意味着元件必须直接连接或耦合在一起。可以在“连接”、“耦合”、“电连接”和/或“电耦合”的元件之间提供居间元件。
关于例如形成或定位在物体的表面“之上”的材料层而使用的词语“之上”在这里可以用来表示该材料层可以“直接地”被定位(例如，形成、沉积等)在暗示的表面上，例如与暗示的表面直接接触。关于例如形成或定位在表面“之上”的材料层而使用的词语“之上”在这里还可以用来表示该材料层可以“间接地”被定位(例如，形成、沉积等)在暗示的表面上，例如其中一个或多个附加层被布置在暗示的表面与材料层之间。
到术语“包含”、“具有”、“有”或其其它变体在详细描述或者权利要求中被使用的程度，这样的术语意在以与术语“包括”相似的方式而为包括性的。另外，术语“示例性”仅仅表示作为示例，而不是作为最佳或最优。
这里描述了半导体封装体和用于制造半导体的方法。关于所描述的半导体封装体做出的论述对于对应的方法也可以成立，反之亦然。例如，如果描述了半导体封装体的特定部件或特定封装剂材料，则对应的用于制造该半导体封装体的方法可以包括以合适的方式提供对应的封装剂材料的动作，即使这样的动作未被明确描述或在图中图示。类似地，该方法可以包括提供特定部件的动作。
图1示出了包括裸片12和封装剂14的半导体封装体10。在下文中，表述“裸片”、“芯片”和“半导体芯片”可以互换地使用以用于指定相似的实体。裸片12可以包括有源表面16和背侧表面18。有源表面16可以包括集成电路。此外，有源侧16可以包括电接触20。背侧18可以包括金属表面，即背侧金属化结构。
在一个示例中，裸片12可以是硅裸片。在另一示例中，裸片12可以对应于氮化镓裸片。诸如砷化镓之类的其它芯片材料也是可能的。这里所描述的公开可以特别适合用于生成增大量的热量的功率器件。裸片12可以是诸如垂直功率晶体管之类的垂直部件。半导体封装体10可以具有第一主表面22和与第一主表面22相对的第二主表面24。第一主表面22可以与裸片12的有源表面16共面。半导体封装体10可以被安装到诸如印刷电路板(PCB)之类的载体上，其中主表面22面对该PCB。因而，可以将电接触20焊接至PCB上对应的接触焊盘。
在进一步的示例中，裸片12可以由封装剂14完全封装。在这一情况下，可以提供将在裸片上或其之上的电接触与在半导体封装体的外表面上或其之上的电接触进行电连接的电线或电连接。
可以适合在半导体封装体10中使用的封装剂材料将参照图4至图7进一步解释。
图2示出了可以被安装到载体28上的裸片26。载体28可以由与用于图1的半导体封装体10的相似的封装剂材料14来形成，并且参考图4至图7来解释。
图3图示了可以被安装到载体32上的裸片30。在这一示例中，可以将裸片30部分地插入到载体32中，如在图3的截面图中可见。换言之，载体32可以部分地包围裸片30的侧壁。载体32可以由与载体28和在半导体封装体10中所使用的相似的封装剂材料14来形成。
可以用于封装裸片12并且形成载体28和载体32的封装剂材料将在下面进一步解释。封装剂14和载体28和32可以包括聚合物，该聚合物可以包括金属颗粒。图4示意性地图示了包括金属颗粒36的聚合物34。该聚合物可以是热塑性聚合物或硬质聚合物，或者换言之为热固性聚合物。
热塑性材料可以包括非晶聚合物和/或晶体聚合物。热塑性聚合物可以至少是以下之一：例如，聚醚醚酮(PEEK)、聚酰胺-酰亚胺(PAI)、聚醚砜(PES)、聚砜(PSU)、聚苯乙烯(PS)、聚苯硫醚(PPS)以及液晶聚合物(LCP)。在室温，热塑性聚合物可以是硬的并且可以不一定需要固化。热塑性聚合物可以通过提高温度到特定值之上来处理，在该特定值处该材料变软或成为液体。这一温度可以被称为非晶热塑性聚合物的玻璃转变温度，或者晶体或半晶体热塑性聚材料的熔化温度。可以用作封装剂/载体材料的非晶热塑性物的玻璃转变温度或者晶体或半晶体热塑性物的熔化温度可以等于或大于约260℃。通过在260℃以上的玻璃转变温度或融化温度，在通常的处理步骤期间，例如将半导体封装体焊接到PCB上期间，半导体封装体/载体并不一定变软。
可以不止一次加热热塑性材料。每次将热塑性聚合物加热至其玻璃转变温度或熔化温度之上时，它可以变软并且它可以在温度降到之下时硬化。换言之，软化和硬化的步骤是可逆的。
热固性物或热固性聚合物可以至少包括以下之一：例如环氧树脂、丙烯酸树脂、聚酰亚胺以及氰酸酯。热固性聚合物需要被暴露于提高的固化温度来固化，或者换言之引起单体之间的交联化学反应。一旦热固性材料被固化，它不能够重新软化。热固性材料也可以并不一定被用作粘合剂。不可能用热固性材料来将例如裸片放置到载体中，如参照图3所解释的。
聚合物可以显示出降低的热导率。具体而言，聚合物可以具有约0.1W/m*K至约0.5W/m*K的热导率。为了获得增加的热导率，可以用金属颗粒填充聚合物。金属可以具有在约10W/m*K与约400W/m*K之间的热导率。通过用金属颗粒填充聚合物，能够调整热导率。
热导率可以是聚合物中的金属颗粒的体积填充因子的函数。金属颗粒的体积填充因子可以被选择为提供至少约20W/(m*K)的热导率。金属填充物颗粒可以是任何金属。例如，具有高热导率的金属可以是铜。因而，铜可以用于填充物颗粒。热导率可以随填充因子成比例地增加。
聚合物可以是电绝缘的，而金属颗粒可以是导电的。聚合物中的金属填充物颗粒可以向被填充材料提供导电性。填充的聚合物的导电性不一定随填充因子成比例地增加，而是可能在所谓的渗流阈值(percolation threshold)处突然上升。渗流阈值可以在填充因子足够高用于金属颗粒彼此接触并且因此提供传导路径时发生(见图6)。在图1至图3的示例中，封装剂的导电性可以是有利的，并且体积填充因子可以被选择为在渗流阈值之上。具有高的体积填充因子，热导率也可以是高的。另一方面，在如图1至图3中所示的示例中，封装剂的导电性可能是不希望的，并且体积填充因子可以被选择为在渗流阈值之下。具有较低的体积填充因子，热导率也可以是较低的。热塑性聚合物中的金属颗粒的体积填充因子可以在约20％和约90％之间。
金属颗粒36可以是未被涂覆的。因此，如果要避免导电性，则填充因子应当保持在渗流阈值下。金属颗粒可以用绝缘体涂覆，即具有很低的导电率(上至导电率为零)的材料。
图5示意性地图示了包括聚合物38和金属颗粒40的封装剂。金属颗粒40可以涂覆有电绝缘材料42。例如，电绝缘材料可以是或者可以包括颗粒40的金属的氧化物。金属颗粒40的涂覆可以具有如下优点，即使具有增加的体积填充因子，该材料也不一定变得导电。聚合物中的金属颗粒的体积填充因子可以在20％和约90％之间。即使具有在90％附近或高于90％的填充因子，被填充的聚合物也并不一定变得导电。因而，热导率可以增加，而没有被填充的聚合物的导电性。
金属颗粒的涂覆可以通过将金属颗粒暴露到硫酸铵(NH4)溶液中来实现。之后，可以将颗粒加热至约200℃。结果可以是涂层包括金属的氧化物，例如氧化铜。
图6示出了包括具有在渗流阈值以上的高填充因子的未被涂覆的金属颗粒46的封装剂聚合物44。金属颗粒可以彼此接触，因而形成导电路径。与此相反，如图5所示的经涂覆的颗粒即使它们相互接触也不形成导电路径，这是因为绝缘涂覆层使金属颗粒彼此绝缘。因此，不存在导电性。在使用经涂覆的金属颗粒时，可以增加填充因子以实现更高的热导率而没有不希望的导电性。
图4至图6示意性地图示了金属颗粒作为球形部分。在另一示例中，金属颗粒可以具有任意不同的形式，例如瓦片形式或椭圆形式。例如，金属颗粒可以具有在约75μm(微米)和约100μm(微米)之间的尺寸。
图7示出了具有包括形式为金属纤维的金属颗粒的聚合物48的示例。这些纤维可以是经涂覆的或未经涂覆的。纤维可以具有约30μm(微米)至约120μm(微米)的厚度。
热塑性聚合物可以例如通过注塑来形成。由于热塑性材料允许重新加热多次而没有固化工艺，因此可以有可能(见图3)在模具中注塑诸如载体32之类的载体，并且在载体可以仍是软的或者再次被软化时将芯片或多个芯片放置到载体上或在载体之上。可以用定义的压力将裸片插入到载体中，使得载体可以部分地包围裸片的侧壁。此后，可以冷却载体，并且裸片可以贴到载体而无需粘合剂。换言之，用作封装剂和/或载体材料的热塑性聚合物可以具有粘合剂的功能。
可以通过复合(compounding)来执行将金属颗粒填充到聚合物中。复合的意思是以配料在复合物内部随机分布的方式将所有配料混合在一起。
图8示出了包括裸片54的半导体封装体52。裸片54可以具有有源表面56和与有源表面56相对的背侧表面58。背侧表面58可以由背侧金属化结构60覆盖。有源表面56可以包括电接触62。有源表面56和背侧表面58可以通过裸片54的侧表面64彼此连接。电介质66可以覆盖裸片54的侧表面64，并且可以使电接触62彼此绝缘。可以例如通过在裸片54的侧表面和背侧表面周围注塑填充有金属颗粒的热塑性聚合物来形成封装剂68。
半导体封装体52可以包括第一表面70和与第一表面70相对的第二表面72。第一表面70可以与由在电接触62之间的电介质66形成的表面共面。半导体封装体52可以包括可以插入在封装剂材料68中的另外的电接触74。可以在半导体封装体52的第一表面70之上形成补充电接触74。
在图8的示例中，可以有利地使用封装剂68的导电性。封装剂68可以是填充有未经涂覆的金属颗粒的热塑性聚合物。体积填充因子可以被选择为提供至少约106S/m的导电率。然后可以是封装剂68自身可以提供背侧金属化结构60与电接触74之间的电连接。此外，金属颗粒可以提供电磁屏蔽。可以将如图8所示的半导体封装体52直接地焊接至PCB，其中电接触74可以提供块接触。
图9示出了可以在半导体封装体中使用的封装剂材料的另一示例。图9的图示与图4至图7的图示不同，在于还以圆圈的形式示出聚合物材料以更好地可视化聚合物和金属的分布。在图9中，带有叉的圆圈76代表聚合物颗粒，而没有任何叉的圆圈78代表金属颗粒。在这一示例中，可以如参照图1和图8解释的那样形成半导体封装体。在注塑填充有金属颗粒的热塑性聚合物之后(或者在传递模塑填充有金属颗粒的热固性聚合物之后)，可以实现金属颗粒和聚合物颗粒的均匀分布。金属颗粒可以是经涂覆或未经涂覆的。
在一个示例中，体积填充因子可以被选择为停留在渗流阈值之下，以便具有不导电的封装剂材料。在另一示例中，所选择的材料可以包括经涂覆的金属颗粒，使得体积填充因子可以增加，导致更高的热导率，而封装剂仍不导电。
在形成半导体封装体之后，可以在特定区域选择性地加热封装体。可以借助于激光照射封装体表面的区域来实现加热。加热可以通过燃烧聚合物颗粒的方式来实现。在燃烧聚合物颗粒之后，仅有金属颗粒保留。在经涂覆的金属颗粒的情况下，加热还通过熔化涂层的方式来实现。在图9中，封装剂的上部部分已经被加热。仅有金属颗粒保留在表面附近，形成金属区域79。可以紧邻封装的裸片的背侧表面形成金属区域79。加热可以被选择为熔化金属颗粒，导致金属颗粒的互连。在一个示例中，可以之后电镀或电流镀金属区域79以获得更厚的传导区域。
在另一示例中，可以加热/照射半导体封装体的侧表面和上表面。由此，可以在封装体的上表面到封装体的下表面之间形成电连接。可以紧邻经封装的裸片的背侧表面形成金属区域。如图8所示，可以实现在背侧表面与补充电接触74之间的电连接，同时保持总体不导电的封装剂。
图10A至图10D图示了生产半导体封装体的方法。
在图10A中，可以提供临时载体80。
在图10B中，可以在临时载体80之上提供粘合剂82。在一个示例中，粘合剂82可以对应于粘合剂膜。还可以通过点胶、喷射、喷涂、旋涂等在载体80之上提供粘合剂82。
在图10C中，可以在粘合剂82之上放置芯片或裸片84。将要被封装的裸片84可以已经从一个单个晶片获得或者来自不同的晶片。一个或多个晶片可以之前已经被切成分离的芯片，即芯片可以已经被单片化。可以放置裸片，使它们的相应有源侧在粘合剂82之上。在图10C的示例中，具有电接触86的三个裸片84部分地浸入在粘合剂膜82中。在一个示例中，可以使用在晶片之上的锯切膜，并且可以用锯切膜将扩展的晶片安装到临时载体80上。
在图10D中，然后可以将具有粘附的裸片84的临时载体80放置到模具中。可以在裸片84上和在裸片84周围模塑参照图4至图7所解释的封装剂材料88。如果封装剂材料88包括热塑性聚合物，则它可以在裸片84上和在裸片84周围被注塑。如果封装剂材料88包括热固性聚合物，则封装剂可以被传递模塑。图10D图示了包括经封装的裸片84的载体80。然后可以将经封装的裸片84分离成个体半导体封装体。在另一示例中，模具可以包括用于每个封装体的分离的模具。可以在分离成个体半导体封装体之前去除临时载体。备选地，可以在分离成个体半导体封装体之后去除临时载体。
图11示出了图示用于生产半导体封装体的方法的流程图。在一个动作中，可以提供可以包括具有金属颗粒的热塑性聚合物的封装材料。封装材料可以包括填充有未经涂覆的金属颗粒的热塑性聚合物。封装材料可以包括填充有可以涂覆有电绝缘材料的金属颗粒的热塑性聚合物。在另一动作中，可以提供将要被封装的裸片。有可能在一个模塑动作中封装单个裸片或者封装多个裸片。在另一动作中，可以将一个或多个裸片放置到模具中。在另一动作中，可以注塑热塑性聚合物以形成半导体封装体。在注塑中，将可以是热塑性材料的封装剂材料注入到模具中。
在一个示例中，首先可以将载体注塑为模具的形式，其中载体包括热塑性聚合物。随后，可以在载体为软的时将一个或多个裸片放到载体中，使得一个或多个裸片粘附到载体而无需任何粘合剂。然后可以通过进一步注入封装剂材料来完成半导体封装体。封装剂材料可以附接或粘附至载体和裸片。载体可以包括具有不同于完成的封装剂材料的另一体积填充因子的金属颗粒。还有可能具有包括填充有金属颗粒的热塑性聚合物，该金属颗粒具有金属颗粒的填充因子，使得载体可以导电，而其余的半导体封装体封装剂可以导热而不导电。这可以通过相应地调整填充因子或者通过使用经涂覆的金属颗粒以用于进一步的封装剂材料来实现。
在一个示例中，可以选择性地加热不导电的封装剂的表面以燃烧聚合物颗粒以扩大金属颗粒的浓度,以便获得可以直接焊接或者可以电镀的表面。
在一个示例中,聚合物可以具有疏水特性,使得可以保护半导体封装体免于湿度。
虽然已经关于一个或多个实现方式图示和描述了本公开，但是可以对说明的示例做出变更和/或修改而不偏离所附权利要求的精神和范围。尤其关于由上文描述的结构执行的各种功能，用来描述这样的结构的术语(包括对“装置”的引用)意在对应于(除非另外指明)执行所描述的结构的指定功能的任何结构，即使不在结构上等同于所公开的结构，所公开的结构执行在本文所说明的本公开的示例性实现方式中的功能。
虽然已经在此图示和描述了特定方面，但是本领域技术人员应当理解，各种替代和/或等同实现方式可以替代所示出和描述的特定方面，而不偏离本公开的范围。本申请意在覆盖这里讨论的特定方面的任何改变和变化。因此，旨在于仅通过权利要求及其等同物限制本公开。

Claims (14)

1.一种器件，包括：
裸片，所述裸片具有：包括电接触的有源表面，以及与所述有源表面相对的包括背侧金属化结构的背表面；
封装剂，所述封装剂封装所述背侧金属化结构和所述裸片的侧壁；
载体，所述裸片附接至所述载体，其中所述载体由包含金属颗粒的热塑性聚合物组成；
其中所述热塑性聚合物是具有等于或大于260℃的玻璃转变温度的非晶热塑性聚合物，或者其中所述热塑性聚合物是具有等于或大于260℃的熔化温度的晶体或半晶体热塑性聚合物。
2.根据权利要求1所述的器件，其中所述热塑性聚合物中的所述金属颗粒的体积填充因子被选择为提供至少20W/(m*K)的热导率。
3.根据权利要求1所述的器件，其中所述热塑性聚合物中的所述金属颗粒的体积填充因子在20％和90％之间。
4.根据权利要求1所述的器件，其中所述热塑性聚合物包括从包括以下各项的组中选择的一种或多种聚合物：聚醚醚酮、聚酰胺-酰亚胺、聚醚砜、聚砜、聚苯乙烯、聚苯硫醚以及液晶聚合物。
5.根据权利要求1所述的器件，其中所述金属颗粒包括铜颗粒。
6.根据权利要求1所述的器件，其中所述封装剂包括涂覆有电绝缘材料的金属颗粒。
7.根据权利要求6所述的器件，其中所述电绝缘材料包括所述金属的氧化物。
8.根据权利要求1所述的器件，其中所述金属颗粒包括具有30微米到120微米的厚度的铜纤维。
9.根据权利要求1所述的器件，其中
所述载体部分地包围所述裸片的侧壁。
10.一种半导体封装体，包括：
裸片，所述裸片具有：包括电接触的有源表面，与所述有源表面相对的包括背侧金属化结构的背表面，以及在所述有源表面和所述背表面之间延伸的侧表面；
绝缘材料，所述绝缘材料完全覆盖所述侧表面、以及在所述有源表面上的所述电接触之间的填充空间；
封装剂，所述封装剂封装所述背侧金属化结构和所述裸片的侧表面，所述绝缘材料使所述侧表面和所述电接触电绝缘于所述封装剂，其中所述封装剂、所述绝缘材料和所述电接触共面，并且一起形成半导体封装体的第一平面，其中所述封装剂包括包含金属颗粒的聚合物；
其中所述聚合物是具有等于或大于260℃的玻璃转变温度的非晶热塑性聚合物，或者其中所述聚合物是具有等于或大于260℃的熔化温度的晶体或半晶体热塑性聚合物。
11.一种用于生产半导体封装体的方法，所述方法包括：
提供封装剂材料，所述封装剂材料包括包含金属颗粒的热塑性聚合物；
在模具中利用所述封装剂材料注塑载体；
将裸片放置到模具中；
在将所述裸片放置到所述模具中时，将所述裸片放置在所述载体之上或者将所述裸片至少部分地放置到所述载体中；以及
通过将所述封装剂材料注入到所述模具中来注塑以形成所述半导体封装体。
12.根据权利要求11所述的方法，其中所述封装剂材料包括复合材料。
13.根据权利要求12所述的方法，其中所述封装剂材料中的所述金属颗粒，除了用来形成所述载体的所述封装剂材料中的所述金属颗粒之外，涂覆有电绝缘材料。
14.根据权利要求11所述的方法，还包括：
加热所述半导体封装体的表面，所述加热至少部分地改变在靠近所述表面的区域中的所述封装剂材料的组成，以实质上仅包括所述金属颗粒。
CN201510059735.6A 2014-02-05 2015-02-04 半导体封装体和用于生产半导体封装体的方法 Active CN104821298B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/173,141 US20150221578A1 (en) 2014-02-05 2014-02-05 Semiconductor package and method for producing a semiconductor
US14/173,141 2014-02-05

Publications (2)

Publication Number Publication Date
CN104821298A CN104821298A (zh) 2015-08-05
CN104821298B true CN104821298B (zh) 2019-06-21

Family

ID=53547211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510059735.6A Active CN104821298B (zh) 2014-02-05 2015-02-04 半导体封装体和用于生产半导体封装体的方法

Country Status (3)

Country Link
US (1) US20150221578A1 (zh)
CN (1) CN104821298B (zh)
DE (1) DE102015101561B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659896B2 (en) 2014-08-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
US9786631B2 (en) 2014-11-26 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Device package with reduced thickness and method for forming same
CN106653734B (zh) * 2015-11-02 2020-04-21 晟碟半导体（上海）有限公司 具有电磁干扰屏蔽的半导体装置及其制造方法
DE102016103790B8 (de) * 2016-03-03 2021-06-02 Infineon Technologies Ag Herstellung einer Packung unter Verwendung eines platebaren Verkapselungsmaterials
WO2018123382A1 (ja) * 2016-12-28 2018-07-05 株式会社村田製作所 回路モジュール
CN108573963B (zh) * 2017-03-07 2019-10-11 力成科技股份有限公司 封装堆叠结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101747619A (zh) * 2008-12-10 2010-06-23 第一毛织株式会社 Emi/rfi屏蔽树脂复合材料及使用其制得的模制品
CN101827894A (zh) * 2007-10-23 2010-09-08 第一毛织株式会社 导热聚合物组合物和其制品

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833180B1 (en) * 1997-07-04 2004-12-21 Nippon Zeon Company, Ltd. Adhesive for semiconductor part
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6822018B2 (en) * 2002-02-15 2004-11-23 Delphi Technologies, Inc. Thermally-conductive electrically-insulating polymer-base material
US6703128B2 (en) 2002-02-15 2004-03-09 Delphi Technologies, Inc. Thermally-capacitive phase change encapsulant for electronic devices
US7944044B2 (en) * 2004-12-20 2011-05-17 Semiconductor Components Industries, Llc Semiconductor package structure having enhanced thermal dissipation characteristics
DE102005015454B4 (de) * 2005-04-04 2010-02-18 Infineon Technologies Ag Halbleitersensorbauteil mit Hohlraumgehäuse und Sensorchip sowie Verfahren zur Herstellung desselben
US8399291B2 (en) * 2005-06-29 2013-03-19 Intel Corporation Underfill device and method
JP5207591B2 (ja) * 2006-02-23 2013-06-12 東レ・ダウコーニング株式会社 半導体装置の製造方法および半導体装置
US7972683B2 (en) * 2006-03-28 2011-07-05 Innovative Micro Technology Wafer bonding material with embedded conductive particles
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
US20070267737A1 (en) * 2006-05-17 2007-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Packaged devices and methods for forming packaged devices
CN101680989B (zh) * 2007-04-03 2012-03-28 柯尼卡美能达精密光学株式会社 纤维素酯光学膜、使用该纤维素酯光学膜的偏振片及液晶显示装置、纤维素酯光学膜的制造方法
US7799601B2 (en) * 2008-01-24 2010-09-21 Infineon Technologies Ag Electronic device and method of manufacturing same
KR101637616B1 (ko) * 2008-03-20 2016-07-07 디에스엠 아이피 어셋츠 비.브이. 열전도성 플라스틱 물질의 히트싱크
US8127445B2 (en) * 2008-04-03 2012-03-06 E. I. Du Pont De Nemours And Company Method for integrating heat transfer members, and an LED device
KR100988603B1 (ko) * 2008-05-21 2010-10-18 삼성전기주식회사 낮은 열팽창계수를 가지는 유리조성물, 유리섬유,인쇄회로기판의 절연층 및 인쇄회로기판
US7767495B2 (en) * 2008-08-25 2010-08-03 Infineon Technologies Ag Method for the fabrication of semiconductor devices including attaching chips to each other with a dielectric material
US8642389B2 (en) * 2009-08-06 2014-02-04 Infineon Technologies Ag Method of manufacturing a semiconductor device
US8344053B2 (en) 2009-09-10 2013-01-01 Pixelligent Technologies, Llc Highly conductive composites
US8896010B2 (en) * 2012-01-24 2014-11-25 Cooledge Lighting Inc. Wafer-level flip chip device packages and related methods
US8877561B2 (en) * 2012-06-07 2014-11-04 Cooledge Lighting Inc. Methods of fabricating wafer-level flip chip device packages
US9049805B2 (en) * 2012-08-30 2015-06-02 Lockheed Martin Corporation Thermally-conductive particles in printed wiring boards
US8946333B2 (en) * 2012-09-19 2015-02-03 Momentive Performance Materials Inc. Thermally conductive plastic compositions, extrusion apparatus and methods for making thermally conductive plastics
US9636782B2 (en) * 2012-11-28 2017-05-02 International Business Machines Corporation Wafer debonding using mid-wavelength infrared radiation ablation
DE102014107909A1 (de) * 2014-06-05 2015-12-17 Infineon Technologies Ag Leiterplatten und Verfahren zu deren Herstellung
US20160186017A1 (en) * 2014-12-30 2016-06-30 Allen Howard Engel Anisotropic Conductive Adhesive

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101827894A (zh) * 2007-10-23 2010-09-08 第一毛织株式会社 导热聚合物组合物和其制品
CN101747619A (zh) * 2008-12-10 2010-06-23 第一毛织株式会社 Emi/rfi屏蔽树脂复合材料及使用其制得的模制品

Also Published As

Publication number Publication date
US20150221578A1 (en) 2015-08-06
DE102015101561A1 (de) 2015-08-06
CN104821298A (zh) 2015-08-05
DE102015101561B4 (de) 2022-11-24

Similar Documents

Publication Publication Date Title
CN104821298B (zh) 半导体封装体和用于生产半导体封装体的方法
TWI495021B (zh) 半導體封裝結構的製造方法
CN103811430B (zh) 层叠封装结构及其形成方法
CN102280390B (zh) 组装具有散热器的半导体器件的方法
US8558367B2 (en) Semiconductor module
US20110049701A1 (en) Semiconductor device and method of manufacturing the same
CN103515326A (zh) 具有用于翘曲控制的基于聚合物的材料的堆叠式封装结构
CN104465412A (zh) 芯片封装及其制造方法和芯片组件及其制造方法
CN103996663A (zh) 半导体模块及其形成方法
KR20190014865A (ko) 반도체 패키지의 제조방법
US10490470B2 (en) Semiconductor package and method for fabricating a semiconductor package
CN102348332A (zh) 电路装置及其制造方法
US8575767B1 (en) Reflow of thermoplastic sheet for passivation of power integrated circuits
JP2015130457A (ja) 半導体装置
WO2015173906A1 (ja) 半導体装置の製造方法
CN102593090B (zh) 具有安装在隔离引线的基座上的管芯的引线框封装
TWI658518B (zh) 電路零件的製造方法及電路零件
TW201735200A (zh) 具堅實導電及導熱性銅質線路之電路元件封裝方法及其封裝體
US20130015488A1 (en) Light emitting diode package and method for fabricating the same
US20120133039A1 (en) Semiconductor package with thermal via and method of fabrication
JP5971860B2 (ja) 樹脂封止モジュールの製造方法、樹脂封止モジュール
CN104392940A (zh) 形成倒装芯片半导体封装的方法
EP2545584B1 (en) Package having spaced apart heat sink
CN109671834A (zh) 一种双面出光的led芯片csp封装结构及其封装方法
CN111430249B (zh) 一种抑制芯片漂移与翘曲的封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant