CN114423890A - SiC半导体装置的制造方法和SiC半导体装置 - Google Patents

SiC半导体装置的制造方法和SiC半导体装置 Download PDF

Info

Publication number
CN114423890A
CN114423890A CN202080065954.4A CN202080065954A CN114423890A CN 114423890 A CN114423890 A CN 114423890A CN 202080065954 A CN202080065954 A CN 202080065954A CN 114423890 A CN114423890 A CN 114423890A
Authority
CN
China
Prior art keywords
sic
semiconductor device
growth
processed
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080065954.4A
Other languages
English (en)
Inventor
金子忠昭
小岛清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Tsusho Corp
Kwansei Gakuin Educational Foundation
Original Assignee
Toyota Tsusho Corp
Kwansei Gakuin Educational Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Tsusho Corp, Kwansei Gakuin Educational Foundation filed Critical Toyota Tsusho Corp
Publication of CN114423890A publication Critical patent/CN114423890A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides

Abstract

本发明是所要解决的技术问题是提供高质量的SiC半导体装置。为了解决上述问题，本发明提供一种SiC半导体装置的制造方法，其包括：生长步骤，在包括SiC单晶的被处理体上形成生长层；器件形成步骤，在所述生长层中形成SiC半导体装置的至少一部分；以及分离步骤，将所述SiC半导体装置的至少一部分从所述被处理体分离。通过采用这样的结构，本发明可以在晶片翘曲得到抑制的SiC晶片上形成SiC半导体装置的至少一部分之后，分离包含该一部分的SiC晶片，因而可以在抑制由晶片翘曲对SiC工艺的影响的同时实现经济性优异的SiC半导体装置的制造。

Description

SiC半导体装置的制造方法和SiC半导体装置
技术领域
本发明涉及SiC半导体装置的制造方法和SiC半导体装置。
背景技术
碳化硅(SiC：silicon carbide)与硅(Si：silicon)相比，具有优异的绝缘破坏强度、热传导率和放射线耐性等材料特性，因而作为构成电子器件的材料正在进行研究开发。
SiC半导体装置的质量受到由SiC单晶晶片的内部应力引起的翘曲的影响。上述翘曲例如有时会使SiC单晶晶片上的构图变得困难。此外，上述翘曲引起SiC单晶晶片的吸附误差、伴随于此的机器停止、SiC单晶晶片的破裂等，成为阻碍器件制造的很大的主要因素。
因此，在SiC半导体装置的制造中，有时会使用具有大于所需衬底厚度的SiC晶片，在其经济性方面存在改善的余地。
在专利文献1中公开了关于一种制造方法的发明，该制造方法是一枚一枚地制造具有外延层的SiC衬底的方法，该方法包括在籽晶衬底上使外延层生长以及使SiC衬底生长，并且还包括从籽晶衬底取下具有所获得的外延层的SiC衬底的步骤。
现有技术文献
专利文献
专利文献1：日本特开2015-24932号公报
发明内容
发明所要解决的技术问题
然而，根据专利文献1的记载，由于具有所获得的外延层的SiC衬底被送至随后的元件制造工艺，因而很难说可以排除由上述翘曲引起的对SiC半导体装置的制造工艺的影响。
鉴于上述情况，本发明所要解决的技术问题是提供高质量的SiC半导体装置。
用于解决问题的手段
为了解决上述问题，本发明包括：生长步骤，在包含SiC单晶的被处理体上形成生长层；器件形成步骤，在所述生长层中形成SiC半导体装置的至少一部分；以及分离步骤，将所述SiC半导体装置的至少一部分从所述被处理体分离。通过采用这样的结构，本发明可以在晶片翘曲得到抑制的SiC晶片上形成SiC半导体装置的至少一部分之后，分离包含该一部分的SiC晶片，因而可以在抑制由晶片翘曲对SiC工艺的影响的同时实现经济性优异的SiC半导体装置的制造。
在本发明的优选方式中，所述生长步骤在包含Si元素和C元素的气氛下对所述被处理体进行热处理。通过采用这样的结构，可以在消除应变、晶体缺陷、基底面位错(BPD：Basal Plane Dislocation)和宏观台阶聚束(MSB)或抑制其产生的同时，制造高质量的SiC晶片并制造SiC半导体装置。
在本发明的优选方式中，所述生长步骤在SiC材料露出的准封闭空间内对所述被处理体进行热处理。通过采用这样的结构，本发明可以在消除应变、晶体缺陷、BPD和MSB或抑制其产生的同时，制造高质量的SiC晶片并制造SiC半导体装置。
在本发明的优选方式中，所述器件形成步骤执行在所述被处理体上形成电路图案的构图步骤。通过采用这样的结构，本发明可以在晶片翘曲得到抑制的SiC晶片上适当地进行构图，可以制造高质量的SiC半导体装置。
在本发明的优选方式中，所述器件形成步骤执行将掺杂剂原子引入到所述被处理体中的掺杂步骤。通过采用这样的结构，本发明可以在晶片翘曲得到抑制的SiC晶片上适当地进行掺杂，可以制造高质量的SiC半导体装置。
在本发明的优选方式中，所述器件形成步骤执行将绝缘膜引入到所述被处理体中的绝缘膜形成步骤。通过采用这样的结构，本发明可以在晶片翘曲得到抑制的SiC晶片上适当地进行绝缘膜形成，可以制造高质量的SiC半导体装置。
在本发明的优选方式中，所述器件形成步骤执行在所述被处理体上形成电极的电极形成步骤。通过采用这样的结构，本发明可以在晶片翘曲得到抑制的SiC晶片上适当地进行电极形成，可以制造高质量的SiC半导体装置。
在本发明的优选方式中，所述分离步骤包括：分离层形成步骤，在所述被处理体的内部形成分离层；以及剥离步骤，以所述分离层为起点剥离所述被处理体的一部分。通过采用这样的结构，本发明可以在抑制材料损失的同时实现包括SiC半导体装置的至少一部分的SiC晶片的分离。
在本发明的优选方式中，所述分离层形成步骤以所述内部成为焦点的方式对所述被处理体照射激光而形成所述分离层。通过采用这样的结构，本发明可以扁平地形成作为剥离的起点的SiC单晶中的分离层。
在本发明的优选方式中，执行蚀刻步骤，所述蚀刻步骤在包含Si元素和C元素的气氛下对所述被处理体进行热处理并蚀刻所述被处理体。
通过采用这样的结构，本发明可以在消除应变、晶体缺陷、BPD和MSB或抑制其产生的同时，制造高质量的SiC晶片并制造SiC半导体装置。
在本发明的优选方式中，所述蚀刻步骤在SiC材料露出的准封闭空间内对所述被处理体进行热处理。通过采用这样的结构，本发明可以在消除应变、晶体缺陷、BPD和MSB或抑制其产生的同时，制造高质量的SiC晶片并制造SiC半导体装置。
在本发明的优选方式中，依次包括所述分离步骤、所述蚀刻步骤以及所述生长步骤。通过采用这样的结构，本发明可以重复制造包括SiC半导体装置的至少一部分的更高质量的SiC晶片，因而可以实现经济性优异的SiC半导体装置的制造。
在本发明的优选方式中，依次包括所述分离步骤和所述生长步骤。通过采用这样的结构，本发明可以重复制造包括SiC半导体装置的至少一部分的高质量的SiC晶片，因而可以实现经济性优异的SiC半导体装置的制造。
为了解决上述课题，本发明包括基底面位错密度为＜100/cm2的生长层，所述生长层为n型或p型的衬底。通过采用这样的结构，本发明可以实现抑制成为正向特性劣化主要因素的层叠缺陷的生成的高质量的SiC半导体装置。
在本发明的优选方式中，所述生长层的掺杂浓度为1.0×1017/cm3以上。通过采用这样的结构，本发明可以实现抑制成为正向特性劣化的主要因素的层叠缺陷的生成的高质量的SiC半导体装置。
发明的效果
根据本发明，可以提供高质量的SiC半导体装置。
其他所要解决的技术问题、特征和优点将通过阅读以下记载的具体实施方式并结合附图和权利要求书而变得显而易见。
附图说明
图1是SiC半导体装置的制造步骤的示意图。
图2是生长步骤的示意图。
图3是器件形成步骤的一部分的示意图。
图4是器件形成步骤的一部分的示意图。
图5是分离步骤后的电极形成步骤的示意图。
图6是分离步骤的示意图。
图7是蚀刻步骤的示意图。
图8是SiC半导体装置的制造步骤的示意图。
图9是SiC半导体装置的示意图。
图10是生长步骤和蚀刻步骤所涉及的原料输送的示意图。
图11是生长步骤和蚀刻步骤所涉及的原料输送的示意图。
图12是主体容器和高熔点容器的示意图。
图13是BPD转变率的求出方法的说明图。
图14是在热处理步骤中形成的SiC晶片的说明图。
图15是在热处理步骤中形成的SiC晶片的说明图。
图16是热处理步骤所涉及的阿伦尼乌斯图。
具体实施方式
以下，参照附图对本发明的优选实施方式进行说明。另外，以下说明的一部分附图标记在该附图中未图示。
本发明的技术范围不限于附图所示的实施方式，能够在权利要求书中所记载的范围内进行适当的改变。
如图1所示，在本发明的一实施方式中，包括：生长步骤S1，在包括SiC单晶的被处理体1上形成生长层10；器件形成步骤S2，在生长层10中形成SiC半导体装置12的至少一部分；以及分离步骤S3，将所形成的SiC半导体装置12的至少一部分从被处理体1分离。
另外，本说明书中的说明中的“SiC半导体装置12”是指至少包含包括SiC器件的SiC材料的半导体装置。
被处理体1包括由SiC单晶构成的原衬底11。原衬底11既可以是通过升华法等已知的晶体生长法制造的SiC晶锭、也可以是从该SiC晶锭切成圆盘状而获得的SiC晶片。另外，本说明书中的说明中的“SiC单晶的多晶型”是指3C、4H、6H等已知的多晶型。
被处理体1的截面尺寸为数厘米见方，为2英寸(约5.08厘米)，为3英寸(约7.62厘米)，为4英寸(约10.16厘米)，为6英寸(约15.24厘米)，为8英寸(约20.32厘米)，或者为12英寸(约30.48厘米)。对该截面尺寸没有限制。
被处理体1的表面可以采用从(0001)晶面或(000-1)晶面设置数度(例如，0.4至8.0°)的偏离角的结构。另外，本说明书说明中的“-”是指米勒指数的标记中的横号。
SiC半导体装置12的制造方法可以理解为如下。
1)生长步骤S1在原衬底11上形成生长层10。
2)器件形成步骤S2对生长层10进行加工并形成SiC半导体装置12的至少一部分。
3)分离步骤S3将由器件形成步骤S2形成的SiC半导体装置12的至少一部分从被处理体1分离。
《生长步骤S1》
如图2所示，生长步骤S1执行外延生长步骤S11和聚束分解步骤S12，在原衬底11上形成生长层10。另外，在本说明书中，将在后面描述生长步骤S1所涉及的机构。此外，在图2中，例示了具有场效应晶体管(FET)结构的SiC半导体装置12。
外延生长步骤S11在具有台阶101a和呈现减小的平台长度W1的台阶101b的原衬底11的表面上进行晶体生长，以形成具有台阶102a和呈现增大的平台长度W2的平台102b的生长层10，或者形成具有聚束(束化)的表面的生长层10。
此外，在外延生长步骤S11中，以形成具有<100/cm2的基底面位错密度(BPD密度)的生长层、或者将被处理体1中的BPD转变成包含贯通刃型位错(TED：Threading EdgeDislocation)的其他缺陷/位错的方式进行晶体生长，形成生长层10的至少一部分。
聚束分解步骤S12在具有台阶102a和平台102b的生长层10的表面上分解被处理体1的表面的MSB并使被处理体1进行晶体生长，以形成具有台阶103a和呈现减小的平台长度W3的平台103b的生长层10，或者形成平坦化的无聚束的表面。此时，生长层10的表面可以终止于呈现SiC单晶中的全晶胞的高度的台阶。
本说明书中的说明中的“平坦化的无聚束的表面”是指MSB被分解后的SiC表面。
另外，本说明书中的说明中的“MSB”是指在SiC表面上的台阶中，通过聚束而形成超过各多晶型的全晶胞的高度的台阶。
即，MSB在4H-SiC的情况下是超过4个分子层(5个分子层以上)聚束而得到的台阶，在6H-SiC的情况下是超过6个分子层(7个分子层以上)聚束而得到的台阶。
在本发明的一实施方式中形成的生长层10的厚度优选为500μm以下，更优选为350μm以下，更优选为200μm以下，更优选为150μm以下，进一步优选为120μm以下，进一步优选为100μm以下，进一步优选为50μm以下，进一步优选为20μm以下。
此外，该厚度优选为20μm以上，更优选为50μm以上，更优选为100μm以上，更优选为150μm以上，进一步优选为200μm以上，进一步优选为350μm以上。
生长步骤S1也可以在形成具有＜100/cm2的BPD密度的生长层之后，进一步进行基于物理气相生长法(PVD法)或化学气相生长法(CVD法)等已知的成膜方法的SiC外延生长。
此外，通过生长步骤S1所形成的具有<100/cm2的BPD密度的生长层10的一部分也可以被用作衬底111。衬底111例如具有1.0×1017/cm3以上的掺杂浓度。
本说明书中的说明中的“被处理体1”在生长步骤S1以后的情况下是指包含生长层10的被处理体1。此外，通过后述的器件形成步骤S2或分离步骤S3进行的“被处理体1上的各种处理”可以理解为“对被处理体1所包含的生长层10的各种处理”。
《器件形成步骤S2》
如图3所示，器件形成步骤S2执行在形成有生长层10的被处理体1上形成电路图案211的构图步骤S21。
<构图步骤S21>
构图步骤S21例如包括涂布光致抗蚀剂的抗蚀剂涂布步骤、经由光掩模对光致抗蚀剂进行曝光的曝光步骤、以及对曝光后的光致抗蚀剂进行显影的显影步骤。
抗蚀剂涂布步骤将包含对在后述的曝光步骤中可以采用的光源的波长选择性地进行反应的基础树脂的已知的光致抗蚀剂涂布在被处理体1上。
光致抗蚀剂例如在该光源为g射线(波长：436nm)的情况下，是包含酚醛清漆树脂和1,2-萘醌二叠氮磺酸酯(NQD)类化合物的聚合物材料。此外，光致抗蚀剂例如在该光源为ArF激光(波长：193nm)的情况下，是包含降冰片烯等具有可抑制200nm波长附近的光吸收的脂环基的基础树脂的聚合物材料。
抗蚀剂涂布步骤利用旋涂、喷涂等已知的抗蚀剂涂布装置将光致抗蚀剂涂布在被处理体1上。
此时，抗蚀剂涂布步骤设定或优化旋涂所涉及的旋转速度、滴下量等工艺条件，以得到光致抗蚀剂所涉及的期望的膜厚等。
另外，抗蚀剂涂布步骤也可以在涂布光致抗蚀剂之前，将六甲基二硅氮烷(HMDS)等去除羟基的二氧化硅剂涂布在被处理体1的表面上，以向被处理体1的表面赋予疏水性。
抗蚀剂涂布步骤在被处理体1上涂布光致抗蚀剂之后，对光致抗蚀剂和被处理体1进行热处理并进行预烘烤。
此外，抗蚀剂涂布步骤设定或优化预烘烤所涉及的加热温度或加热时间等工艺条件，以获得光致抗蚀剂所涉及的期望的膜厚或表面粗糙度，或者适当地转印电路图案211。
曝光步骤利用包括已知的光源、光学系统和载物台的紧密结合式曝光装置或缩小投影曝光装置等已知的曝光装置、以及呈现电路图案211的光掩模，对涂布在被处理体1上的光致抗蚀剂的一部分进行曝光。光学系统所涉及的投影方式可以采用透镜方式、反射镜方式等已知的投影方式。另外，该曝装置也可以在无掩模曝光模式下不使用作为有形物的光掩模来进行曝光。
此外，曝光步骤适当地设定或优化曝光时间等的工艺条件，以便适当地转印电路图案211。
曝光步骤可以采用以下作为光源：g线(436nm波长)、i线(365nm波长)、KrF激光(248nm波长)、ArF激光(193nm波长)、F2激光(157nm波长)、Kr2激光(146nm波长)、Ar2激光(126nm波长)、软X线(EUV：Extreme Ultraviolet，极紫外线、～13.5nm波长)、电子束、X线等。此外，曝光步骤也可以在液浸光刻模式下在投影光学系统和被处理体1之间插入纯水来提高折射率。
曝光步骤也可以在曝光后对光致抗蚀剂进行热处理并进行烘烤(PEB：PostExposure Baking，曝光后烘烤)。
此外，在曝光步骤中，设定或优化该烘烤所涉及的加热温度或加热时间等工艺条件，以便适当地转印电路图案211。
显影步骤利用显影液去除(显影)曝光后的光致抗蚀剂的一部分。此时，显影步骤可以根据光致抗蚀剂的材料适当地选择显影液的材料。显影液例如包含四甲基氢氧化铵(TMAH)。
此外，显影步骤设定或优化显影液温度或显影时间等工艺条件，以便适当地转印电路图案211。
显影步骤执行显影后的光致抗蚀剂的后期烘烤。
此外，显影步骤设定或优化该烘烤所涉及的加热温度或加热时间等工艺条件，以便适当地转印电路图案211。
构图步骤S21例如也可以在抗蚀剂涂布步骤之前，执行基于PVD法、CVD法等已知的成膜方法将用作牺牲层的硬掩模形成在被处理体1上的硬掩模形成步骤。
硬掩模形成步骤可以采用SiO2、TEOS-SiO2等硅氧化物、SiN、Si3N4等硅氮化物、SiON等硅氮氧化物、BN等氮化硼、TiN等氮化钛、其混合物等呈现高硬度和低应力的材料作为硬掩模。另外，也可以采用在该硬掩模中适当地添加B元素等的结构。
在构图步骤S21中，既可以使硬掩模和光致抗蚀剂依次成膜，也可以使硬掩模、碳膜等反射防止膜和光致抗蚀剂依次成膜，也可以进行呈现多层结构的成膜。
构图步骤S21也可以采用这样的结构：仅使光致抗蚀剂在被处理体1上成膜，将该光致抗蚀剂用作具有耐热性、耐蚀刻性和离子阻止能力的硬掩模，并转印电路图案211。
构图步骤S21也可以在纳米压印模式下，利用例如包含SiO2材料的模具，将电路图案211转印到被处理体1上。
在本发明的一实施方式中形成的电路图案211的线宽优选为10μm以下，更优选为5.0μm以下，更优选为2.0μm以下，更优选为1.0μm以下，进一步优选为0.5μm以下，进一步优选为0.2μm以下，进一步优选为0.1μm以下，进一步优选为50nm以下，进一步优选为20nm以下，进一步优选为10nm以下。此外，该线宽优选为1.0nm以上，更优选为10nm以上，更优选为20nm以上，更优选为50nm以上，更优选为0.1μm以上，更优选为0.2μm以上，更优选为0.5μm以上，更优选为1.0μm以上，进一步优选为2.0μm以上，进一步优选为5.0μm以上。
器件形成步骤S2在构图步骤S21之后执行选择性蚀刻步骤，该选择性蚀刻步骤利用呈现电路图案211的光致抗蚀剂，对该光致抗蚀剂的下方露出的表面进行蚀刻。
选择性蚀刻步骤对被处理体1上的露出的表面进行蚀刻，以呈现材料选择性。本说明书中的说明中的“呈现材料选择性”是指例如光致抗蚀剂和SiC单晶所涉及的蚀刻速率各自不同。
选择性蚀刻步骤例如通过湿式蚀刻来蚀刻被处理体1上的露出的表面。
此时，选择性蚀刻步骤对蚀刻剂、蚀刻时间、蚀刻温度等工艺条件进行设定或优化，以实现期望的材料选择性、面取向依赖性、蚀刻速率等。包含该蚀刻剂的溶液例如是TMAH溶液、氢氧化钾(KOH)溶液、高锰酸钾(KMnO4)溶液、氟化氢(HF)溶液等。
选择性蚀刻步骤例如通过反应性气体蚀刻等已知的热蚀刻来蚀刻被处理体1上的露出的表面。
此时，选择性蚀刻步骤对蚀刻剂(反应气体)或反应气体所涉及的分压或热处理温度等工艺条件进行设定或优化，以实现期望的材料选择性、面取向依赖性、蚀刻速率等。该蚀刻剂例如是H2、HCl、Cl2、O2、CIF3等的混合物。
选择性蚀刻步骤例如通过反应性离子蚀刻(RIE：Reactive Ion Etching)等已知的干式蚀刻来蚀刻被处理体1上的露出的表面。反应性离子蚀刻以ICP或CCP等已知的方式形成等离子体，适当组合Ar气体、O2气体、NF3气体、PF3气体、BF3气体、CF4气体、CHF3气体、SF6气体、XeF2等已知气体。
此外，选择性蚀刻步骤对偏压功率、气体种类、气体分压、放电时间等工艺条件进行设定或优化，以实现期望的各向异性、蚀刻速率等。
另外，选择性蚀刻步骤也可以执行各向异性蚀刻或深沟蚀刻，以便在被处理体1上形成U槽、V槽等三维形状。
<掺杂步骤S22>
如图3所示，器件形成步骤S2执行将掺杂剂原子引入到被处理体1中的掺杂步骤S22，以便在被处理体1中形成n型和/或p型区域，或者形成pn结区域。
掺杂步骤S22例如包括：将离子化的掺杂剂原子即掺杂剂离子照射到被处理体1的离子注入步骤；和对照射了掺杂剂离子的被处理体1进行热处理并进行活化处理的活化步骤。
离子注入步骤例如执行：从包含掺杂元素的离子源中引出离子束的束引出步骤；对该离子束中包含的离子种类中的期望的离子种类进行质量分离的质量分析步骤；向包含质量分离后的离子种类的离子束赋予加速能量的加速步骤；以及对赋予了加速能量的离子束进行扫描并对被处理体1进行照射的扫描步骤。另外，离子注入步骤利用具有离子阻止能力的牺牲层即电路图案211，进行对期望的区域的掺杂剂离子的照射。
离子注入步骤例如将N元素、P元素、Al元素以及B元素等已知的掺杂元素离子化并照射到被处理体1上。此时，在SiC单晶中添加N元素和P元素以形成n型区域，并且在SiC单晶中添加Al元素和B元素以形成p型区域。
另外，可以适当地采用在SiC单晶中形成n型或p型区域的元素作为该掺杂剂离子。
另外，离子注入步骤也可以同样地将C元素、Si元素、Cl元素、Ar元素等非掺杂元素离子化并照射到被处理体1上。
束引出步骤从设置在真空室中的包含掺杂剂元素的离子源中引出包含掺杂剂离子的离子束，以获得期望的平均自由行程。
另外，束引出步骤例如通过将引出电压施加给该离子源来引出该离子束。此外，束引出步骤例如使该离子源在等离子体环境下离子化而引出该离子束。
该离子源既可以是固体材料，也可以是气体材料，也可以是液体金属离子源(LMIS)，也可以构成为将用于形成促进离子化的等离子体环境的支持气体和固体材料进行组合。另外，该等离子体环境基于利用直流电源或交流电源等的已知方式来适当地形成。
质量分析步骤对包含通过束引出步骤所引出的掺杂剂离子的离子束所涉及的质量和电荷的比率(m/z)进行分析，以对期望的离子种类进行质量分离。质量分析步骤例如在向该离子束施加电压的同时使其通过磁场，调整电压和/或磁场强度，选出与该离子种类对应的m/z。
质量分析步骤只要是扇形磁场、四极、飞行时间(TOF)、离子阱类型等已知的质量分析，就可以适当采用。
加速步骤向包含掺杂剂离子的离子束赋予加速能量，以实现期望的离子注入深度，或者实现期望的掺杂剂分布。另外，加速步骤既可以在质量分析步骤之后执行，也可以在质量分析步骤的前后分别执行。
扫描步骤对设置在真空室中的靶即被处理体1的表面的至少一部分扫描包含掺杂剂离子的离子束，以向掺杂剂离子赋予注入角度。此外，扫描步骤也可以利用法拉第杯等来评估照射到该靶上的离子束的束电流。另外，该束电流和束照射时间用于评估该离子束所涉及的剂量。
此外，离子注入步骤对上述加速能量、注入角度、剂量等工艺条件进行设定或优化，以形成期望的掺杂剂分布。
离子注入步骤也可以执行照射两种以上的离子种类的共离子注入。该两种以上的离子种类例如既可以是多种类型的掺杂剂离子、也可以是C离子和掺杂剂离子，对它们的组合没有限制。
离子注入步骤既可以将掺杂剂离子多次照射到被处理体1上，也可以在使加速能量多级变化的同时将掺杂剂离子照射到被处理体1上，也可以在加热被处理体1的同时将掺杂剂离子照射到被处理体1上，以形成期望的掺杂剂分布。
此外，离子注入步骤也可以将掺杂剂离子照射到被处理体1上，以形成掺杂剂浓度恒定的箱形分布。另外，本说明书中的说明中的“期望的掺杂剂分布”可以根据作为制造对象的SiC半导体装置的结构而适当改变。
活化步骤在Ar气氛等的惰性气氛下对照射了掺杂剂离子的被处理体1进行热处理，以恢复由掺杂剂离子的照射引起的晶体损伤并使该掺杂剂离子活化。
此外，活化步骤对加热温度、加热时间、分压等工艺条件进行设定或优化，以形成期的掺杂剂分布，或者提高该掺杂剂离子的活化率。
活化步骤例如使碳层或SiO2等钝化膜在被处理体1的表面处成膜，以防止被处理体1的表面的碳化。
掺杂步骤S22将掺杂剂原子引入到被处理体1中，以形成n+和/或n-区域，以形成p+和/或p-区域，以形成n型或p型的漂移区域220，以形成n型或p型的阱区域221，以形成n型或p型的接触区域222，以形成n型或p型的主体区域，以形成n型或p型的基极区域，以形成n型或p型的源极区域，以形成n型或p型的集电极区域，以形成n型或p型的场停止区域，以形成n型或p型的柱区域，以形成n型或p型的缓冲区域，以形成n型或p型的复合促进区域，以形成n型或p型的嵌入区域，以形成halo结构，以形成浅结结构，或者以形成超结结构。
此外，掺杂步骤S22将掺杂剂原子引入到被处理体1中，以形成呈现在已知的Si系电子器件中可见的分布的n型或p型区域。
另外，可以理解为，本说明书中的说明中的n型区域或漂移区域等中包含的“区域”与n型层或漂移层等中包含的“层”相同。
掺杂步骤S22形成的n型或p型区域的掺杂剂浓度优选为1.0×1021/cm3以下，更优选为1.0×1020/cm3以下，更优选为1.0×1019/cm3以下，进一步优选为1.0×1018/cm3以下，进一步优选为1.0×1017/cm3以下，进一步优选为1.0×1016/cm3以下。此外，该掺杂剂浓度优选为1.0×1015/cm3以上，更优选为1.0×1016/cm3以上，更优选为1.0×1017/cm3以上，进一步优选为1.0×1018/cm3以上，进一步优选为1.0×1019/cm3以上，进一步优选为1.0×1020/cm3以上。
另外，该掺杂剂浓度例如有时在n型接触区域和漂移区域等不同区域之间会不同。
掺杂步骤S22也可以在每次执行SiC外延生长时，在构图步骤S21之后将掺杂剂原子引入到被处理体1中。该SiC外延生长既可以通过生长步骤S1执行，也可以通过PVD法、CVD法等已知的成膜方法执行。
如图3所示，器件形成步骤S2也可以重复构图步骤S21和掺杂步骤S22。
此外，器件形成步骤S2也可以基于多个电路图案211重复SiC外延生长、构图步骤S21以及掺杂步骤S22。
此外，器件形成步骤S2也可以在不执行构图步骤S21的情况下执行SiC外延生长和掺杂步骤S22。
另外，器件形成步骤S2在每次执行掺杂步骤S22时，对呈现电路图案211的光致抗蚀剂和/或硬掩模进行蚀刻。
<绝缘膜形成步骤S23>
如图4所示，器件形成步骤S2执行将绝缘膜230引入到被处理体1中的绝缘膜形成步骤S23。
该绝缘膜230例如在具有FET结构等的SiC半导体装置中作为栅极绝缘膜、元件分离用的层间绝缘膜、或用于调整栅电极240中的平带电压等的盖层发挥功能。
绝缘膜形成步骤S23形成的绝缘膜230的EOT(Equivalent Oxide Thickness，等效氧化层厚度)优选为100nm以下，更优选为50nm以下，更优选为20nm以下，进一步优选为10nm以下，进一步优选为5.0nm以下，进一步优选为2.0nm以下。此外，该EOT优选为1.0nm以上，更优选为2.0nm以上，更优选为5.0nm以上，更优选为10nm以上，进一步优选为20nm以上，进一步优选为50nm以上。
绝缘膜形成步骤S23例如使用已知的氧化炉和干氧(O2)、水蒸气(H2O)等氧化物对被处理体1进行热氧化，并形成热氧化SiO2膜。
此时，绝缘膜形成步骤S23对氧化温度、氧化时间、氧化物气体的分压等工艺条件进行设定或优化，以降低SiC/SiO2界面处的界面态密度，以降低SiC/SiO2界面粗糙度，以抑制热氧化SiO2膜中的碳残留，或者以促进热氧化反应中的CO气体产生。
绝缘膜形成步骤S23也可以在使绝缘膜230成膜之后，执行利用热处理或等离子体环境的干法工艺，以降低绝缘膜界面处的界面态密度。
绝缘膜形成步骤S23也可以例如在形成上述热氧化SiO2膜之后进行氮化处理，以降低SiC/SiO2界面处的界面态密度。该氮化处理既可以是在一氧化氮(NO)气氛下的热处理，也可以是利用使NO等氧化氮激励而得到的等离子体环境的处理。
绝缘膜形成步骤S23也可以基于CVD法或ALD(Atomic Layer Deposition，原子层沉积)等已知的成膜方法来形成绝缘膜230。此时，绝缘膜230也可以构成为除了热氧化SiO2膜等Si氧化膜之外，还包括Al2O3膜、AlON膜等金属氧化膜。
<电极形成步骤S24>
如图4和图5所示，器件形成步骤S2执行在被处理体1上形成电极的电极形成步骤S24。
电极形成步骤S24在被处理体1上形成电极，以形成栅电极240，以形成源电极241，以形成漏电极242，以形成基电极，以形成发射电极，以形成集电极，以形成阳极电极，以形成阴极电极，以形成欧姆电极，或者以形成肖特基电极。
电极形成步骤S24例如通过基于CVD法等已知方法的成膜工艺使多晶硅(poly-Si)在被处理体1上成膜。该多晶硅例如通过构图步骤S21、掺杂步骤S22以及选择性蚀刻步骤被加工为与绝缘膜230邻接的栅电极240。另外，电极形成步骤S24替代多晶硅或除了多晶硅之外，可以采用多晶硅以外的金属材料作为栅电极240。
电极形成步骤S24例如通过PVD法使Ni等金属膜在被处理体1上成膜，该金属膜例如通过构图步骤S21、掺杂步骤S22以及选择性蚀刻步骤，形成为与n型或p型的接触区域222邻接的欧姆电极即源电极241或漏电极242。
电极形成步骤S24也可以在形成金属膜之后通过对被处理体1进行热处理来执行硅化反应。另外，电极形成步骤S24也可以将TiN或TaN等势垒金属层叠在源电极241或漏电极242等电极上。
此外，电极形成步骤S24对硅化反应中的热处理温度或热处理时间等工艺条件进行设定或优化，以形成肖特基电极，或通过掺杂剂偏析效应形成欧姆电极。
如图5所示，电极形成步骤S24也可以在分离步骤S3之后，通过PVD法使Ni等金属膜在被处理体1上成膜，并将与n型或p型区域邻接的欧姆电极即漏电极242形成为背表面电极。
在器件形成步骤S2中也可以将由绝缘膜形成步骤S23或电极形成步骤S24形成的绝缘膜23或电极用作上述硬掩模。
另外，本说明书中的说明中的“CVD法”是指热CVD、PECVD(Plasma-Enhanced CVD，等离子体增强CVD)、MOCVD(Metal Organic CVD，金属有机CVD)等已知的CVD法，并且可以在引入构成SiC半导体装置12的各种材料中的任何一种时用作成膜方法。
另外，本说明书中的说明中的“PVD法”是指真空蒸镀、DC溅射、RF溅射、磁控溅射、反应性溅射、分子线束外延(MBE)等已知的PVD法，并且可以在引入构成SiC半导体装置12的各种材料中的任何一种时适当地用作成膜方法。
器件形成步骤S2例如也可以在选择性蚀刻步骤之后执行掺杂步骤S22、绝缘膜形成步骤S23或电极形成步骤S24，以制造具有沟槽栅极结构的SiC半导体装置12。
器件形成步骤S2也可以在电极形成步骤S24之后执行绝缘膜形成步骤S23的至少一部分。
在本发明的一实施方式中，可以根据SiC半导体装置的结构，按不同顺序执行器件形成步骤S2中包括的各步骤的至少一部分，以实现期望的SiC半导体装置12的结构。
在本发明的一实施方式中，器件形成步骤S2也可以形成配线区域。
<分离步骤S3>
分离步骤S3分离被处理体1的一部分。
分离步骤S3可以采用以下方法：通过使多根金属丝往复运动来进行切断的多金属丝锯切断，断续地产生等离子放电而进行切断的放电加工法，照射激光并形成成为切断的基点的层的方法。
如图6所示，分离步骤S3包括：在被处理体1的内部形成分离层300的分离层形成步骤S31，和以分离层300为起点剥离被处理体1的一部分的剥离步骤S32。
<分离层形成步骤S31>
在分离层形成步骤S31中，将在被处理体1中具有透射性的波长的激光照射到被处理体1并使其会聚而形成分离层300，以使作为与应从上表面分离的SiC半导体装置12的厚度相当的深度，使被处理体1的内部成为焦点。
此时，分离层形成步骤S31优选将激光照射到未形成SiC半导体装置12的被处理体1的表面。
分离层形成步骤S31利用能够基于吸附卡盘等常规方法保持被处理体1的保持装置、能够照射进行脉冲振荡的激光的光源311、以及能够会聚该激光的透镜等常规的会聚装置312，形成分离层300。
此外，分离层形成步骤S31例如采用红外激光作为该激光。
另外，该激光的波长既可以是类似于紫外光的波长，也可以是类似于可见光的波长，没有限制。
此外，分离层形成步骤S31对激光波长、激光输出、激光扫描速度、束斑直径、脉冲宽度、间距宽度等工艺条件进行设定或优化，以便可以从被处理体1适当地分离半导体装置12。
<剥离步骤S32>
剥离步骤S32以分离层300为起点剥离被处理体1的一部分即SiC半导体装置12。此时，剥离步骤S32通过使金属丝沿分离层300往复运动、或者产生超声波振动等来将机械振动赋予给被处理体1，并以分离层300为起点从被处理体1剥离SiC半导体装置12。
剥离步骤S32利用能够基于吸附卡盘等常规方法保持被处理体1的保持装置、由压电陶瓷等形成并能够产生包含超声波振动的常规机械振动的振动装置、以及能够供给纯水等液体的液体供给装置的至少一部分，以分离层300为起点从被处理体1剥离SiC半导体装置12。
分离步骤S3也可以在分离层形成步骤S31之前、或者在剥离步骤S32之前在被处理体1上形成作为应力产生层的聚合物层。
此时，剥离步骤S32也可以通过冷却包括该聚合物层的被处理体1来诱发分离层300中的龟裂传播，并以分离层300为起点从被处理体1剥离SiC半导体装置12。
此外，此时，剥离步骤S32对聚合物层的组成、膜厚、冷却温度、冷却速度、冷却时间等工艺条件进行设定或优化，以便可以从被处理体1适当地分离SiC半导体装置12。
此外，此时，分离步骤S3优选在未形成SiC半导体装置12的被处理体1的表面上形成该聚合物层，以便抑制SiC半导体装置12中的应力产生。
分离步骤S3可以采用公知技术。
此外，分离步骤S3可以采用例如日本特开2013-49161号公报、日本特开2018-207034号公报、日本特表2017-500725号公报、以及日本特表2017-526161号公报等专利文献中记载的装置或方法等的至少一部分。
此外，分离步骤S3可以采用例如日本特表2017-526161号公报、日本特表2017-500725号公报、日本特开2018-152582号公报、日本特表2019-500220号公报、以及日本特表2019-511122号公报等专利文献中记载的装置或方法等的至少一部分。
《蚀刻步骤S4》
如图7所示，蚀刻步骤S4对被处理体1进行蚀刻，以形成呈现减小的平台长度W3的平坦化的无聚束的表面。另外，将在后面描述蚀刻步骤S4所涉及的机构。
蚀刻步骤S4例如对由分离步骤S3分离的被处理体1进行热处理，并对包含残留在被处理体1处的分离层300的表层进行蚀刻。可以理解为，分离层300包括晶体位错301或损伤区域302。此时，生长层10的表面可以终止于呈现SiC单晶中的全晶胞的高度的台阶。另外，分离层300也可以理解为应变层或损伤层。
此外，蚀刻步骤S4包括应变层去除步骤S41，该应变层去除步骤S41将被处理体1设置在Si/C原子数比为1以下的准封闭空间内进行加热并蚀刻被处理体1。此外，蚀刻步骤S4包括聚束分解步骤S42，该聚束分解步骤S42将被处理体1设置在Si/C原子数比超过1的准封闭空间内进行加热并蚀刻被处理体1。
应变层去除步骤S41对分离层300进行蚀刻，并蚀刻被处理体1，以使聚束(束化)的表面露出。
聚束分解步骤S42对被处理体1进行蚀刻并分解被处理体1的表面的MSB，以形成平坦化的无聚束的表面。此时，该表面终止于呈现SiC单晶中的全晶胞的高度的台阶。
如图8所示，在本发明的一实施方式中，至少包括生长步骤S1、器件形成步骤S2以及分离步骤S3的多个步骤可以以形成圆环的方式重复执行。
此外，在本发明的一实施方式中，生长步骤S1、器件形成步骤S2、分离步骤S3以及蚀刻步骤S4可以以形成圆环的方式重复执行。
此外，在本发明的一实施方式中，器件形成步骤S2的各步骤的至少一部分也可以在分离步骤S3之后执行。
本发明的一实施方式可以制造具有例如包括肖特基势垒二极管(SBD)、双极结晶体管(BJT)、FET、绝缘栅双极晶体管(IGBT)及其组合的已知的器件结构的SiC半导体装置12。
如图9所示，本发明的一实施方式可以制造包括与漏电极、阳极电极、集电极等的电极表面邻接的n型或p型的衬底111的SiC半导体装置12。
如图9中的(a)所示，本发明的一实施方式可以制造具有FET结构的SiC半导体装置12，该FET结构包括n型或p型的衬底111、n型或p型的漂移区域220、n型或p型的阱区域221、n型或p型的接触区域222、绝缘膜230、栅电极240、源电极241和漏电极242。
此外，如图9中的(b)所示，本发明的一实施方式可以制造具有SBD结构的SiC半导体装置12，该SBD结构包括n型或p型的衬底111、低浓度区域226、阳极电极244和阴极电极245。
n型或p型的衬底111的厚度在生长层10的厚度范围内没有限制。n型或p型的衬底111例如有助于实现欧姆电极。
本发明的一实施方式可以制造具有平面栅极型结构的SiC半导体装置12。此时，SiC半导体装置12可以具有FET结构或IGBT结构等已知的器件结构。
本发明的一实施方式可以制造具有沟槽栅极型结构的SiC半导体装置12，以降低器件工作时的JFET电阻。此时，SiC半导体装置12可以具有FET结构或IGBT结构等已知的器件结构。
本发明的一实施方式可以制造具有包括n型或p型的柱区域的超结结构的已知的SiC半导体装置12，以降低器件工作时的漂移电阻。此时，SiC半导体装置12可以具有FET结构或IGBT结构等已知的器件结构。
本发明的一实施方式可以制造包括n型或p型的嵌入区域的SiC半导体装置12，以缓解器件工作时的电场集中效应。
另外，该SiC半导体装置12中的n型或p型的嵌入区域例如可以沿膜厚方向设置在栅电极240的下方，也可以沿膜厚方向设置在源电极241的下方，也可以设置成沿与膜厚方向正交的方向呈与n型或p型的阱区域并排的保护环。
本发明的一实施方式可以制造包括基底面位错密度(BPD密度)为<100/cm2的生长层、包括BPD密度为<10/cm2的生长层、或者包括BPD密度为<1.0/cm2的生长层的SiC半导体装置12。如上所述，该生长层是生长层10的至少一部分。
该生长层是指构成包含上述n型或p型区域的SiC半导体装置12的SiC结构的至少一部分。
此外，该生长层例如是指n型或p型的衬底111。
此外，该生长层例如是指具有1.0×1017/cm3以上、2.0×1017/cm3以上、5.0×1017/cm3以上、1.0×1018/cm3以上、2.0×1018/cm3以上、或者5.0×1018/cm3以上的掺杂剂浓度n+或p+区域。
在本发明的一实施方式中制造的SiC半导体装置12的晶胞间距(cell pitch)优选为10μm以下，更优选为5.0μm以下，更优选为2.0μm以下，更优选为1.0μm以下，进一步优选为0.5μm以下，进一步优选为0.2μm以下，进一步优选为0.1μm以下，进一步优选为50nm以下，进一步优选为20nm以下，进一步优选为10nm。此外，该晶胞间距优选为1.0nm以上，更优选为10nm以上，更优选为20nm以上，更优选为50nm以上，更优选为0.1μm以上，更优选为0.2μm以上，更优选为0.5μm以上，更优选为1.0μm以上，进一步优选为2.0μm以上，进一步优选为5.0μm以上。
<生长步骤S1和蚀刻步骤S4的机构>
本说明书以下对作为生长步骤S1或蚀刻步骤S4的热处理步骤所涉及的原料输送机构进行说明。
在本发明的一实施方式中，热处理步骤对被处理体1和SiC原料4进行热处理，使得在被处理体1和SiC原料4之间形成温度差。
作为生长步骤S1的热处理步骤通过将被处理体1设置在低温侧，使被处理体1进行晶体生长，并在被处理体1的表面处形成生长层10。
作为蚀刻步骤S4的热处理步骤通过将被处理体1设置在高温侧，对被处理体1进行蚀刻，例如去除分离层300。
如图10所示，通过将被处理体1设置在低温侧，同时进行背面1a中的生长层10的形成和SiC原料4(主面4a)的蚀刻。
生长步骤S1和蚀刻步骤S4分别在包含Si元素和C元素的气氛下，在准封闭空间内对被处理体1和SiC原料4进行热处理。
另外，在本说明书中的说明中的“准封闭空间”是指虽然能够进行空间内部的抽真空，但能够将在空间内部产生的蒸气的至少一部分封闭的空间。
如图11所示，在被处理体1和SiC原料4中，持续地进行基于以下的1)至5)的反应的原料输送，并且形成生长层10。
1)SiC(s)→Si(v)+C(s)
2)2C(s)+Si(v)→SiC2(v)
3)C(s)+2Si(v)→Si2C(v)
4)Si(v)+SiC2(v)→2SiC(s)
5)Si2C(v)→Si(v)+SiC(s)
1)的说明：由于SiC原料4的表面被热分解，因而Si原子(Si(v))从SiC原料4的表面脱离。
2)和3)的说明：由于Si原子(Si(v))脱离而残留在SiC原料4的表面处的C原子(C(s))与原料输送空间内的Si蒸气(Si(v))反应而成为Si2C或SiC2等并在原料输送空间内升华。
4)和5)的说明：所升华的Si2C或SiC2等由于温度梯度而到达/扩散到被处理体1的背表面1a的平台，并且到达台阶，从而延续背表面1a的多型,在呈现台阶流动生长的状态的同时，形成生长层10。
生长步骤S1包括：Si原子升华步骤，使Si原子从SiC原料4热升华；和C原子升华步骤，使残留在SiC原料4的主表面4a处的C原子与原料输送空间内的Si原子键合而使其升华。
生长步骤S1在被处理体1中的背表面1a处，基于上述台阶流动生长形成生长层10。依次执行生长步骤S1中包括的各步骤。
另外，生长步骤S1由于所输送的Si2C或SiC2等成为过饱和而凝结从而形成生长层10，因而被理解为基于PVT(物理气相输送)的步骤。
此外，通过采用这样的结构，生长步骤S1可以抑制被处理体1的表面上的MSB的形成，并获得呈现减小的平台长度的平坦化的SiC表面。
蚀刻步骤S4包括：Si原子升华步骤，使Si原子从被处理体1的表面热升华；和C原子升华步骤，使残留在被处理体1的表面处的C原子与原料输送空间内的Si原子键合而使其升华，并且蚀刻步骤S4对被处理体1的表面进行蚀刻。通过采用这样的结构，蚀刻步骤S4可以分解被处理体1的表面上的MSB，并获得呈现减小的平台长度的平坦化的SiC表面。
生长步骤S1和蚀刻步骤S4各自所涉及的机构可以理解为是包含Si元素和C元素的原料的输送。
原料输送的驱动力可以理解为是由所形成的温度梯度引起的被处理体1和SiC原料4之间的蒸气压差。因此，可以理解为，不仅被处理体1和SiC原料4各自的表面处的温度差，而且由被处理体1和SiC原料4之间的晶体结构等引起的化学势差也可以成为原料输送的驱动力。
在生长步骤S1和蚀刻步骤S4各自中，SiC原料4可以是通过升华法等制造的SiC晶锭，也可以是从该SiC晶锭切成圆盘状而获得的SiC晶片，也可以是SiC多晶。此外，SiC原料4也可以是包含SiC多晶的烧结体等加工品。
此外，在生长步骤S1和蚀刻步骤S4各自中，形成准封闭空间的SiC材料或在准封闭空间内露出的SiC材料可以为SiC原料4。
在生长步骤S1中的原料输送中，通过使用掺杂气体供给装置将掺杂气体供给到准封闭空间内，可以调整生长层10的掺杂浓度。
可以理解为，在不供给掺杂气体的情况下，生长层10继承准封闭空间内的掺杂浓度。
生长步骤S1和蚀刻步骤S4各自中的原料输送优选的是在具有包含Si元素的气相物种和包含C元素的气相物种的环境下进行。
此外，生长步骤S1和蚀刻步骤S4各自中的原料输送在SiC-Si或SiC-C平衡蒸气压环境下进行。
本说明书中的说明中的“SiC-Si蒸气压环境”是指当SiC(固体)和Si(液相)通过气相成为相平衡状态时的蒸气压环境。SiC-Si平衡蒸气压环境是通过对Si/C原子数比超过1的准封闭空间进行热处理而形成的。
本说明书中的说明中的“SiC-C平衡蒸气压环境”是指当SiC(固相)和C(固相)通过气相成为相平衡状态时的蒸气压环境。SiC-C平衡蒸气压环境是通过对Si/C原子数比为1以下的准封闭空间进行热处理而形成的。
生长步骤S1和蚀刻步骤S4各自中的热处理温度优选为1400℃以上，更优选为1500℃以上，更优选为1600℃以上，更优选为1700℃以上，更优选为1800℃以上，进一步优选为1900℃以上，进一步优选为2000℃以上，进一步优选为2100℃以上，进一步优选为2200℃以上。
此外，该热处理温度优选为2300℃以下，更优选为2200℃以下，更优选为2100℃以下，更优选为2000℃以下，更优选为1900℃以下，进一步优选为1800℃以下，进一步优选为1700℃以下，进一步优选为1600℃以下，进一步优选为1500℃以下。
另外，生长步骤S1和蚀刻步骤S4各自所涉及的生长速率或蚀刻速率由该热处理温度来决定。
生长步骤S1和蚀刻步骤S4各自中的被处理体1和SiC原料4之间的温度梯度优选为0.1℃/mm以上，更优选为0.2℃/mm以上，更优选为0.5℃/mm以上，进一步优选为1.0℃/mm以上，进一步优选为2.0℃/mm以上。此外，该温度梯度优选为5.0℃/mm以下，更优选为2.0℃/mm以下，更优选为2.0℃/mm以下，更优选为1.0℃/mm以下，进一步优选为0.5℃/mm以下，进一步优选为0.2℃/mm以下。
另外，该温度梯度既可以是一样的，也可以具有分布。
<生长步骤S1和蚀刻步骤S4各自所涉及的装置>
本说明书以下对在生长步骤S1和蚀刻步骤S4中使用的装置进行详细说明。另外，对于与上述制造方法中所示的结构基本相同的结构要素，标注相同的附图标记并简化其说明。
如图12所示，SiC半导体装置的制造方法所涉及的制造装置具有主体容器141、高熔点容器142以及加热炉143。
主体容器141例如由包含SiC多晶的材料构成。因此，主体容器141的至少一部分可以成为原料输送中的输送源(SiC原料4)。
期望的是，加热后的主体容器141内的环境例如成为包含Si元素的气相物种和包含C元素的气相物种的混合体系的蒸气压环境。作为包含该Si元素的气相物种，可以例示Si、Si2、Si3、Si2C、SiC2、SiC等。
此外，作为包含C元素的气相物种，可以例示Si2C、SiC2、SiC、C等。
主体容器141的掺杂剂和掺杂浓度可以根据想要形成的生长层10的掺杂剂和掺杂浓度来选择。
此外，只要是在主体容器141的加热处理时在内部空间中产生包含Si元素的气相物种和包含C元素的气相物种的蒸气压的结构，就可以采用该结构。例如，可以示出在内表面的一部分处露出SiC多晶的结构、或将SiC多晶单独设置在主体容器141内的结构等。
主体容器141包括能够设置被处理体1的设置用具141a。此外，主体容器141是包括能够相互嵌合的上容器141c和下容器141b的嵌合容器。在上容器141c和下容器141b的嵌合部处形成有微小的间隙，构成为能够从该间隙进行主体容器141内的排气(抽真空)。
<Si蒸气供给源>
主体容器141具有Si蒸气供给源。Si蒸气供给源是以将主体容器141内的准封闭空间的Si/C原子数比调整为超过1为目的而使用的。作为Si蒸气供给源，可以例示固体的Si(Si片或Si粉末等的Si颗粒)或Si化合物。
例如，如本发明的一实施方式那样，在主体容器141整体由SiC多晶构成的情况下，通过设置Si蒸气供给源，主体容器141内的Si/C原子数比超过1。具体地，当在满足化学计量比1:1的SiC多晶的主体容器141内设置了满足化学计量比1:1的被处理体1和SiC原料4以及Si蒸气供给源的情况下，主体容器141内的Si/C原子数比超过1。
根据本发明的一实施方式的SiC-Si平衡蒸气压环境是通过对Si/C原子数比超过1的准封闭空间进行加热而形成的。此外，根据本发明的一实施方式的SiC-C平衡蒸气压环境是通过对Si/C原子数比为1以下的准封闭空间进行加热而形成的。根据本发明的一实施方式的主体容器141也可以构成为分别地适当收纳预定部件，以成为SiC-Si平衡蒸气压环境或SiC-C平衡蒸气压环境。
加热炉143构成为，进行加热以形成温度从主体容器141的上容器141c朝向下容器141b下降/上升的温度梯度。由此，在被处理体1的厚度方向上形成温度梯度。
如图12所示，加热炉143包括：主加热室143c，能够将被处理体1等加热到1000℃以上且2300℃以下的温度；预备室143a，能够将被处理物预热到500℃以上的温度；高熔点容器142，能够收纳主体容器141；以及移动装置143b(移动台)，能够将该高熔点容器142从预备室143a移动到主加热室143c。
主加热室143c在平面剖视图中形成为正六边形，并且在其内侧设置有高熔点容器142。主加热室143c内设置有加热器143d(网状加热器)。此外，在主加热室143c的侧壁或顶部处固定有多层热反射金属板(未图示)。多层热反射金属板构成为使加热器143d的热量朝向主加热室143c的大致中央部反射。
加热器143d设置成在主加热室143c内围绕收纳被处理物的高熔点容器142。此时，通过在加热器143d的外侧设置多层热反射金属板，能够实现在1000℃以上且2300℃以下的温度范围内的升温。
加热器143d例如可以采用电阻加热式的加热器或高频感应加热式的加热器。
加热器143d也可以采用能够在高熔点容器142内形成温度梯度的结构。加热器143d例如也可以构成为在上侧(或下侧)设置多个加热器。此外，加热器143d也可以构成为使宽度随着朝向上侧(或下侧)而变大。或者，加热器143d也可以构成为能够随着朝向上侧(或下侧)而增大所供给的电力。
在主加热室143c连接有：真空形成用阀143f，进行主加热室143c内的排气；惰性气体注入用阀143e，将惰性气体导入到主加热室143c内；以及真空计143g，测量主加热室143c内的真空度。
真空形成用阀143f与对主加热室143c内进行排气而抽真空的抽真空泵连接(未图示)。通过该真空形成用阀143f和抽真空泵，可以将主加热室143c内的真空度调整为优选10Pa以下，更优选1.0Pa以下，最优选10-3Pa以下。作为该抽真空泵，可以例示涡轮分子泵。
惰性气体注入用阀143e与惰性气体供给源连接(未图示)。通过该惰性气体注入用阀143e和惰性气体供给源，可以在10-5至104Pa的范围内将惰性气体导入主加热室143c内。作为该惰性气体，可以选择Ar等。
惰性气体注入用阀143e是能够向主体容器141内供给掺杂气体的掺杂气体供给装置。即，通过选择掺杂气体(例如，N2等)作为惰性气体，可以提高生长层10的掺杂浓度。
预备室143a与主加热室143c连接，并且构成为能够通过移动装置143b移动高熔点容器142。另外，本实施方式的预备室143a构成为能够利用主加热室143c的加热器143d的余热来升温。例如，在将主加热室143c升温到2000℃的情况下，预备室143a被升温到1000℃左右，可以进行被处理物(被处理体1、主体容器141、高熔点容器142等)的脱气处理。
移动装置143b构成为能够载置高熔点容器142并在主加热室143c和预备室143a之间移动。
由于利用移动装置143b进行的主加热室143c与预备室143a之间的输送最短在1分钟左右完成，因而可以实现1.0至1000℃/min的升温/降温。由此，由于可以进行急速升温和急速降温，因而能够观察不具有升温中和降温中的低温生长历史的表面形状。
此外，在图12中，预备室143a设置在主加热室143c的下方，但不限于此，预备室143a也可以设置在任何方向上。
根据本实施方式的移动装置143b是用于载置高熔点容器142的移动台。该移动台和高熔点容器142的接触部成为热量的传播路径。由此，可以在高熔点容器142内形成温度梯度，使得移动台和高熔点容器142的接触部侧成为低温侧。
在本实施方式的加热炉143中，由于高熔点容器142的底部与移动台接触，因而温度梯度被设置成使温度从高熔点容器142的上容器142b朝向下容器142a下降。
通过改变移动台和高熔点容器142的接触部的位置，可以将温度梯度的方向设定为任意方向。例如，在移动台采用悬挂式等并且将接触部设置在高熔点容器142的顶部处的情况下，热量向上方向逸出。因此，温度梯度设置成使温度从高熔点容器142的上容器142b朝向下容器142a上升。另外，期望的是，该温度梯度沿被处理体1和SiC原料4的厚度方向形成。此外，如上所述，也可以根据加热器143d的结构形成温度梯度。
根据本实施方式的加热炉143内的包含Si元素的气相物种的蒸气压环境是使用高熔点容器142和Si蒸气供给材料来形成的。例如，只要是能够在主体容器141的周围形成包含Si元素的气相物种的蒸气压环境的方法，就可以在本发明的一实施方式中采用。
高熔点容器142优选的是构成为包括具有与构成主体容器141的材料的熔点相同或其以上的熔点的高熔点材料。
高熔点容器142例如可以例示：作为通用耐热部件的C，作为高熔点金属的W、Re、Os、Ta、Mo，作为碳化物的Ta9C8、HfC、TaC、NbC、ZrC、Ta2C、TiC、WC、MoC，作为氮化物的HfN、TaN、BN、Ta2N、ZrN、TiN，作为硼化物的HfB2、TaB2、ZrB2、NB2、TiB2，SiC多晶等。
如图12所示，高熔点容器142与主体容器141一样，是包括能够相互嵌合的上容器142b和下容器142a的嵌合容器，并且构成为能够收纳主体容器141。在上容器142b和下容器142a的嵌合部处形成有微小的间隙43，构成为能够从该间隙43进行高熔点容器142内的排气(抽真空)。
高熔点容器142具有能够向高熔点容器142内供给包含Si元素的气相物种的蒸气压的Si蒸气供给材料。
Si蒸气供给材料只要是在加热处理时在高熔点容器142内产生Si蒸气的结构即可，例如可以例示固体的Si(Si片或Si粉末等的Si颗粒)或Si化合物。
此外，Si蒸气供给材料例如是包覆高熔点容器142的内壁的薄膜。
在高熔点容器142是TaC等的金属化合物的情况下，Si蒸气供给材料例如是构成高熔点容器142的金属原子和Si原子的硅化物材料。
高熔点容器142通过在其内侧具有Si蒸气供给材料，可以维持主体容器141内的包含Si元素的气相物种的蒸气压环境。可以理解为，这是因为主体容器141内的包含Si元素的气相物种的蒸气压与主体容器141外的包含Si元素的气相物种的蒸气压被平衡。
本说明书结合参考例1至3来说明根据本发明的作用效果。
《参考例1》
在以下条件下，将SiC单晶衬底E10收纳在主体容器141中，并且将主体容器141收纳在高熔点容器142中。
<SiC单晶衬底E10>
多晶型：4H-SiC
衬底尺寸：横宽(10mm)、纵宽(10mm)、厚度(0.3mm)
偏离方向和偏离角：<11-20>方向4°偏离
生长表面:(0001)晶面
MSB的有无：无
分离层或应变层：无
材料：SiC多晶
容器尺寸：直径(60mm)、高度(4.0mm)
SiC单晶衬底E10与SiC材料的距离：2.0mm
容器内的Si/C原子数比：1以下
材料：TaC
容器尺寸：直径(160mm)、高度(60mm)
Si蒸气供给材料(Si化合物)：TaSi2
在以下条件下对在上述条件下设置的SiC单晶衬底E10进行了加热处理。
加热温度：1700℃
加热时间：300min
温度梯度：1.0℃/mm
生长速度：5.0nm/min
主加热室143c的真空度：10-5Pa
图13是求出在生长层E11中从BPD转变为其他缺陷/位错(TED等)的转变率的方法的说明图。
图13中的(a)示出了通过加热步骤使生长层E11生长的状况。在该加热步骤中，存在于SiC单晶衬底E10处的BPD以一定概率转变为TED。因此，除非进行100％转变，否则TED和BPD会混合存在于生长层E11的表面处。
图13中的(b)示出了使用KOH溶解蚀刻法确认了生长层E11中的缺陷的状况。该KOH溶解蚀刻法是这样的方法：将SiC单晶衬底E10浸入加热到约500℃的溶解盐(KOH等)中，在位错或缺陷部分处形成蚀刻坑，并且根据该蚀刻坑的尺寸/形状来判别位错的种类。通过该方法，评价存在于生长层E11表面处的BPD数量。
图13中的(c)示出了在KOH溶解蚀刻之后去除生长层E11的状况。在该方法中，在通过机械抛光、CMP等平坦化到蚀刻坑深度之后，通过热蚀刻去除生长层E11，从而使SiC单晶衬底E10的表面露出。
图13中的(d)示出了针对去除了生长层E11的SiC单晶衬底E10使用KOH溶解蚀刻法确认了SiC单晶衬底E10中的缺陷的状况。通过该方法，评价存在于SiC单晶衬底E10表面处的BPD数量。
根据图13所示的一系列顺序，将存在于生长层E11表面处的BPD数量(参照图13中的(b))和存在于SiC单晶衬底E10表面处的BPD数量(图13中的(d))进行比较，从而可以获得通过热处理从BPD转变为其他缺陷/位错的BPD转变率。
参考例1的存在于生长层E11表面处的BPD数量约为0/cm2，存在于SiC单晶衬底E10表面处的BPD数量为1000个/cm2。即，可以理解为，通过将表面处不存在MSB的SiC单晶衬底E10设置在Si/C原子数比为1以下的准封闭空间并进行加热来减少/去除BPD。
在参考例1中，可以理解为，由于在主体容器141内形成SiC-C平衡蒸气压环境，使得主体容器141内的Si/C原子数比为1以下，因而在生长步骤S1中也可以减少/去除BPD。
《参考例2》
在以下条件下，将SiC单晶衬底E10收纳在主体容器141中，并且将主体容器141收纳在高熔点容器142中。
<SiC单晶衬底E10>
多晶型：4H-SiC
衬底尺寸：横宽(10mm)、纵宽(10mm)、厚度(0.3mm)
偏离方向和偏离角：<11-20>方向4°偏离
生长表面：(0001)晶面
MSB的有无：有
材料：SiC多晶
容器尺寸：直径(60mm)、高度(4.0mm)
SiC单晶衬底E10与SiC材料的距离：2.0mm
Si蒸气供给源：Si片
容器内的Si/C原子数比：超过1
通过将Si片与SiC单晶衬底一起收纳在主体容器141内，容器内的Si/C原子数比超过1。
材料：TaC
容器尺寸：直径160mm×高度60mm
Si蒸气供给材料(Si化合物)：TaSi2
在以下条件下对在上述条件下设置的SiC单晶衬底E10进行了加热处理。
加热温度：1800℃
加热时间：60min
温度梯度：1.0℃/mm
生长速度：68nm/min
主加热室143c的真空度：10-5Pa
图14是生长层E11的生长前的SiC单晶衬底E10表面的SEM像。图14中的(a)是以×1000倍率观察到的SEM像，图14中的(b)是以×100000倍率观察到的SEM像。可以理解为，在该生长层E11的生长前的SiC单晶衬底E10表面处形成有MSB，并且高度3.0nm以上的台阶以平均42nm的平台宽度排列。另外，通过AFM测量了台阶高度。
图15是生长层E11的生长后的SiC单晶衬底E10表面的SEM像。图15中的(a)是以×1000倍率观察到的SEM像，图15中的(b)是以×100000倍率观察到的SEM像。
可以理解为，在参考例2的生长层E11表面处未形成MSB，并且1.0nm(全晶胞)的台阶以14nm的平台宽度有规则地排列。另外，通过AFM测量了台阶高度。
因此，可以理解为，通过将表面处存在MSB的SiC单晶衬底E10设置在Si/C原子数比超过1的准封闭空间中并进行加热来形成MSB被分解的生长层E11。
在参考例2中，由于将Si蒸气供给源设置成使主体容器141内的Si/C原子数比超过1，因而在主体容器141内形成SiC-Si平衡蒸气压环境。因此，可以理解为，即使在生长步骤S1中也可以分解SiC单晶衬底表面上的MSB。
《参考例3》
图16是示出通过根据本发明的SiC单晶衬底的制造方法进行生长得到的加热温度与生长速度之间的关系的曲线图。该曲线图的横轴是温度的倒数，并且该曲线图的纵轴以对数表示生长速度。将SiC单晶衬底E10设置在Si/C原子数比超过1的空间(主体容器141内)中并在SiC单晶衬底E10上使生长层E11进行生长得到的结果用○标记表示。此外，将SiC单晶衬底E10设置在Si/C原子数比为1以下的空间(主体容器141内)中并在SiC单晶衬底E10上使生长层E11进行生长得到的结果用×标记表示。
此外，在图16的曲线图中，将SiC-Si平衡蒸气压环境中的SiC衬底生长的热力学计算结果用虚线(阿伦尼乌斯图)表示，并且将SiC-C平衡蒸气压环境中的SiC衬底生长的热力学计算结果用双点划线(阿伦尼乌斯图)表示。
在本方法中，在SiC原料与SiC衬底之间的蒸气压环境成为SiC-C平衡蒸气压环境或SiC-C平衡蒸气压环境的条件下，将化学势差或温度梯度作为生长驱动力，使SiC单晶衬底E10生长。该化学势差可以例示在SiC多晶和SiC单晶的表面产生的气相物种的分压差。
在此，在将从SiC原料(输送源)和SiC衬底(输送目的地)产生的蒸气的分压差作为生长量的情况下，通过以下的式1求出SiC生长速度。
[式1]
Figure BDA0003554771240000311
在此，T为SiC原料侧的温度，mi为气相物种(SixCy)的分子量，k为玻尔兹曼常数。此外，P输送源i-P输送目的地i是原料气体成为过饱和状态而作为SiC析出的生长量，并且作为原料气体，可以设想SiC、Si2C、SiC2。
因此，虚线是在SiC(固体)和Si(液相)通过气相成为相平衡状态时的蒸气压环境中以SiC多晶为原料使SiC单晶生长时的热力学计算结果。具体地，该结果是使用式1在以下的条件(i)～(iv)下进行了热力学计算而得到的。
(i)是体积恒定的SiC-Si平衡蒸气压环境；
(ii)生长驱动力是主体容器141内的温度梯度和SiC多晶与SiC单晶之间的蒸气压差(化学势差)；
(iii)原料气体为SiC、Si2C、SiC2；
(iv)原料吸附到SiC单晶衬底E10的台阶的吸附系数为0.001。
此外，双点划线是在SiC(固相)和C(固相)通过气相成为相平衡状态时的蒸气压环境中以SiC多晶为原料使SiC单晶生长时的热力学计算结果。具体地，该结果是使用式1在以下的条件(i)～(iv)下进行热力学计算而得到的。
(i)是体积恒定的SiC-C平衡蒸气压环境；
(ii)生长驱动力是主体容器141内的温度梯度和SiC多晶与SiC单晶之间的蒸气压差(化学势差)；
(iii)原料气体为SiC、Si2C、SiC2；
(iv)原料吸附到SiC单晶衬底E10的台阶的吸附系数为0.001。
另外，在热力学计算中使用的各化学物种的数据采用了JANAF热化学表的值。
根据该图16的曲线图，可以理解为，将SiC单晶衬底E10设置在Si/C原子数比超过1的空间(主体容器141内)中并在SiC单晶衬底E10上使生长层E11进行生长得到的结果(○标记)与SiC-Si平衡蒸气压环境中的SiC生长的热力学计算结果倾向一致。此外，可以理解为，将SiC单晶衬底E10设置在Si/C原子数比为1以下的空间(主体容器141内)中并在SiC单晶衬底E10上使生长层E11进行生长得到的结果(×标记)与SiC-C平衡蒸气压环境中的SiC生长的热力学计算结果倾向一致。
可以理解为，在SiC-Si平衡蒸气压环境下，在1960℃的加热温度下实现1.0μm/min以上的生长速度。此外，可以理解为，在2000℃以上的加热温度下实现2.0μm/min以上的生长速度。另一方面，可以理解为，在SiC-C平衡蒸气压环境下，在2000℃的加热温度下实现1.0μm/min以上的生长速度。此外，可以理解为，在2030℃以上的加热温度下实现2.0μm/min以上的生长速度。
根据本发明，可以提供一种将生长步骤S1、器件形成步骤S2和分离步骤S3进行组合的高质量的SiC半导体装置。
附图标记说明
1 被处理体
1a 背表面
4 SiC原料
4a 主表面
10 生长层
11 原衬底
12 形成在生长层10处的SiC半导体装置
23 绝缘膜
43 间隙
101a 台阶
101b 平台
102a 台阶
102b 平台
103a 台阶
103b 平台
111 衬底
141 主体容器
141a 设置用具
141b 下容器
141c 上容器
142 高熔点容器
142a 下容器
142b 上容器
143 加热炉
143a 预备室
143b 移动装置
143c 主加热室
143d 加热器
143e 惰性气体注入用阀
143f 真空形成用阀
143g 真空计
211 电路图案
220 漂移区域
221 阱区域
222 接触区域
226 低浓度区域
230 绝缘膜
240 栅电极
241 源电极
242 漏电极
244 阳极电极
245 阴极电极
300 分离层
301 晶体位错
302 损伤区域
311 光源
312 会聚装置
E10 SiC单晶衬底
E11 生长层
S1 生长步骤
S11 外延生长步骤
S12 聚束分解步骤
S2 器件形成步骤
S21 构图步骤
S22 掺杂步骤
S23 绝缘膜形成步骤
S24 电极形成步骤
S3 分离步骤
S31 分离层形成步骤
S32 剥离步骤
S4 蚀刻步骤
W1 平台长度
W2 平台长度
W3 平台长度

Claims (15)

1.一种SiC半导体装置的制造方法，其包括：
生长步骤，在包含SiC单晶的被处理体上形成生长层；
器件形成步骤，在所述生长层中形成SiC半导体装置的至少一部分；以及
分离步骤，将所述SiC半导体装置的至少一部分从所述被处理体分离。
2.根据权利要求1所述的制造方法，其中，所述生长步骤在包含Si元素和C元素的气氛下对所述被处理体进行热处理。
3.根据权利要求2所述的制造方法，其中，所述生长步骤在SiC材料露出的准封闭空间内对所述被处理体进行热处理。
4.根据权利要求1至3中任一项所述的制造方法，其中，所述器件形成步骤执行在所述生长层上形成电路图案的构图步骤。
5.根据权利要求1至4中任一项所述的制造方法，其中，所述器件形成步骤执行将掺杂剂原子引入到所述生长层中的掺杂步骤。
6.根据权利要求1至5中任一项所述的制造方法，其中，所述器件形成步骤执行将绝缘膜引入到所述生长层中的绝缘膜形成步骤。
7.根据权利要求1至6中任一项所述的制造方法，其中，所述器件形成步骤执行在所述生长层上形成电极的电极形成步骤。
8.根据权利要求1至7中任一项所述的制造方法，其中，所述分离步骤包括：分离层形成步骤，在包括所述生长层的所述被处理体的内部形成分离层；以及剥离步骤，以所述分离层为起点剥离包括所述生长层的所述被处理体的一部分。
9.根据权利要求8所述的制造方法，其中，所述分离层形成步骤以所述内部成为焦点的方式对所述被处理体照射激光而形成所述分离层。
10.根据权利要求1至9中任一项所述的制造方法，其中，执行蚀刻步骤，所述蚀刻步骤在包含Si元素和C元素的气氛下对所述被处理体进行热处理并蚀刻所述被处理体。
11.根据权利要求10所述的制造方法，其中，所述蚀刻步骤在SiC材料露出的准封闭空间内对所述被处理体进行热处理。
12.根据权利要求10或11所述的制造方法，其中，依次包括所述分离步骤、所述蚀刻步骤以及所述生长步骤。
13.根据权利要求1至11中任一项所述的制造方法，其中，依次包括所述分离步骤和所述生长步骤。
14.一种SiC半导体装置，其中，包括基底面位错密度为＜100/cm2的生长层，所述生长层为n型或p型的衬底。
15.根据权利要求14所述的SiC半导体装置，其中，所述生长层的掺杂浓度为1.0×1017/cm3以上。
CN202080065954.4A 2019-09-27 2020-09-24 SiC半导体装置的制造方法和SiC半导体装置 Pending CN114423890A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019178072 2019-09-27
JP2019-178072 2019-09-27
PCT/JP2020/036001 WO2021060366A1 (ja) 2019-09-27 2020-09-24 ＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置

Publications (1)

Publication Number Publication Date
CN114423890A true CN114423890A (zh) 2022-04-29

Family

ID=75167028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080065954.4A Pending CN114423890A (zh) 2019-09-27 2020-09-24 SiC半导体装置的制造方法和SiC半导体装置

Country Status (6)

Country Link
US (1) US20220375749A1 (zh)
EP (1) EP4036280A4 (zh)
JP (1) JPWO2021060366A1 (zh)
CN (1) CN114423890A (zh)
TW (1) TW202120755A (zh)
WO (1) WO2021060366A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115595671A (zh) * 2022-12-12 2023-01-13 青禾晶元（天津）半导体材料有限公司（Cn） 一种复合衬底的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011219298A (ja) * 2010-04-07 2011-11-04 Nippon Steel Corp 炭化珪素エピタキシャル膜の製造方法
JP2013189323A (ja) * 2012-03-12 2013-09-26 Sumitomo Electric Ind Ltd 炭化珪素単結晶の製造方法
US20140252373A1 (en) * 2013-03-08 2014-09-11 Infineon Technologies Austria Ag Semiconductor Device and Method for Producing the Same
WO2017188381A1 (ja) * 2016-04-28 2017-11-02 学校法人関西学院 気相エピタキシャル成長方法及びエピタキシャル層付き基板の製造方法
CN109234804A (zh) * 2018-11-02 2019-01-18 山东天岳先进材料科技有限公司 一种碳化硅单晶生长方法
WO2019044029A1 (ja) * 2017-09-01 2019-03-07 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5917862B2 (ja) 2011-08-30 2016-05-18 浜松ホトニクス株式会社 加工対象物切断方法
US9406551B2 (en) * 2012-09-27 2016-08-02 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate, and method for manufacturing semiconductor devices integrated in a semiconductor substrate
JP5761264B2 (ja) 2013-07-24 2015-08-12 トヨタ自動車株式会社 ＳｉＣ基板の製造方法
DE102014013107A1 (de) 2013-10-08 2015-04-09 Siltectra Gmbh Neuartiges Waferherstellungsverfahren
EP3395489A1 (de) 2014-11-27 2018-10-31 Siltectra GmbH Festkörperteilung mittels stoffumwandlung
DE102016000051A1 (de) 2016-01-05 2017-07-06 Siltectra Gmbh Verfahren und Vorrichtung zum planaren Erzeugen von Modifikationen in Festkörpern
KR102300061B1 (ko) 2016-03-22 2021-09-09 실텍트라 게엠베하 분리될 고형체의 결합된 레이저 처리 방법
JP6904793B2 (ja) 2017-06-08 2021-07-21 株式会社ディスコ ウエーハ生成装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011219298A (ja) * 2010-04-07 2011-11-04 Nippon Steel Corp 炭化珪素エピタキシャル膜の製造方法
JP2013189323A (ja) * 2012-03-12 2013-09-26 Sumitomo Electric Ind Ltd 炭化珪素単結晶の製造方法
US20140252373A1 (en) * 2013-03-08 2014-09-11 Infineon Technologies Austria Ag Semiconductor Device and Method for Producing the Same
WO2017188381A1 (ja) * 2016-04-28 2017-11-02 学校法人関西学院 気相エピタキシャル成長方法及びエピタキシャル層付き基板の製造方法
CN109072478A (zh) * 2016-04-28 2018-12-21 学校法人关西学院 气相外延生长方法及带有外延层的基板的制备方法
WO2019044029A1 (ja) * 2017-09-01 2019-03-07 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN109234804A (zh) * 2018-11-02 2019-01-18 山东天岳先进材料科技有限公司 一种碳化硅单晶生长方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115595671A (zh) * 2022-12-12 2023-01-13 青禾晶元（天津）半导体材料有限公司（Cn） 一种复合衬底的制备方法
CN115595671B (zh) * 2022-12-12 2023-08-15 青禾晶元(天津)半导体材料有限公司 一种复合衬底的制备方法

Also Published As

Publication number Publication date
EP4036280A4 (en) 2023-11-01
EP4036280A1 (en) 2022-08-03
US20220375749A1 (en) 2022-11-24
JPWO2021060366A1 (zh) 2021-04-01
TW202120755A (zh) 2021-06-01
WO2021060366A1 (ja) 2021-04-01

Similar Documents

Publication Publication Date Title
KR102403102B1 (ko) 반도체 처리 장치
KR102612989B1 (ko) 고 에칭 선택성 비정질 탄소 막
CN106169415B (zh) 用于多图案化应用的光调谐硬掩模
KR101556574B1 (ko) 이중 패터닝 식각 프로세스
TWI352387B (en) Etch methods to form anisotropic features for high
KR101516648B1 (ko) 산화물 표면 대신 베어 실리콘 상의 폴리머 막들의 선택적 증착
TW201726965A (zh) 形成氮碳氧化矽薄膜的方法
TWI375991B (en) Method for multi-layer resist plasma etch
CN109417048A (zh) 用于间隙填充应用的可流动非晶硅膜
US9911607B2 (en) Method of processing target object
KR101451591B1 (ko) 자외선-보조형 광화학적 증착에 의한 플라즈마 손상된 저-k 필름들의 유전체 복구
JP4049214B2 (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
JP2011508433A (ja) 自然酸化物の成長を低減するためのプラズマクリーンプロセスによるパッシベーション層の形成
TW201030798A (en) Front end of line plasma mediated ashing processes and apparatus
TW201515103A (zh) 用於穩定界面後蝕刻以盡量減少下一處理步驟前佇列時間問題的方法
US10707088B2 (en) Method of processing target object
KR20190073463A (ko) 탄소계 막들을 위한 자기 제한 순환 에칭 방법
CN112567498A (zh) 使用自组装单层的选择性沉积的方法
JP2012169408A (ja) マスク用材料、マスクの形成方法、パターン形成方法、及びエッチング保護膜
CN114423890A (zh) SiC半导体装置的制造方法和SiC半导体装置
JP2022509816A (ja) 金属層をパターニングする方法
TW201901776A (zh) 磊晶矽上之非晶矽的選擇性蝕刻
JP2011023431A (ja) 炭化珪素半導体装置の製造方法
TWI224818B (en) Method for oxidizing a silicon wafer at low-temperature and apparatus for the same
TW200401946A (en) Process for etching photomasks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination