CN114402429A - 用于形成自对准存储器结构的技术 - Google Patents

用于形成自对准存储器结构的技术 Download PDF

Info

Publication number
CN114402429A
CN114402429A CN202080064769.3A CN202080064769A CN114402429A CN 114402429 A CN114402429 A CN 114402429A CN 202080064769 A CN202080064769 A CN 202080064769A CN 114402429 A CN114402429 A CN 114402429A
Authority
CN
China
Prior art keywords
memory
sacrificial
depositing
layered
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080064769.3A
Other languages
English (en)
Inventor
S·W·鲁塞尔
A·雷达埃利
I·托尔托雷利
A·皮罗瓦诺
F·佩里兹
L·弗拉汀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114402429A publication Critical patent/CN114402429A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明描述用于形成自对准存储器结构的技术的方法、系统及装置。方面包含蚀刻包含第一导电材料及第一牺牲材料的分层材料组合件以沿着产生第一组区段的第一方向形成第一组沟道。可将绝缘材料沉积于所述第一组沟道中的每一者内且可将第二牺牲材料沉积到所述第一组区段及所述绝缘材料上。可沿着产生第二组区段的第二方向将第二组沟道蚀刻到所述分层材料组合件中，其中所述第二组沟道延伸穿过所述第一及第二牺牲材料。可将绝缘材料沉积于所述第二组沟道中且移除所述牺牲材料而留下腔。可将存储器材料沉积于所述腔中。

Description

用于形成自对准存储器结构的技术
交叉参考
本专利申请案主张拉塞尔(Russell)等人于2019年8月13日申请的标题为“用于形成自对准存储器结构的技术(TECHNIQUES FOR FORMING SELF-ALIGNED MEMORYSTRUCTURES)”的第16/539,932号美国专利申请案的优先权，所述申请案转让给其受让人且其全部内容以引用的方式明确并入本文中。
背景技术
下文大体上涉及一种包含至少一个存储器装置的系统，且更明确来说，涉及用于形成自对准存储器结构的技术。
存储器装置广泛用于在各种电子装置(例如计算机、无线通信装置、相机、数字显示器及类似者)中存储信息。通过编程存储器装置的不同状态而存储信息。例如，二进制装置最常存储通常通过逻辑1或逻辑0表示的两个状态中的一者。在其它装置中，可存储两个以上状态。为存取经存储信息，装置的组件可读取或感测存储器装置中的至少一个经存储状态。为存储信息，装置的组件可在存储器装置中写入或编程状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)、其它硫属化物存储器技术等等。存储器装置可为易失性的或非易失性的。改进存储器装置一般可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、降低功率消耗或改进制造过程以及其它度量。可期望用于节省存储器阵列中的空间、增加存储器单元密度或为存储器阵列制造更小存储器单元的改进解决方案。
附图说明
图1说明根据如本文中所公开的实例的存储器装置的实例。
图2说明根据如本文中所公开的实例的支持存储器装置的存储器阵列的实例。
图3到14说明根据如本文中所公开的实例的作为支持用于形成自对准存储器结构的技术的制造过程的部分而执行的实例操作。
图15及16展示说明根据如本文中所公开的实例的支持用于形成自对准存储器结构的技术的一或多种方法的流程图。
具体实施方式
可期望形成更小存储器单元以例如增加存储器阵列的存储密度、降低每存储器单元的功率消耗、降低制造成本等。然而，用于传统制造操作中的过程流程可能无法可靠地形成低于特定大小的存储器单元特征部。例如，蚀刻存储器材料以形成更小存储器单元可包含移除更靠近在一起的存储器材料的区段。随着存储器单元结构变得更小，来自制造过程的二次效应(例如，蚀刻损害、材料污染等)可对最终存储器单元的结构及功能具有更大影响。另外，制造存储器单元可包含相对于先前制造过程(例如，第一蚀刻过程)定向后续制造过程(例如，第二蚀刻过程)。随着存储器单元大小的减小，制造过程可维持不同操作之间的更大容限。因此，用于产生更大存储器单元的制造过程可对更小存储器单元造成损害(例如污染或侵蚀)，此阻止这些过程可靠地形成更小规模的存储器单元。
用于形成存储器单元的过程可包含使用第一遮蔽图案从包含第一牺牲材料且不包含存储器材料的分层材料组合件移除材料。通过使用第一遮蔽图案移除材料而留下的空隙可用绝缘材料填充以形成存储器单元结构的第一部分。可将第二牺牲材料沉积到存储器单元结构的第一部分上，且可使用第二遮蔽图案在相同操作期间移除第二牺牲材料及第一牺牲材料两者的部分。通过移除第一牺牲材料及第二牺牲材料而留下的空隙可用形成存储器单元的第二部分的绝缘材料填充。因此，在单一操作中移除第一及第二牺牲材料两者使存储器单元结构的第二部分的特征部与存储器单元结构的第一部分的特征部对准。可移除第一及第二牺牲材料两者的剩余部分以形成存储器腔。
在已形成绝缘材料且移除牺牲材料的剩余部分之后，可将存储器材料沉积到由绝缘材料界定的腔中。在一些情况中，可移除过量存储器材料且可将第二或顶部导体沉积到存储器材料上。底部导体可接触沿着第一方向的第一存储器单元群组且顶部导体可接触沿着第二方向的第二存储器单元群组。顶部导体可部分填充通过移除第一及第二牺牲材料而在存储器腔上方产生的空隙。因此，制造过程可通过使用在相同过程步骤中移除第一及第二牺牲材料两者的部分的操作而使存储器材料与例如第一/底部导体及第二/顶部导体的结构自对准。
最初在如关于图1到2描述的存储器装置的内容背景中描述本发明的特征。在如关于图3到14描述的制造过程的内容背景中描述本发明的特征。进一步通过与如关于图15到16描述的用于形成自对准存储器结构的技术相关的流程图说明且参考所述流程图描述本发明的这些及其它特征。
图1说明如本文中所公开的实例存储器装置100。存储器装置100还可称为电子存储器设备。图1是存储器装置100的各种组件及特征的阐释性表示。因而，应了解，存储器装置100的组件及特征经展示以说明功能相互关系，而非其在存储器装置100内的实际物理位置。在图1的阐释性实例中，存储器装置100包含三维(3D)存储器阵列102。存储器阵列102包含可编程以存储不同状态的存储器单元105。在一些实例中，每一存储器单元105可编程以存储被表示为逻辑0及逻辑1的两个状态。在一些实例中，存储器单元105可经配置以存储两个以上逻辑状态。尽管图1中所包含的一些元件是用数字指示符标记，其它对应元件并未标记，但其为相同的或将被理解为类似的，以试图增加所描绘特征的可见性及清晰度。
存储器阵列102可包含形成于彼此顶部上的两个或更多个二维(2D)存储器阵列103。如相较于2D阵列，这可增加可放置或产生在单一裸片或衬底上的存储器单元的数量，此又可降低生产成本或增加存储器装置的性能或两者。存储器阵列102可包含存储器单元105的两个层级，且因这可被视为存储器阵列；然而，层级的数量不限于两个。每一层级可经对准或经定位使得存储器单元105可跨每一层级彼此对准(完全地、重叠，或近似地)，从而形成存储器单元堆叠145。在一些情况中，存储器单元堆叠145可包含铺置于彼此顶部上同时两者共享字线的多个存储器单元，如下文说明。在一些情况中，存储器单元可为经配置以使用多层级存储技术存储一个以上数据位的多层级存储器单元。
在一些实例中，存储器单元105的每一行连接到字线110，且存储器单元105的每一列连接到位线115。术语存取线可指代字线110、位线115或其组合。字线110及位线115可彼此垂直(或几乎垂直)且可产生存储器单元阵列。如图1中所展示，存储器单元堆叠145中的两个存储器单元105可共享共同导电线(例如位线115)。即，位线115可与上存储器单元105的底部电极及下存储器单元105的顶部电极电子通信。其它配置可为可能的，例如，第三层可与下层共享字线110。一般来说，一个存储器单元105可定位于两条导电线(例如字线110及位线115)的相交点处。此相交点可称为存储器单元的地址。目标存储器单元105可为定位于通电存取线110与位线115的相交点处的存储器单元105；即，存取线110及位线115可经通电(可具有电压电位或电流)以读取或写入在其相交点处的存储器单元105。与相同存取线110或位线115电子通信(例如，连接到相同存取线110或位线115)的其它存储器单元105可被称为非目标存储器单元105。
电极可与存储器单元105及字线110或位线115耦合。术语电极可指代电导体，且在一些情况中，可用作到存储器单元105的电接触件。电极可包含在存储器装置100的元件或组件之间提供导电路径的迹线、导线、导电线、导电层或类似者。在一些实例中，存储器单元105可包含定位于第一电极与第二电极之间的硫属化物材料。第一电极的一个侧可耦合到字线110且第一电极的另一侧可耦合到硫属化物材料。另外，第二电极的一个侧可耦合到位线115且第二电极的另一侧可耦合到硫属化物材料。第一电极及第二电极可为相同材料(例如，碳)或不同材料。
可通过激活或选择存取线110及位线115而对存储器单元105执行操作(例如读取及写入)。在一些实例中，位线115还可称为数字线115。在不失理解或操作的情况下，对存取线、字线及位线或其类似物的引用可互换。激活或选择字线110或位线115可包含将电压施加到相应线。字线110及位线115可由导电材料制成，例如金属(例如，铜(Cu)、铝(Al)、金(Au)、钨(W)、钛(Ti))、金属合金、碳、导电掺杂半导体(例如，多晶硅)，或其它导电材料、合金、化合物或类似者。
存取存储器单元105可通过行解码器120及列解码器130进行控制。例如，行解码器120可从存储器控制器140接收行地址且基于经接收行地址激活适当字线110。类似地，列解码器130可从存储器控制器140接收列地址且激活适当位线115。例如，存储器阵列102可包含多个字线110(标记为WL_1到WL_M)及多个数字线115(标记为BL_1到BL_N)，其中M及N取决于阵列大小。因此，通过激活字线110及位线115(例如，WL_2及BL_3)，可存取在其相交点处的存储器单元105。如下文更详细论述，存取存储器单元105可通过行解码器120及列解码器130进行控制，行解码器120及列解码器130可包含在远离耦合到存储器阵列102的衬底的表面的方向上延伸的一或多个掺杂材料。
在存取时，可通过感测组件125读取或感测存储器单元105以确定存储器单元105的经存储状态。例如，可将电压施加到存储器单元105(使用对应字线110及位线115)，且所得电流的存在可取决于经施加电压及存储器单元105的阈值电压。在一些情况中，可施加一个以上电压。另外，如果经施加电压未导致电流，那么可施加其它电压直到通过感测组件125检测到电流。通过评定导致电流的电压，可确定存储器单元105的经存储逻辑状态。在一些情况中，电压可在量值上斜升直到检测到电流。在其它情况中，可循序地施加预定电压直到检测到电流。同样地，可将电流施加到存储器单元105，且产生所述电流的电压的量值可取决于存储器单元105的电阻或阈值电压。
在一些实例中，可通过将电脉冲提供到存储器单元而编程所述单元，所述单元可包含存储器存储元件。可经由第一存取线(例如，字线110)或第二存取线(例如，位线115)或其组合提供脉冲。在一些情况中，在提供脉冲时，离子可在存储器存储元件内迁移，此取决于存储器单元105的极性。因此，相对于存储器存储元件的第一侧或第二侧的离子浓度可至少部分基于第一存取线与第二存取线之间的电压的极性。在一些情况中，不对称形状的存储器存储元件可引起离子在具有更大面积的元件的部分处更拥挤。存储器存储元件的特定部分可具有更高电阻率且因这可产生高于存储器存储元件的其它部分的阈值电压。离子迁移的此描述表示存储器单元实现本文中所描述的结果的机制的实例。机制的此实例不应被视为限制性的。本发明还包含存储器单元实现本文中所描述的结果的机制的其它实例。
感测组件125可包含各种晶体管或放大器以检测且放大信号的差异，这可被称为锁存。接着，可通过列解码器130输出存储器单元105的经检测逻辑状态。在一些情况中，感测组件125可为列解码器130或行解码器120的部分。或者，感测组件125可连接到列解码器130或行解码器120或与列解码器130或行解码器120电子通信。感测组件可与列解码器或行解码器相关联。
可通过激活相关字线110及位线115而设置或写入存储器单元105，且可将至少一个逻辑值存储于存储器单元105中。列解码器130或行解码器120可接受待写入到存储器单元105的数据(例如，输入/输出135)。在包含硫属化物材料的存储器单元的情况中，基于将解码器(例如，行解码器120或列解码器130)的第一导电线与存取线(例如，字线110或位线115)耦合，可作为存取操作的部分通过将第一电压施加到存储器单元105而写入存储器单元105以将逻辑状态存储于存储器单元105中。
存储器控制器140可通过各种组件(例如，行解码器120、列解码器130及感测组件125)控制存储器单元105的操作(例如，读取、写入、重写、刷新、放电)。在一些情况中，行解码器120、列解码器130及感测组件125中的一或多者可与存储器控制器140共置。存储器控制器140可产生行及列地址信号以激活所要字线110及位线115。存储器控制器140还可产生及控制在存储器装置100的操作期间使用的各种电压或电流。
存储器控制器140可经配置以通过将第一电压施加到解码器(例如，行解码器120或列解码器130)的第一导电线而选择存储器单元105。在一些情况中，存储器控制器140可经配置以基于选择存储器单元105而将解码器的第一导电线与相关联于存储器单元105的字线(例如，字线110或位线115)耦合。存储器控制器140可经配置以至少部分基于将解码器的第一导电线与存取线耦合而将第一电压施加到存储器单元105。
在一些实例中，存储器控制器140可经配置以作为存取操作的部分将第二电压施加到解码器的第二导电线。在一些情况中，第二电压可引起掺杂材料选择性地将解码器的第一导电线与相关联于存储器单元105的存取线耦合。将第一电压施加到存储器单元105可基于将第二电压施加到第二导电线。例如，存储器控制器140可基于第一电压与第二电压的相交点选择存储器单元105。在一些情况中，作为存取操作的部分施加到存储器单元105的信号可具有正极性或负极性。
在一些实例中，存储器控制器140可接收包括用于对存储器单元105执行存取操作指令的命令，且基于接收所述命令而标识存储器单元105的地址。在一些情况中，将第二电压施加到第二导电线可基于标识所述地址。如果存取操作是读取操作，那么存储器控制器140可经配置以基于将第一电压施加到存储器单元105而输出存储于存储器单元105中的逻辑状态。如果存取操作是写入操作，那么存储器控制器140可经配置以基于将第一电压施加到存储器单元105而将逻辑状态存储于存储器单元105中。尽管论述为通过使用第一电压及第二电压而施加，但应理解，在一些情况中，可在第一导电线与第二导电线之间施加电流以执行存取操作。
图2说明根据如本文中所公开的实例的支持存储器装置200的存储器阵列的实例。存储器装置200可为关于图1描述的存储器阵列102的部分的实例。存储器装置200可包含定位于衬底204上方的存储器单元的第一阵列或层叠205，及在第一阵列或层叠205的顶部上的存储器单元的第二阵列或层叠210。存储器装置200还可包含字线110-a及字线110-b以及位线115-a，其可为如关于图1描述的字线110及位线115的实例。第一层叠205及第二层叠210的存储器单元相应可具有一或多个存储器单元(例如，分别为存储器单元220-a及存储器单元220-b)。尽管图2中所包含的一些元件是用数字指示符标记，其它对应元件并未标记，但其为相同的或将被理解为类似的，以试图增加所描绘特征的可见性及清晰度。
第一层叠205的存储器单元可包含第一电极215-a、存储器单元220-a(例如，包含硫属化物材料)及第二电极225-a。另外，第二层叠210的存储器单元可包含第一电极215-b、存储器单元220-b(例如，包含硫属化物材料)及第二电极225-b。在一些实例中，第一层叠205及第二层叠210的存储器单元可具有共同导电线，使得每一层叠205及210的对应存储器单元可共享如关于图1描述的位线115或字线110。例如，第二层叠210的第一电极215-b及第一层叠205的第二电极225-a可耦合到位线115-a，使得位线115-a由垂直相邻的存储器单元共享。根据本文中的教示，如果存储器装置200包含一个以上层叠，那么解码器可定位于每一层叠上方或下方。例如，解码器可定位于第一层叠205上方及第二层叠210上方。在一些情况中，存储器单元220可为相变存储器单元或自选择存储器单元的实例。
存储器装置200的架构可称为交叉点架构，其中存储器单元形成于字线与位线之间的拓扑交叉点处，如图2中所说明。相较于其它存储器架构，此交叉点架构可以较低生产成本提供相对高密度的数据存储。例如，相较于其它架构，交叉点架构可具有具减小的面积且因此增加的存储器单元密度的存储器单元。例如，相较于具有6F2存储器单元面积的架构(例如具有三端子选择组件的架构)，所述架构可具有4F2存储器单元面积，其中F是最小特征大小。例如，DRAM可使用晶体管(其为三端子装置)作为每一存储器单元的选择组件，且其可相较于交叉点架构具有更大存储器单元面积。
虽然图2的实例展示两个存储器层叠，但其它配置是可能的。在一些实例中，存储器单元的单一存储器层叠可构造于衬底204上方，其可称为二维存储器。在一些实例中，存储器单元的三个或四个存储器层叠可以类似方式配置成三维交叉点架构。
在一些实例中，存储器层叠中的一或多者可包含含有硫属化物材料的存储器单元220。存储器单元220可例如包含硫属化物玻璃，(举例来说)例如硒(Se)、碲(Te)、砷(As)、锑(Sb)、碳(C)、锗(Ge)及硅(Si)的合金。在一些实例中，主要具有硒(Se)、砷(As)及锗(Ge)的硫属化物材料可称为SAG合金。在一些实例中，SAG合金可包含硅(Si)，且此硫属化物材料可称为SiSAG合金。在一些实例中，硫属化物玻璃可包含相应呈原子或分子形式的额外元素，例如氢(H)、氧(O)、氮(N)、氯(Cl)或氟(F)。
在一些实例中，可通过施加第一电压或第一电流而将包含硫属化物材料的存储器单元220编程到逻辑状态。通过实例，当编程特定存储器单元220时，单元内的元件可分离而引起离子迁移。离子可迁移朝向特定电极，此取决于施加到存储器单元的电压的极性。例如，在存储器单元220中，离子可迁移朝向负电极。接着，可通过跨单元施加电压以感测而读取存储器单元。在读取操作期间经历的阈值电压可基于存储器单元中的离子分布及读取脉冲的极性。
例如，如果存储器单元具有给定离子分布，那么在读取操作期间检测的阈值电压可针对具有第一极性的第一读取电压与具有第二极性的第二读取电压不同。取决于存储器单元的极性，迁移离子的此浓度可表示逻辑“1”或逻辑“0”状态。离子迁移的此描述表示存储器单元实现本文中所描述的结果的机制的实例。机制的此实例不应被视为限制性的。本发明还适用于存储器单元实现本文中所描述的结果的机制的其它实例。
在一些情况中，可作为存储器单元220的存取操作的部分将第一电压施加到解码器的第一导电线。在施加第一电压时，第一导电线可与相关联于存储器单元220的存取线(例如，字线110-a、字线110-b或位线115-a)耦合。例如，第一导电线可基于在第一方向上延伸于第一导电线与存取线之间的解码器的掺杂材料与存取线耦合。
在一些实例中，可基于将解码器的第一导电线与存取线耦合而将第一电压施加到存储器单元220。解码器可包含在远离衬底204的表面的第一方向上延伸于存储器单元的存储器装置200的第一导电线与存取线之间的一或多个掺杂材料。在一些情况中，解码器可与衬底204耦合。
图3到14说明包含对分层材料组合件执行一系列操作以形成存储器阵列的一或多个存储器单元的制造过程。这些图说明可通过对分层材料组合件执行制造过程的操作而形成的中间结构的实例。图3到15中说明的结构提供制造过程的序列操作的实例。在其它情况中，制造过程可包含组合各种操作、更改操作的序列、消除一或多个操作或这些操作的步骤，或其任何组合。
图3说明根据如本文中所公开的实例的支持用于形成自对准存储器结构的技术的分层材料组合件300的俯视图及横截面视图。分层材料组合件300可包含衬底302(其可为关于图2描述的衬底204的实例)、第一导电材料305、电极310、第一牺牲材料315及第一掩模材料320。分层材料组合件300可经历一或多个制造过程以形成存储器阵列的存储器单元，例如关于图1及2描述的存储器阵列102及存储器装置200。
分层材料组合件300可包含沉积到衬底302上或与衬底302耦合的导电材料305层。导电材料305层可经历一或多个制造过程以形成存储器阵列的导电线。例如，导电材料305层可经蚀刻以形成一或多个存储器单元的字线，例如关于图1及2描述的字线110。在一些情况中，导电材料305可形成分层材料组合件300的单一连续层，且可执行一或多个制造过程(例如，蚀刻)以使导电材料305层形成到存储器阵列的多个离散结构(例如，平行字线系列)中。在其它实例中，导电材料305可以图案沉积或形成于衬底302上以形成分层材料组合件300内的一或多个结构(例如，导电线/路径)。
分层材料组合件300可包含与导电材料305耦合的电极310。电极310可形成与导电材料305的表面(例如顶面)耦合的材料层。电极310可为关于图2描述的电极215或225的实例。电极310可与存储器阵列的存储器材料或存储器单元形成第一接触。在一些情况中，电极310层可形成在导电材料305上方形成单一连续材料层。在其它情况中，电极310可以图案沉积或形成于导电材料305上以形成分层材料组合件300内的一或多个结构(例如，电极接触件)。在一些情况中，电极310的图案可匹配或对应于导电材料305的图案。
分层材料组合件300可包含沉积到电极310上或与电极310耦合的第一牺牲材料315的层。可在用于形成阵列的一或多个结构的一或多个制造步骤期间使用第一牺牲材料315。在一些情况中，可在制造过程的不同步骤移除第一牺牲材料315的一或多个部分。例如，在第一操作中，可蚀除第一牺牲材料315的第一部分以形成用绝缘材料填充的腔，且在第二操作中，可移除第一牺牲材料的第二部分而暴露用形成存储器单元(例如，如关于图1及2描述的存储器单元105及220)的存储器材料填充的腔。
第一掩模材料320可形成分层材料组合件300的顶面。在一些情况中，第一掩模材料320可根据第一图案施覆到牺牲材料315或形成于牺牲材料315上方。例如，第一掩模材料320可包含硬掩模且使用光刻过程图案化。在一些情况中，光致抗蚀剂可单独用作第一掩模材料320或用于图案化硬掩模材料。第一掩模材料320的图案化可包含从第一掩模材料移除或经界定部分。例如，可使用光刻过程来形成第一掩模图案，所述第一掩模图案具有用于在分层材料组合件中沿着第一方向(例如，y轴)形成第一组沟道的图案片段325。
可基于牺牲材料315与一或多个制造过程的相互作用来选择牺牲材料315。例如，牺牲材料315可为维持所要尺寸容限或针对特定过程操作(例如，蚀刻、光刻等)可预测地且重复地表现的材料。即，在其中材料堆叠包含存储器材料而非牺牲材料315的情况中，蚀刻过程可劣化、损害或改变存储器材料的结构(例如，表面化学物)。随着存储器单元的大小的缩小，这些制造诱发的缺陷可限制存储器单元的最小大小。例如，随着存储器单元变小，制造诱发的缺陷可包括总存储器单元大小的更大百分比，且可例如在一或多个规格(例如，时间、温度)内导致存储器单元无法可靠地存储数据。然而，使用牺牲材料315可减少存储器材料的表面化学物的污染、劣化或变化。例如，使用牺牲材料可允许在使用牺牲材料执行一或多个制造操作之后将存储器材料沉积到材料堆叠上。此外，因为牺牲材料将被移除且不用于存储或读取存储器状态，所以可选择牺牲材料315以在一或多个制造操作(例如，如本文中所描述的蚀刻或沉积绝缘材料)期间提供例如更大尺寸稳定性的制造优点。在一些情况中，牺牲材料可包含氮化硅材料。
可使用分层材料组合件300来形成存储器阵列的多个存储器单元。在一些情况中，例如在3D存储器结构中，第一组/层的存储器单元可由第一分层材料组合件300形成，且第二组/层的存储器单元可通过将第二分层材料组合件300沉积到第一组存储器单元上而形成于第一组/层的顶部上。在一些情况中，可通过在与第一分层材料组合件300不同的方向上沉积第二分层材料组合件300而形成第二或后续存储器单元层。例如，第二分层材料组合件300可经沉积或经形成而与第一分层材料组合件300成正交定向。在一些情况中，相较于第一分层材料组合件300，第二或后续分层材料组合件300可具有更少或不同的层、材料或材料组合物。例如，第二分层材料组合件300可不包含衬底302，具有不同导电材料305、不同电极310、不同牺牲材料315、层的不同排序(例如，电极310在导电材料305下方)或其任何组合。
图4说明根据如本文中所公开的实例的作为用于形成自对准存储器结构的制造过程的部分通过材料移除操作形成的第一结构400的实例的俯视图及横截面视图。可对分层材料组合件300执行材料移除操作以形成第一结构400，且在对分层材料组合件300执行材料移除操作之后，第一结构400可包含形成一或多个第一沟道430的多个第一区段425。
材料移除操作可包含蚀刻分层材料组合件300以移除产生第一区段425及第一沟道430的经界定部分。操作可包含使用图案化掩模(例如，关于图3描述的硬掩模、光致抗蚀剂等)来蚀刻第一沟道430。每一第一沟道430可通过两个第一区段425界定或定界。例如，第一沟道430-a可通过蚀除分层材料组合件300的一部分而形成，且其可具有形成沟道的第一侧的第一区段425-a及形成沟道的第二侧的第一区段425-b。
蚀刻操作可形成多个第一区段425及多个第一区段430。每一第一区段425可包含分层材料组合件的一部分。例如，每一第一区段425可包含第一导电材料405、电极410、第一牺牲材料415及第一掩模材料420，其可为关于图3描述的第一导电材料305、电极410、第一牺牲材料315及第一掩模材料的实例。第一区段425可产生跨阵列的第一沟道430的重复图案。在一些情况中，每一第一区段425及每一第一沟道430可在第一方向上(沿着y轴)延伸。
图5说明根据如本文中所公开的实例的作为用于形成自对准存储器结构的制造过程的部分通过材料添加操作形成的第二结构500的实例的俯视图及横截面视图。可对第一结构400执行材料添加操作以形成第二结构500，且在对第一结构400执行材料添加操作之后，第二结构500可包含分层材料组合件300的多个第一区段525，第一区段525可为关于图4描述的第一区段425的实例。第二结构还可包含形成多个第一绝缘区段535的绝缘材料530。
材料添加操作可包含将绝缘材料530沉积到通过先前蚀刻操作形成的第一沟道430中。在一些情况中，沉积操作可用绝缘材料530填充第一沟道430，且过量绝缘材料530可覆盖第一结构400的顶面。可在沉积绝缘材料530之后执行平坦化过程以暴露第一区段525的顶面。因此，第二结构500可包含第一区段525及第一绝缘区段535的交替序列。在一些实例中，平坦化过程可产生第二结构500上的大体上平坦顶面，包含第一掩模材料及绝缘材料530的交替序列。绝缘材料530可为例如二氧化硅。
图6说明根据如本文中所公开的实例的作为用于形成自对准存储器结构的制造过程的部分通过掩模移除操作形成的第三结构600的实例的俯视图及横截面视图。可对第二结构500执行掩模移除操作以形成第三结构600，且在对第二结构500执行掩模移除操作之后，第三结构600可包含含有第一牺牲材料615作为顶部层的多个第一区段625。第一牺牲材料可为关于图3到4描述的第一牺牲材料315、415的实例。第二结构还可包含形成多个第一绝缘区段635的绝缘材料630，其可为关于图5描述的绝缘材料530及绝缘区段535的实例。
掩模移除操作可包含暴露第一牺牲材料615的顶面，且第三结构600可包含第一区段625及第一绝缘区段635的交替序列。因此，第三结构600的顶面可包含第一牺牲材料615及绝缘材料630的交替区段。在一些实例中，可执行掩模移除过程以产生大体上平坦的顶面。例如，掩模移除过程可包含化学机械平坦化。
图7说明根据如本文中所公开的实例的作为用于形成自对准存储器结构的制造过程的部分通过材料添加操作形成的第四结构700的实例的俯视图及横截面视图。可对第三结构600执行材料添加操作以形成第四结构700，且在对第三结构600执行材料添加操作之后，第四结构700可包含第二牺牲材料720的层及第二掩模材料725的层。第二牺牲材料720可沉积到第三结构600的顶面上，且第二掩模材料725可沉积到第二牺牲材料720的顶面上。
第四结构700可包含沉积到第三结构600的顶面(例如，第一牺牲材料615及绝缘材料630)上或与所述顶面耦合的第二牺牲材料720的层。可在用于形成阵列的一或多个结构的一或多个制造步骤期间使用第二牺牲材料720。在一些情况中，可在制造过程的不同步骤移除第二牺牲材料720的一或多个部分。例如，在后续操作中，可蚀除第二牺牲材料720的第一部分以形成用绝缘材料填充的腔。在一些情况中，可执行第二后续操作以移除第二牺牲材料720的第二部分，而暴露/产生用存储器材料填充且形成存储器单元(例如，关于图1及2描述的存储器单元105及220)的腔。
第二掩模材料725可形成第四结构700的顶面。在一些情况中，第二掩模材料725可根据第二图案施覆到第二牺牲材料720或形成于第二牺牲材料720上方。例如，第二掩模材料725可包含硬掩模且使用光刻过程图案化。在一些情况中，光致抗蚀剂可用作第二掩模材料725或用于图案化硬掩模材料。第二掩模材料725的图案化可包含从第二掩模材料725移除经界定部分。例如，可使用光刻过程来形成第二掩模图案，所述第二掩模图案具有用于在第四结构700中沿着第二方向(例如，x轴)形成第二组沟道的第二图案片段730。第二图案片段730可以相较于本文中所论述的第一方向成不同定向的第二方向定向。例如，第二图案片段730可经定向而与第一图案片段325(如关于图3描述)成正交关系。
图8说明根据如本文中所公开的实例的作为用于形成自对准存储器结构的制造过程的部分通过材料移除操作形成的第五结构800的实例的俯视图及横截面视图。第五结构可包含电极材料810、第一牺牲材料815、第二牺牲材料820及第二掩模材料825，其可为本文中所描述的电极、第一牺牲材料、第二牺牲材料及掩模材料的实例。可对第四结构700执行材料移除操作以形成第五结构800，且在对第四结构700执行材料移除操作之后，第五结构800可包含形成一或多个第二沟道830的多个第二区段827。
材料移除操作可包含蚀刻穿过第四结构700的第二牺牲材料820及第一牺牲材料815的部分以产生第二沟道830。操作可包含使用以第二方向定向的第二掩模图案(例如，硬掩模、光致抗蚀剂等)来形成第二沟道830。因此，第二沟道830可以相较于第一沟道430不同的方向定向。通过蚀刻第二沟道830穿过第一牺牲材料815及第二牺牲材料820两者，第二沟道830可与本文中所描述的先前制造操作中形成的特征部自对准。例如，第二沟道830可使存储器材料的腔与底部电极810自动对准。
蚀刻操作可形成多个第二区段827及多个第二沟道830。每一第二区段827可包含第四结构700的一部分。例如，每一第二区段827可包含第一牺牲材料815的层、第二牺牲材料820的层及第二掩模材料825的层，其可为本文中所描述的第一牺牲材料、第二牺牲材料及第二掩模材料的实例。第二区段827可产生跨第五结构800的第二沟道830的重复图案。在一些情况中，每一第二区段827及每一第二沟道830可在第二方向上(例如，沿着或平行于x轴)延伸。
截面图XII-XII说明形成每一第二沟道830的底面的结构的实例。例如，第二沟道830的底面可包含电极区段810及第一绝缘材料区段835的交替序列。在一些情况中，绝缘材料区段835可比电极区段810高或延伸高于电极区段810。另外或替代地，电极区段810及绝缘材料区段835两者可在第一方向上(沿着或平行于y轴)跨阵列延伸。
图9说明根据如本文中所公开的实例的作为用于形成自对准存储器结构的制造过程的部分通过材料添加操作形成的第六结构900的实例的俯视图及横截面视图。可对第五结构800执行材料添加操作以形成第六结构900，且在对第五结构800执行材料添加操作之后，第六结构900可包含多个第二区段927及多个第二绝缘区段935。
材料添加操作可包含将绝缘材料沉积到通过先前蚀刻操作形成于第五结构800中的第二沟道830中。在一些情况中，沉积操作可用绝缘材料填充第二沟道830，且过量绝缘材料可覆盖第五结构800的顶面。可在沉积绝缘材料之后执行平坦化过程(例如，化学机械平坦化)以暴露第二区段927的顶面。因此，第六结构900可包含第二区段927及第二绝缘区段935的交替序列。在一些实例中，平坦化过程可移除第二掩模材料且产生第六结构900上的大体上平坦顶面，所述顶面可包含第二牺牲材料及绝缘材料的交替序列。
图10说明根据如本文中所公开的实例的作为用于形成自对准存储器结构的制造过程的部分通过牺牲材料移除操作形成的第七结构1000的实例的俯视图及横截面视图。可对第六结构900执行牺牲材料移除操作以形成第七结构1000，且在对第六结构900执行牺牲材料移除操作之后，第七结构1000可包含多个第二绝缘区段1035及相应具有多个存储器腔1050的多个第三沟道1030。
从第六结构移除第一及第二牺牲材料可形成/暴露第三沟道1030，第三沟道1030可沿着第二方向延伸。如截面图XV-XV中所展示，每一第三沟道1030可形成于两个第二绝缘区段1035之间。例如，第三沟道1030-a可通过一个侧上的第二绝缘区段1035-a及另一侧上的第二绝缘区段1035-b形成。每一第三沟道1030的底部可包含电极区段及第一绝缘区段两者。在每一第三沟道1030中，存储器腔1050可形成于第一绝缘区段1025之间。例如，如截面图XVI-XVI中所展示，第一存储器腔1050-a可形成于两个第一绝缘区段1025-a、1025-b之间。在一些情况中，电极可形成存储器腔1050的底面。因此，每一存储器腔1050可形成于第一绝缘区段1025与第二绝缘区段1035之间。此外，第一绝缘区段1025及第二绝缘区段1035可具有不同高度。例如，最终存储器阵列可包含填充到第一绝缘区段1025的高度的存储器高度。藉此，在存储器腔1050上方的第三沟道1030的一部分可包含沿着第二方向(例如，与分层材料组合件300的底部电极的方向正交)延伸的顶部电极。
图11说明根据如本文中所公开的实例的作为用于形成自对准存储器结构的制造过程的部分通过存储器材料沉积操作形成的第八结构1100的实例的俯视图及横截面视图。可对第七结构1000执行存储器材料沉积操作以形成第八结构1100，且在对第七结构1000执行存储器材料沉积操作之后，第八结构1100可包含填充每一存储器腔1050(图10)及在一些情况中第三沟道1030(图10)的至少一部分的存储器材料1155。
存储器材料沉积操作可包含将硫属化物存储器材料沉积到第七结构1000上。在一些情况中，存储器材料可填充第三沟道1030(图10)且覆盖第二绝缘区段1035(图10)的顶面。可执行蚀刻或选择性蚀刻过程以从第八结构1100移除过量存储器材料。在其它实例中，可执行选择性存储器材料沉积过程，使得存储器材料将存储器腔1050(图10)填充到第一绝缘区段1025(图10)的高度。在一些情况中，选择性沉积过程可不包含移除过量存储器材料的后续蚀刻过程。在其它情况中，可执行蚀刻过程、抛光过程或其组合以移除过量材料或产生存储器材料的所要表面性质。可对选择性沉积的存储器材料执行其蚀刻及/或抛光过程以从第八结构移除过量材料，或其组合。
图12说明根据如本文中所公开的实例的作为用于形成自对准存储器结构的制造过程的部分通过蚀刻操作形成的第九结构1200的实例的俯视图及横截面视图。可对第八结构1100执行蚀刻操作以形成第九结构1200，且在对第八结构1100执行蚀刻操作之后，第九结构1200可包含将每一存储器腔1050(图10)填充到第一绝缘区段1025(图10)的高度以形成存储器单元1240的存储器材料。如在俯视图及横截面视图(截面XIX-XIX及截面XX-XX)中说明，第一存储器单元1240-a可定位于具有第一高度的两个第一绝缘区段1225与具有第二高度的两个第二绝缘区段1235之间。第一绝缘区段1225及第二绝缘区段1235可为如本文中所描述的由绝缘材料形成的绝缘区段的实例。替代地，第九结构1200可通过将存储器材料选择性地沉积到由第七结构中的绝缘区段1025及1035形成的存储器腔1050中(例如，选择性地沉积于电极材料在第七结构中暴露的处)而形成，如上文论述。
图13说明根据如本文中所公开的实例的作为用于形成自对准存储器结构的制造过程的部分通过电极沉积操作形成的第十结构1300的实例的俯视图及横截面视图。可对第九结构1200执行电极沉积操作以形成第十结构1300，且在对第九结构1200执行电极沉积操作之后，第十结构1300可包含覆盖每一存储器腔1250(图12)中的存储器材料的电极材料1360。
在一些情况中，电极材料1360可跨第九结构1200的顶面沉积。在这些情况中，存储器材料及绝缘材料两者可通过电极材料1360涂布。即，电极材料可形成跨第十结构1300的顶面的连续层。
图14说明根据如本文中所公开的实例的作为用于形成自对准存储器结构的制造过程的部分通过导体沉积操作形成的第十结构1400的实例的俯视图及横截面视图。可对第十结构1300执行导体沉积操作以形成第十结构1400，且在对第十结构1300执行导体沉积操作之后，第十结构1400可包含填充第三沟道1030(图10)的顶部部分的第二导体材料1465。
可将第二导电材料1465沉积到第十结构1300上以填充在存储器材料及第一绝缘区段1025(图10)上方的第三沟道1030(图10)的部分。在一些情况中，第二导电材料可填充第三沟道1030且覆盖第十结构1300的顶面。可执行蚀刻或平坦化过程(例如，化学机械平坦化)以移除过量区段导电材料1465。因此，第十结构1400可包含绝缘材料(例如，第二绝缘区段1235)及第二导体材料1465的交替区段。
图15展示说明根据本发明的支持用于形成自对准存储器结构的技术的一或多种方法1500的流程图。方法1500的操作可通过制造系统或与制造系统相关联的一或多个控制器实施。在一些实例中，一或多个控制器可执行指令集以控制制造系统的一或多个功能元件执行所描述的功能。另外或替代地，一或多个控制器可使用专用硬件执行所描述的功能的部分。
在1505，方法1500可包含沿着第一方向将第一组沟道蚀刻到分层材料组合件中以产生分层材料组合件的第一组区段，分层材料组合件包含第一导电材料及第一牺牲材料。可根据本文中所描述的方法执行1505的操作。
在1510，方法1500可包含将绝缘材料沉积于第一组沟道中的每一者内。可根据本文中所描述的方法执行1510的操作。
在1515，方法1500可包含将第二牺牲材料沉积到分层材料组合件的第一组区段及绝缘材料上。可根据本文中所描述的方法执行1515的操作。
在1520，方法1500可包含沿着第二方向将第二组沟道蚀刻到分层材料组合件中以产生第二牺牲材料的第二组区段，第二组沟道延伸穿过第一牺牲材料及第二牺牲材料。可根据本文中所描述的方法执行1520的操作。
在1525，方法1500可包含将第二绝缘材料沉积于第二组沟道中的每一者内。可根据本文中所描述的方法执行1525的操作。
在1530，方法1500可包含移除第一及第二牺牲材料以形成分层材料组合件的一组腔。可根据本文中所描述的方法执行1530的操作。
在1535，方法1500可包含将存储器材料沉积到分层材料组合件上以至少部分填充所述一组腔。可根据本文中所描述的方法执行1535的操作。
在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法1500。设备可包含特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)，其用于：沿着第一方向将第一组沟道蚀刻到分层材料组合件中以产生分层材料组合件的第一组区段，分层材料组合件包含第一导电材料及第一牺牲材料；将绝缘材料沉积于第一组沟道中的每一者内；将第二牺牲材料沉积到分层材料组合件的第一组区段及绝缘材料上；沿着第二方向将第二组沟道蚀刻到分层材料组合件中以产生第二牺牲材料的第二组区段，第二组沟道延伸穿过第一牺牲材料及第二牺牲材料；将第二绝缘材料沉积于第二组沟道中的每一者内；移除第一及第二牺牲材料以形成分层材料组合件的一组腔；及将存储器材料沉积到分层材料组合件上以至少部分填充所述一组腔。设备可包含例如物理气相沉积装备、化学气相沉积装备、离子植入装备、蚀刻(例如，等离子体蚀刻、湿式蚀刻、干式蚀刻)装备、光刻装备(例如，光致抗蚀剂施覆装备、步进器)、平坦化(例如，化学机械平坦化)装备及类似者。
本文中所描述的方法1500及设备的一些实例可进一步包含用于在将绝缘材料沉积于第一组沟道中的每一者内之后，从分层材料组合件移除材料以暴露第一牺牲材料的表面的操作、特征、构件或指令。
在本文中所描述的方法1500及设备的一些实例中，移除材料包含化学机械平坦化。
本文中所描述的方法1500及设备的一些实例可进一步包含用于在将第二绝缘材料沉积于第二组沟道中的每一者内之后，从分层材料组合件移除材料以暴露第二牺牲材料的表面的操作、特征、构件或指令。
在本文中所描述的方法1500及设备的一些实例中，移除材料包含化学机械平坦化。
本文中所描述的方法1500及设备的一些实例可进一步包含用于将第二导电材料沉积到存储器材料上的操作、特征、构件或指令，其中第二导电材料至少部分填充第二组沟道。
本文中所描述的方法1500及设备的一些实例可进一步包含用于将第一电极材料沉积于第一导电材料与第一牺牲材料之间的层中，及在沉积第二导电材料之前将第二电极材料沉积到存储器材料上的操作、特征、构件或指令。
在本文中所描述的方法1500及设备的一些实例中，沉积第二电极材料可包含用于对分层材料组合件执行材料移除过程以暴露第二绝缘材料的操作、特征、构件或指令。
在本文中所描述的方法1500及设备的一些实例中，蚀刻第一组沟道可包含用于将第一掩模材料沉积到第一牺牲材料上，且根据用于蚀刻第一组沟道的第一图案来图案化第一掩模材料的操作、特征、构件或指令。
本文中所描述的方法1500及设备的一些实例可进一步包含用于在将绝缘材料沉积于第一组沟道中的每一者内之后，移除第一掩模材料的操作、特征、构件或指令。
在本文中所描述的方法1500及设备的一些实例中，蚀刻第二组沟道可包含用于将第二掩模材料沉积到第二牺牲材料上，且根据用于每一第二组沟道的第二图案来图案化第二掩模材料的操作、特征、构件或指令。
在本文中所描述的方法1500及设备的一些实例中，第一方向可与第二方向正交。
在本文中所描述的方法1500及设备的一些实例中，所述一组腔中的每一者可安置于绝缘材料及第二绝缘材料的区段之间。
本文中所描述的方法1500及设备的一些实例可进一步包含用于在沉积存储器材料之后，蚀刻过量存储器材料以暴露第二组沟道的操作、特征、构件或指令。
在本文中所描述的方法1500及设备的一些实例中，沉积存储器材料可包含用于将存储器材料选择性地沉积于所述一组腔内的操作、特征、构件或指令。
在本文中所描述的方法1500及设备的一些实例中，存储器材料包含硫属化物材料。
本文中所描述的方法1500及设备的一些实例可进一步包含用于蚀刻第二组沟道将第一组区段的第一牺牲材料划分为第三组区段的操作、特征、构件或指令。
图16展示说明根据本发明的支持用于形成自对准存储器结构的技术的一或多种方法1600的流程图。方法1600的操作可通过制造系统或与制造相关联的一或多个控制器实施。在一些实例中，一或多个控制器可执行指令集以控制制造系统的一或多个功能元件执行所描述的功能。另外或替代地，一或多个控制器可使用专用硬件执行所描述的功能的部分。
在1605，方法1600可包含形成第一导体材料及第一牺牲材料的分层组合件的第一组区段，第一组区段在第一维度上伸长且通过第一绝缘材料分离。可根据本文中所描述的方法执行1605的操作。
在1610，方法1600可包含在分层组合件的第一组区段及第一绝缘材料上方形成第二牺牲材料的第二组区段，第二组区段在第二维度上伸长且通过第二绝缘材料分离。可根据本文中所描述的方法执行1610的操作。
在1615，方法1600可包含用存储器材料替换第一组区段中的第一牺牲材料。可根据本文中所描述的方法执行1615的操作。
在1620，方法1600可包含用第二导体材料替换第二组区段中的第二牺牲材料。可根据本文中所描述的方法执行1620的操作。
在一些实例中，本文中所描述的设备可执行一或多种方法，例如方法1600。设备可包含特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)，其用于：形成第一导体材料及第一牺牲材料的分层组合件的第一组区段，第一组区段在第一维度上伸长且通过第一绝缘材料分离；在分层组合件的第一组区段及第一绝缘材料上方形成第二牺牲材料的第二组区段，第二组区段在第二维度上伸长且通过第二绝缘材料分离；用存储器材料替换第一组区段中的第一牺牲材料；及用第二导体材料替换第二组区段中的第二牺牲材料。设备可包含例如物理气相沉积装备、化学气相沉积装备、离子植入装备、蚀刻(例如，等离子体蚀刻、湿式蚀刻、干式蚀刻)装备、光刻装备(例如，光致抗蚀剂施覆装备、步进器)、平坦化(例如，化学机械平坦化)装备及类似者。
在本文中所描述的方法1600及设备的一些实例中，可沿着第一方向形成第一组区段，且可沿着不同于第二方向的第二方向形成第二组区段，使得存储器材料可安置于两个第一绝缘材料与两个第二绝缘材料之间。
在本文中所描述的方法1600及设备的一些实例中，用存储器材料替换第一牺牲材料可包含用于移除第一牺牲材料及第二牺牲材料，将存储器材料沉积到分层组合件上，且移除存储器材料的部分以形成具有与第一绝缘材料相同的高度的存储器材料的区段的操作、特征、构件或指令。
本文中所描述的方法1600及设备的一些实例可进一步包含用于在第一导体材料与第一牺牲材料之间形成电极的操作、特征、构件或指令。
在本文中所描述的方法1600及设备的一些实例中，用存储器材料替换第一牺牲材料可包含用于移除第一牺牲材料及第二牺牲材料，且将存储器材料选择性地沉积到具有通过移除第一牺牲材料及第二牺牲材料而暴露的电极的分层组合件的部分上的操作、特征、构件或指令。
应注意，上文所描述的方法描述可能实施方案，且可重新布置或以其它方式修改操作及步骤，且其它实施方案是可能的。此外，可组合来自两种或更多种方法的部分。
本发明描述一种设备。所述设备可包含通过过程形成的一组存储器单元，所述过程包含：沿着第一方向将第一多个沟道蚀刻到分层材料组合件中以产生分层材料组合件的第一多个区段，分层材料组合件包括第一导电材料及第一牺牲材料；将绝缘材料沉积于第一组沟道中的每一者内；将第二牺牲材料沉积到分层材料组合件的第一组区段及绝缘材料上；沿着第二方向将第二组沟道蚀刻到分层材料组合件中以产生第二牺牲材料的第二组区段，第二组沟道延伸穿过第一牺牲材料及第二牺牲材料；将第二绝缘材料沉积于第二组沟道中的每一者内；移除第一及第二牺牲材料以形成分层材料组合件的一组腔；及将存储器材料沉积到分层材料组合件上以至少部分填充所述一组腔。
在一些实例中，过程进一步可包含用于在沉积存储器材料之后，将电极材料沉积到分层材料组合件上的操作、特征、构件或指令，电极材料形成存储器材料及第二绝缘材料上方的层。
在一些实例中，过程进一步可包含用于移除安置于第二绝缘材料的顶面上方的电极材料的层的一部分以暴露第二绝缘材料的顶面的操作、特征、构件或指令。
本文中所描述的信息及信号可使用多种不同科技及技术中的任一者表示。例如，可在上文描述每一处引用的数据、指令、命令、信息、信号、位、符号及芯片可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些图式可将信号说明为单一信号；然而，所属领域的一般技术人员将理解，信号可表示信号总线，其中总线可具有多种位宽度。
术语“电子通信”、“导电接触”、“连接”及“耦合”可指代组件之间的关系，其支持组件之间的信号流。如果组件之间存在可在任何时间支持组件之间的信号流的任何导电路径，那么组件被视为彼此电子通信(或彼此导电接触或连接或耦合)。在任何给定时间，彼此电子通信(或彼此导电接触或连接或耦合)的组件之间的导电路径可基于包含经连接组件的装置的操作而为开路或闭路。经连接组件之间的导电路径可为组件之间的直接导电路径，或经连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些情况中，经连接组件之间的信号流可例如使用一或多个中间组件(例如开关或晶体管)中断段时间。
术语“耦合”指代从其中信号当前无法经由导电路径在组件之间传递的组件之间的开路关系移动到其中信号可经由导电路径在组件之间传递的组件之间的闭路关系的条件。当组件(例如控制器)将其它组件耦合在一起时，组件起始改变而允许信号经由先前不允许信号流动的导电路径在所述其它组件之间流动。
术语“隔离”指代其中信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，那么其彼此隔离。例如，由定位于组件之间的开关分离的两个组件在开关断开时彼此隔离。当控制器将两个组件彼此隔离时，控制器实现改变而防止信号使用先前允许信号流动的导电路径在组件之间流动。
本文中所使用的术语“层”指代几何结构的阶层或薄层。每一层可具有三个维度(例如，高度、宽度及深度)且可覆盖表面的至少一部分。例如，层可为其中两个维度大于第三维度(例如，薄膜)的三维结构。层可包含不同元件、组件及/或材料。在一些情况中，一个层可由两个或更多个子层构成。在一些附图中，为说明的目的描绘三维层的两个维度。
如本文中所使用，术语“大体上”意味着所修饰特性(例如，由术语大体上修饰的动词或形容词)无需为绝对的，但足够接近以实现特性的优点。
如本文中所使用，术语“电极”可指代电导体，且在一些情况中，可用作到存储器阵列的存储器单元或其它组件的电接触件。电极可包含提供存储器阵列的元件或组件之间的导电路径的迹线、导线、导电线、导电层或类似者。
如本文中所使用的术语“光刻”可指代使用光阻材料进行图案化且使用电磁辐射暴露此类材料的过程。例如，光阻材料可通过例如将光致抗蚀剂旋涂于基底材料上而形成于基底材料上。可通过使光致抗蚀剂暴露于辐射而在光致抗蚀剂中产生图案。图案可例如通过在空间上划界辐射暴露光致抗蚀剂的处的光掩模界定。接着，可例如通过化学处置移除暴露的光致抗蚀剂区域而留下所要图案。在一些情况中，可保留暴露区，且可移除未暴露的区。
类似地，如本发明中所使用，术语“正交”及“垂直”在用于描述几何关系时并不希望暗示限制精确的几何垂直性。例如，如本发明中所使用的术语“正交”及“垂直”希望包含从与如例如制造及装配容限的此类考量相关的几何垂直性的典型偏差。此外，某些制造过程(例如模制、铸造、沉积及蚀刻)可包含或导致正或负牵伸(drafting)、边缘倒角及/或内圆角或其它特征以促进各种组件的制造、装配或操作中的任何者，在所述情况中，某些表面可在几何上不垂直，但在本发明的背景内容中可为垂直的。
本文中所论述的装置(包含存储器阵列)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或在另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含但不限于磷、硼或砷)进行掺杂来控制衬底或衬底的子区的导电性。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂手段执行。
本文中所论述的切换组件或晶体管可表示场效晶体管(FET)且包括包含源极、漏极及栅极的三端子装置。端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包括重掺杂(例如，简并)半导体区。源极及漏极可通过轻掺杂半导体区或沟道分离。如果沟道是n型(即，多数载子是电子)，那么FET可称为n型FET。如果沟道是p型(即，多数载子是空穴)，那么FET可称为p型FET。沟道可通过绝缘栅极氧化物罩盖。可通过将电压施加到栅极而控制沟道导电性。例如，分别将正电压或负电压施加到n型FET或p型FET可导致沟道变为导电的。晶体管可在将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时“接通”或“激活”。晶体管可在将小于晶体管的阈值电压的电压施加到晶体管栅极时“关断”或“撤销激活”。
本文中结合附图所阐述的描述描述实例配置且不表示可实施或在权利要求书的范围内的所有实例。本文中所使用的术语“实例”意味着“用作实例、例子或说明”且非“优选的”或“优于其它实例”。具体实施方式包含具体细节以提供对所描述技术的理解。然而，可在不具有这些具体细节的情况下实践这些技术。在一些例子中，以框图形式展示熟知结构及装置以避免使所描述实例的概念不清楚。
在附图中，类似组件或特征可具有相同参考标签。此外，可通过在参考标签后加短划线及区分类似组件的第二标签来区分相同类型的各种组件。如果仅在说明书中使用第一参考标签，那么描述适用于具有相同第一参考标签的类似组件中的任一者，而无关于第二参考标签。
可运用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行结合本文中的公开内容描述的各种阐释性框及模块。通用处理器可为微处理器，但在替代例中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为运算装置的组合(例如，DSP及微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。
可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中所描述的功能。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或过程码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案在本发明及所附权利要求书的范围内。例如，归因于软件的性质，可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任何者的组合来实施上文所描述的功能。实施功能的特征还可物理定位于各种位置处，包含经分布使得在不同物理位置处实施功能的部分。此外，如本文中所使用(包含在权利要求书中)，如在项目列表(例如，以例如“…中的至少一者”或“…中的一或多者”的短语开始的项目列表)中使用的“或”指示包含性列表，使得例如A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即，A及B及C)。此外，如本文中所使用，短语“基于”不应被解释为参考一组封闭条件。例如，在不脱离本发明的范围的情况下，描述为“基于条件A”的实例步骤可基于条件A及条件B两者。换句话说，如本文中所使用，短语“基于”应以与短语“至少部分基于”相同的方式进行解释。
提供本文中的描述以使所属领域的技术人员能够实现或使用本发明。所属领域的技术人员将明白对本发明的各种修改，且在不脱离本发明的范围的情况下，在本文中定义的一般原理可应用于其它变化。因此，本发明不限于本文中所描述的实例及设计，而是应符合与本文中所公开的原理及新颖特征一致的最广范围。

Claims (25)

1.一种方法，其包括：
沿着第一方向将第一多个沟道蚀刻到分层材料组合件中以产生所述分层材料组合件的第一多个区段，所述分层材料组合件包括第一导电材料及第一牺牲材料；
将绝缘材料沉积于所述第一多个沟道中的每一者内；
将第二牺牲材料沉积到所述分层材料组合件的所述第一多个区段及所述绝缘材料上；
沿着第二方向将第二多个沟道蚀刻到所述分层材料组合件中以产生所述第二牺牲材料的第二多个区段，所述第二多个沟道延伸穿过所述第一牺牲材料及所述第二牺牲材料；
将第二绝缘材料沉积于所述第二多个沟道中的每一者内；
移除所述第一及所述第二牺牲材料以形成所述分层材料组合件的多个腔；及
将存储器材料沉积到所述分层材料组合件上以至少部分填充所述多个腔。
2.根据权利要求1所述的方法，其进一步包括：
在将所述绝缘材料沉积于所述第一多个沟道中的每一者内之后，从所述分层材料组合件移除材料以暴露所述第一牺牲材料的表面。
3.根据权利要求2所述的方法，其中所述移除材料包括化学机械平坦化。
4.根据权利要求1所述的方法，其进一步包括：
在将所述第二绝缘材料沉积于所述第二多个沟道中的每一者内之后，从所述分层材料组合件移除材料以暴露所述第二牺牲材料的表面。
5.根据权利要求4所述的方法，其中所述移除材料包括化学机械平坦化。
6.根据权利要求1所述的方法，其进一步包括：
将第二导电材料沉积到所述存储器材料上，其中所述第二导电材料至少部分填充所述第二多个沟道。
7.根据权利要求6所述的方法，其进一步包括：
将第一电极材料沉积于所述第一导电材料与所述第一牺牲材料之间的层中；及
在沉积所述第二导电材料之前将第二电极材料沉积到所述存储器材料上。
8.根据权利要求7所述的方法，其中沉积所述第二电极材料包括将所述第二电极材料沉积于所述存储器材料及所述第二绝缘材料上方，所述方法进一步包括：
对所述分层材料组合件执行材料移除过程以暴露所述第二绝缘材料。
9.根据权利要求1所述的方法，其中蚀刻所述第一多个沟道包括：
将第一掩模材料沉积到所述第一牺牲材料上；及
根据用于蚀刻所述第一多个沟道的第一图案来图案化所述第一掩模材料。
10.根据权利要求9所述的方法，其进一步包括：
在将所述绝缘材料沉积于所述第一多个沟道中的每一者内之后，移除所述第一掩模材料。
11.根据权利要求9所述的方法，其中蚀刻所述第二多个沟道包括：
将第二掩模材料沉积到所述第二牺牲材料上；及
根据用于每一所述第二多个沟道的第二图案来图案化所述第二掩模材料。
12.根据权利要求1所述的方法，其中所述第一方向与所述第二方向正交。
13.根据权利要求1所述的方法，其中所述多个腔中的每一者安置于所述绝缘材料及所述第二绝缘材料的区段之间。
14.根据权利要求1所述的方法，其进一步包括：
在沉积所述存储器材料之后，蚀刻过量存储器材料以暴露所述第二多个沟道。
15.根据权利要求1所述的方法，其中沉积所述存储器材料包括：
将所述存储器材料选择性地沉积于所述多个腔内。
16.根据权利要求1所述的方法，其中所述存储器材料包括硫属化物材料。
17.根据权利要求1所述的方法，其中：
蚀刻所述第二多个沟道将所述第一多个区段的所述第一牺牲材料划分为第三多个区段。
18.一种设备，其包括：
多个存储器单元，其通过过程形成，所述过程包括；
沿着第一方向将第一多个沟道蚀刻到分层材料组合件中以产生所述分层材料组合件的第一多个区段，所述分层材料组合件包括第一导电材料及第一牺牲材料；
将绝缘材料沉积于所述第一多个沟道中的每一者内；
将第二牺牲材料沉积到所述分层材料组合件的所述第一多个区段及所述绝缘材料上；
沿着第二方向将第二多个沟道蚀刻到所述分层材料组合件中以产生所述第二牺牲材料的第二多个区段，所述第二多个沟道延伸穿过所述第一牺牲材料及所述第二牺牲材料；
将第二绝缘材料沉积于所述第二多个沟道中的每一者内；
移除所述第一及所述第二牺牲材料以形成所述分层材料组合件的多个腔；及
将存储器材料沉积到所述分层材料组合件上以至少部分填充所述多个腔。
19.根据权利要求18所述的设备，其中所述过程进一步包括：
在沉积所述存储器材料之后将电极材料沉积到所述分层材料组合件上，所述电极材料形成所述存储器材料及所述第二绝缘材料上方的层。
20.根据权利要求19所述的设备，其中所述过程进一步包括：
移除安置于所述第二绝缘材料的顶面上方的所述电极材料的所述层的一部分以暴露所述第二绝缘材料的所述顶面。
21.一种方法，其包括：
形成第一导体材料及第一牺牲材料的分层组合件的第一多个区段，所述第一多个区段在第一维度上伸长且通过第一绝缘材料分离；
在所述分层组合件的所述第一多个区段及所述第一绝缘材料上方形成第二牺牲材料的第二多个区段，所述第二多个区段在第二维度上伸长且通过第二绝缘材料分离；
用存储器材料替换所述第一多个区段中的所述第一牺牲材料；及
用第二导体材料替换所述第二多个区段中的所述第二牺牲材料。
22.根据权利要求21所述的方法，其中：
沿着第一方向形成所述第一多个区段；且
沿着不同于所述第二方向的第二方向形成所述第二多个区段，使得所述存储器材料安置于两个第一绝缘材料与两个第二绝缘材料之间。
23.根据权利要求21所述的方法，其中用所述存储器材料替换所述第一牺牲材料包括：
移除所述第一牺牲材料及所述第二牺牲材料；
将所述存储器材料沉积到所述分层组合件上；及
移除所述存储器材料的部分以形成具有与所述第一绝缘材料相同的高度的所述存储器材料的区段。
24.根据权利要求21所述的方法，其进一步包括：
在所述第一导体材料与所述第一牺牲材料之间形成电极。
25.根据权利要求24所述的方法，其中用所述存储器材料替换所述第一牺牲材料包括：
移除所述第一牺牲材料及所述第二牺牲材料；及
将所述存储器材料选择性地沉积到具有通过移除所述第一牺牲材料及所述第二牺牲材料而暴露的所述电极的所述分层组合件的部分上。
CN202080064769.3A 2019-08-13 2020-07-22 用于形成自对准存储器结构的技术 Pending CN114402429A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/539,932 US11417841B2 (en) 2019-08-13 2019-08-13 Techniques for forming self-aligned memory structures
US16/539,932 2019-08-13
PCT/US2020/043053 WO2021030014A1 (en) 2019-08-13 2020-07-22 Techniques for forming self-aligned memory structures

Publications (1)

Publication Number Publication Date
CN114402429A true CN114402429A (zh) 2022-04-26

Family

ID=74567421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080064769.3A Pending CN114402429A (zh) 2019-08-13 2020-07-22 用于形成自对准存储器结构的技术

Country Status (6)

Country Link
US (2) US11417841B2 (zh)
JP (1) JP2022544497A (zh)
KR (1) KR20220046633A (zh)
CN (1) CN114402429A (zh)
TW (1) TWI754996B (zh)
WO (1) WO2021030014A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417841B2 (en) * 2019-08-13 2022-08-16 Micron Technology, Inc. Techniques for forming self-aligned memory structures
US11289579B2 (en) 2019-09-29 2022-03-29 Applied Materials, Inc. P-type dipole for p-FET

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY139405A (en) 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
KR20090090003A (ko) 2008-02-20 2009-08-25 주식회사 하이닉스반도체 상변화 메모리 소자 제조 방법
US7932506B2 (en) * 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
KR20100075015A (ko) 2008-12-24 2010-07-02 삼성전자주식회사 비휘발성 메모리 장치의 제조 방법
US8021897B2 (en) * 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array
US9252188B2 (en) * 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
KR20150090472A (ko) 2014-01-29 2015-08-06 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9306165B2 (en) * 2014-03-27 2016-04-05 Micron Technology, Inc. Replacement materials processes for forming cross point memory
KR102293859B1 (ko) 2014-12-22 2021-08-25 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
US10157670B2 (en) * 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same
US10566531B2 (en) * 2017-11-17 2020-02-18 International Business Machines Corporation Crosspoint fill-in memory cell with etched access device
US11417841B2 (en) * 2019-08-13 2022-08-16 Micron Technology, Inc. Techniques for forming self-aligned memory structures

Also Published As

Publication number Publication date
US20230027799A1 (en) 2023-01-26
TWI754996B (zh) 2022-02-11
US11417841B2 (en) 2022-08-16
JP2022544497A (ja) 2022-10-19
KR20220046633A (ko) 2022-04-14
TW202121651A (zh) 2021-06-01
US20210050521A1 (en) 2021-02-18
WO2021030014A1 (en) 2021-02-18

Similar Documents

Publication Publication Date Title
JP7357074B2 (ja) ３次元メモリデバイスのアーキテクチャ及びそれに関する方法
KR102359858B1 (ko) 크로스-포인트 메모리 어레이의 자가-정렬된 메모리 데크
JP2022540787A (ja) メモリデバイスのための分割ピラーアーキテクチャ
US20230027799A1 (en) Techniques for forming self-aligned memory structures
US11575085B2 (en) Techniques for forming memory structures
US11882774B2 (en) Low resistance crosspoint architecture
US12082424B2 (en) Access line formation for a memory array
US11778837B2 (en) Memory with optimized resistive layers
US11758741B2 (en) Dimension control for raised lines
CN114005852A (zh) 存储器结构的高效制造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination