JP7357074B2 - 3次元メモリデバイスのアーキテクチャ及びそれに関する方法 - Google Patents
3次元メモリデバイスのアーキテクチャ及びそれに関する方法 Download PDFInfo
- Publication number
- JP7357074B2 JP7357074B2 JP2021564690A JP2021564690A JP7357074B2 JP 7357074 B2 JP7357074 B2 JP 7357074B2 JP 2021564690 A JP2021564690 A JP 2021564690A JP 2021564690 A JP2021564690 A JP 2021564690A JP 7357074 B2 JP7357074 B2 JP 7357074B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- conductive
- contacts
- forming
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 177
- 239000000463 material Substances 0.000 claims description 204
- 230000015654 memory Effects 0.000 claims description 144
- 238000003860 storage Methods 0.000 claims description 77
- 239000004020 conductor Substances 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 73
- 238000005530 etching Methods 0.000 claims description 61
- 150000004770 chalcogenides Chemical class 0.000 claims description 52
- 239000003989 dielectric material Substances 0.000 claims description 42
- 230000008569 process Effects 0.000 claims description 40
- 230000004888 barrier function Effects 0.000 claims description 31
- 238000000151 deposition Methods 0.000 claims description 27
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 description 39
- 238000003491 array Methods 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 16
- 230000007246 mechanism Effects 0.000 description 16
- 230000006870 function Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 230000005055 memory storage Effects 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000011669 selenium Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 3
- 239000011149 active material Substances 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 229910052711 selenium Inorganic materials 0.000 description 3
- 229910052714 tellurium Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007248 cellular mechanism Effects 0.000 description 2
- 239000005387 chalcogenide glass Substances 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052752 metalloid Inorganic materials 0.000 description 2
- 150000002738 metalloids Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- -1 Ge 8 Sb 5 Te 8 Chemical compound 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
- H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
- H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本特許出願は、2019年5月3日に出願された“ARCHITECTURE OF THREE-DIMENSIONAL MEMORY DEVICE AND METHODS REGARDING THE SAME”と題されたFratin等による米国特許出願第16/402,357号の優先権を主張する、2020年4月3日に出願された“ARCHITECTURE OF THREE-DIMENSIONAL MEMORY DEVICE AND METHODS REGARDING THE SAME”と題されたFratin等によるPCT出願番号PCT/US2020/026647の優先権を主張し、これらの出願のそれぞれは、本願の譲受人に譲渡され、参照によりその全体が本明細書に明示的に組み込まれる。
Claims (37)
- 第1の誘電体層、第1の導電層、及び第2の誘電体層を通ってトレンチを形成することであって、前記トレンチは、基板を露出し、前記第1の導電層を第1のワード線ドライバと関連付けられた第1の部分と第2のワード線ドライバと関連付けられた第2の部分とに分割することと、
前記トレンチの第1の側壁及び第2の側壁に接触するコンフォーマル材料を堆積することと、
前記コンフォーマル材料の一部分をエッチングすることによって、前記基板を通って延伸するコンタクトの上方に開口部を形成することと、
前記エッチングによって露出された前記開口部の側壁及び底壁と接触して、情報を蓄積するように構成されたカルコゲニド材料を前記開口部中に堆積することと
を含む、方法。 - 前記コンフォーマル材料に接触する誘電体材料を前記トレンチ内に堆積することであって、前記開口部を形成することは、前記誘電体材料の一部分をエッチングすることを含むこと
を更に含む、請求項1に記載の方法。 - 前記基板を通って延伸する複数のコンタクトを形成することであって、前記複数のコンタクトは、複数のデジット線と関連付けられることと、
前記基板上に前記第1の誘電体層を形成することと、
前記第1の誘電体層上に前記第1の導電層を形成することであって、前記第1の導電層は、少なくとも1つのワード線プレートとして構成されることと、
前記第1の導電層上に前記第2の誘電体層を形成することであって、前記トレンチを形成することは、前記第2の誘電体層を形成することに少なくとも部分的に基づくこと
を更に含む、請求項1に記載の方法。 - 前記開口部の連続的な側壁を形成するために、前記カルコゲニド材料の一部分をエッチングすることと、
前記開口部の前記連続的な側壁に接触するバリア材料を前記開口部中に堆積すること
を更に含む、請求項1に記載の方法。 - 前記カルコゲニド材料は、前記第1の導電層に接触する第1の壁と、前記第1の誘電体層に接触する第2の壁と、前記第2の誘電体層に接触する第3の壁と、前記バリア材料に接触する第4の壁とを含む、請求項4に記載の方法。
- 前記バリア材料は、前記第1の誘電体層、前記第2の誘電体層、及び前記カルコゲニド材料の少なくとも一部分に接触する、請求項4に記載の方法。
- 前記コンタクトを露出するために前記バリア材料をエッチングすることと、
前記バリア材料及び前記コンタクトに接触する導電性材料を前記開口部中に堆積すること
を更に含む、請求項4に記載の方法。 - 前記第2の誘電体層及び前記導電性材料の上方に第2の誘電体材料を形成すること
を更に含む、請求項7に記載の方法。 - 前記導電性材料はデジット線として構成される、請求項7に記載の方法。
- 前記第1の誘電体層を通って前記トレンチを形成することは、
前記トレンチを垂直方向にエッチングするために垂直エッチングプロセスを実施することと、
前記第1の導電層内に少なくとも1つの凹部を形成するために、前記垂直エッチングプロセスの後に水平エッチングプロセスを実施すること
を含む、請求項1に記載の方法。 - 前記垂直エッチングプロセスは、異方性エッチングプロセス若しくはドライエッチングプロセス又はそれらの組み合わせを含む、請求項10に記載の方法。
- 前記水平エッチングプロセスは等方性エッチングプロセスを含む、請求項10に記載の方法。
- 前記基板を通って延伸する複数のコンタクトの上方に複数の開口部を形成することと、
前記複数の開口部をバリア材料で充填すること
を更に含む、請求項1に記載の方法。 - 前記トレンチを形成することは、前記基板を通って延伸する複数のコンタクトの少なくとも一部分を露出する、請求項1に記載の方法。
- 前記トレンチは、蛇行形状で前記第1の導電層を通って延伸する、請求項1に記載の方法。
- 前記トレンチは、前記第2の側壁から離隔された前記第1の側壁を含み、前記第1の誘電体層によって形成された前記第1の側壁の第1の部分は、前記第1の誘電体層によって形成された前記第2の側壁の第1の部分から第1の距離だけ離隔され、前記第1の導電層によって形成された前記第1の側壁の第2の部分は、前記第1の導電層によって形成された前記第2の側壁の第2の部分から前記第1の距離よりも大きい第2の距離だけ離隔される、請求項1に記載の方法。
- 前記第1の導電層によって形成された前記トレンチの側壁の部分は、前記第1の誘電体層によって形成された前記トレンチの側壁の部分に対して凹んでいる、請求項1に記載の方法。
- 前記カルコゲニド材料は、自己選択メモリセルに対する蓄積素子を含む、請求項1に記載の方法。
- 前記第2の誘電体層上に第2の導電層を形成することであって、前記第2の導電層は、少なくとも1つのワード線プレートとして構成されることと、
前記第2の導電層上に第3の誘電体層を形成することであって、前記トレンチを形成することは、前記第3の誘電体層を形成することに少なくとも部分的に基づくこと
を更に含む、請求項1に記載の方法。 - 前記第1の導電層及び前記第2の導電層と関連付けられたメモリセルのアレイは、メモリセルの3次元アレイを含む、請求項19に記載の方法。
- 複数のデジット線と関連付けられ、基板を通って延伸する複数のコンタクトと、
第1の複数のワード線プレートから分離された第2の複数のワード線プレートと、
前記第1の複数のワード線プレートと前記第2の複数のワード線プレートとの間に位置付けられた誘電体材料であって、前記基板の上方に蛇行形状で延伸する前記誘電体材料と、
前記複数のコンタクトの上方に形成され、前記複数のコンタクトと結合された複数のピラーと、
前記第1の複数のワード線プレートのうちの第1のワード線プレートと、一対の誘電体層とによって形成された凹部内に位置付けられた、カルコゲニド材料を各々含む複数の蓄積素子であって、該複数の蓄積素子の各々が前記複数のピラーのうちのそれぞれのピラーに結合される、複数の蓄積素子と、
前記複数の蓄積素子間の前記凹部を充填するコンフォーマル材料と、
を含む装置。 - 前記コンフォーマル材料は、前記第1の複数のワード線プレートと前記第2の複数のワード線プレートとの間に位置付けられた前記誘電体材料に接触する、請求項21に記載の装置。
- 前記コンフォーマル材料は、前記第1のワード線プレートと前記誘電体材料との間に位置付けられる、請求項21に記載の装置。
- 前記複数のピラーの内のピラーは、前記カルコゲニド材料の少なくとも一部分に接触するバリア層と、前記バリア層に接触し、デジット線として構成された導電性材料とを更に含む、請求項21に記載の装置。
- 前記バリア層は酸化アルミニウムを含む、請求項24に記載の装置。
- 前記第1の複数のワード線プレート及び前記第2の複数のワード線プレートの内の少なくとも1つは導電性材料を含む、請求項21に記載の装置。
- 前記複数のコンタクトの上方に形成された前記複数のピラーは、前記蛇行形状で前記基板の上方に延伸する前記誘電体材料の連続性を遮断する、請求項21に記載の装置。
- 前記複数のコンタクトは千鳥状パターンで配列される、請求項21に記載の装置。
- 前記複数のコンタクトはグリッド状に配列される、請求項21に記載の装置。
- 基板を通って延伸し、幾何学的パターンで配列され、複数のデジット線と関連付けられた複数のコンタクトと、
複数のワード線プレートの第1のセットを前記複数のワード線プレートの第2のセットから分離する誘電体材料と、
前記複数のコンタクトの上方に形成され、幾何学的パターンで配列された複数の円形ピラーであって、前記複数の円形ピラーの各円形ピラーは、前記複数のコンタクトの内のコンタクトと結合される、前記複数の円形ピラーと、
前記複数のワード線プレートの前記第1のセットのうちの第1のワード線プレートと、一対の誘電体層とによって形成された凹部内に位置付けられた、カルコゲニド材料を各々含む複数の蓄積素子であって、該複数の蓄積素子の各々が前記複数の円形ピラーのうちのそれぞれの円形ピラーに結合される、複数の蓄積素子と、
前記複数の蓄積素子間の前記凹部を充填するコンフォーマル材料と、
を含む、装置。 - 前記複数の円形ピラーは、前記基板の下方又は前記複数のワード線プレートの上方に位置付けられた複数のセレクタと結合される、請求項30に記載の装置。
- 基板を通って延伸し、六角形パターンで配置され、複数のデジット線と関連付けられた複数のコンタクトと、
第1のワード線プレートと同じレベルに位置付けられ、前記第1のワード線プレートから離隔された第2のワード線プレートと、
前記第1のワード線プレートの下方に位置付けられた第1の誘電体層と、
前記第1のワード線プレートの上方に位置付けられた第2の誘電体層と、
前記基板の上方に蛇行形状で延伸し、前記第1のワード線プレートと前記第2のワード線プレートとの間に位置付けられた誘電体材料と、
前記複数のコンタクトの上方に形成され、六角形パターンで配列された複数の長斜方形ピラーであって、各長斜方形ピラーは、前記複数のコンタクトの内のコンタクトと結合される、前記複数の長斜方形ピラーと、
前記第1の誘電体層の上面と、前記第2の誘電体層の底面と、前記第1のワード線プレートの側壁とによって境界付けられた凹部内に位置付けられた、カルコゲニド材料を各々含む複数の蓄積素子であって、該複数の蓄積素子の各々が前記複数の長斜方形ピラーのうちのそれぞれの長斜方形ピラーに結合される、複数の蓄積素子と、
前記複数の蓄積素子間の前記凹部を充填するコンフォーマル材料と、
を含む、装置。 - 前記複数の長斜方形ピラーは、前記基板の下方又は前記第1のワード線プレートの上方に位置付けられた複数のセレクタと結合される、請求項32に記載の装置。
- 基板を通って延伸する、複数のデジット線と関連付けられた複数のコンタクトを形成することと、
前記基板上に第1の誘電体層を形成することと、
前記第1の誘電体層上に第1の導電層を形成することであって、前記第1の導電層は、少なくとも1つのワード線プレートとして構成されることと、
前記第1の導電層上に第2の誘電体層を形成することと、
前記第1の誘電体層、前記第1の導電層、及び前記第2の誘電体層を通って少なくとも1つのトレンチを形成することであって、前記少なくとも1つのトレンチは、前記第1の導電層を第1のワード線ドライバと関連付けられた第1の部分と、第2のワード線ドライバと関連付けられた第2の部分とに分割することと、
複数のトレンチの各々の第1の側壁、第2の側壁、及び底壁に接触するようにコンフォーマル材料を堆積することと、
前記コンフォーマル材料の一部分をエッチングすることによって、前記複数のコンタクトの内のコンタクトの上方の前記複数のトレンチの各々内に円形開口部を形成することと、
前記複数のトレンチの各々内の前記第1の側壁、前記第2の側壁、及び前記底壁の表面に接触するカルコゲニド材料を前記円形開口部中に堆積することであって、前記カルコゲニド材料は情報を蓄積するように構成されること
を含む、方法。 - 六角形パターンで前記複数のコンタクトの上方に複数のピラーを形成することと、
前記複数のピラーを、装置の最上部及び底部の内の少なくとも一方内に位置付けられた複数のセレクタと結合すること
を更に含む、請求項34に記載の方法。 - 前記一対の誘電体層は、
前記第1のワード線プレートの下方に位置付けられた第1の誘電体層と、
前記第1のワード線プレートの上方に位置付けられた第2の誘電体層と、
を含み、
前記凹部は、前記第1の誘電体層の上面と、前記第2の誘電体層の底面と、前記第1のワード線プレートの側壁とによって境界付けられる、請求項21に記載の装置。 - 前記一対の誘電体層は、
前記第1のワード線プレートの下方に位置付けられた第1の誘電体層と、
前記第1のワード線プレートの上方に位置付けられた第2の誘電体層と、
を含み、
前記凹部は、前記第1の誘電体層の上面と、前記第2の誘電体層の底面と、前記第1のワード線プレートの側壁とによって境界付けられる、請求項30に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/402,357 | 2019-05-03 | ||
US16/402,357 US11244855B2 (en) | 2019-05-03 | 2019-05-03 | Architecture of three-dimensional memory device and methods regarding the same |
PCT/US2020/026647 WO2020226797A1 (en) | 2019-05-03 | 2020-04-03 | Architecture of three-dimensional memory device and methods regarding the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022531284A JP2022531284A (ja) | 2022-07-06 |
JP7357074B2 true JP7357074B2 (ja) | 2023-10-05 |
Family
ID=73016334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021564690A Active JP7357074B2 (ja) | 2019-05-03 | 2020-04-03 | 3次元メモリデバイスのアーキテクチャ及びそれに関する方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US11244855B2 (ja) |
EP (1) | EP3963637A4 (ja) |
JP (1) | JP7357074B2 (ja) |
KR (1) | KR102601974B1 (ja) |
CN (1) | CN114072916A (ja) |
TW (1) | TWI743745B (ja) |
WO (1) | WO2020226797A1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11672133B2 (en) * | 2019-06-20 | 2023-06-06 | Intel Corporation | Vertically stacked memory elements with air gap |
US11652047B2 (en) * | 2019-06-28 | 2023-05-16 | Intel Corporation | Intermediate separation layers at the back-end-of-line |
US11282895B2 (en) * | 2019-07-02 | 2022-03-22 | Micron Technology, Inc. | Split pillar architectures for memory devices |
JP2021048224A (ja) * | 2019-09-18 | 2021-03-25 | キオクシア株式会社 | 不揮発性記憶装置 |
KR20220155440A (ko) * | 2019-12-18 | 2022-11-22 | 마이크론 테크놀로지, 인크 | 수직 3d 메모리 장치 및 그의 제조 방법 |
US11329051B2 (en) * | 2020-08-28 | 2022-05-10 | Micron Technology, Inc. | Gate dielectric repair on three-node access device formation for vertical three-dimensional (3D) memory |
WO2022123284A1 (en) * | 2020-12-09 | 2022-06-16 | Micron Technology, Inc. | Memory apparatus and methods for accessing and manufacturing the same |
US20220320178A1 (en) * | 2021-03-25 | 2022-10-06 | Jack Zezhong Peng | Methods of manufacturing programmable memory devices |
US11785779B2 (en) | 2021-03-30 | 2023-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming a semiconductor memory structure using a liner layer as an etch stop |
US11514985B2 (en) * | 2021-04-05 | 2022-11-29 | Micron Technology, Inc. | Spike current suppression in a memory array |
US11856854B2 (en) * | 2021-04-09 | 2023-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM device structures and method of fabricating the same |
US11894103B2 (en) * | 2021-04-15 | 2024-02-06 | Micron Technology, Inc. | Decoding architecture for word line tiles |
US11587606B2 (en) | 2021-04-15 | 2023-02-21 | Micron Technology, Inc. | Decoding architecture for memory devices |
US11475947B1 (en) | 2021-04-15 | 2022-10-18 | Micron Technology, Inc. | Decoding architecture for memory tiles |
US11652153B2 (en) * | 2021-05-07 | 2023-05-16 | Micron Technology, Inc. | Replacement gate formation in memory |
US11903333B2 (en) * | 2021-05-27 | 2024-02-13 | Micron Technology, Inc. | Sidewall structures for memory cells in vertical structures |
US11825754B2 (en) | 2021-05-27 | 2023-11-21 | Micron Technology, Inc. | Memory cells with sidewall and bulk regions in planar structures |
US11864475B2 (en) * | 2021-05-27 | 2024-01-02 | Micron Technology, Inc. | Memory device with laterally formed memory cells |
US11957068B2 (en) | 2021-05-27 | 2024-04-09 | Micron Technology, Inc. | Memory cells with sidewall and bulk regions in vertical structures |
US11895835B2 (en) | 2021-06-15 | 2024-02-06 | Micron Technology, Inc. | Integrated circuitry comprising a memory array comprising strings of memory cells and methods including a method used in forming a memory array comprising strings of memory cells |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017224830A (ja) | 2012-08-31 | 2017-12-21 | マイクロン テクノロジー, インク. | 3次元メモリアレイアーキテクチャ |
US9911790B1 (en) | 2017-01-20 | 2018-03-06 | Sandisk Technologies Llc | Resistive RAM including air gaps between word lines and between vertical bit lines |
US20180294312A1 (en) | 2017-04-07 | 2018-10-11 | Micron Technology, Inc. | Three dimensional memory array |
US20190067371A1 (en) | 2017-08-29 | 2019-02-28 | Micron Technology, Inc. | Three dimensional memory arrays |
US20190115391A1 (en) | 2017-10-16 | 2019-04-18 | Sandisk Technologies Llc | Methods of forming a phase change memory with vertical cross-point structure |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7729158B2 (en) * | 2003-04-03 | 2010-06-01 | Kabushiki Kaisha Toshiba | Resistance change memory device |
US7646630B2 (en) | 2004-11-08 | 2010-01-12 | Ovonyx, Inc. | Programmable matrix array with chalcogenide material |
US20080165569A1 (en) * | 2007-01-04 | 2008-07-10 | Chieh-Fang Chen | Resistance Limited Phase Change Memory Material |
KR20100001260A (ko) | 2008-06-26 | 2010-01-06 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
JP5558090B2 (ja) | 2009-12-16 | 2014-07-23 | 株式会社東芝 | 抵抗変化型メモリセルアレイ |
KR20110090056A (ko) | 2010-02-02 | 2011-08-10 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
US8803214B2 (en) | 2010-06-28 | 2014-08-12 | Micron Technology, Inc. | Three dimensional memory and methods of forming the same |
US9030859B2 (en) * | 2010-12-14 | 2015-05-12 | Sandisk 3D Llc | Three dimensional non-volatile storage with dual layers of select devices |
US10333064B2 (en) | 2011-04-13 | 2019-06-25 | Micron Technology, Inc. | Vertical memory cell for high-density memory |
US9183929B2 (en) * | 2012-08-29 | 2015-11-10 | Micron Technology, Inc. | Systems, methods and devices for programming a multilevel resistive memory cell |
US8841649B2 (en) | 2012-08-31 | 2014-09-23 | Micron Technology, Inc. | Three dimensional memory array architecture |
US8778762B2 (en) | 2012-12-07 | 2014-07-15 | Micron Technology, Inc. | Methods of forming vertically-stacked structures, and methods of forming vertically-stacked memory cells |
TWI483385B (zh) | 2012-12-27 | 2015-05-01 | Macronix Int Co Ltd | 半導體結構製造方法及製成之結構 |
TWI497494B (zh) | 2012-12-27 | 2015-08-21 | Macronix Int Co Ltd | 三維記憶體結構及其操作方法 |
US10546998B2 (en) | 2013-02-05 | 2020-01-28 | Micron Technology, Inc. | Methods of forming memory and methods of forming vertically-stacked structures |
US9276011B2 (en) | 2013-03-15 | 2016-03-01 | Micron Technology, Inc. | Cell pillar structures and integrated flows |
US9001573B1 (en) * | 2013-12-06 | 2015-04-07 | Micron Technology, Inc. | Method and apparatuses for programming memory cells |
US9806129B2 (en) | 2014-02-25 | 2017-10-31 | Micron Technology, Inc. | Cross-point memory and methods for fabrication of same |
US9583539B2 (en) | 2014-08-19 | 2017-02-28 | Sandisk Technologies Llc | Word line connection for memory device and method of making thereof |
US9666799B2 (en) | 2014-10-31 | 2017-05-30 | Sandisk Technologies Llc | Concave word line and convex interlayer dielectric for protecting a read/write layer |
US9356074B1 (en) | 2014-11-17 | 2016-05-31 | Sandisk Technologies Inc. | Memory array having divided apart bit lines and partially divided bit line selector switches |
KR20220155440A (ko) * | 2019-12-18 | 2022-11-22 | 마이크론 테크놀로지, 인크 | 수직 3d 메모리 장치 및 그의 제조 방법 |
-
2019
- 2019-05-03 US US16/402,357 patent/US11244855B2/en active Active
-
2020
- 2020-04-03 EP EP20803009.8A patent/EP3963637A4/en active Pending
- 2020-04-03 KR KR1020217039384A patent/KR102601974B1/ko active IP Right Grant
- 2020-04-03 WO PCT/US2020/026647 patent/WO2020226797A1/en unknown
- 2020-04-03 CN CN202080032333.6A patent/CN114072916A/zh active Pending
- 2020-04-03 JP JP2021564690A patent/JP7357074B2/ja active Active
- 2020-04-15 TW TW109112605A patent/TWI743745B/zh active
-
2022
- 2022-01-11 US US17/573,217 patent/US20220208602A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017224830A (ja) | 2012-08-31 | 2017-12-21 | マイクロン テクノロジー, インク. | 3次元メモリアレイアーキテクチャ |
US9911790B1 (en) | 2017-01-20 | 2018-03-06 | Sandisk Technologies Llc | Resistive RAM including air gaps between word lines and between vertical bit lines |
US20180294312A1 (en) | 2017-04-07 | 2018-10-11 | Micron Technology, Inc. | Three dimensional memory array |
US20190067371A1 (en) | 2017-08-29 | 2019-02-28 | Micron Technology, Inc. | Three dimensional memory arrays |
US20190115391A1 (en) | 2017-10-16 | 2019-04-18 | Sandisk Technologies Llc | Methods of forming a phase change memory with vertical cross-point structure |
Also Published As
Publication number | Publication date |
---|---|
TWI743745B (zh) | 2021-10-21 |
JP2022531284A (ja) | 2022-07-06 |
KR102601974B1 (ko) | 2023-11-14 |
US11244855B2 (en) | 2022-02-08 |
EP3963637A4 (en) | 2022-12-21 |
TW202044491A (zh) | 2020-12-01 |
US20200350203A1 (en) | 2020-11-05 |
US20220208602A1 (en) | 2022-06-30 |
CN114072916A (zh) | 2022-02-18 |
WO2020226797A1 (en) | 2020-11-12 |
EP3963637A1 (en) | 2022-03-09 |
KR20210150607A (ko) | 2021-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7357074B2 (ja) | 3次元メモリデバイスのアーキテクチャ及びそれに関する方法 | |
TWI750695B (zh) | 用於記憶體裝置之分割柱架構 | |
TWI748517B (zh) | 具有分裂的支柱架構之記憶體裝置 | |
US11575085B2 (en) | Techniques for forming memory structures | |
TWI754996B (zh) | 用於形成自對準記憶體結構之技術 | |
KR102466165B1 (ko) | 수직 3d 메모리 장치 및 그의 제조 방법 | |
JP2023526558A (ja) | 改善された垂直3dメモリデバイス及びアクセス方法 | |
TWI758962B (zh) | 垂直3d記憶體裝置及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211224 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230925 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7357074 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |