TWI743745B - 三維記憶體裝置之架構及其相關之方法 - Google Patents

三維記憶體裝置之架構及其相關之方法 Download PDF

Info

Publication number
TWI743745B
TWI743745B TW109112605A TW109112605A TWI743745B TW I743745 B TWI743745 B TW I743745B TW 109112605 A TW109112605 A TW 109112605A TW 109112605 A TW109112605 A TW 109112605A TW I743745 B TWI743745 B TW I743745B
Authority
TW
Taiwan
Prior art keywords
contacts
word line
conductive
trench
dielectric layer
Prior art date
Application number
TW109112605A
Other languages
English (en)
Other versions
TW202044491A (zh
Inventor
羅倫佐 弗拉汀
安瑞可 凡斯
保羅 凡蒂尼
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202044491A publication Critical patent/TW202044491A/zh
Application granted granted Critical
Publication of TWI743745B publication Critical patent/TWI743745B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本發明描述三維(3D)記憶體陣列之架構、其相關之系統及方法。一陣列可包含一基板，其配置有呈一幾何圖案之導電接點及穿過導電及絕緣材料之交替層之開口，此可減小該等開口之間的間距，同時維持一介電厚度以保持電壓施加於該陣列。在蝕刻材料之後，可將一犧牲層沈積於形成一蛇形形狀之一溝渠中。可移除該犧牲層之部分以形成單元材料沈積至其中之開口。可形成與該犧牲層接觸之一絕緣材料。導電柱實質上垂直於該導電材料之平面及該基板延伸且耦合至導電接點。硫屬化物材料可形成於凹槽中部分圍繞該等導電柱。

Description

三維記憶體裝置之架構及其相關之方法
技術領域係關於三維記憶體裝置之架構及其相關之方法。
下文大體上係關於一種包含至少一記憶體裝置之系統，且更具體而言，下文係關於三維記憶體裝置之架構及其相關之方法。
記憶體裝置廣泛用於儲存諸如電腦、無線通信裝置、攝影機、數位顯示器及其類似者之各種電子裝置中之資訊。藉由程式化一記憶體裝置之不同狀態來儲存資訊。例如，二進位裝置最常儲存兩個狀態之一者，其通常由一邏輯1或一邏輯0表示。在其他裝置中，可儲存兩個以上狀態。為存取所儲存之資訊，裝置之一組件可讀取或感測記憶體裝置中之至少一儲存狀態。為儲存資訊，裝置之一組件可寫入或程式化記憶體裝置中之狀態。
存在各種類型之記憶體裝置，其包含磁性硬碟、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態RAM (DRAM)、同步動態RAM (SDRAM)、鐵電RAM (FeRAM)、磁性RAM (MRAM)、電阻RAM (RRAM)、快閃記憶體、相變記憶體(PCM)、其他基於硫屬化物之記憶體及其他。記憶體裝置可為揮發性或非揮發性的。
改良記憶體裝置一般可包含增大記憶體單元密度、提高讀取/寫入速度、提供可靠性、增加資料保持、減少功耗或降低製造成本及其他度量。可期望節省記憶體陣列中之空間、增大記憶體單元密度或減少具有三維垂直架構之記憶體陣列之總用電量的解決方案。
本專利申請案主張Fratin等人於2019年5月3日申請之名稱為「ARCHITECTURE OF THREE-DIMENSIONAL MEMORY DEVICE AND METHODS REGARDING THE SAME」之美國專利申請案第16/402,357號之優先權，該案讓與本發明受讓人且其全文以引用的方式明確併入本文中。
本發明係關於具有記憶體單元之一增大密度之三維(3D)垂直自選擇記憶體陣列及其處理方法。記憶體陣列可包含導電接點及穿過導電材料及絕緣材料之交替層之開口之一配置，其可減小記憶體單元之間的間距，同時維持一介電厚度以保持電壓施加於記憶體陣列。
在一些實例中，一3D記憶體陣列可包含一基板，其具有配置成一圖案(例如一幾何圖案)之複數個接點及形成於基板上之一第一絕緣材料(例如一介電材料)。一導電材料之複數個平面可藉由一第二絕緣材料(例如一介電材料)彼此分離且形成於基板材料上。導電材料之平面可為字線之實例。
在製造此一記憶體陣列期間，一溝渠可形成為分離奇數及偶數WL線平面以產生「梳形」結構(例如看起來像具有指狀物及指狀物之間的空間之一工具的結構)之一形狀。溝渠可呈任何幾何組態且包含依一固定距離面向彼此之梳指之奇數及偶數群組。在一些實例中，溝渠可形成為一蛇形形狀。溝渠可將導電材料之各平面分成兩個區段或兩個板。導電材料之各位置可為一字線板之一實例。在一些實例中，在溝渠內部，可依使得介電材料及導電材料形成複數個凹槽之一方式蝕刻導電材料之平面，其中各凹槽可經組態以接納一儲存元件材料(例如硫屬化物材料)。一犧牲層(例如一保形材料)可沈積於溝槽中且在一些情況中，犧牲層填充凹槽。一絕緣材料可沈積於溝槽中犧牲層之頂部上。犧牲層及絕緣層可形成一蛇形形狀。在一些實例中，考量溝渠之其他幾何組態。
可移除犧牲層及絕緣層之部分以形成開口。開口可暴露基板之部分、複數個導電接點及導電材料及介電材料之部分。可將一儲存元件材料(例如硫屬化物材料)沈積於開口中。儲存元件材料可填充由介電材料及導電材料形成之凹槽。可自開口部分移除儲存元件材料，使得僅凹槽中之儲存元件材料保留。
可在包含凹槽中之儲存元件材料之開口中形成導電柱。導電柱可為數位線之實例。導電柱可經配置以延伸(例如實質上垂直)至導電材料之平面及基板。各導電柱可與一不同導電接點耦合。柱可由一障壁材料及一導電材料形成。
一記憶體陣列及製造方法之此等組態可允許相對於先前解決方案提高記憶體單元之一密度。各記憶體單元(例如儲存元件材料)可凹進導電柱之對置側內部以確保單元隔離。此一組態可允許相對於一些先前解決方案更嚴格控制單元厚度及尺寸。與導電柱相交之導電材料之各平面可形成由平面中之一第一字線板及平面中之一第二字線板定址之兩個記憶體單元。各導電柱可由定位於記憶體陣列之底部或頂部處之一電晶體解碼。電晶體可為形成為一規則矩陣之一數位線選擇器之一實例。
首先在一記憶體陣列之背景中描述本發明之特徵，如參考圖1所描述之。在處理步驟期間之實例性3D記憶體陣列之不同視圖之背景中描述本發明之特徵，如參考圖2至圖7所描述。本發明之此等及其他特徵由與3D垂直記憶體陣列架構相關之流程圖進一步繪示且參考與3D垂直記憶體陣列架構相關之流程圖描述，如參考圖8至圖11所描述。
圖1繪示根據本發明之態樣之一3D記憶體陣列100之一實例。記憶體陣列100可包含定位於一基板104上方之記憶體單元之一第一陣列或層面105及第一陣列或層面105之頂部上之記憶體單元之一第二陣列或層面108。
記憶體陣列100可包含字線110及數位線115。第一層面105及第二層面108之記憶體單元各可具有一或多個自選擇記憶體單元。儘管圖1中所包含之一些元件標記有一數字指示符，其他對應元件未被標記，但其等係相同或將被理解為類似的。
記憶體單元之一堆疊可包含一第一介電材料120、一儲存元件材料125 (例如硫屬化物材料)、一第二介電材料130、一儲存元件材料135 (例如硫屬化物材料)及一第三介電材料140。在一些實例中，第一層面105及第二層面108之自選擇記憶體單元可具有共同導電線，使得各層面105及108之對應自選擇記憶體單元可共用數位線115或字線110。
在一些實例中，可藉由提供一電脈衝至一記憶體單元(其可包含一記憶體儲存元件)來程式化單元。可經由一第一存取線(例如字線110)或一第二存取線(例如數位線115)或其等之一組合來提供脈衝。在一些情況中，在提供脈衝之後，離子可在記憶體儲存元件內遷移，其取決於記憶體單元之極性。因此，離子相對於記憶體儲存元件之第一側或第二側之一濃度可至少部分基於第一存取線與第二存取線之間的一電壓之一極性。在一些情況中，非對稱形狀之記憶體儲存元件可引起離子更多聚集於具有更大面積之一元件之部分處。記憶體儲存元件之特定部分可比記憶體儲存元件之其他部分具有一更高電阻率且因此可導致一更高臨限電壓。離子遷移之此描述表示用於達成本文中所描述之結果之自選擇記憶體單元之一機構之一實例。一機構之此實例不應被視為限制。本發明亦包含用於達成本文中所描述之結果之自選擇記憶體單元之機構之其他實例。
在一些情況中，記憶體陣列100之架構可指稱一交叉點架構，其中一記憶體單元形成於一字線110與一數位線115之間的一拓撲交叉點處。此一交叉點架構可以低於其他記憶體架構之生產成本提供相對較高密度資料儲存。例如，交叉點架構可包含具有一減小面積之記憶體單元且因此具有高於其他架構之一記憶體單元密度。
儘管圖1之實例展示兩個層面105及108，但其他組態係可行的。在一些實例中，可在一基板104上方建構自選擇記憶體單元之一單一記憶體層面，其可指稱二維記憶體。在一些實例中，可依一類似方式將記憶體單元之三個或四個記憶體層面組態為三維交叉點架構。
記憶體陣列100可包含具有配置成一柵格或交錯圖案之複數個接點的一基板104。在一些情況中，複數個接點可延伸穿過基板而與記憶體陣列100之一存取線耦合。記憶體陣列100可包含藉由形成於基板材料上之第一絕緣材料上之一第二絕緣材料彼此分離之一導電材料之複數個平面。導電材料之複數個平面之各者可包含形成於其內之複數個凹槽。可由一替換程序藉由在一堆疊沈積處理步驟期間使用一犧牲層(例如一保形層)用於蝕刻、在單元界定之後移除保形層及由一更導電材料替換保形層來獲得複數個平面，例如字線板。
一絕緣材料可形成為穿過第二絕緣材料及導電材料之一蛇形形狀。複數個導電柱可配置於開口中以實質上垂直於導電材料之複數個平面及基板延伸。複數個導電柱之每一各自者可耦合至導電接點之一不同者。
在一些實例中，層面105及108可包含經組態以儲存邏輯狀態之硫屬化物材料。例如，層面105及108之記憶體單元可為自選擇記憶體單元之實例。硫屬化物材料可形成於複數個凹槽中，使得複數個凹槽之每一各自者中之硫屬化物材料至少部分與複數個導電柱之一者接觸。
圖2A繪示根據本文中所揭示之實例之一實例性3D記憶體陣列200-a之一仰視圖。記憶體陣列200-a可包含形成於一基板104中且延伸穿過基板104而與記憶體陣列100之一存取線耦合之複數個導電接點235。例如，基板104可為一介電材料，諸如一介電膜。
複數個導電接點235之一單一導電接點可經組態以耦合任何單一垂直柱與一電晶體(圖中未展示)。複數個導電接點235可配置成一柵格圖案。在一些實例中，複數個導電接點235之一各自者可由高達八個其他導電接點235包圍。在一些實例中，複數個導電接點235可配置成一交錯圖案或六方圖案。例如，複數個接點235之一各自者可由高達六個其他導電接點235包圍(參閱圖6A及圖6B)。
圖2B繪示根據本文中所揭示之實例之一實例性3D記憶體陣列200-b之一側視圖。記憶體陣列200-b可包含可形成於基板104中之複數個導電接點235。記憶體陣列200-b亦可包含一絕緣材料240之複數個堆疊平面及一導電材料245之複數個堆疊平面(例如字線平面或字線板)。導電材料245之堆疊平面可藉由絕緣材料240之複數個平面沿一z方向彼此分離(例如垂直分離)。例如，第二絕緣材料240之一第一平面(例如一底部平面)可形成(例如沈積)於基板104之平面上，接著，導電材料245之一平面可形成於第二絕緣材料240之第一平面上。在一些實例中，第一絕緣材料240之一層可沈積於基板104上。在一些實例中，導電材料245可為一導電碳層或與活性材料相容之其他導電層。在一些實例中，導電材料245可包含由穿過一保護性障壁之活性材料分離之導電層。導電材料245可經組態以充當至少一字線板。在一些實例中，導電材料245及絕緣材料240形成複數個層，諸如交替層。
第二絕緣材料240之額外平面可依一交替方式形成於導電材料245上，如圖2B中所繪示。第二絕緣材料240可為一介電材料，諸如一介電膜或層。在一些實例中，第二絕緣材料240及基板104可為相同類型之絕緣材料。本文中所揭示之絕緣材料之實例包含(但不限於)介電材料，諸如氧化矽。
導電材料245之複數個平面之每一各自者可位於(例如形成) 3D記憶體陣列200-b之一不同層級。形成記憶體單元之材料之個別平面可指稱3D記憶體陣列200-b之一層面。導電材料245可包括一金屬(或半金屬)材料或一半導體材料(諸如一摻雜多晶矽材料等等)(例如，由一金屬(或半金屬)材料或一半導體材料形成)。在一些實例中，導電材料245可為導電碳之一平面。
圖2B中展示導電材料245之六個平面及第二絕緣材料240之七個平面。第二絕緣材料240之第七平面可為3D記憶體陣列200-b之一最上層。導電材料245及第二絕緣材料240之平面之數量不限於為圖2B中所繪示之數量。導電材料245及第二絕緣材料240可配置成六個以上層面或六個以下層面。
圖3A至圖3E繪示根據本文中所揭示之實例之可經執行以形成一堆疊記憶體裝置之一系列步驟或程序期間之實例性3D記憶體陣列200-c、200-d、200-e及200-f之各種視圖。具體而言，圖3A至圖3E中展示形成偶數及奇數字線平面之一程序。
圖3A繪示一實例性3D記憶體陣列200-c之一俯視圖，其可為形成一溝渠350之後的圖2B中所繪示之記憶體陣列200-b之一實例。圖3B繪示圖3A中所繪示之程序步驟之後的一程序步驟期間之沿截面線A-A'之一實例性3D記憶體陣列200-d之一橫截面圖。圖3C繪示圖3B中所繪示之程序步驟之後的一程序步驟期間之沿截面線A-A'之一實例性3D記憶體陣列200-e之一橫截面圖。圖3D繪示圖3C中所繪示之程序步驟之後的一程序步驟期間之沿截面線A-A'之一實例性3D記憶體陣列200-f之一橫截面圖。圖3E繪示圖3C中所繪示之程序步驟之後的一程序步驟期間之截面線B-B'之一實例性3D記憶體陣列200-f之一俯視圖。圖3A至圖3E繪示可經執行以形成一堆疊記憶體裝置之一系列步驟或程序。
圖3A繪示穿過記憶體陣列200-c之導電材料245 (如圖3B中所展示)及第二絕緣材料240 (如圖3B中所展示)之交替平面形成溝渠350。溝渠350可在溝渠350之底部處暴露基板104 (如先前圖2A及圖2B中所展示)及導電接點235 (如先前圖2A及圖2B中所展示)。
可自上至下蝕刻溝渠350且將溝渠350蝕刻成一蛇形形狀。例如，溝渠350可沿一第一方向(例如自左至右)通過導電接點235之一列且接著沿與第一方向相反之一第二方向(例如自右至左)通過導電接點235之一相鄰列。參考圖3A之實例，溝渠350自左至右通過導電接點235之一第一列，接著「轉向」且自右至左通過導電接點235之下一(第二)列(相鄰於第一列)。溝渠350再次「轉向」且自左至右通過導電接點235之下一(第三)列(相鄰於第二列)。溝渠350再次「轉向」且自右至左通過導電接點235之下一(第四)列(相鄰於第三列)且接著再次「轉向」且自左至右通過圖3A之底部處之導電接點235之下一(第五)列(相鄰於第四列)。
溝渠350可使導電材料245之各平面分叉成至少兩個部分：一第一部分308及一第二部分309。導電材料245之一平面之各部分可為一層面之一不同存取線(例如偶數字線或奇數字線)。例如，第一部分308可為3D記憶體陣列200-c之一層面之一第一存取線且第二部分309可為3D記憶體陣列200-c之相同層面之一第二存取線。可基於所使用之一電極之電阻率及藉由所請求之電流輸送之位準來界定形成偶數或奇數平面之指狀物之延伸。具體而言，根據記憶體單元所期望之厚度來界定凹槽之深度。
圖3B繪示在記憶體陣列200-d之各平面中之導電材料245中形成複數個凹槽315。例如，可執行一選擇性蝕刻操作以依一各向同性方式形成溝渠350之側壁390及391中之複數個凹槽315。在一些實例中，溝渠350包含與一第二側壁391間隔開之一第一側壁390，其中由第一絕緣材料240形成之第一側壁390之一第一部分392與由第一絕緣材料240形成之第二側壁391之一第一部分393間隔開一第一距離。由第一導電材料245形成之第一側壁390之一第二部分394與由第一導電材料245形成之第二側壁391之一第二部分394間隔開大於第一距離之一第二距離。在一些實例中，由第一導電材料245形成之溝渠350之側壁390及391之部分相對於由第一絕緣材料240形成之溝渠350之側壁390及391之部分凹進。
蝕刻操作可包含一或多個垂直蝕刻程序(例如一各向異性蝕刻程序或一乾式蝕刻程序或其等之一組合)或水平蝕刻程序(例如一各向同性蝕刻程序)或其等之組合。例如，可執行一垂直蝕刻程序以垂直蝕刻溝渠350且可使用一水平蝕刻程序來形成至少一導電材料245中之至少一凹槽315。蝕刻參數可經選擇使得(例如)導電材料245比第二絕緣材料240被更快蝕刻。
圖3C繪示形成一保形材料320 (例如一犧牲材料或犧牲層)。可將保形材料320沈積至記憶體陣列200-e之溝渠350中。可藉由保形沈積保形材料320來使保形材料320形成於凹槽315 (如圖3B中所展示)中。保形材料320接觸各溝渠350之一第一側壁390、一第二側壁391及一底壁395。儘管圖3C展示可在複數個凹槽315中形成保形材料320期間在溝渠350之側壁上(例如在伸入面向溝渠350之不同層中之第二絕緣材料240及導電材料245之表面上)形成保形材料320，但實例不受限於此。例如，在一些情況中，可使保形材料320僅侷限於不同層中之導電材料245中之複數個凹槽315。在一些情況中，保形材料320可指稱一保形層或一犧牲層。
在一些情況中，可在形成保形材料320之後執行一蝕刻操作。在蝕刻操作中，可蝕刻保形材料320以形成一開口或溝渠350。蝕刻操作可導致保形材料320之表面(例如面向溝渠350之表面)與第二絕緣材料240之表面(例如伸入面向溝渠350之表面)間隔開。在一些情況中，蝕刻操作可導致保形材料320之表面(例如面向溝渠350之表面)與第二絕緣材料240之表面(例如伸入面向溝渠350之表面)大致共面且藉此形成溝渠之一連續側壁。本文中所描述之蝕刻操作可為垂直蝕刻程序(例如一各向異性蝕刻程序或一乾式蝕刻程序或其等之一組合)或水平蝕刻程序(例如一各向同性程序)。例如，可執行一垂直蝕刻程序以垂直蝕刻溝渠350且可使用一水平蝕刻程序來形成第一導電材料245中之至少一凹槽。
圖3D繪示將一介電材料318沈積於記憶體陣列200-f之保形材料320之頂部上之溝渠350中。介電材料318可接觸保形材料320。介電材料318及保形材料320可合作填充溝渠350。在一些情況中，介電材料318可為一絕緣材料之一實例。在一些實例中，可選擇性回蝕保形材料320以形成與介電材料318共面之一表面。可根據一所要厚度來界定凹進之深度。
圖3E繪示根據本發明之一實例之沈積介電材料318 (如圖3D中所展示)之後的一實例性3D記憶體陣列200-f之一俯視圖。在圖3E中，形成於溝渠350中之保形材料320及介電材料318將導電材料245之各平面分叉成一第一部分308及一第二部分309。
圖4A至圖4E繪示根據本文中所揭示之實例之可經執行以形成一堆疊記憶體裝置之一系列步驟或程序期間之實例性3D記憶體陣列200-g、200-h、200-i及200-j之各種視圖。具體而言，圖4A至圖4E繪示用於形成圖3D及圖3E中所繪示之記憶體陣列200-f中之記憶體單元之程序。
圖4A繪示一記憶體陣列200-g之一俯視圖，其可為形成開口360之後的圖3E中所繪示之記憶體陣列200-f之一實例。圖4B繪示圖4A中所繪示之程序步驟之後的一程序步驟期間之沿截面線A-A'之一實例性3D記憶體陣列200-h之一橫截面圖。圖4C繪示圖4B中所繪示之程序步驟之後的一程序步驟期間之沿截面線A-A'之一實例性3D記憶體陣列200-i之一橫截面圖。圖4D繪示圖4C中所繪示之程序步驟之後的一程序步驟期間之沿截面線A-A'之一實例性3D記憶體陣列200-j之一橫截面圖。圖4E繪示圖4C中所繪示之程序步驟之後的一程序步驟期間之截面線B-B'之實例性3D記憶體陣列200-j之一俯視圖。
圖4A繪示穿過記憶體陣列200-g之導電材料245之任一平面之一俯視圖。可藉由蝕除介電材料318及/或保形材料320之一部分來形成一溝渠350中之複數個開口360。開口360意欲定位成與複數個導電接點235對準，使得形成開口360暴露延伸穿過基板104 (如圖4B中所展示)之複數個導電接點235 (如圖4B中所展示)之至少一部分。蝕刻程序可為一垂直蝕刻程序。在一些實例中，蝕刻操作可不蝕除保形材料320之所有部分，例如，其中不形成複數個開口360。
圖4B繪示根據本發明之一實例之一實例性3D記憶體陣列200-h之一橫截面圖。如圖4B中所展示，可在各平面內之導電材料245中形成複數個凹槽315。例如，可執行一選擇性蝕刻操作以依一完全或部分各向同性方式形成複數個凹槽315。蝕刻化學物質可經選擇以選擇性到達一導電材料245。可藉由在溝渠350中形成開口360來暴露導電接點235。
圖4C繪示根據本發明之一實例之一實例性3D記憶體陣列200-i之一橫截面圖。如圖4C中所展示，可藉由將一儲存元件材料465保形沈積至溝渠350中來形成複數個凹槽315中之儲存元件材料465。儲存元件材料465可經沈積以接觸藉由蝕刻保形材料320所暴露之溝渠350之側壁390及391及一底壁395。當儲存元件材料465接觸溝渠350之底壁395時，儲存元件材料465覆蓋暴露導電接點235。
儲存元件材料465可為可充當一自選擇儲存元件材料(例如可充當一選擇裝置及一儲存元件兩者之一材料)之硫屬化物材料之一實例，諸如硫屬化物合金及/或玻璃。例如，儲存元件材料465可對一施加電壓(諸如一程式脈衝)作出回應。針對小於一臨限電壓之一施加電壓，儲存元件材料465可保持一非導電狀態(例如一「切斷」狀態)。替代地，回應於大於臨限電壓之一施加電壓，儲存元件材料465可進入一導電狀態(例如一「接通」狀態)。
可藉由施加滿足一程式化臨限值之一脈衝(例如一程式化脈衝)來將儲存元件材料465程式化為一目標狀態。程式化脈衝之振幅、形狀或其他特性可經組態以引起儲存元件材料465展現目標狀態。例如，在施加程式化脈衝之後，儲存元件材料465之離子可重新分佈於整個儲存元件中以藉此更改施加一讀取脈衝時所偵測之記憶體單元之一電阻。在一些情況中，儲存元件材料465之臨限電壓可基於施加程式化脈衝來變動。
可藉由將讀取脈衝施加於儲存元件材料465來感測、偵測或讀取由儲存元件材料465儲存之狀態。讀取脈衝之振幅、形狀或其他特性可經組態以允許一感測組件判定什麼狀態儲存於儲存元件材料465上。例如，在一些情況中，讀取脈衝之振幅經組態以處於一位準，使得儲存元件材料465將由於一第一狀態而處於一「接通」狀態(例如，傳導電流通過材料)但將由於一第二狀態而處於一「切斷」狀態(例如，幾乎不傳導電流通過材料)。
在一些情況中，施加於儲存元件材料465之脈衝(程式化或讀取)之極性會影響執行操作之結果。例如，若儲存元件材料465儲存一第一狀態，則一第一極性之一讀取脈衝可導致儲存元件材料465展現一「接通」狀態，而一第二極性之一讀取狀態可導致儲存元件材料465展現一「切斷」狀態。此可由在儲存元件材料465儲存一狀態時儲存元件材料465中之離子或其他材料不對稱分佈引起。類似原理應用於程式化脈衝及其他脈衝或電壓。
可充當儲存元件材料465之硫屬化物材料之實例包含銦(In)-銻(Sb)-碲(Te)(IST)材料(諸如In2 Sb2 Te5 、In1 Sb2 Te4 、In1 Sb4 Te7 等等)及鍺(Ge)-銻(Sb)-碲(Te)(GST)材料(諸如Ge8 Sb5 Te8 、Ge2 Sb2 Te5 、Ge1 Sb2 Te4 、Ge1 Sb4 Te7 、Ge4 Sb4 Te7 等等)及其他硫屬化物材料(其包含(例如)不在操作期間變相之合金(例如硒基硫屬化物合金))。此外，硫屬化物材料可包含微量濃度之其他摻雜劑材料。硫屬化物材料之其他實例可包含銻-砷(As)-鍺(OTS)材料、Ge、Sb、Te、矽(Si)、鎳(Ni)、鎵(Ga)、As、銀(Ag)、錫(Sn)、金(Au)、鉛(Pb)、鉍(Bi)、銦(In)、硒(Se)、氧(O)、硫(S)、氮(N)、碳(C)、釔(Y)及鈧(Sc)材料及其等之組合。本文中所使用之以連字符連接之化學組合物符號指示包含於一特定混合物或化合物中之元素且意欲表示涉及指示元素之所有化學計量。在一些實例中，硫屬化物材料可為硫屬化物玻璃或非晶硫屬化物材料。在一些實例中，主要具有硒(Se)、砷(As)及鍺(Ge)之硫屬化物材料可指稱SAG合金。在一些實例中，SAG合金可包含矽(Si)且此硫屬化物材料可指稱SiSAG合金。在一些實例中，硫屬化物玻璃可包含各呈原子或分子形式之額外元素，諸如氫(H)、氧(O)、氮(N)、氯(Cl)或氟(F)。在一些實例中，可透過使用各種化學物種摻雜來控制導電性。例如，摻雜可包含將3族元素(例如硼(B)、鎵(Ga)、銦(In)、鋁(Al)等等)或4族元素(錫(Sn)、碳(C)、矽(Si)等等)併入至組合物中。
圖4D繪示根據本發明之一實例之一實例性3D記憶體陣列200-j之一橫截面圖。可在形成儲存元件材料465之後執行一蝕刻操作，使得儲存元件材料465之表面(例如伸入面向溝渠350之表面)與第二絕緣材料240之表面(例如伸入面向溝渠350之表面)大致共面，如圖4D中所繪示。儲存元件材料465之蝕刻可形成一連續側壁且移除儲存元件材料465之頂層466 (如圖4C中所展示)，其中儲存元件材料465之單元僅形成於凹槽中。在各凹槽中，儲存元件材料465之各單元可接觸一單一導電材料245 (例如定位成相鄰於儲存元件材料465之單元之一單一導電材料245)及至少兩個介電層(例如定位於儲存元件材料465之單元之頂部及儲存元件材料465之單元之底部上之一頂部介電層及一底部介電層)，如圖4D中所展示。儲存元件材料465之蝕刻可提供其中儲存元件材料465彼此分離之一組態。儲存元件材料465之蝕刻亦可暴露基板104中之導電接點235。在一些實例中，犧牲材料之部分可定位於儲存元件材料465之單元之兩側上(如圖4E中所展示)。
圖4E繪示根據本發明之一實例之一實例性3D記憶體陣列200-j之一俯視圖。如圖4E中所繪示，形成於溝渠350中之保形材料320及儲存元件材料465可將導電材料245之各平面分叉成一第一部分308及一第二部分309。一平面之各部分可為一字線板之一實例。
圖5A至圖5C繪示根據本文中所揭示之實例之可經執行以形成一堆疊記憶體裝置之一系列步驟或程序期間之實例性3D記憶體陣列200-k、200-l及200-m之各種視圖。具體而言，圖5A至圖5C繪示在形成凹進自選擇記憶體單元之後填充開口360之程序。
圖5A繪示一記憶體陣列200-k之一俯視圖，其可為形成凹進自選擇記憶體單元之後的圖4E中所繪示之記憶體陣列200-j之一實例。圖5B係圖5A中所繪示之程序步驟之後的一處理步驟期間之穿過圖4E中所繪示之導電材料245之任一平面之一記憶體陣列200-l之一俯視圖。圖5C繪示圖5B中所繪示之程序步驟之後的一處理步驟期間之沿截面線A-A'之一實例性3D記憶體陣列200-m之一橫截面圖。
圖5A繪示其中將一障壁材料570沈積至溝渠350之開口360中之一記憶體陣列200-k之一俯視圖。在一些實施方案中，障壁材料570接觸第一絕緣材料240 (圖中未展示)、第二絕緣材料240 (圖中未展示)及儲存元件材料465之至少一部分。在一些實例中，障壁材料570與一活性材料相容。在一些實例中，障壁材料570可為一導電材料或具有一導電材料之一障壁層。障壁層可包括(例如)氧化鋁。在一些實例中，可執行一蝕刻操作以為導電材料沈積至溝渠350中騰出空間。在一些情況中，障壁材料570可指稱一障壁層。
圖5B繪示其中將一導電材料575沈積至溝渠350之開口360中之一記憶體陣列200-l之一俯視圖。一導電材料575可沈積於開口360中以形成一導電柱580。導電柱580可包含障壁材料570及導電材料575。在一些實例中，導電柱580可形成為與溝渠350之側壁390及391 (如圖4C中所繪示)上之儲存元件材料465接觸。在一些實例中，導電柱580可包括相同於導電材料575之材料。在一些實例中，導電柱580可為一數位線。導電柱580可為一圓柱體。儘管圖5D將導電柱580繪示為一實心柱，但在一些實例中，導電柱580可為一中空圓柱體或呈環狀(例如一管)。導電柱580可包括一金屬(或半金屬)材料或一半導體材料(諸如一摻雜多晶矽材料等等)。然而，可使用其他金屬、半金屬或半導體材料。
形成於複數個開口360之每一各自者中之導電柱580經配置以實質上正交於導電材料245及第二絕緣材料240 (圖中未展示)之交替平面延伸。形成於複數個開口360之每一各自者中之儲存元件材料465及導電柱580形成為一實質上正方形形狀。然而，本發明之實例不受限於精確或準精確正方形形狀。例如，儲存元件材料465及導電柱580可形成為包含(例如)圓形或橢圓形形狀之任何形狀。
圖5C繪示根據本發明之一實例之一實例性3D記憶體陣列200-m之一側視圖。如圖5C中所繪示，可沈積一覆蓋層585 (例如一絕緣材料，諸如一介電層)以覆蓋記憶體陣列200-l之導電柱580。
記憶體陣列200-m可包含複數個垂直堆疊。各自堆疊可包含導電柱580、耦合至導電柱580之一導電接點235、形成為與第一部分308及導電柱580接觸之儲存元件材料465及形成為與第二部分309及導電柱580接觸之儲存元件材料465。
導電柱580可與導電接點235及第一絕緣材料240接觸，且與形成於凹槽315中之儲存元件材料465接觸。在一些情況中，形成於每一各自凹槽315中之儲存元件材料465形成為部分(例如不完全)圍繞導電柱580。
儘管為清楚起見及為避免使本發明之實例不清楚而未在圖5C中展示，但可(例如)在儲存元件材料465及/或導電柱580之前、儲存元件材料465及/或導電柱580之後及/或儲存元件材料465及/或導電柱580之間形成其他材料以形成黏附層或防材料相互擴散之障壁及/或緩解組合物混合。
圖6A至圖6B繪示根據本文中所揭示之實例之實例性3D記憶體陣列600-a及600-b (其可為圖2A至圖5C中所處理之3D記憶體陣列200-a至200-m之實例)之各種視圖。記憶體陣列600-a及600-b可包含類似於參考圖2A至圖5C所描述之記憶體陣列200的特徵。複數個開口360可形成為穿過導電材料245及第二絕緣材料240 (圖中未展示)之交替平面及溝渠350中之介電材料318。如圖中所展示，複數個開口360之直徑大致相同於溝渠350之寬度。在一些實例中，複數個開口360之直徑可大於溝渠350之寬度。
複數個開口360之各者可大致與導電接點235之一不同各自者同心。如圖6A及圖6B中所展示，柱580呈圓形且形成於各自開口360中呈幾何圖案之複數個接點上且耦合至複數個接點。在一些實例中，諸如圖2A至圖3E中所繪示，開口360可呈正方形。
複數個開口360可具有導電接點235 (圖中未展示)之交錯(例如六方)配置。例如，複數個導電接點235之一各自者可由六個其他導電接點235包圍。
一交錯圖案可係指其中一第一列中之物體(例如接點、開口或柱)之位置沿一給定方向自相鄰於第一列之一第二列中之物體(例如接點、開口或柱)之位置偏移之任何圖案。例如，一交錯圖案可具有沿x方向(例如列)但沿y方向(例如行)彼此不相鄰之物體(例如接點、開口或柱)。例如圖6A及圖6B中所繪示，複數個導電接點235沿一x方向彼此相鄰且彼此成一直線。然而，複數個導電接點235沿y方向彼此不相鄰。複數個導電接點235沿x方向彼此成一直線且複數個導電接點235使列沿y方向交替(例如跳過)。儘管圖6A及圖6B展示整個基板104中導電接點235之間大致相同之間距，但根據本發明之實例不受限於此。例如，導電接點235之間的間距可在整個基板104中變動。
圖6B展示3D記憶體陣列可包含複數個儲存元件材料465，其等各包括定位於至少一字線板、至少一圓柱580及至少一介電材料318之間的硫屬化物材料。在一些實例中，取決於解碼最佳化，柱580可耦合至定位於3D記憶體陣列600之一頂部、一底部或一頂部及一底部兩者(例如複數個字線板下方或上方)處之複數個選擇器。
圖7A至圖7B繪示根據本文中所揭示之實例之實例性3D記憶體陣列700 (其可為圖2A至圖5C中所處理之3D記憶體陣列200-a至200-m之實例)之各種視圖。複數個開口360可形成為穿過導電材料245及第二絕緣材料240之交替平面及溝渠350中之介電材料318。如圖中所展示，複數個開口360之直徑大致相同於溝渠350之寬度。在一些實例中，複數個開口360之直徑可大於溝渠350之寬度。
複數個開口360之各者可大致與導電接點235之一不同各自者同心。如圖7A及圖7B中所展示，柱580呈矩形傾斜且形成於各自開口360中呈幾何圖案之複數個接點上且耦合至複數個接點。
複數個開口360可具有導電接點235之交錯(例如六方)配置。例如，複數個導電接點235之一各自者可由六個其他導電接點235包圍。
如本文中所使用，「一交錯圖案」可係指沿一方向但沿另一方向彼此不相鄰之複數個導電接點。例如，一交錯圖案可具有沿x方向(例如列)但沿y方向(例如行)彼此不相鄰之物體(例如接點、開口或柱)。
例如圖7A及圖7B中所繪示，複數個導電接點235沿一x方向彼此相鄰且彼此成一直線。然而，複數個導電接點235沿y方向不彼此相鄰。複數個導電接點235沿x方向彼此成一直線且複數個導電接點235使列沿y方向交替(例如跳過)。儘管圖7A及圖7B展示整個基板104中導電接點235-a之間大致相同之間距，但根據本發明之實例不受限於此。例如，導電接點235-a之間的間距可在整個基板104中變動。
圖7B展示3D記憶體陣列可包含複數個儲存元件材料465，其等各包括定位於至少一字線板、至少一矩形傾斜柱580及至少一介電材料318之間的硫屬化物材料。
在一些實例中，取決於解碼最佳化，柱580可耦合至定位於3D記憶體陣列700之一頂部、一底部或一頂部及一底部兩者(例如複數個字線板下方或上方)處之複數個選擇器。為便於描述，本文中所使用之空間相對術語(其包含(但不限於)「頂部」、「底部」、「下」、「上」、「下面」、「下方」、「上方」等等)用於描述(若干)元件之彼此空間關係。此等空間相對術語涵蓋裝置之不同定向及圖中所描繪及本文中所描述之特定定向。例如，若翻轉或倒轉圖中所描繪之一結構，則先前描述為位於其他元件下方或其他元件下面之部分將位於該等其他元件上方或該等其他元件上。
圖8展示繪示根據本發明之態樣之支援三維記憶體裝置之架構及其相關之方法之一或若干方法800的一流程圖。方法800之操作可由一製造系統或與一製造系統相關聯之一或多個控制器實施。在一些實例中，一或多個控制器可執行一組指令以控制製造系統之一或多個功能元件執行所描述之功能。另外或替代地，一或多個控制器可使用專用硬體來執行所描述之功能之態樣。
在805中，方法800可包含穿過一第一介電層、一第一導電層及一第二介電層形成一溝渠，溝渠暴露一基板且將第一導電層分成與一第一字線驅動器相關聯之一第一部分及與一第二字線驅動器相關聯之一第二部分。可根據本文中所描述之方法來執行操作805。
在810中，方法800可包含沈積接觸溝渠之一第一側壁及一第二側壁的一保形材料。可根據本文中所描述之方法來執行操作810。
在815中，方法800可包含藉由蝕刻保形材料之一部分來在延伸穿過基板之一接點上形成一開口。可根據本文中所描述之方法來執行操作815。
在820中，方法800可包含將經組態以儲存資訊之硫屬化物材料沈積至開口中以與藉由蝕刻所暴露之開口之一側壁及一底壁接觸。可根據本文中所描述之方法來執行操作820。
在一些實例中，本文中所描述之一設備可執行一或若干方法，諸如方法800。設備可包含特徵、構件或指令(例如可由一處理器執行之一非暫時性電腦可讀媒體儲存指令)用於：穿過一第一介電層、一第一導電層及一第二介電層形成一溝渠，溝渠暴露一基板且將第一導電層分成與一第一字線驅動器相關聯之一第一部分及與一第二字線驅動器相關聯之一第二部分；沈積接觸溝渠之一第一側壁及一第二側壁的一保形材料；藉由蝕刻保形材料之一部分來在延伸穿過基板之一接點上形成一開口；及將經組態以儲存資訊之硫屬化物材料沈積至開口中以與藉由蝕刻所暴露之開口之一側壁及一底壁接觸。
本文中所描述之方法800及設備之一些實例可進一步包含操作、特徵、構件或指令用於將接觸保形材料之一介電材料沈積於溝渠中，其中形成開口包含蝕刻介電材料之一部分。本文中所描述之方法800及設備之一些實例可進一步包含操作、特徵、構件或指令用於：形成延伸穿過基板之一組接點，接點組可與一組數位線相關聯；在基板上形成第一介電層；在第一介電層上形成第一導電層，第一導電層組態為至少一字線板；及在第一導電層上形成第二介電層，其中形成溝渠可基於形成第二介電層。
本文中所描述之方法800及設備之一些實例可進一步包含操作、特徵、構件或指令用於蝕刻硫屬化物材料之一部分以形成開口之一連續側壁及將接觸開口之連續側壁的一障壁材料沈積至開口中。在本文中所描述之方法800及設備之一些實例中，硫屬化物材料包含接觸第一導電層之一第一壁、接觸第一介電層之一第二壁、接觸第二介電層之一第三壁及接觸障壁材料之一第四壁。在本文中所描述之方法800及設備之一些實例中，障壁材料接觸第一介電層、第二介電層及硫屬化物材料之至少一部分。
本文中所描述之方法800及設備之一些實例可進一步包含操作、特徵、構件或指令用於蝕刻障壁材料以暴露接點及將接觸障壁材料及接點之一導電材料沈積至開口中。本文中所描述之方法800及設備之一些實例可進一步包含操作、特徵、構件或指令用於在第二介電層及導電材料上形成一第二介電材料。
在本文中所描述之方法800及設備之一些實例中，導電材料可組態為一數位線。在本文中所描述之方法800及設備之一些實例中，穿過第一介電層形成溝渠可包含操作、特徵、構件或指令用於執行一垂直蝕刻程序以垂直蝕刻溝渠及在垂直蝕刻程序之後執行一水平蝕刻程序以在第一導電層中形成至少一凹槽。在本文中所描述之方法800及設備之一些實例中，垂直蝕刻程序包含一各向異性蝕刻程序或一乾式蝕刻程序或其等之一組合。在本文中所描述之方法800及設備之一些實例中，水平蝕刻程序包含一各向同性蝕刻程序。
本文中所描述之方法800及設備之一些實例可進一步包含操作、特徵、構件或指令用於在延伸穿過基板之一組接點上形成一組開口及由一障壁材料填充開口組。本文中所描述之方法800及設備之一些實例可進一步包含操作、特徵、構件或指令用於形成暴露延伸穿過基板之一組接點之至少一部分之溝渠。
在本文中所描述之方法800及設備之一些實例中，溝渠依一蛇形形狀延伸穿過第一導電層。在本文中所描述之方法800及設備之一些實例中，溝渠包含與第二側壁間隔開之第一側壁，其中由第一介電層形成之第一側壁之一第一部分可與由第一介電層形成之第二側壁之一第一部分間隔開一第一距離，且由第一導電層形成之第一側壁之一第二部分可與由第一導電層形成之第二側壁之一第二部分間隔開大於第一距離之一第二距離。
本文中所描述之方法800及設備之一些實例可進一步包含操作、特徵、構件或指令用於使由第一導電層形成之溝渠之側壁之部分可相對於由第一介電層形成之溝渠之側壁之部分凹進。在本文中所描述之方法800及設備之一些實例中，硫屬化物材料包含用於一自選擇記憶體單元之一儲存元件。
本文中所描述之方法800及設備之一些實例可進一步包含操作、特徵、構件或指令用於：在第二介電層上形成一第二導電層，第二導電層組態為至少一字線板；及在第二導電層上形成一第三介電層，其中形成溝渠可基於形成第三介電層。在本文中所描述之方法800及設備之一些實例中，與第一導電層及第二導電層相關聯之一記憶體單元陣列包含三維記憶體單元陣列。
圖9展示繪示根據本發明之態樣之支援三維記憶體裝置之架構及其相關之方法之一或若干方法900的一流程圖。方法900之操作可由一製造系統或與一製造系統相關聯之一或多個控制器實施。在一些實例中，一或多個控制器可執行一組指令以控制製造系統之一或多個功能元件執行所描述之功能。另外或替代地，一或多個控制器可使用專用硬體來執行所描述之功能之態樣。
在905中，方法900可包含形成延伸穿過基板之一組接點，接點組與一組數位線相關聯。可根據本文中所描述之方法來執行操作905。
在910中，方法900可包含在基板上形成第一介電層。可根據本文中所描述之方法來執行操作910。
在915中，方法900可包含在第一介電層上形成第一導電層，第一導電層組態為至少一字線板。可根據本文中所描述之方法來執行操作915。
在920中，方法900可包含在第一導電層上形成第二介電層，其中形成溝渠係基於形成第二介電層。可根據本文中所描述之方法來執行操作920。
在925中，方法900可包含穿過一第一介電層、一第一導電層及一第二介電層形成一溝渠，溝渠暴露一基板且將第一導電層分成與一第一字線驅動器相關聯之一第一部分及與一第二字線驅動器相關聯之一第二部分。可根據本文中所描述之方法來執行操作925。
在930中，方法900可包含沈積接觸溝渠之一第一側壁及一第二側壁的一保形材料。可根據本文中所描述之方法來執行操作930。
在935中，方法900可包含藉由蝕刻保形材料之一部分來在延伸穿過基板之一接點上形成一開口。可根據本文中所描述之方法來執行操作935。
在940中，方法900可包含將經組態以儲存資訊之硫屬化物材料沈積至開口中以與藉由蝕刻所暴露之開口之一側壁及一底壁接觸。可根據本文中所描述之方法來執行操作940。
圖10展示繪示根據本發明之態樣之支援三維記憶體裝置之架構及其相關之方法之一或若干方法1000的一流程圖。方法1000之操作可由一製造系統或與一製造系統相關聯之一或多個控制器實施。在一些實例中，一或多個控制器可執行一組指令以控制製造系統之一或多個功能元件執行所描述之功能。另外或替代地，一或多個控制器可使用專用硬體來執行所描述之功能之態樣。
在1005中，方法1000可包含穿過一第一介電層、一第一導電層及一第二介電層形成一溝渠，溝渠暴露一基板且將第一導電層分成與一第一字線驅動器相關聯之一第一部分及與一第二字線驅動器相關聯之一第二部分。可根據本文中所描述之方法來執行操作1005。
在1010中，方法1000可包含沈積接觸溝渠之一第一側壁及一第二側壁的一保形材料。可根據本文中所描述之方法來執行操作1010。
在1015中，方法1000可包含藉由蝕刻保形材料之一部分來在延伸穿過基板之一接點上形成一開口。可根據本文中所描述之方法來執行操作1015。
在1020中，方法1000可包含將經組態以儲存資訊之硫屬化物材料沈積至開口中以與藉由蝕刻所暴露之開口之一側壁及一底壁接觸。可根據本文中所描述之方法來執行操作1020。
在1025中，方法1000可包含蝕刻硫屬化物材料之一部分以形成開口之一連續側壁。可根據本文中所描述之方法來執行操作1025。
在1030中，方法1000可包含將接觸開口之連續側壁的一障壁材料沈積至開口中。可根據本文中所描述之方法來執行操作1030。
圖11展示繪示根據本發明之態樣之支援三維記憶體裝置之架構及其相關之方法之一或若干方法1100的一流程圖。方法1100之操作可由一製造系統或與一製造系統相關聯之一或多個控制器實施。在一些實例中，一或多個控制器可執行一組指令以控制製造系統之一或多個功能元件以執行所描述之功能。另外或替代地，一或多個控制器可使用專用硬體來執行所描述之功能之態樣。
在1105中，方法1100可包含形成延伸穿過一基板之與一組數位線相關聯之一組接點。可根據本文中所描述之方法來執行操作1105。
在1110中，方法1100可包含在基板上形成一第一介電層。可根據本文中所描述之方法來執行操作1110。
在1115中，方法1100可包含在第一介電層上形成一第一導電層，第一導電層組態為至少一字線板。可根據本文中所描述之方法來執行操作1115。
在1120中，方法1100可包含在第一導電層上形成一第二介電層。可根據本文中所描述之方法來執行操作1120。
在1125中，方法1100可包含穿過第一介電層、第一導電層及第二介電層形成至少一溝渠，至少一溝渠將第一導電層分成與一第一字線驅動器相關聯之一第一部分及與一第二字線驅動器相關聯之一第二部分。可根據本文中所描述之方法來執行操作1125。
在1130中，方法1100可包含沈積一保形材料以接觸溝渠組之各者之一第一側壁、一第二側壁及一底壁。可根據本文中所描述之方法來執行操作1130。
在1135中，方法1100可包含藉由蝕刻保形材料之一部分來在接點組之一接點上之溝渠組之各者中形成一圓形開口。可根據本文中所描述之方法來執行操作1135。
在1140中，方法1100可包含將接觸溝渠組之各者中之第一側壁、第二側壁及底壁之表面的硫屬化物材料沈積至圓形開口中，硫屬化物材料經組態以儲存資訊。可根據本文中所描述之方法來執行操作1140。
在一些實例中，本文中所描述之一設備可執行一或若干方法，諸如方法1100。設備可包含特徵、構件或指令(例如可由一處理器執行之一非暫時性電腦可讀媒體儲存指令)用於：形成延伸穿過一基板之與一組數位線相關聯之一組接點；在基板上形成一第一介電層；在第一介電層上形成一第一導電層，第一導電層組態為至少一字線板；在第一導電層上形成一第二介電層；穿過第一介電層、第一導電層及第二介電層形成至少一溝渠，至少一溝渠將第一導電層分成與一第一字線驅動器相關聯之一第一部分及與一第二字線驅動器相關聯之一第二部分；沈積一保形材料以接觸溝渠組之各者之一第一側壁、一第二側壁及一底壁；藉由蝕刻保形材料之一部分來在接點組之一接點上之溝渠組之各者中形成一圓形開口；及將接觸一組溝渠之各者中之第一側壁、第二側壁及底壁之表面的硫屬化物材料沈積至圓形開口中，硫屬化物材料經組態以儲存資訊。本文中所描述之方法1100及設備之一些實例可進一步包含操作、特徵、構件或指令用於在呈一六方圖案之接點組上形成一組柱及耦合柱組與至少定位於一設備之一頂部及一底部之一者處之一組選擇器。
應注意，上述方法描述可能實施方案，且可重新配置或依其他方式修改操作及步驟且其他實施方案係可行的。此外，可組合來自兩個或更多個方法之部分。
描述一種設備。該設備可包含：一組接點，其等與一組數位線相關聯且延伸穿過一基板；一第二組字線板，其等與一第一組字線板分離；一介電材料，其定位於該第一組字線板與該第二組字線板之間，該介電材料依一蛇形形狀延伸於該基板上；一組柱，其等形成於該組接點上且與該組接點耦合；及一組儲存元件，其等各包含定位於由至少一字線板、至少一柱及至少一介電層形成之一凹槽中之硫屬化物材料。
該設備之一些實例可包含一保形材料，其延伸於第一組字線板之該等字線板之間的凹槽中之一第一硫屬化物材料與一第二硫屬化物材料之間且接觸該介電材料。在一些實例中，該保形材料可定位於該第一組字線板之該等字線板與該介電材料之間。在一些實例中，該組柱之一柱進一步包含接觸該硫屬化物材料之至少部分在一障壁層及接觸該障壁層且組態為一數位線之一導電材料。在一些實例中，該障壁層包含氧化鋁。
一些實例可進一步包含該第一組字線板之至少一者且該第二組字線板包含一導電材料。在一些實例中，形成於該組接點上之該組柱中斷依該蛇形形狀延伸於該基板上之該介電材料之一連續性。在一些實例中，該組接點可配置成一交錯圖案。在一些實例中，該組接點可配置成一柵格。
描述一種設備。該設備可包含：一組接點，其等與一組數位線相關聯，該組接點延伸穿過一基板且配置成一幾何圖案；一介電材料，其使一組字線板之一第一組與該組字線板之一第二組分離；一組圓形柱，其等形成於該組接點上且配置成一幾何圖案，該組圓形柱之各圓形柱與該組接點之一接點耦合；及一組儲存元件，其等各包含定位於該組字線板之至少一者、至少一圓形柱及至少一介電層之間的硫屬化物材料。在一些實例中，該組圓形柱可與定位於該基板下方或該組字線板上方之一組選擇器耦合。
描述一種設備。該設備可包含：一組接點，其等與一組數位線相關聯，該組接點延伸穿過一基板且配置成一六方圖案；一第二字線板，其定位於相同於一第一字線板之一層級處且與該第一字線板間隔開；一介電材料，其依一蛇形形狀延伸於該基板上且定位於該第一字線板與該第二字線板之間；一組矩形傾斜柱，其等形成於該組接點上且配置成一六方圖案，各矩形傾斜柱與該組接點之一接點耦合；及一組儲存元件，其等包含定位於該組字線板之至少一者、至少一矩形傾斜柱及至少一介電層之間的一凹槽中之硫屬化物材料。在一些實例中，該組矩形傾斜柱可與定位於該基板下方或該第一字線板上方之一組選擇器耦合。
可使用各種不同工藝及技術之任何者來表示本文中所描述之資訊及信號。例如，以上描述中可涉及之資料、指令、命令、資訊、信號、位元、符號及碼片可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子或其等之任何組合表示。一些圖式可將信號繪示為一單一信號；然而，一般技術者應瞭解，信號可表示一信號匯流排，其中匯流排可具有各種位元寬度。
如本文中所使用，術語「虛擬接地」係指保持約零伏特(0V)之一電壓但不直接與接地耦合之一電路之一節點。因此，一虛擬接地之電壓可暫時波動而恢復至約0V呈穩態。可使用各種電子電路元件(諸如由運算放大器及電阻器組成之一分壓器)來實施一虛擬接地。其他實施方案亦可行。「虛擬接地」或「被虛擬接地」意謂連接至約0V。
術語「電子通信」、「導電接觸」、「連接」及「耦合」可係指支援信號在組件之間流動之組件之間的一關係。若組件之間存在可在任何時間支援信號在組件之間流動之任何導電路徑，則組件被視為彼此電子通信(或導電接觸或連接或耦合)。在任何給定時間，彼此電子通信(導電接觸或連接或耦合)之組件之間的導電路徑可為基於包含連接組件之裝置之操作之一開路或一閉路。連接組件之間的導電路徑可為組件之間的一直接導電路徑，或連接組件之間的導電路徑可為可包含中間組件(諸如開關、電晶體或其他組件)之一間接導電路徑。在一些情況中，可(例如)使用諸如開關或電晶體之一或多個中間組件來短時間中斷連接組件之間的信號流動。
術語「耦合」係指自其中信號當前無法透過一導電路徑來傳送於組件之間的組件之間的一開路關係移動至其中信號能夠透過導電路徑來傳送於組件之間的組件之間的一閉路關係的條件。當諸如一控制器之一組件使其他組件耦合在一起時，組件引發允許信號透過先前不容許信號流動之一導電路徑來流動於其他組件之間的一改變。
術語「隔離」係指其中信號當前無法在組件之間流動之組件之間的一關係。若組件之間存在一開路，則組件彼此隔離。例如，由定位於組件之間的一開關分離之兩個組件在開關打開時彼此隔離。當一控制器隔離兩個組件時，控制器引起一改變以防止信號使用先前容許信號流動之一導電路徑來流動於組件之間。
本文中所使用之術語「層」係指一幾何結構之一階層或片。各層可具有三個維度(例如高度、寬度及深度)且可覆蓋一表面之至少一部分。例如，一層可為其中兩個維度大於一第三維度之三維結構，例如一薄膜。層可包含不同元件、組件及/或材料。在一些情況中，一層可由兩個或更多個子層構成。在一些附圖中，為了說明而描繪三維層之兩個維度。然而，熟習技術者應認識到，層實際上係三維的。
如本文中所使用，術語「實質上」意謂經修飾特性(例如由術語「實質上」修飾之一動詞或形容詞)無需為絕對的，而是足夠接近達成特性之優點。
如本文中所使用，術語「電極」可係指一電導體且在一些情況中可用作至一記憶體陣列之一記憶體單元或其他組件的一電接點。一電極可包含提供記憶體陣列之元件或組件之間的一導電路徑的一跡線、導線、導電線、導電層或其類似者。
包含一記憶體陣列之本文中所討論之裝置可形成於一半導體基板(諸如矽、鍺、矽鍺合金、砷化鎵、氮化鎵等等)上。在一些情況中，基板係一半導體晶圓。在其他情況中，基板可為一絕緣體上矽(SOI)基板(諸如玻璃上矽(SOG)或藍寶石上矽(SOP))或另一基板上之半導體材料之磊晶層。可透過使用各種化學物種(其包含(但不限於)磷、硼或砷)摻雜來控制基板或基板之子區域之導電性。可在基板之初始形成或生長期間藉由離子植入或藉由任何其他摻雜方法來執行摻雜。
本文中所討論之一切換組件或一電晶體可表示一場效電晶體(FET)且包括包含源極、汲極及閘極之三端子裝置。端子可透過例如金屬之導電材料來連接至其他電子元件。源極及汲極可導電且可包括一重度摻雜(例如簡併)半導體區域。源極及汲極可由一輕度摻雜半導體區域或通道分離。若通道係n型(即，多數載子係信號)，則FET可指稱一n型FET。若通道係p型(即，多數載子係電洞)，則FET可指稱一p型FET。通道可由一絕緣閘極氧化物覆蓋。可藉由將一電壓施加於閘極來控制通道導電性。例如，將一正電壓或負電壓分別施加於一n型FET或一p型FET可導致通道變成導電的。當將大於或等於電晶體之臨限電壓的一電壓施加於電晶體閘極時，一電晶體可「接通」或「啟動」。當將小於電晶體之臨限電壓的一電壓施加於電晶體閘極時，電晶體可「切斷」或「撤銷啟動」。
本文中結合附圖所闡述之[實施方式]描述實例性組態且不表示可被實施或在申請專利範圍之範疇內之所有實例。本文中所使用之術語「例示性」意謂「充當一實例、例項或說明」且非意謂「較佳」或「優於其他實例」。[實施方式]包含具體細節來提供本發明之一理解。然而，可在無此等具體細節之情況下實踐本發明。在一些例項中，依方塊圖形式展示熟知結構及裝置以免使所描述之實例之概念不清楚。
在附圖中，類似組件或特徵可具有相同元件符號。此外，可藉由使元件符號後接一短劃線及區分類似組件之一第二元件符號來區分相同類型之各種組件。若本說明書中僅使用第一元件符號，則不管第二元件符號如何，描述適用於具有相同第一元件符號之類似組件之任何者。
可使用各種不同工藝及技術之任何者來表示本文中所描述之資訊及信號。例如，以上描述中可涉及之資料、指令、命令、資訊、信號、位元、符號及碼片可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子或其等之任何組合表示。
可使用經設計以執行本文中所描述之功能之一通用處理器、一數位信號處理器(DSP)、一專用積體電路(ASIC)、一場可程式化閘陣列(FPGA)或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件或其等之任何組合來實施或執行結合本發明所描述之各種說明性區塊及模組。一通用處理器可為一微處理器，但替代地，處理器可為任何處理器、控制器、微處理器或狀態機。一處理器亦可實施為運算裝置之一組合(例如一DSP及一微處理器之一組合、多個微處理器、結合一DSP核心之一或多個微處理器或任何其他此組態)。
本文中所描述之功能可實施於硬體、由一處理器執行之軟體、韌體或其等之任何組合中。若實施於由一處理器執行之軟體中，則功能可作為一或多個指令或程式碼儲存於一電腦可讀媒體上或透過一電腦可讀媒體來傳輸。其他實例及實施方案係在揭示內容及隨附申請專利範圍之範疇內。例如，歸因於軟體之性質，可使用由一處理器執行之軟體、硬體、韌體、硬連線或此等之任何者之組合來實施上述功能。實施功能之特徵亦可實體定位於各種位置處，其包含經分佈使得功能之部分實施於不同實體位置處。此外，如本文中(其包含在申請專利範圍中)所使用，一項目清單(例如後接諸如「...之至少一者」或「...之一或多者」之一片語之一項目清單)中所使用之「或」指示一包含性清單，使得(例如) A、B或C之至少一者之一清單意謂A或B或C或AB或AC或BC或ABC (即，A及B及C)。此外，如本文中所使用，片語「基於...」不應被解釋為參考一條件閉集。例如，在不背離本發明之範疇的情況下，描述為「基於條件A」之一例示性步驟可基於一條件A及一條件B兩者。換言之，如本文中所使用，應依相同於片語「至少部分基於...」之方式解釋片語「基於...」。
提供[實施方式]以使熟習技術者能夠製造或使用本發明。熟習技術者將明白本發明之各種修改，且本文中所界定之一般原理可在不背離本發明之範疇的情況下應用於其他變型。因此，本發明不受限於本文中所描述之實例及設計，而是應被給予與本文中所揭示之原理及新穎特徵一致之最廣範疇。
100:三維(3D)記憶體陣列 104:基板 105:記憶體單元之第一陣列或層面 108:記憶體單元之第二陣列或層面 110:字線 115:數位線 120:第一介電材料 125:儲存元件材料 130:第二介電材料 135:儲存元件材料 140:第三介電材料 200-a:3D記憶體陣列 200-b:3D記憶體陣列 200-c:3D記憶體陣列 200-d:3D記憶體陣列 200-e:3D記憶體陣列 200-f:3D記憶體陣列 200-g:3D記憶體陣列 200-h:3D記憶體陣列 200-i:3D記憶體陣列 200-j:3D記憶體陣列 200-k:3D記憶體陣列 200-l:3D記憶體陣列 200-m:3D記憶體陣列 235:導電接點 240:絕緣材料 245:導電材料 308:第一部分 309:第二部分 315:凹槽 318:介電材料 320:保形材料 350:溝渠 360:開口 390:第一側壁 391:第二側壁 392:第一部分 393:第一部分 394:第二部分 395:底壁 465:儲存元件材料 466:頂層 570:障壁材料 575:導電材料 580:導電柱 585:覆蓋層 600-a:3D記憶體陣列 600-b:3D記憶體陣列 700:3D記憶體陣列 800:方法 805:操作 810:操作 815:操作 820:操作 900:方法 905:操作 910:操作 915:操作 920:操作 925:操作 930:操作 935:操作 940:操作 1000:方法 1005:操作 1010:操作 1015:操作 1020:操作 1025:操作 1030:操作 1100:方法 1105:操作 1110:操作 1115:操作 1120:操作 1125:操作 1130:操作 1135:操作 1140:操作
圖1繪示根據本文中所揭示之實例之支援三維記憶體裝置之架構及其相關之方法之三維(3D)記憶體陣列之一實例。
圖2A繪示根據本文中所揭示之實例之一實例性3D記憶體陣列之一仰視圖。
圖2B繪示根據本文中所揭示之實例之一實例性3D記憶體陣列之一側視圖。
圖3A至圖3E繪示根據本文中所揭示之實例之實例性3D記憶體陣列之各種視圖。
圖4A至圖4E繪示根據本文中所揭示之實例之實例性3D記憶體陣列之各種視圖。
圖5A至圖5C繪示根據本文中所揭示之實例之實例性3D記憶體陣列之各種視圖。
圖6A至圖6B繪示根據本文中所揭示之實例之實例性3D記憶體陣列之各種視圖。
圖7A至圖7B繪示根據本文中所揭示之實例之實例性3D記憶體陣列之各種視圖。
圖8至圖11展示繪示根據本文中所揭示之實例之支援三維記憶體裝置之架構及其相關之方法之一或若干方法的流程圖。
200-m:三維(3D)記憶體陣列
235:導電接點
240:絕緣材料
465:儲存元件材料
580:導電柱
585:覆蓋層

Claims (35)

  1. 一種用於製造一記憶體裝置之方法，該方法包括：穿過一第一介電層、一第一導電層及一第二介電層形成一溝渠，該溝渠暴露一基板且將該第一導電層分成與一第一字線驅動器相關聯之一第一部分及與一第二字線驅動器相關聯之一第二部分；沈積接觸該溝渠之一第一側壁及一第二側壁的一保形材料；藉由蝕刻該保形材料之一部分來在延伸穿過該基板之一接點上形成一開口；及將經組態以儲存資訊之硫屬化物材料沈積至該開口中以與藉由該蝕刻所暴露之該開口之一側壁及一底壁接觸。
  2. 如請求項1之方法，其進一步包括：將接觸該保形材料之一介電材料沈積於該溝渠中，其中形成該開口包含蝕刻該介電材料之一部分。
  3. 如請求項1之方法，其進一步包括：形成延伸穿過該基板之複數個接點，該複數個接點與複數個數位線相關聯；在該基板上形成該第一介電層；在該第一介電層上形成該第一導電層，該第一導電層組態為至少一字線板；及在該第一導電層上形成該第二介電層，其中形成該溝渠係至少部分 基於形成該第二介電層。
  4. 如請求項1之方法，其進一步包括：蝕刻該硫屬化物材料之一部分以形成該開口之一連續側壁；及將接觸該開口之該連續側壁的一障壁材料沈積至該開口中。
  5. 如請求項4之方法，其中該硫屬化物材料包括接觸該第一導電層之一第一壁、接觸該第一介電層之一第二壁、接觸該第二介電層之一第三壁及接觸該障壁材料之一第四壁。
  6. 如請求項4之方法，其中該障壁材料接觸該第一介電層、該第二介電層及該硫屬化物材料之至少一部分。
  7. 如請求項4之方法，其進一步包括：蝕刻該障壁材料以暴露該接點；及將接觸該障壁材料及該接點之一導電材料沈積至該開口中。
  8. 如請求項7之方法，其進一步包括：在該第二介電層及該導電材料上形成一第二介電材料。
  9. 如請求項7之方法，其中該導電材料組態為一數位線。
  10. 如請求項1之方法，其中穿過該第一介電層形成該溝渠包括： 執行一垂直蝕刻程序以垂直蝕刻該溝渠；及在該垂直蝕刻程序之後執行一水平蝕刻程序以在該第一導電層中形成至少一凹槽。
  11. 如請求項10之方法，其中該垂直蝕刻程序包括一各向異性蝕刻程序或一乾式蝕刻程序或其等之一組合。
  12. 如請求項10之方法，其中該水平蝕刻程序包括一各向同性蝕刻程序。
  13. 如請求項1之方法，其進一步包括：在延伸穿過該基板之複數個接點上形成複數個開口；及由一障壁材料填充該複數個開口。
  14. 如請求項1之方法，其中形成該溝渠暴露延伸穿過該基板之複數個接點之至少一部分。
  15. 如請求項1之方法，其中該溝渠依一蛇形形狀延伸穿過該第一導電層。
  16. 如請求項1之方法，其中該溝渠包括與該第二側壁間隔開之該第一側壁，其中由該第一介電層形成之該第一側壁之一第一部分與由該第一介電層形成之該第二側壁之一第一部分間隔開一第一距離，且由該第一導電層 形成之該第一側壁之一第二部分與由該第一導電層形成之該第二側壁之一第二部分間隔開大於該第一距離之一第二距離。
  17. 如請求項1之方法，其中由該第一導電層形成之該溝渠之側壁之部分相對於由該第一介電層形成之該溝渠之側壁之部分凹進。
  18. 如請求項1之方法，其中該硫屬化物材料包括用於一自選擇記憶體單元之一儲存元件。
  19. 如請求項1之方法，其進一步包括：在該第二介電層上形成一第二導電層，該第二導電層組態為至少一字線板；及在該第二導電層上形成一第三介電層，其中形成該溝渠係至少部分基於形成該第三介電層。
  20. 如請求項19之方法，其中與該第一導電層及該第二導電層相關聯之一記憶體單元陣列包括一三維記憶體單元陣列。
  21. 一種用於資料儲存之設備，該設備包括：複數個接點，其等與複數個數位線相關聯且延伸穿過一基板；第二複數個字線板，其等與第一複數個字線板分離；一介電材料，其定位於該第一複數個字線板與該第二複數個字線板之間，該介電材料依一蛇形形狀延伸於該基板上； 複數個柱，其等形成於該複數個接點上且與該複數個接點耦合；及複數個儲存元件，其等各包括定位於由至少一字線板、至少一柱及至少一介電層形成之一凹槽中之硫屬化物材料。
  22. 如請求項21之設備，其進一步包括：一保形材料，其延伸於該第一複數個字線板之字線板之間的凹槽中之一第一硫屬化物材料與一第二硫屬化物材料之間且接觸該介電材料。
  23. 如請求項22之設備，其中該保形材料定位於該第一複數個字線板之該等字線板與該介電材料之間。
  24. 如請求項21之設備，其中該複數個柱之一柱進一步包括接觸該硫屬化物材料之至少部分之一障壁層及接觸該障壁層且組態為一數位線之一導電材料。
  25. 如請求項24之設備，其中該障壁層包括氧化鋁。
  26. 如請求項21之設備，其中該第一複數個字線板及該第二複數個字線板之至少一者包括一導電材料。
  27. 如請求項21之設備，其中形成於該複數個接點上之該複數個柱中斷依該蛇形形狀延伸於該基板上之該介電材料之一連續性。
  28. 如請求項21之設備，其中該複數個接點配置成一交錯圖案。
  29. 如請求項21之設備，其中該複數個接點配置成一柵格。
  30. 一種用於資料儲存之設備，該設備包括：複數個接點，其等與複數個數位線相關聯，該複數個接點延伸穿過一基板且配置成一第一幾何圖案；一介電材料，其使複數個字線板之一第一組與該複數個字線板之一第二組分離；複數個圓形柱，其等形成於該複數個接點上且配置成一第二幾何圖案，該複數個圓形柱之各圓形柱與該複數個接點之一接點耦合；及複數個儲存元件，其等各包括定位於該複數個字線板之至少一者、至少一圓形柱及至少一介電層之間的硫屬化物材料。
  31. 如請求項30之設備，其中該複數個圓形柱與定位於該基板下方或該複數個字線板上方之複數個選擇器耦合。
  32. 一種用於資料儲存之設備，該設備包括：複數個接點，其等與複數個數位線相關聯，該複數個接點延伸穿過一基板且配置成一第一六方圖案；一第二字線板，其定位於相同於一第一字線板之一層級處且與該第一字線板間隔開；一介電材料，其依一蛇形形狀延伸於該基板上且定位於該第一字線 板與該第二字線板之間；複數個矩形傾斜柱，其等形成於該複數個接點上且配置成一第二六方圖案，各矩形傾斜柱與該複數個接點之一接點耦合；及複數個儲存元件，其等包括定位於該複數個字線板之至少一者、至少一矩形傾斜柱及至少一介電層之間的一凹槽中之硫屬化物材料。
  33. 如請求項32之設備，其中該複數個矩形傾斜柱與定位於該基板下方或該第一字線板上方之複數個選擇器耦合。
  34. 一種用於製造一記憶體裝置之方法，該方法包括：形成延伸穿過一基板之與複數個數位線相關聯之複數個接點；在該基板上形成一第一介電層；在該第一介電層上形成一第一導電層，該第一導電層組態為至少一字線板；在該第一導電層上形成一第二介電層；穿過該第一介電層、該第一導電層及該第二介電層形成至少一溝渠，該至少一溝渠將該第一導電層分成與一第一字線驅動器相關聯之一第一部分及與一第二字線驅動器相關聯之一第二部分；沈積一保形材料以接觸複數個溝渠之各者之一第一側壁、一第二側壁及一底壁；藉由蝕刻該保形材料之一部分來在該複數個接點之一接點上之該複數個溝渠之各者中形成一圓形開口；及將接觸該複數個溝渠之各者中之該第一側壁、該第二側壁及該底壁 之表面的硫屬化物材料沈積至該圓形開口中，該硫屬化物材料經組態以儲存資訊。
  35. 如請求項34之方法，其進一步包括：在該複數個接點上依一六方圖案形成複數個柱；及耦合該複數個柱與至少定位於一設備之一頂部及一底部之一者處之複數個選擇器。
TW109112605A 2019-05-03 2020-04-15 三維記憶體裝置之架構及其相關之方法 TWI743745B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/402,357 US11244855B2 (en) 2019-05-03 2019-05-03 Architecture of three-dimensional memory device and methods regarding the same
US16/402,357 2019-05-03

Publications (2)

Publication Number Publication Date
TW202044491A TW202044491A (zh) 2020-12-01
TWI743745B true TWI743745B (zh) 2021-10-21

Family

ID=73016334

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109112605A TWI743745B (zh) 2019-05-03 2020-04-15 三維記憶體裝置之架構及其相關之方法

Country Status (7)

Country Link
US (2) US11244855B2 (zh)
EP (1) EP3963637A4 (zh)
JP (1) JP7357074B2 (zh)
KR (1) KR102601974B1 (zh)
CN (1) CN114072916A (zh)
TW (1) TWI743745B (zh)
WO (1) WO2020226797A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11672133B2 (en) * 2019-06-20 2023-06-06 Intel Corporation Vertically stacked memory elements with air gap
US11652047B2 (en) * 2019-06-28 2023-05-16 Intel Corporation Intermediate separation layers at the back-end-of-line
US11282895B2 (en) * 2019-07-02 2022-03-22 Micron Technology, Inc. Split pillar architectures for memory devices
JP2021048224A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 不揮発性記憶装置
EP4078677A4 (en) * 2019-12-18 2023-09-27 Micron Technology, Inc. VERTICAL 3D MEMORY DEVICE AND MANUFACTURING METHOD THEREFOR
US11329051B2 (en) * 2020-08-28 2022-05-10 Micron Technology, Inc. Gate dielectric repair on three-node access device formation for vertical three-dimensional (3D) memory
US20220366983A1 (en) * 2020-12-09 2022-11-17 Micron Technology, Inc. Memory apparatus and methods for accessing and manufacturing the same
US20220320178A1 (en) * 2021-03-25 2022-10-06 Jack Zezhong Peng Methods of manufacturing programmable memory devices
US11785779B2 (en) * 2021-03-30 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a semiconductor memory structure using a liner layer as an etch stop
US11514985B2 (en) * 2021-04-05 2022-11-29 Micron Technology, Inc. Spike current suppression in a memory array
US11856854B2 (en) * 2021-04-09 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device structures and method of fabricating the same
US11894103B2 (en) * 2021-04-15 2024-02-06 Micron Technology, Inc. Decoding architecture for word line tiles
US11587606B2 (en) 2021-04-15 2023-02-21 Micron Technology, Inc. Decoding architecture for memory devices
US11475947B1 (en) 2021-04-15 2022-10-18 Micron Technology, Inc. Decoding architecture for memory tiles
US11652153B2 (en) 2021-05-07 2023-05-16 Micron Technology, Inc. Replacement gate formation in memory
US11825754B2 (en) 2021-05-27 2023-11-21 Micron Technology, Inc. Memory cells with sidewall and bulk regions in planar structures
US11903333B2 (en) * 2021-05-27 2024-02-13 Micron Technology, Inc. Sidewall structures for memory cells in vertical structures
US11864475B2 (en) 2021-05-27 2024-01-02 Micron Technology, Inc. Memory device with laterally formed memory cells
US11957068B2 (en) 2021-05-27 2024-04-09 Micron Technology, Inc. Memory cells with sidewall and bulk regions in vertical structures
US11895835B2 (en) 2021-06-15 2024-02-06 Micron Technology, Inc. Integrated circuitry comprising a memory array comprising strings of memory cells and methods including a method used in forming a memory array comprising strings of memory cells
WO2023070619A1 (en) * 2021-10-30 2023-05-04 Yangtze Memory Technologies Co., Ltd. Semiconductor memory device and method for forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201426750A (zh) * 2012-12-27 2014-07-01 Macronix Int Co Ltd 三維記憶體結構及其操作方法
TW201426979A (zh) * 2012-12-27 2014-07-01 Macronix Int Co Ltd 半導體結構製造方法及製成之結構
US20160056210A1 (en) * 2014-08-19 2016-02-25 Sandisk 3D Llc Word line connection for memory device and method of making thereof
US20160141337A1 (en) * 2014-11-17 2016-05-19 Sandisk 3D Llc Memory array having divided apart bit lines and partially divided bit line selector switches
US20190115071A1 (en) * 2017-10-16 2019-04-18 Sandisk Technologies Llc Multi-state and confined phase change memory with vertical cross-point structure

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7729158B2 (en) * 2003-04-03 2010-06-01 Kabushiki Kaisha Toshiba Resistance change memory device
US7646630B2 (en) 2004-11-08 2010-01-12 Ovonyx, Inc. Programmable matrix array with chalcogenide material
US20080165569A1 (en) * 2007-01-04 2008-07-10 Chieh-Fang Chen Resistance Limited Phase Change Memory Material
KR20100001260A (ko) 2008-06-26 2010-01-06 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP5558090B2 (ja) 2009-12-16 2014-07-23 株式会社東芝 抵抗変化型メモリセルアレイ
KR20110090056A (ko) 2010-02-02 2011-08-10 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US8803214B2 (en) 2010-06-28 2014-08-12 Micron Technology, Inc. Three dimensional memory and methods of forming the same
EP2731109B1 (en) * 2010-12-14 2016-09-07 SanDisk Technologies LLC Architecture for three dimensional non-volatile storage with vertical bit lines
US10333064B2 (en) 2011-04-13 2019-06-25 Micron Technology, Inc. Vertical memory cell for high-density memory
US9183929B2 (en) * 2012-08-29 2015-11-10 Micron Technology, Inc. Systems, methods and devices for programming a multilevel resistive memory cell
US8729523B2 (en) 2012-08-31 2014-05-20 Micron Technology, Inc. Three dimensional memory array architecture
US8841649B2 (en) 2012-08-31 2014-09-23 Micron Technology, Inc. Three dimensional memory array architecture
US8778762B2 (en) 2012-12-07 2014-07-15 Micron Technology, Inc. Methods of forming vertically-stacked structures, and methods of forming vertically-stacked memory cells
US10546998B2 (en) 2013-02-05 2020-01-28 Micron Technology, Inc. Methods of forming memory and methods of forming vertically-stacked structures
US9276011B2 (en) 2013-03-15 2016-03-01 Micron Technology, Inc. Cell pillar structures and integrated flows
US9001573B1 (en) * 2013-12-06 2015-04-07 Micron Technology, Inc. Method and apparatuses for programming memory cells
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9666799B2 (en) 2014-10-31 2017-05-30 Sandisk Technologies Llc Concave word line and convex interlayer dielectric for protecting a read/write layer
US9911790B1 (en) * 2017-01-20 2018-03-06 Sandisk Technologies Llc Resistive RAM including air gaps between word lines and between vertical bit lines
US10096655B1 (en) * 2017-04-07 2018-10-09 Micron Technology, Inc. Three dimensional memory array
US10461125B2 (en) * 2017-08-29 2019-10-29 Micron Technology, Inc. Three dimensional memory arrays
EP4078677A4 (en) * 2019-12-18 2023-09-27 Micron Technology, Inc. VERTICAL 3D MEMORY DEVICE AND MANUFACTURING METHOD THEREFOR

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201426750A (zh) * 2012-12-27 2014-07-01 Macronix Int Co Ltd 三維記憶體結構及其操作方法
TW201426979A (zh) * 2012-12-27 2014-07-01 Macronix Int Co Ltd 半導體結構製造方法及製成之結構
US20160056210A1 (en) * 2014-08-19 2016-02-25 Sandisk 3D Llc Word line connection for memory device and method of making thereof
US20160141337A1 (en) * 2014-11-17 2016-05-19 Sandisk 3D Llc Memory array having divided apart bit lines and partially divided bit line selector switches
US20190115071A1 (en) * 2017-10-16 2019-04-18 Sandisk Technologies Llc Multi-state and confined phase change memory with vertical cross-point structure

Also Published As

Publication number Publication date
TW202044491A (zh) 2020-12-01
US20200350203A1 (en) 2020-11-05
EP3963637A4 (en) 2022-12-21
JP7357074B2 (ja) 2023-10-05
US20220208602A1 (en) 2022-06-30
US11244855B2 (en) 2022-02-08
KR102601974B1 (ko) 2023-11-14
CN114072916A (zh) 2022-02-18
EP3963637A1 (en) 2022-03-09
WO2020226797A1 (en) 2020-11-12
KR20210150607A (ko) 2021-12-10
JP2022531284A (ja) 2022-07-06

Similar Documents

Publication Publication Date Title
TWI743745B (zh) 三維記憶體裝置之架構及其相關之方法
TWI750695B (zh) 用於記憶體裝置之分割柱架構
TWI748517B (zh) 具有分裂的支柱架構之記憶體裝置
US11818902B2 (en) Vertical 3D memory device and method for manufacturing the same
JP2023526558A (ja) 改善された垂直３ｄメモリデバイス及びアクセス方法
TW202121651A (zh) 用於形成自對準記憶體結構之技術
KR20220139988A (ko) 메모리 디바이스의 제조 방법 및 이를 통해 제조된 메모리 디바이스
TWI758962B (zh) 垂直3d記憶體裝置及其製造方法
US20220302211A1 (en) Memory device and method for manufacturing the same