CN114388582A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114388582A
CN114388582A CN202111180148.4A CN202111180148A CN114388582A CN 114388582 A CN114388582 A CN 114388582A CN 202111180148 A CN202111180148 A CN 202111180148A CN 114388582 A CN114388582 A CN 114388582A
Authority
CN
China
Prior art keywords
region
conductive layer
transistor
display device
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111180148.4A
Other languages
English (en)
Inventor
林相亨
金奎民
梁熙元
李东河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114388582A publication Critical patent/CN114388582A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一实施例涉及的显示装置包括：第一导电层，位于基板上；晶体管，位于所述基板上；以及发光元件，与所述晶体管电连接，所述晶体管包括：半导体层，至少一部分与所述第一导电层重叠，且位于所述第一导电层上；以及栅电极，位于所述半导体层上，所述半导体层包括：第一区域，与所述第一导电层间隔开；第二区域，与所述第一导电层的边缘位置重叠；以及第三区域，与所述第一导电层重叠，在所述第一区域彼此相向的两个边缘位置之间的所述半导体层的第一宽度小于在所述第二区域与所述第一导电层重叠的所述半导体层的第二宽度。

Description

显示装置
技术领域
本公开涉及显示装置。
背景技术
近几年，作为自发光显示装置，发光二极管显示装置(light emitting diodedisplay)备受瞩目。发光二极管显示装置可以具有自发光特性，其不同于液晶显示装置(liquid crystal display device)，不需要单独的光源，因此可以减小厚度和重量。此外，发光二极管显示装置表现出低功耗、高亮度以及快速的反应速度等高品质特性。
通常，发光二极管显示装置包括多个像素，各像素包括多个晶体管以及发光元件。多个晶体管可以与扫描线、数据线等连接，并且向发光元件传递驱动电流。
发明内容
各实施例用于提供一种以稳定的形态形成的晶体管以及包括其的显示装置。
一实施例涉及的显示装置包括：第一导电层，位于基板上；晶体管，位于所述基板上；以及发光元件，与所述晶体管电连接，所述晶体管包括：半导体层，至少一部分与所述第一导电层重叠，且位于所述第一导电层上；以及栅电极，位于所述半导体层上，所述半导体层包括：第一区域，与所述第一导电层间隔开；第二区域，与所述第一导电层的边缘位置重叠；以及第三区域，与所述第一导电层重叠，在所述第一区域彼此相向的两个边缘位置之间的所述半导体层的第一宽度小于在所述第二区域与所述第一导电层重叠的所述半导体层的第二宽度。
可以是，所述第二区域具有从所述第一区域及所述第三区域的边缘位置突出的形态。
可以是，所述第二区域以如三角形、四边形或半圆形的平面形态突出。
可以是，所述第二区域包括突出的程度最大的末端，所述第二区域的所述末端与所述第三区域重叠。
可以是，所述半导体层的在所述第三区域彼此相向的两个边缘位置之间的距离是第三宽度，所述第一宽度和所述第三宽度恒定。
可以是，所述第一宽度实质上与所述第三宽度相同。
可以是，所述第一宽度小于所述第三宽度。
可以是，所述第二区域的边缘位置是直线形态。
可以是，所述第二区域的边缘位置是曲线形态。
一实施例涉及的显示装置包括：第一导电层，位于基板上；晶体管，位于所述基板上；以及发光元件，与所述晶体管电连接，所述晶体管包括：半导体层，一部分与所述第一导电层重叠，且位于所述第一导电层上；以及栅电极，与所述半导体层的沟道重叠，且位于所述半导体层上，所述半导体层包括：第一区域，与所述第一导电层间隔开；第二区域，包括横穿所述第一导电层的边缘位置；以及第三区域，与所述第一导电层重叠，所述第二区域从所述第一区域及所述第三区域突出。
可以是，在所述第一区域彼此相向的两个边缘位置之间的所述半导体层的第一宽度小于在所述第二区域与所述第一导电层的边缘位置重叠的所述半导体层的第二宽度。
可以是，所述第二区域包括相对于所述第一导电层倾斜的一个边缘位置，所述一个边缘位置的末端与所述第一导电层重叠。
可以是，所述第二区域包括朝向所述第一导电层变宽的形态。
可以是，所述第二区域包括朝向所述第三区域变窄的形态。
可以是，所述第二区域具有多边形态或半圆形态。
一实施例涉及的显示装置包括：第一导电层，位于基板上；晶体管，位于所述基板上；以及发光元件，与所述晶体管电连接，所述晶体管包括：半导体层，一部分与所述第一导电层重叠，且位于所述第一导电层上；以及栅电极，与所述半导体层的沟道重叠，且位于所述半导体层上，所述半导体层包括：第一区域，与所述第一导电层间隔开；第二区域，与所述第一导电层的边缘位置重叠；以及第三区域，与所述第一导电层重叠，所述第一区域的宽度小于所述第三区域的宽度。
可以是，所述第二区域位于所述第一区域与所述第三区域之间，并且包括连接所述第一区域的第一边缘位置与所述第三区域的第三边缘位置的第二边缘位置。
可以是，所述第二边缘位置是曲线形态或直线形态。
可以是，所述第二区域包括朝向第三区域变宽的形态。
可以是，所述第二区域的宽度大于所述第一区域的宽度。
(发明效果)
根据各实施例，随着位于导电层上的半导体层以稳定的形态形成，可以提供具有恒定的特性的晶体管以及包括其的显示装置。
附图说明
图1是一实施例涉及的一像素的电路图。
图2a是一晶体管的示意性平面图。
图2b是沿着图2a的A-A′截取的剖视图。
图3a、图3b和图3c是示出一晶体管的一部分构成要素的平面图。
图4a和图4b是示出一晶体管的一部分构成要素的平面图。
图5是一实施例涉及的像素的配置图。
图6是一实施例涉及的一部分区域的剖视图。
图7、图8、图9和图10分别是示出一部分构成要素的像素的配置图。
(符号说明)
SUB：基板；ED：发光二极管；ACT1、ACT2、ACT3：半导体层；GE1、GE2、GE3：栅电极；R1：第一区域；R2：第二区域；R3：第三区域；W1：第一宽度；W2：第二宽度；W3：第三宽度；RP：突出部；RP-P：突出部的末端。
具体实施方式
以下，参照附图，详细说明本发明的各实施例，以便本领域技术人员能够容易实施。本发明可以由各种不同的形态实现，并不限于在此说明的各实施例。
为了明确说明本发明，省略了与说明无关的部分，并在整个说明书中对相同或者类似的构成要素赋予相同的符号。
此外，图示的各构成的大小以及厚度为了便于说明而任意示出，本发明并不一定限于图示的情况。在附图中，为了明确表示各层以及区域，有所夸张地示出了厚度。另外，在附图中，为了便于说明，有所夸张地示出了部分层和区域的厚度。
此外，层、膜、区域、板等部分位于其他部分上或上方时，不仅包括直接位于其他部分上的情况，还包括其间具有其他部分的情况。相反，某一部分直接位于其他部分上时，是指其间不存在其他部分。另外，位于作为基准的部分上或上方是指位于作为基准的部分的上或下方，并不一定指在重力方向侧位于上或上方的情况。
此外，在整个说明书中，某一部分包括某一构成要素时，在没有特别相反的记载的情况下，并不是排除包括其他构成要素，而是指还可以包括其他构成要素。
此外，在整个说明书中，“平面上”是指从上观察对象部分的情况，“截面上”是指从侧方观察垂直截取对象部分的截面的情况。
图1是一实施例涉及的显示装置的一像素的电路图。
一实施例涉及的显示装置包括多个像素PX1、PX2、PX3。多个像素PX1、PX2、PX3分别如图1所示那样可以包括多个晶体管T1、T2、T3、电容器Cst以及作为发光元件的至少一个发光二极管(light emitting diode)ED。在本实施例中，以一个像素PX1、PX2或PX3包括一个发光二极管ED的例为主进行说明。
多个晶体管T1、T2、T3分别包括驱动晶体管(以下有时也称为第一晶体管)T1、开关晶体管(以下有时也称为第二晶体管)T2以及初始化晶体管(以下有时也称为第三晶体管)T3。以下说明的第一电极区域和第二电极区域用于区分位于各晶体管T1、T2、T3的沟道的两侧的两个电极区域，可以是源极区域或漏极区域。
驱动晶体管T1的栅电极与电容器Cst的一端连接。驱动晶体管T1的第一电极区域与传递驱动电压ELVDD的驱动电压线连接。驱动晶体管T1的第二电极区域与发光二极管ED的阳极及电容器Cst的另一端连接。驱动晶体管T1可以根据开关晶体管T2的开关操作而从数据线接收数据电压DAT1、DAT2、DAT3的传递，从而根据存储在电容器Cst中的电压而向发光二极管ED供给驱动电流。
开关晶体管T2的栅电极与传递第一扫描信号SC的第一扫描线连接。开关晶体管T2的第一电极区域与能够传递数据电压DAT1、DAT2、DAT3或基准电压的数据线连接。开关晶体管T2的第二电极区域与电容器Cst的一端及驱动晶体管T1的栅电极连接。开关晶体管T2可以根据第一扫描信号SC而被导通，从而将基准电压或数据电压DAT1、DAT2、DAT3传递至驱动晶体管T1的栅电极及电容器Cst的一端。
初始化晶体管T3的栅电极与传递第二扫描信号SS的第二扫描线连接。初始化晶体管T3的第一电极区域与电容器Cst的另一端、驱动晶体管T1的第二电极区域及发光二极管ED的阳极连接。初始化晶体管T3的第二电极区域与传递初始化电压INIT的初始化电压线连接。初始化晶体管T3可以根据第二扫描信号SS而被导通，从而将初始化电压INIT传递至发光二极管ED的阳极及电容器Cst的另一端来使发光二极管ED的阳极的电压初始化。
电容器Cst的一端与驱动晶体管T1的栅电极连接。电容器Cst的另一端与初始化晶体管T3的第一电极区域及发光二极管ED的阳极连接。发光二极管ED的阴极与传递公共电压ELVSS的公共电压线连接。
发光二极管ED可以发射基于由驱动晶体管T1生成的驱动电流的亮度的光。
说明图1所示的电路的操作的一例，尤其是对一帧期间的操作的一例进行说明。在此，以晶体管T1、T2、T3为N型沟道晶体管的情况为例进行说明，但是并不限于此。
若一帧开始，则在初始化区间，供给高电平的第一扫描信号SC和高电平的第二扫描信号SS，从而开关晶体管T2和初始化晶体管T3被导通。通过被导通的开关晶体管T2，来自数据线的基准电压被供给至驱动晶体管T1的栅电极及电容器Cst的一端，并且通过被导通的初始化晶体管T3，初始化电压INIT被供给至驱动晶体管T1的第二电极区域及发光二极管ED的阳极。由此，在初始化区间内，驱动晶体管T1的第二电极区域及发光二极管ED的阳极利用初始化电压INIT进行初始化。此时，在电容器Cst中存储基准电压与初始化电压INIT的差电压。
接着，在感应区间，若在维持高电平的第一扫描信号SC的状态下第二扫描信号SS变成低电平，则开关晶体管T2维持导通状态，并且初始化晶体管T3被截止。通过被导通的开关晶体管T2，驱动晶体管T1的栅电极及电容器Cst的一端维持基准电压，并且通过被截止的初始化晶体管T3，驱动晶体管T1的第二电极区域及发光二极管ED的阳极与初始化电压INIT断开。由此，对于驱动晶体管T1而言，电流从第一电极区域流向第二电极区域时若第二电极区域的电压变成“基准电压-Vth”，则被截止。Vth表示驱动晶体管T1的阈值电压。此时，驱动晶体管T1的栅电极与第二电极区域的电压差被存储在电容器Cst中，驱动晶体管T1的阈值电压Vth的感应结束。通过生成反映在感应区间内感应到的特性信息而进行了补偿的数据信号，可以从外部补偿可能在每个像素中都不同的驱动晶体管T1的特性偏差。
接着，在数据输入区间，若供给高电平的第一扫描信号SC且供给低电平的第二扫描信号SS，则开关晶体管T2被导通，并且初始化晶体管T3被截止。通过被导通的开关晶体管T2，来自数据线的数据电压DAT1、DAT2、DAT3被供给至驱动晶体管T1的栅电极及电容器Cst的一端。此时，驱动晶体管T1的第二电极区域及发光二极管ED的阳极可以通过处于截止状态的驱动晶体管T1几乎原样维持感应区间内的电位。
接着，在发光区间，根据传递至栅电极的数据电压DAT1、DAT2、DAT3而被导通的驱动晶体管T1可以产生基于数据电压DAT1、DAT2、DAT3的驱动电流，并且通过该驱动电流，发光二极管ED可以发光。
接着，参照图2a至图4b，说明一实施例涉及的晶体管的形态。晶体管可以适用于前述的第一晶体管至第三晶体管中的任一晶体管，但是以下对适用于第一晶体管的实施例进行说明。图2a是一晶体管的示意性平面图，图2b是沿着图2a的A-A′截取的剖视图，图3a、图3b和图3c是示出一晶体管的一部分构成要素的平面图，图4a和图4b是示出一晶体管的一部分构成要素的平面图。
首先，参照图2a和图2b，根据一实施例，包括位于基板SUB上的第一导电层。第一导电层可以包括第一金属层BL1以及传递驱动电压ELVDD的驱动电压线DVL。
第一导电层金属层BL1和驱动电压线DVL可以包括钼(Mo)、铝(Al)、铜(Cu)、银(Ag)、铬(Cr)、钽(Ta)、钛(Ti)等，并且可以包括含有这些材料的单层或多层的结构。作为一例，第一导电层金属层BL1和驱动电压线DVL可以包括由含钛的层以及含铜的层形成的双层结构。
缓冲层BF可以位于第一金属层BL1及驱动电压线DVL上。缓冲层BF可以包括硅氧化物(SiOx)、硅氮化物(SiNx)或硅氮氧化物(SiOxNy)。缓冲层BF可以与基板SUB的整个面重叠。
半导体层ACT1可以位于缓冲层BF上。半导体层ACT1可以包括与驱动电压线DVL电连接的第一区域S1、与后述的发光元件的阳极电连接的第二区域D1以及位于第一区域S1与第二区域D1之间的沟道C1。
栅电极GE1可以位于半导体层ACT1上，尤其是可以位于沟道C1上。栅电极GE1可以包括钼(Mo)、铝(Al)、铜(Cu)、银(Ag)、铬(Cr)、钽(Ta)、钛(Ti)等，并且可以包括含这些材料的单层或多层的结构。
第一绝缘层IL1可以位于栅电极GE1与沟道C1之间。第一绝缘层IL1可以包括硅氧化物(SiOx)、硅氮化物(SiNx)或硅氮氧化物(SiOxNy)。第一绝缘层IL1可以形成为具有与栅电极GE1实质上相同的边缘位置，但是并不限于此，可以形成为与基板SUB的整个面重叠。
一实施例涉及的半导体层ACT1包括横穿第一导电层金属层BL1和驱动电压线DVL的边缘位置。横穿第一导电层金属层BL1和驱动电压线DVL的边缘位置的半导体层ACT1可以包括突出的区域。以下，参照图3a至图4b，具体说明半导体层和第一导电层的形态。
首先，参照图3a，半导体层ACT1可以包括与第一导电层金属层BL1和驱动电压线DVL间隔开的第一区域R1、与第一导电层金属层BL1和驱动电压线DVL重叠的第三区域R3以及位于第一区域R1与第三区域R3之间的第二区域R2。第二区域R2可以与第一导电层金属层BL1和驱动电压线DVL所具备的边缘位置BL1-E、DVL-E重叠。
第一区域R1可以包括彼此相向的两个边缘位置R1-E1、R1-E2。所述边缘位置R1-E1、R1-E2之间的距离是第一宽度W1，第一宽度W1可以是恒定的。第一区域R1可以是四边形状。
第二区域R2可以包括与第一区域R1的边缘位置R1-E1、R1-E2连接的边缘位置R2-E1、R2-E2。第二区域R2的边缘位置R2-E1、R2-E2可以相对于第一导电层金属层BL1和驱动电压线DVL倾斜。尤其是，第二区域R2的边缘位置R2-E1、R2-E2可以具有相对于第一导电层金属层BL1和驱动电压线DVL所具备的边缘位置BL1-E、DVL-E倾斜的形态。
第二区域R2可以与第一导电层金属层BL1和驱动电压线DVL的边缘位置BL1-E、DVL-E重叠。与第一导电层金属层BL1和驱动电压线DVL的边缘位置BL1-E、DVL-E重叠的第二区域R2的宽度可以是第二宽度W2。第二宽度W2可以大于第一宽度W1。第二区域R2可以包括从第一区域R1朝向第三区域R3变宽的形态和/或朝向第三区域R3变窄的形态。
第二区域R2可以具有相对于第一区域R1及第三区域R3突出的形态的突出部RP。突出部RP可以包括突出程度最大的末端RP-P。突出部RP的末端RP-P可以与第一导电层金属层BL1和驱动电压线DVL重叠。突出部RP的末端RP-P可以位于第一导电层金属层BL1和驱动电压线DVL上。突出部RP可以在平面上具有三角形态，但是并不限于此，可以具有如图3b那样的半圆形态或如图3c那样的直角三角形态，并且除此之外，可以适用具有突出形态的任意的形态。
更具体说明第二区域R2的一边缘位置R2-E1、R2-E2和第一导电层金属层BL1和驱动电压线DVL的一边缘位置BL1-E、DVL-E之间的关系。
在图3a中，第二区域R2的一边缘位置R2-E1、R2-E2和第一导电层金属层BL1和驱动电压线DVL的一边缘位置BL1-E、DVL-E可以具有彼此倾斜的形态。
第二区域R2的一边缘位置R2-E1、R2-E2与第一导电层金属层BL1和驱动电压线DVL的一边缘位置BL1-E、DVL-E之间可以以半导体层ACT1所处的区域为基准形成锐角Q1。形成所述锐角Q1的第二区域R2的一部分可以起到如蚀刻阻止部ES的作用。在形成半导体层的工序中，可以防止半导体层与第一导电层之间的边界被过度侵蚀。
第三区域R3是与第一导电层金属层BL1和驱动电压线DVL重叠的部分。第三区域R3包括彼此相向的两个边缘位置R3-E1、R3-E2。两个边缘位置R3-E1、R3-E2之间的距离是第三宽度W3。第三宽度W3实质上可以是恒定的。第三区域R3可以具有四边形态。
一实施例涉及的第一宽度W1和第三宽度W3可以实质上相同。在制造工序中，可以设计成用于形成第一区域R1的第一光敏膜图案具有第一光敏膜宽度。可以设计成用于形成第三区域R3的第三光敏膜图案具有第三光敏膜宽度。第一光敏膜宽度和第三光敏膜宽度可以被设计成彼此不同。作为一例，可以设计成第三光敏膜宽度大于第一光敏膜宽度。但是，为了形成光敏膜图案而向与第一导电层金属层BL1和驱动电压线DVL重叠的第三区域照射的光可以被第一导电层金属层BL1和驱动电压线DVL反射。由此，第三光敏膜图案可能会具有与最初设计的第三光敏膜宽度相比更小的宽度。实质上，第一光敏膜图案和第三光敏膜图案可能会具有相同的宽度。即，在制造工序的设计步骤中可以将第三光敏膜宽度设计得更大，但是实质上第一光敏性图案和第三光敏性图案可以被制造成具有相同的宽度，由此制造出的半导体层ACT1可以具有相同的第一宽度W1和第三宽度W3。
接着，参照图4a，一实施例涉及的半导体层ACT1可以包括与第一导电层金属层BL1和驱动电压线DVL间隔开的第一区域R1、与第一导电层金属层BL1和驱动电压线DVL重叠的第三区域R3以及位于第一区域R1与第三区域R3之间的第二区域R2。第二区域R2可以与第一导电层金属层BL1和驱动电压线DVL所具备的边缘位置BL1-E、DVL-E重叠。
第一区域R1可以包括彼此相向的两个边缘位置R1-E1、R1-E2。第一区域R1的边缘位置R1-E1、R1-E2之间的距离是第一宽度W1，第一宽度W1可以是恒定的。第一区域R1可以是四边形状。
第二区域R2可以包括与第一区域R1的边缘位置R1-E1、R1-E2连接的边缘位置R2-E1、R2-E2。第二区域R2的边缘位置R2-E1、R2-E2可以相对于第一导电层金属层BL1和驱动电压线DVL的边缘位置BL1-E、DVL-E倾斜。
第二区域R2可以与第一导电层金属层BL1和驱动电压线DVL的边缘位置BL1-E、DVL-E重叠。与第一导电层金属层BL1和驱动电压线DVL的边缘位置BL1-E、DVL-E重叠的第二区域R2的宽度可以是第二宽度W2。第二宽度W2可以大于第一宽度W1。第二区域R2可以包括从第一区域R1朝向第三区域R3变宽的形态。
第三区域R3是与第一导电层金属层BL1和驱动电压线DVL重叠的部分。第三区域R3包括彼此相向的两个边缘位置R3-E1、R3-E2。所述两个边缘位置R3-E1、R3-E2之间的距离是第三宽度W3。第三宽度W3实质上可以是是恒定的。第三区域R3可以具有四边形态。第三宽度W3可以大于第一宽度W1。在可以自由设计与第一导电层金属层BL1和驱动电压线DVL重叠的第三区域R3的宽度的情况下，第三宽度W3可以形成得比第一宽度W1大。
一实施例涉及的第二区域R2的边缘位置R2-E1、R2-E2可以连接第一区域R1的边缘位置R1-E1、R1-E2和第三区域R3的边缘位置R3-E1、R3-E2。第二区域R2的边缘位置R2-E1、R2-E2可以如图4a那样是直线形态，但是并不限于此，第二区域R2的边缘位置R2-E1、R2-E2可以如图4b那样是曲线形态。
以下，与图1一起参照图5至图10，说明一实施例涉及的显示装置的具体结构。图5是一实施例涉及的像素的配置图，图6是一实施例涉及的一部分区域的剖视图，图7、图8、图9和图10分别是示出一部分构成要素的像素的配置图。上述的晶体管是以下说明的第一晶体管，当然也可以适用于第二晶体管和第三晶体管。也可以组合上述的各实施例。在此，多个像素PX1、PX2、PX3分别可以意味着在前说明的一个像素PX1、PX2或PX3所包括的构成要素(即，多个晶体管T1、T2、T3、电容器Cst和发光二极管ED所形成的部分或区域)。
首先，参照图5和图6，一实施例涉及的显示装置可以包括基板SUB。基板SUB可以包括玻璃、塑料等绝缘物质，可以具有柔性(flexibility)。
包括第一数据线DL1、第二数据线DL2和第三数据线DL3的第一导电层可以位于基板SUB上。图7示出第一导电层。
第一数据线DL1、第二数据线DL2和第三数据线DL3在第一方向DR1上延伸。第一数据线DL1、第二数据线DL2和第三数据线DL3可以具有预定的宽度，并且可以由沿着第一方向DR1长长得延伸的棒形状形成。可以沿着与第一方向DR1交叉的第二方向DR2相邻地设置第一数据线DL1、第二数据线DL2和第三数据线DL3。可以隔着预定的间隔，间隔开来设置第一数据线DL1、第二数据线DL2和第三数据线DL3。分别向第一数据线DL1、第二数据线DL2和第三数据线DL3施加彼此不同的数据电压DAT1、DAT2、DAT3，并且第一数据线DL1、第二数据线DL2和第三数据线DL3可以被隔开配置使得在它们之间不会产生短路。第一方向DR1可以是列方向，并且第二方向DR2可以是行方向。第一方向DR1和第二方向DR2可以彼此垂直。可以与第一数据线DL1的右侧相邻地设置第二数据线DL2，并且可以与第二数据线DL2的右侧相邻地设置第三数据线DL3。此时，相邻地设置第一数据线DL1至第三数据线DL3的表现意味着在第一数据线DL1至第三数据线DL3之间不存在沿着与第一数据线DL1至第三数据线DL3并排的方向延伸的其他布线。即，在彼此相邻的第一数据线DL1与第二数据线DL2之间不存在沿着与它们并排的方向延伸的其他布线。此外，在彼此相邻的第二数据线DL2与第三数据线DL3之间不存在其他布线。
第一导电层还可以包括公共电压线CL、初始化电压线IL、驱动电压线DVL以及第一金属层BL1。
公共电压线CL、初始化电压线IL和驱动电压线DVL在第一方向DR1上延伸。公共电压线CL、初始化电压线IL和驱动电压线DVL可以在与第一数据线DL1至第三数据线DL3并排的方向上延伸。可以沿着第二方向DR2相邻地设置公共电压线CL、初始化电压线IL和驱动电压线DVL。可以隔着预定间隔设置公共电压线CL、初始化电压线IL和驱动电压线DVL。可以向公共电压线CL施加公共电压ELVSS，向初始化电压线IL施加初始化电压INIT，并且向驱动电压线DVL施加驱动电压ELVDD。可以将公共电压线CL、初始化电压线IL和驱动电压线DVL隔开来配置，使得被施加彼此不同的电压的公共电压线CL、初始化电压线IL和驱动电压线DVL之间不会产生短路。初始化电压线IL可以位于公共电压线CL与驱动电压线DVL之间。但是，它们的位置并不限于此，也可以被变更。
第一金属层BL1可以在平面上位于驱动电压线DVL与第一数据线DL1之间。第一像素PX1至第三像素PX3分别可以包括第一金属层BL1，并且多个第一金属层BL1可以被设置成沿着第一方向DR1相邻。在平面上，第二像素PX2的第一金属层BL1可以位于第一像素PX1的第一金属层BL1的下侧，第三像素PX3的第一金属层BL1可以位于第二像素PX2的第一金属层BL1的下侧。
第一金属层BL1的平面形状可以由多边形形成。多个像素PX1、PX2、PX3的第一金属层BL1的平面形状可以相同，也可以不同。例如，第一像素PX1和第二像素PX2的第一金属层BL1的平面形状可以彼此形成对称，并且第二像素PX2和第三像素PX3的第一金属层BL1的平面形状可以相同。
第一导电层可以包括钼(Mo)、铝(Al)、铜(Cu)、银(Ag)、铬(Cr)、钽(Ta)、钛(Ti)等，并且可以包括含这些材料的单层或多层的结构。作为一例，第一导电层可以包括由含钛的层和含铜的层形成的双层结构。
作为绝缘层的缓冲层BF可以位于包括第一数据线DL1、第二数据线DL2、第三数据线DL3、公共电压线CL、初始化电压线IL、驱动电压线DVL和第一金属层BL1的第一导电层上。
第一像素PX1至第三像素PX3的包括第一晶体管T1的沟道C1、第一区域S1及第二区域D1的第一半导体层ACT1、包括第二晶体管T2的沟道C2、第一区域S2及第二区域D2的第二半导体层ACT2以及包括第三晶体管T3的沟道C3、第一区域S3及第二区域D3的第三半导体层ACT3可以位于缓冲层BF上。图8示出了第一导电层和半导体层。半导体层可以包括非晶硅、多晶硅或氧化物半导体等半导体物质。
驱动晶体管T1的沟道C1、第一区域S1及第二区域D1可以由在第二方向DR2上延伸的棒形状形成。驱动晶体管T1的沟道C1可以位于第一区域S1与第二区域D1之间。驱动晶体管T1的第一区域S1可以与驱动电压线DVL重叠。驱动晶体管T1的第一区域S1可以与驱动电压线DVL连接，可以从驱动电压线DVL接收驱动电压ELVDD的传递。但是，驱动晶体管T1的第一区域S1可以不与驱动电压线DVL直接连接。驱动晶体管T1的第一半导体层ACT1可以与第一导电层重叠。尤其是，第一区域S1可以与驱动电压线DVL重叠，并且沟道C1及第二区域D1可以与第一金属层BL1重叠。
可以沿着第一方向DR1依次设置第一像素PX1至第三像素PX3的驱动晶体管T1。即，在平面上，第二像素PX2的驱动晶体管T1可以位于第一像素PX1的驱动晶体管T1的下侧，第三像素PX3的驱动晶体管T1可以位于第二像素PX2的驱动晶体管T1的下侧。
开关晶体管T2的沟道C2、第一区域S2及第二区域D2可以由在第二方向DR2上延伸的棒形状形成。开关晶体管T2的沟道C2可以位于第一区域S2与第二区域D2之间。开关晶体管T2的第一区域S2可以与第一数据线DL1至第三数据线DL3重叠，并且可以与第一数据线DL1至第三数据线DL3连接。第一像素PX1的开关晶体管T2的第一区域S2可以与第一数据线DL1连接。第二像素PX2的开关晶体管T2的第一区域S2可以与第二数据线DL2连接。第三像素PX3的开关晶体管T2的第一区域S2可以与第三数据线DL3连接。第一像素PX1至第三像素PX3的开关晶体管T2的第一区域S2可以不与第一数据线DL1至第三数据线DL3直接连接。
可以沿着第一方向DR1依次设置第一像素PX1至第三像素PX3的开关晶体管T2。即，在平面上，第二像素PX2的开关晶体管T2可以位于第一像素PX1的开关晶体管T2的下侧，并且第三像素PX3的开关晶体管T2可以位于第二像素PX2的开关晶体管T2的下侧。第一像素PX1至第三像素PX3的开关晶体管T2与彼此不同的第一数据线DL1至第三数据线DL3连接。
初始化晶体管T3的沟道C3、第一区域S3及第二区域D3可以由在第二方向DR2上延伸的棒形状形成。初始化晶体管T3的沟道C3可以位于第一区域S3与第二区域D3之间。初始化晶体管T3的第二区域D3可以与初始化电压线IL重叠。初始化晶体管T3的第二区域D3可以与初始化电压线IL连接，可以接收初始化电压INIT的传递。但是，初始化晶体管T3的第二区域D3可以不与初始化电压线IL直接连接。
可以沿着第一方向DR1依次设置第一像素PX1至第三像素PX3的初始化晶体管T3。即，在平面上，第二像素PX2的初始化晶体管T3可以位于第一像素PX1的初始化晶体管T3的下侧，并且第三像素PX3的初始化晶体管T3可以位于第二像素PX2的初始化晶体管T3的下侧。
第一绝缘层IL1可以位于包括驱动晶体管T1的沟道C1、第一区域S1及第二区域D1、开关晶体管T2的沟道C2、第一区域S2及第二区域D2、初始化晶体管T3的沟道C3、第一区域S3及第二区域D3的半导体层ACT1、ACT2、ACT3上。
包括第一像素PX1至第三像素PX3的驱动晶体管T1的栅电极GE1、开关晶体管T2的栅电极GE2、初始化晶体管T3的栅电极GE3以及下部维持电极LE的第二导电层可以位于第一绝缘层IL1上。图9示出了第一导电层、半导体层和第二导电层。
驱动晶体管T1的栅电极GE1可以与驱动晶体管T1的沟道C1重叠。驱动晶体管T1的栅电极GE1可以与下部维持电极LE连接，并且可以形成为一体。下部维持电极LE可以与开关晶体管T2的第二区域D2重叠。下部维持电极LE可以与开关晶体管T2的第二区域D2连接。但是，下部维持电极LE可以不与开关晶体管T2的第二区域D2直接连接。
下部维持电极LE的平面形状可以由多边形形成。第一像素PX1至第三像素PX3的下部维持电极LE的平面形状可以相同，也可以不同。例如，第一像素PX1和第二像素PX2的下部维持电极LE的平面形状可以彼此形成对称，第二像素PX2和第三像素PX3的下部维持电极LE的平面形状可以相同。
开关晶体管T2的栅电极GE2可以与开关晶体管T2的沟道C2重叠。第一像素PX1至第三像素PX3的开关晶体管T2的栅电极GE2可以彼此被连接，并且可以形成为一体。因此，可以向第一像素PX1至第三像素PX3的开关晶体管T2的栅电极GE2施加相同的第一扫描信号SC。此时，彼此被连接的开关晶体管T2的栅电极GE2可以由在第一方向DR1上延伸的棒形状形成。
初始化晶体管T3的栅电极GE3可以与初始化晶体管T3的沟道C3重叠。第一像素PX1至第三像素PX3的初始化晶体管T3的栅电极GE3可以彼此被连接，并且形成为一体。因此，可以向第一像素PX1至第三像素PX3的初始化晶体管T3的栅电极GE3施加相同的第二扫描信号SS。此时，彼此被连接的初始化晶体管T3的栅电极GE3可以由在第一方向DR1上延伸的棒形状形成。
可以在形成第二导电层之后执行掺杂工序。被第二导电层挡住的半导体层几乎不被掺杂，未被第二导电层覆盖的半导体层的部分被掺杂，从而可以具有与导电体相同的特性。即，被第二导电层挡住的驱动晶体管T1的沟道C1、开关晶体管T2的沟道C2以及初始化晶体管T3的沟道C3不被掺杂或者几乎不被掺杂。未被第二导电层覆盖的驱动晶体管T1的第一区域S1及第二区域D1、开关晶体管T2的第一区域S2及第二区域D2、初始化晶体管T3的第一区域S3及第二区域D3被掺杂，从而具有与导电体相同的特性。
第二绝缘层IL2可以位于第二导电层上。
如图10所示，第三导电层可以位于第二绝缘层IL2上。第三导电层可以包括第一扫描线SCL、第二扫描线SSL、上部维持电极UE、第一连接图案CP1、第二连接图案CP2、第三连接图案CLb、第四连接图案ILb、第五连接图案DVLb以及辅助驱动电压线DVLc。
第一扫描线SCL在第二方向DR2上延伸。第一扫描线SCL可以与第一数据线DL1至第三数据线DL3交叉，在它们的交叉部，第一扫描线SCL和第一数据线DL1至第三数据线DL3可以重叠。第一扫描线SCL可以与位于第二导电层的第一辅助扫描图案SCa重叠。
第一扫描线SCL可以通过接触孔C25、C26而与第一辅助扫描图案SCa连接。第一辅助扫描图案SCa可以起到降低第一扫描线SCL的电阻的作用。第一辅助扫描图案SCa可以不与第一数据线DL1至第三数据线DL3重叠。第一扫描线SCL可以具有从基板SUB的一侧端部延伸至另一侧端部的形状。第一辅助扫描图案SCa可以具有对应于驱动电压线DVL与第一数据线DL1之间的区域的长度。可以向第一扫描线SCL施加第一扫描信号SC。第一扫描线SCL可以通过第一辅助扫描图案SCa而与开关晶体管T2的栅电极GE2连接。因此，开关晶体管T2的栅电极GE2可以从第一扫描线SCL接收第一扫描信号SC的传递。
第二扫描线SSL可以在第二方向DR2上延伸。第二扫描线SSL可以与第一数据线DL1至第三数据线DL3交叉，在它们的交叉部，第二扫描线SSL可以与第一数据线DL1至第三数据线DL3重叠。第二扫描线SSL可以与位于第二导电层的第二辅助扫描图案SSa重叠。第二扫描线SSL可以通过接触孔C27、C28而与第二辅助扫描图案SSa连接。第二辅助扫描图案SSa可以起到降低第二扫描线SSL的电阻的作用。第二辅助扫描图案SSa可以不与第一数据线DL1至第三数据线DL3重叠。第二扫描线SSL可以具有从基板SUB的一侧端部延伸至另一侧端部的形状。第二辅助扫描图案SSa可以具有对应于驱动电压线DVL与第一数据线DL1之间的区域的长度。可以向第二扫描线SSL施加第二扫描信号SS。第二扫描线SSL可以通过接触孔C29而与初始化晶体管T3的栅电极GE3连接。因此，初始化晶体管T3的栅电极GE3可以从第二扫描线SSL接收第二扫描信号SS的传递。
上部维持电极UE可以与下部维持电极LE重叠。下部维持电极LE和上部维持电极UE可以在其间夹着第二绝缘层IL2而彼此重叠，从而形成电容器Cst。下部维持电极LE还与第一金属层BL1重叠且在其间夹着第一绝缘层IL1，因此可以双重地形成电容器Cst。
上部维持电极UE可以与驱动晶体管T1的第二区域D1重叠。第二绝缘层IL2可以包括与上部维持电极UE及驱动晶体管T1的第二区域D1重叠的接触孔C12。上部维持电极UE可以通过接触孔C12而与驱动晶体管T1的第二区域D1连接。
上部维持电极UE可以与初始化晶体管T3的第一区域S3重叠。通过与上部维持电极UE及初始化晶体管T3的第一区域S3重叠的接触孔C32，上部维持电极UE和初始化晶体管T3的第一区域S3可以被电连接。
第一像素PX1至第三像素PX3分别包括上部维持电极UE、下部维持电极LE和第一金属层BL1。第一像素PX1至第三像素PX3的上部维持电极UE、下部维持电极LE和第一金属层BL1可以在平面上位于第一扫描线SCL与第二扫描线SSL之间。此外，第一像素PX1至第三像素PX3的上部维持电极UE、下部维持电极LE和第一金属层BL1可以在平面上位于驱动电压线DVL与第一数据线DL1之间。即，第一像素PX1至第三像素PX3的上部维持电极UE、下部维持电极LE和第一金属层BL1可以在平面上被第一扫描线SCL、第二扫描线SSL、驱动电压线DVL以及第一数据线DL1包围。第一像素PX1至第三像素PX3的上部维持电极UE可以被设置成沿着第一方向DR1相邻。在平面上，第二像素PX2的上部维持电极UE可以位于第一像素PX1的上部维持电极UE的下侧，并且第三像素PX3的上部维持电极UE可以位于第二像素PX2的上部维持电极UE的下侧。第一像素PX1至第三像素PX3的下部维持电极LE可以被设置成沿着第一方向DR1相邻。在平面上，第二像素PX2的下部维持电极LE可以位于第一像素PX1的下部维持电极LE的下侧，并且第三像素PX3的下部维持电极LE可以位于第二像素PX2的下部维持电极LE的下侧。
上部维持电极UE的平面形状可以由多边形形成。第一像素PX1至第三像素PX3的上部维持电极UE的平面形状可以相同，也可以不同。例如，第一像素PX1的第二像素PX2的上部维持电极UE的平面形状可以彼此形成对称，第二像素PX2和第三像素PX3的上部维持电极UE的平面形状可以相同。
各像素PX1、PX2、PX3都可以包括第一连接图案CP1。各像素PX1、PX2、PX3的第一连接图案CP1可以与第一数据线DL1至第三数据线DL3重叠。第二绝缘层IL2可以包括第一连接图案CP1以及与第一数据线DL1至第三数据线DL3重叠的接触孔C21、C22。第一连接图案CP1可以通过接触孔C21而与第一数据线DL1至第三数据线DL3连接，并且通过接触孔C22而与开关晶体管T2的第一区域S2连接。第一连接图案CP1可以连接第一数据线DL1至第三数据线DL3与开关晶体管T2的第一区域S2之间。在第一像素PX1中，第一连接图案CP1可以连接第一数据线DL1与开关晶体管T2的第一区域S2之间。在第二像素PX2中，第一连接图案CP1可以连接第二数据线DL2与开关晶体管T2的第一区域S2之间。在第三像素PX3中，第一连接图案CP1可以连接第三数据线DL3与开关晶体管T2的第一区域S2之间。
各像素PX1、PX2、PX3都可以包括第二连接图案CP2。各像素PX1、PX2、PX3的第二连接图案CP2可以与开关晶体管T2的第二区域D2重叠。第二连接图案CP2可以通过接触孔C24而与开关晶体管T2的第二区域D2连接。各像素PX1、PX2、PX3的第二连接图案CP2可以与下部维持电极LE重叠。第二连接图案CP2可以通过接触孔C23而与下部维持电极LE连接。因此，在各像素PX1、PX2、PX3中，第二连接图案CP2可以连接开关晶体管T2的第二区域D2与下部维持电极LE之间。
第三连接图案CLb可以与公共电压线CL重叠。第三连接图案CLb可以由在第一方向DR1上延伸的棒形状形成。公共电压线CL可以在平面上具有从基板SUB的一侧端部延伸至另一侧端部的形状。第三连接图案CLb可以通过接触孔C41、C42而与公共电压线CL及公共电压辅助图案CLa连接，可以起到降低公共电压线CL的电阻的作用。
第四连接图案ILb可以与初始化电压线IL重叠。第四连接图案ILb可以通过接触孔C34而与初始化电压线IL连接。第四连接图案ILb可以起到降低初始化电压线IL的电阻的作用。第四连接图案ILb可以由在第一方向DR1上延伸的棒形状形成。第四连接图案ILb可以与第三晶体管T3的第一区域S3重叠。第四连接图案ILb可以通过接触孔C31而与第三晶体管T3的第一区域S3连接。第四连接图案ILb可以与初始化电压线IL及第三晶体管T3的第一区域S3电连接。第三晶体管T3的第一区域S3可以接收初始化电压INIT的传递。
第五连接图案DVLb可以与驱动电压线DVL重叠。第五连接图案DVLb可以通过接触孔C13而与驱动电压线DVL连接。第五连接图案DVLb可以起到降低驱动电压线DVL的电阻的作用。第五连接图案DVLb可以由在第一方向DR1上延伸的棒形状形成。第五连接图案DVLb可以反复每隔三个像素PX1、PX2、PX3断开的形状。此外，第五连接图案DVLb可以通过接触孔C11而与第一晶体管T1的第一区域S1电连接。第五连接图案DVLb可以与驱动电压线DVL及第一晶体管T1的第一区域S1连接。
辅助驱动电压线DVLc可以在第二方向DR2上延伸。辅助驱动电压线DVLc可以与驱动电压线DVL交叉，在它们的交叉部，辅助驱动电压线DVLc和驱动电压线DVL可以重叠。辅助驱动电压线DVLc可以通过接触孔C41而与驱动电压线DVL连接。可以向辅助驱动电压线DVLc施加驱动电压ELVDD。辅助驱动电压线DVLc可以起到降低驱动电压线DVL的电阻的作用。
第三绝缘层IL3可以位于第三导电层上。
第一导电层、第二导电层和第三导电层中的至少一个可以包括铜(Cu)、铝(Al)、镁(Mg)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、镍(Ni)、钕(Nd)、铱(Ir)、钼(Mo)、钨(W)、钛(Ti)、铬(Cr)、钽(Ta)以及它们的合金等金属中的至少一种。第一导电层、第二导电层和第三导电层分别可以由单层或多层形成。例如，可以具有包括含钛的下部层与含铜的上部层的多层结构。
缓冲层BF、第一绝缘层IL1、第二绝缘层IL2和第三绝缘层IL3中的至少一个可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiON)等无机绝缘物质和/或聚酰亚胺、丙烯酸系聚合物、硅氧烷系聚合物等有机绝缘物质。
如图5所示，包括第一电极E1的第四导电层可以位于第三绝缘层IL3上。
各像素PX1、PX2、PX3的第一电极E1可以与上部维持电极UE重叠。第三绝缘层IL3可以包括与第一电极E1及上部维持电极UE重叠的接触孔CC1。第一电极E1可以通过接触孔CC1而与上部维持电极UE连接。
第一像素PX1的第一电极E1可以与第一像素PX1的晶体管T1、T2、T3中的一部分重叠。第一电极E1也可以与第一像素PX1以外的其他像素的晶体管T1、T2、T3中的一部分重叠。例如，第一电极E1可以与第二像素PX2的开关晶体管T2重叠。第二像素PX2的第一电极E1可以与第二像素PX2的晶体管T1、T2、T3中的一部分重叠。第一电极E1也可以与第二像素PX2以外的其他像素的晶体管T1、T2、T3中的一部分重叠。例如，第二像素PX2的第一电极E1可以与第三像素PX3的驱动晶体管T1及初始化晶体管T3重叠。第三像素PX3的第一电极E1可以与第三像素PX3的晶体管T1、T2、T3中的一部分重叠。第一电极E1也可以与第三像素PX3以外的其他像素的晶体管T1、T2、T3中的一部分重叠。第一电极E1可以与第一数据线DL1至第三数据线DL3中的至少一部分重叠。例如，第三像素PX3的第一电极E1可以与第一数据线DL1至第三数据线DL3重叠。
在本实施例中，各像素PX1、PX2、PX3的晶体管T1、T2、T3可以与第一电极E1重叠，也可以不与第一电极E1重叠。即，各个第一电极E1可以与其他像素重叠。
第四绝缘层IL4可以位于第四导电层上。第四绝缘层IL4可以包括聚丙烯酸系树脂、聚酰亚胺系树脂等有机绝缘物质。第四绝缘层IL4可以包括与各第一电极E1重叠的开口部。
发光层EL可以位于第四绝缘层IL4及第一电极E1上。发光层EL可以位于第四绝缘层IL4的开口部内。发光层EL可以包括有机发光物质或无机发光物质。示出了发光层EL形成在基板SUB上的一部分上的情况，但是并不限于此。发光层EL也可以被设置成与基板SUB的整个面重叠的形态。
第二电极E2可以位于发光层EL上。第二电极E2可以形成在整个基板SUB上。即，可以经由多个像素PX1、PX2、PX3而设置一个第二电极E2。第二电极E2可以通过接触孔(未图示)而与公共电压线CL电连接。可以向第二电极E2施加公共电压ELVSS。
第四导电层和第二电极E2中的至少任一个可以由ITO(Indium Tin Oxide，铟锡氧化物)、IZO(Indium Zinc Oxide，铟锌氧化物)等这样的透明的金属氧化物形成。
各像素PX1、PX2、PX3的第一电极E1、发光层EL及第二电极E2可以一起形成发光二极管ED。此时，第一电极E1可以是阳极，第二电极E2可以是阴极。
另一方面，本说明书在图5的配置图中示出了第一晶体管T1包括图3a的实施例的情况，但是并不限于此，也可以适用图3b至图4b的实施例。此外，除了第一晶体管T1外也可以适用于第二晶体管T2及第三晶体管T3。此外，图3a至图4b的各实施例的组合当然也可以。
以上，详细说明了本发明的实施例，但是本发明的权利范围并不限于此，本领域技术人员利用权利要求书中定义的本发明的基本概念的各种变形以及改良形态也属于本发明的权利范围。

Claims (20)

1.一种显示装置，包括：
第一导电层，位于基板上；
晶体管，位于所述基板上；以及
发光元件，与所述晶体管电连接，
所述晶体管包括：
半导体层，至少一部分与所述第一导电层重叠，且位于所述第一导电层上；以及
栅电极，位于所述半导体层上，
所述半导体层包括：
第一区域，与所述第一导电层间隔开；
第二区域，与所述第一导电层的边缘位置重叠；以及
第三区域，与所述第一导电层重叠，
在所述第一区域彼此相向的两个边缘位置之间的所述半导体层的第一宽度小于在所述第二区域与所述第一导电层重叠的所述半导体层的第二宽度。
2.根据权利要求1所述的显示装置，其中，
所述第二区域具有从所述第一区域及所述第三区域的边缘位置突出的形态。
3.根据权利要求2所述的显示装置，其中，
所述第二区域以三角形或半圆形的平面形态突出。
4.根据权利要求2所述的显示装置，其中，
所述第二区域包括突出的程度最大的末端，所述第二区域的所述末端与所述第一导电层重叠。
5.根据权利要求1所述的显示装置，其中，
所述半导体层的在所述第三区域彼此相向的两个边缘位置之间的距离是第三宽度，
所述第一宽度和所述第三宽度恒定。
6.根据权利要求5所述的显示装置，其中，
所述第一宽度与所述第三宽度相同。
7.根据权利要求5所述的显示装置，其中，
所述第一宽度小于所述第三宽度。
8.根据权利要求1所述的显示装置，其中，
所述第二区域的边缘位置是直线形态。
9.根据权利要求1所述的显示装置，其中，
所述第二区域的边缘位置是曲线形态。
10.一种显示装置，包括：
第一导电层，位于基板上；
晶体管，位于所述基板上；以及
发光元件，与所述晶体管电连接，
所述晶体管包括：
半导体层，一部分与所述第一导电层重叠，且位于所述第一导电层上；以及
栅电极，与所述半导体层的沟道重叠，且位于所述半导体层上，所述半导体层包括：
第一区域，与所述第一导电层间隔开；
第二区域，包括横穿所述第一导电层的边缘位置；以及
第三区域，与所述第一导电层重叠，
所述第二区域从所述第一区域及所述第三区域突出。
11.根据权利要求10所述的显示装置，其中，
在所述第一区域彼此相向的两个边缘位置之间的所述半导体层的第一宽度小于在所述第二区域与所述第一导电层的边缘位置重叠的所述半导体层的第二宽度。
12.根据权利要求10所述的显示装置，其中，
所述第二区域包括相对于所述第一导电层倾斜的一个边缘位置，
所述一个边缘位置的末端与所述第一导电层重叠。
13.根据权利要求12所述的显示装置，其中，
所述第二区域包括朝向所述第一导电层变宽的形态。
14.根据权利要求13所述的显示装置，其中，
所述第二区域包括朝向所述第三区域变窄的形态。
15.根据权利要求14所述的显示装置，其中，
所述第二区域具有多边形态或半圆形态。
16.一种显示装置，包括：
第一导电层，位于基板上；
晶体管，位于所述基板上；以及
发光元件，与所述晶体管电连接，
所述晶体管包括：
半导体层，一部分与所述第一导电层重叠，且位于所述第一导电层上；以及
栅电极，与所述半导体层的沟道重叠，且位于所述半导体层上，所述半导体层包括：
第一区域，与所述第一导电层间隔开；
第二区域，与所述第一导电层的边缘位置重叠；以及
第三区域，与所述第一导电层重叠，
所述第一区域的宽度小于所述第三区域的宽度。
17.根据权利要求16所述的显示装置，其中，
所述第二区域位于所述第一区域与所述第三区域之间，
所述第二区域包括连接所述第一区域的第一边缘位置与所述第三区域的第三边缘位置的第二边缘位置。
18.根据权利要求17所述的显示装置，其中，
所述第二边缘位置是曲线形态或直线形态。
19.根据权利要求17所述的显示装置，其中，
所述第二区域包括朝向第三区域变宽的形态。
20.根据权利要求16所述的显示装置，其中，
所述第二区域的宽度大于所述第一区域的宽度。
CN202111180148.4A 2020-10-22 2021-10-11 显示装置 Pending CN114388582A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0137709 2020-10-22
KR1020200137709A KR20220053755A (ko) 2020-10-22 2020-10-22 표시 장치

Publications (1)

Publication Number Publication Date
CN114388582A true CN114388582A (zh) 2022-04-22

Family

ID=81194727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111180148.4A Pending CN114388582A (zh) 2020-10-22 2021-10-11 显示装置

Country Status (3)

Country Link
US (1) US11765936B2 (zh)
KR (1) KR20220053755A (zh)
CN (1) CN114388582A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024517524A (ja) 2021-05-06 2024-04-23 エルジー・ケム・リミテッド 高温ガス捕集装置及び方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053546A (ko) 1995-12-27 1997-07-31 김광호 반도체 장치의 금속 배선 형성 방법
JP3425851B2 (ja) 1997-06-30 2003-07-14 日本電気株式会社 液晶表示装置用薄膜トランジスタ
KR20040037327A (ko) * 2002-10-28 2004-05-07 삼성전자주식회사 비대칭적인 소오스 및 드레인 영역을 갖는 비휘발성메모리 장치 및 그 제조방법
KR101044542B1 (ko) 2004-08-30 2011-06-27 엘지디스플레이 주식회사 액정표시소자
KR101190071B1 (ko) 2005-12-29 2012-10-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US7915681B2 (en) * 2007-06-18 2011-03-29 Infineon Technologies Ag Transistor with reduced charge carrier mobility
DE102017118521A1 (de) * 2016-08-18 2018-02-22 Yushin Precision Equipment Co., Ltd. Vorrichtung zum entnehmen von formprodukt
KR20180050478A (ko) * 2016-11-04 2018-05-15 삼성디스플레이 주식회사 박막 트랜지스터, 그의 제조 방법, 및 이를 포함하는 표시 장치
KR102449467B1 (ko) 2017-12-11 2022-09-29 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
KR102443452B1 (ko) * 2017-07-17 2022-09-15 삼성전자 주식회사 무선 통신 시스템에서 하향링크 제어정보를 전송하는 방법 및 장치
JP7149589B2 (ja) * 2019-02-27 2022-10-07 株式会社サンセイアールアンドディ 遊技機

Also Published As

Publication number Publication date
US20220130931A1 (en) 2022-04-28
US11765936B2 (en) 2023-09-19
KR20220053755A (ko) 2022-05-02

Similar Documents

Publication Publication Date Title
US20240096277A1 (en) Display Device
US10510302B2 (en) Electroluminescent display device
US9066388B2 (en) Light-emitting device and electronic apparatus
US8692259B2 (en) Light-emitting device and electronic apparatus
US20200118508A1 (en) Display device
KR20200041429A (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
US20220037441A1 (en) Display device
JP2006337713A (ja) 発光装置および電子機器
US11871627B2 (en) Display device having a lower pattern overlapping an active pattern
CN114388582A (zh) 显示装置
KR20210060721A (ko) 표시 장치
CN115734651A (zh) 显示装置
CN114628442A (zh) 显示装置
CN217405044U (zh) 显示装置
US11881159B2 (en) Display device
KR20220062206A (ko) 표시 장치
KR20240040176A (ko) 표시 장치 및 그 제조 방법
KR20240057494A (ko) 발광 표시 장치
KR20210102555A (ko) 표시 장치
KR20210076762A (ko) 표시장치
CN115588670A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination