CN114628442A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114628442A
CN114628442A CN202111230646.5A CN202111230646A CN114628442A CN 114628442 A CN114628442 A CN 114628442A CN 202111230646 A CN202111230646 A CN 202111230646A CN 114628442 A CN114628442 A CN 114628442A
Authority
CN
China
Prior art keywords
transistor
region
display device
layer
voltage line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111230646.5A
Other languages
English (en)
Inventor
金正桓
孙榕德
丁闵湜
朴俊辉
李多斌
张源豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114628442A publication Critical patent/CN114628442A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

根据一实施例的显示装置包括：第一金属层，位于基板上；晶体管，位于所述第一金属层之上；以及发光元件，与所述晶体管电连接，所述晶体管包括与所述第一金属层至少一部分重叠的半导体层，所述半导体层包括第一区域、第二区域以及位于所述第一区域以及所述第二区域之间的沟道，所述金属层与所述第二区域以及所述沟道重叠，并且在平面上与所述第一区域隔开。

Description

显示装置
技术领域
本公开涉及一种显示装置。
背景技术
近来，作为自发光显示装置，发光显示装置(light emitting diode display)备受瞩目。发光显示装置具有自发光特性，与液晶显示装置(liquid crystal displaydevice)不同，无需额外的光源，因此能够减少厚度和重量。另外，发光显示装置表现出低耗电、高亮度以及高反应速度等的高品质特性。
一般来说，发光显示装置包括多个像素，各像素包括多个晶体管以及发光元件。多个晶体管可以连接于扫描线、数据线等，并且向发光元件传输驱动电流。
发明内容
实施例是用于提供一种以稳定的形态形成的晶体管以及包括其的显示装置。
根据一实施例的显示装置包括：第一金属层，位于基板上；晶体管，位于所述第一金属层之上；以及发光元件，与所述晶体管电连接，所述晶体管包括与所述第一金属层至少一部分重叠的半导体层，所述半导体层包括第一区域、第二区域以及位于所述第一区域以及所述第二区域之间的沟道，所述金属层与所述第二区域以及所述沟道重叠，并且在平面上与所述第一区域隔开。
可以是，所述显示装置还包括与所述第一区域的一部分重叠的驱动电压线。
可以是，所述驱动电压线位于与所述第一金属层相同的层上。
可以是，所述驱动电压线和所述第一金属层彼此隔开。
可以是，所述显示装置还包括：辅助驱动电压线，通过第一接触孔与所述第一区域连接；以及上维持电极：通过第二接触孔与所述第二区域连接。
可以是，所述驱动电压线还包括与所述第一接触孔重叠的开口部。
可以是，所述晶体管为第一晶体管，所述显示装置还包括与所述第一晶体管电连接的第二晶体管以及第三晶体管。
可以是，所述显示装置还包括位于所述第一金属层与所述半导体层之间的缓冲层。
可以是，所述晶体管还包括位于所述沟道之上的栅极电极。
可以是，所述显示装置还包括：第一绝缘层，位于所述栅极电极与所述沟道之间；以及第二绝缘层，位于所述栅极电极与辅助驱动电压线之间。
可以是，所述第二绝缘层具有所述第一接触孔以及所述第二接触孔。
根据一实施例的显示装置包括：第一导电层，位于基板上；晶体管，位于所述第一导电层之上；以及发光元件，与所述晶体管电连接，所述晶体管包括：半导体层，与所述第一导电层的一部分重叠；以及栅极电极，位于所述半导体层之上，所述半导体层包括第一区域、第二区域以及位于所述第一区域以及所述第二区域之间的沟道，所述第一导电层包括彼此隔开的驱动电压线以及第一金属层，所述驱动电压线与所述第一区域重叠，所述第一金属层与所述第二区域重叠。
可以是，所述显示装置还包括：辅助驱动电压线，通过第一接触孔与所述第一区域连接；以及上维持电极，通过第二接触孔与所述第二区域连接。
可以是，所述驱动电压线还包括与所述第一接触孔重叠的开口部。
可以是，所述显示装置还包括位于所述第一导电层与所述半导体层之间的缓冲层。
可以是，所述晶体管还包括：栅极电极，位于所述沟道之上，所述显示装置还包括：第一绝缘层，位于所述栅极电极与所述沟道之间；以及第二绝缘层，位于所述栅极电极与辅助驱动电压线之间。
可以是，所述第二绝缘层具有所述第一接触孔以及所述第二接触孔。
可以是，所述显示装置还包括与所述栅极电极连接的下维持电极，所述上维持电极以及所述下维持电极是重叠的。
可以是，所述晶体管为第一晶体管，所述显示装置还包括与所述第一晶体管电连接的第二晶体管以及第三晶体管。
可以是，所述显示装置还包括：数据线，与所述第二晶体管电连接；以及初始化电压线，与所述第三晶体管电连接。
可以是，所述数据线以及所述初始化电压线位于与所述第一金属层相同的层。
(发明效果)
根据实施例，位于导电层上的晶体管以稳定的形态形成，由此能够提供一种包括具有一定特性的晶体管以及包括其的显示装置。
附图说明
图1是根据一实施例的一像素的电路图。
图2a是一晶体管的概要平面图。
图2b是沿图2a的A-A′截取的截面图。
图3a是一晶体管的概要平面图。
图3b是沿图3a的B-B′截取的截面图。
图4是根据一实施例的像素的配置图。
图5是根据一实施例的一部分区域的截面图。
图6、图7、图8、以及图9分别是示出一部分构成要件的像素的配置图。
图10是示出根据比较例的一晶体管的一部分构成要件的截面图。
(附图标记说明)
SUB：基板 ED：发光元件
ACT1、ACT2、ACT3：半导体层 GE1、GE2、GE3：栅极电极
P1、P2、P3：第一区域 Q1、Q2、Q3：第二区域
C1、C2、C3：沟道 BL1：第一金属层
DVL：驱动电压线 DVLb：辅助驱动电压线
UE：上维持电极 LE：下维持电极
C11：第一接触孔 C12：第二接触孔
BF：缓冲层 IL1：第一绝缘层
IL2：第二绝缘层 OP_DVL：开口部
具体实施方式
以下，参考所附附图对本发明的各种实施例进行详细说明以使本发明所属技术领域中具有通常知识的人能够容易实施。本发明可以以各种不同的方式体现，不限于在此说明的实施例。
为了明确说明本发明，省略了与说明无关的部分，并通过说明书全文针对相同或者类似的构成要件使用相同的附图标记。
另外，在附图中示出的各构成的大小以及厚度是为了便于说明而任意表示的，因此本发明并非限定于所图示那样。为了在附图中明确表现出各种层以及区域，将厚度扩大示出。并在附图中，为了便于说明，夸张地表示了一部分层以及区域的厚度。
另外，当说到层、膜、区域、板等的部分在其它部分“之上”或“上”时，其不仅包括直接在其它部分“之上”的情况，也包括其中间具有又另一部分的情况。相反地，当某个部分在其它部分“正上方”时，表示中间没有其它部分。另外，在作为基准的部分“之上”或“上”表示位于作为基准的部分的之上或之下，并不意指必须向重力相反方向位于“之上”或“上”。
另外，在说明书全文中，当某个部分“包括”某个构成要件时，这意指除非有特别相反的记载，否则不排除其它构成要件，而可能进一步包括其它构成要件。
另外，在说明书全文中，当说到“平面上”时，这意指从上方观察对象部分的情况，当说到“截面上”时，这意指从侧面观察将对象部分以垂直截取的截面的情况。
图1是根据一实施例的像素的电路图。以下，参照图1描述根据一实施例的像素。
参照图1，根据一实施例的显示装置包括多个像素PX1、PX2、PX3。如图1所示，多个像素PX1、PX2、PX3各自可以包括多个晶体管T1、T2、T3、电容器Cst以及作为发光元件的至少一个发光二极管ED(light emitting diode)。在本实施例中，主要以一个像素PX1、PX2、PX3包括一个发光二极管ED为例进行说明。
多个晶体管T1、T2、T3包括驱动晶体管T1、开关晶体管T2以及初始化晶体管T3。下面要说明的第一电极区域和第二电极区域是用于区分位于各晶体管T1、T2、T3的沟道的两侧的两个电极区域，可以是源极区域或漏极区域。
驱动晶体管T1的栅极电极与电容器Cst的一端连接。第一驱动晶体管T1的第一电极区域与传输驱动电压ELVDD的驱动电压线连接。驱动晶体管T1的第二电极区域与发光二极管ED的阳极以及电容器Cst的另一端连接。驱动晶体管T1可以根据开关晶体管T2的开关操作，从数据线接收数据电压DAT1、DAT2、DAT3并根据存储在电容器Cst中的电压向发光二极管ED供应驱动电流。
开关晶体管T2的栅极电极与传输第一扫描信号SC的第一扫描线连接。开关晶体管T2的第一电极区域与能够传输数据电压DAT1、DAT2、DAT3或基准电压的数据线连接。开关晶体管T2的第二电极区域与电容器Cst的一端以及驱动晶体管T1的栅极电极连接。开关晶体管T2根据第一扫描信号SC而导通，并将基准电压或数据电压DAT1、DAT2、DAT3传输至驱动晶体管T1的栅极电极以及电容器Cst的一端。
初始化晶体管T3的栅极电极与传输第二扫描信号SS的第二扫描线连接。初始化晶体管T3的第一电极区域与电容器Cst的另一端、驱动晶体管T1的第二电极区域以及发光二极管ED的阳极连接。初始化晶体管T3的第二电极区域与传输初始化电压INIT的初始化电压线连接。初始化晶体管T3根据第二扫描信号SS而导通，并将初始化电压INIT传输至发光二极管ED的阳极以及电容器Cst的另一端，从而能够使发光二极管ED的阳极的电压初始化。
电容器Cst的一端与驱动晶体管T1的栅极电极连接。电容器Cst的另一端与初始化晶体管T3的第一电极区域以及发光二极管ED的阳极连接。发光二极管ED的阴极与传输公共电压ELVSS的公共电压线连接。
发光二极管ED能够发出根据由驱动晶体管T1产生的驱动电流的亮度的光。
针对图1中示出的电路的一例，尤其在一帧期间动作的一例进行说明。在此以晶体管T1、T2、T3为N型沟道晶体管的情况进行举例说明，但不限于此。
若开始一帧，则在初始化时段中接收高电平第一扫描信号SC以及高电平第二扫描信号SS的供应而导通开关晶体管T2以及初始化晶体管T3。来自数据线的基准电压通过导通的开关晶体管T2供应至驱动晶体管T1的栅极电极以及电容器Cst的一端，初始化电压INIT通过导通的初始化晶体管T3供应至驱动晶体管T1的第二电极区域以及发光二极管ED的阳极。由此，在初始化时段期间，驱动晶体管T1的第二电极区域以及发光二极管ED的阳极初始化为初始化电压INIT。此时，在电容器Cst中存储基准电压与初始化电压INIT的差电压。
之后，若在感测时段中保持高电平第一扫描信号SC的状态下，第二扫描信号SS达到低电平，则开关晶体管T2保持导通状态，而初始化晶体管T3截止。驱动晶体管T1的栅极电极以及电容器Cst的一端通过导通的开关晶体管T2来保持基准电压，驱动晶体管T1的第二电极区域以及发光二极管ED的阳极通过截止的初始化晶体管T3与初始化电压INIT断开。由此，驱动晶体管T1中的电流从第一电极区域向第二电极区域流动，若第二电极区域的电压达到“基准电压-Vth”，则被截止。Vth表示驱动晶体管T1的阈值电压。此时，驱动晶体管T1的栅极电极与第二电极区域的电压差存储于电容器Cst中，并完成驱动晶体管T1的阈值电压Vth的感测。通过产生在感测时段期间感测的特性信息进行反映而补偿的数据信号，能够外在补偿每个像素可能不同的驱动晶体管T1的特性偏差。
之后，若在数据输入时段接收高电平第一扫描信号SC的供应且接收低电平第二扫描信号SS的供应，则开关晶体管T2导通，而初始化晶体管T3截止。来自数据线的数据电压DAT1、DAT2、DAT3通过导通的开关晶体管T2供应至驱动晶体管T1的栅极电极以及电容器Cst的一端。此时，驱动晶体管T1的第二电极区域以及发光二极管ED的阳极可以通过截止状态的驱动晶体管T1几乎完整地保持感测时段中的电位。
之后，通过发光时段中传输到栅极电极的数据电压DAT1、DAT2、DAT3而导通的驱动晶体管T1可以产生基于数据电压DAT1、DAT2、DAT3的驱动电流，通过其驱动电流发光二极管ED发光。
以下，参照图2a以及图2b描述包括在前述的一像素中的晶体管。图2a是一晶体管的概要平面图，图2b是沿图2a的A-A′截取的截面图。
首先，参照图2a以及图2b，根据一实施例，包括位于基板SUB上的第一导电层。第一导电层可以包括第一金属层BL1以及传输驱动电压ELVDD的驱动电压线DVL。第一金属层BL1和驱动电压线DVL可以具有以预定的间隔A1彼此隔开的形态。
第一导电层可以包含钼(Mo)、铝(Al)、铜(Cu)、银(Ag)、铬(Cr)、钽(Ta)、钛(Ti)等，并包括包含其的单层或多层结构。作为一例，第一导电层BL1、DVL可以包括由包含钛的层和包含铜的层构成的两层结构。
缓冲层BF可以位于第一金属层BL1以及驱动电压线DVL之上。缓冲层BF可以包含氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)。缓冲层BF可以与基板SUB全面重叠。
半导体层ACT1可以位于缓冲层BF上。半导体层ACT1可以包括：第一区域P1，与驱动电压线DVL电连接；第二区域Q1，与后述的发光元件的阳极电连接；以及沟道C1，位于第一区域P1与第二区域Q1之间。
栅极电极GE1可以位于半导体层ACT1，尤其，沟道C1之上。栅极电极GE1可以包含钼(Mo)、铝(Al)、铜(Cu)、银(Ag)、铬(Cr)、钽(Ta)、钛(Ti)等，可以包括包含其的单层或多层结构。
第一绝缘层IL1可以位于栅极电极GE1与沟道C1之间。第一绝缘层IL1可以包含氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)。第一绝缘层IL1可以形成为具有与栅极电极GE1实质上相同的边缘，但不限于此，可以形成为与基板SUB全面重叠。
第二绝缘层IL2可以位于栅极电极GE1之上。在第二绝缘层IL2之上可以配置与第一区域P1电连接的辅助驱动电压线DVLb以及上维持电极UE。具体的说明将后述。
根据一实施例，第一金属层BL1可以与半导体层ACT1的沟道C1以及第二区域Q1重叠。在第一金属层BL1之上沿第三方向(叠层方向)可以配置半导体层ACT1的沟道C1以及第二区域Q1。另外，半导体层ACT1可以包括沿第三方向DR3与第一导电层BL1、DVL不重叠的区域。所述区域可以是第一区域P1与沟道C1之间，作为一例，可以是第一区域P1的一部分。驱动电压线DVL可以与半导体层ACT1的一部分重叠，作为一例，可以与第一区域P1的至少一部分重叠。与半导体层ACT1重叠的第一金属层BL1以及驱动电压线DVL可以具有彼此隔开的形态。
辅助驱动电压线DVLb可以通过第二绝缘层IL2所具有的第一接触孔C11与第一区域P1电连接。上维持电极UE可以通过第二绝缘层IL2所具有的第二接触孔C12与第二区域Q1电连接。
形成于半导体层ACT1中的颗粒在第二绝缘层IL2上形成接触孔C11、C12的工艺中可能向缓冲层BF渗透。可以是，在半导体层ACT1以及缓冲层BF上产生裂纹，辅助驱动电压线DVLb或上维持电极UE延伸至第一导电层BL1、DVL。此时，根据一实施例的驱动电压线DVL以及第一金属层BL1为彼此隔离的状态，因此能够防止发生短路并控制发生不良。
之后，参照图3a以及图3b，对根据一实施例的一晶体管进行说明。图3a是一晶体管的概要平面图，图3b是沿图3a的B-B′截取的截面图。将省略图2a以及图2b中说明的构成要件的说明。
根据一实施例，位于第一导电层BL1、DVL的驱动电压线DVL可以包括开口部OP_DVL。开口部OP_DVL可以与第一接触孔C11重叠。辅助驱动电压线DVLb可以通过第一接触孔C11与第一区域P1电连接。
形成于半导体层ACT1中的颗粒在形成第一接触孔C11的工艺中可能向缓冲层BF渗透。可以是，在半导体层ACT1以及缓冲层BF上产生裂纹，之后形成的辅助驱动电压线DVLb延伸为贯通半导体层ACT1以及缓冲层BF。此时，根据一实施例的驱动电压线DVL由于包括开口部OP_DVL，能够防止不必要的电连接。另外，位于第一导电层BL1、DVL的驱动电压线DVL以及第一金属层BL1具有彼此隔开的形态，因此能够防止发生短路并控制发生不良。
以下，参照图4至图9描述根据一实施例的像素的配置。图4是根据一实施例的像素的配置图，图5是根据一实施例的一部分区域的截面图，图6、图7、图8以及图9分别为示出一部分构成要件的像素的配置图。本说明书说明了反映图2a以及图2b的实施例的实施例，但不限于此，图3a以及图3b的实施例也可以适用于像素配置。将省略与前述的构成要件相同的构成要件的说明。
在图4中首先参考图5以及图6，根据一实施例的显示装置可以包括基板SUB。基板SUB可以包含玻璃、塑料等的绝缘物质，可以具有柔性(flexibility)。
包括第一数据线DL1、第二数据线DL2以及第三数据线DL3的第一导电层可以位于基板SUB之上。图6示出第一导电层。
第一数据线DL1、第二数据线DL2以及第三数据线DL3向第一方向DR1延伸。可以是，第一数据线DL1、第二数据线DL2以及第三数据线DL3具有预定的宽度，并由沿第一方向DR1长长地延伸的杆形状构成。第一数据线DL1、第二数据线DL2以及第三数据线DL3可以沿与第一方向DR1交叉的第二方向DR2相邻地位置。第一数据线DL1、第二数据线DL2以及第三数据线DL3可以具有预定的间隔并隔开位置。可以是，在第一数据线DL1，第二数据线DL2以及第三数据线DL3中施加有彼此不同的数据电压DAT1、DAT2、DAT3，并且隔开配置以防止它们之间发生短路。第一方向DR1可以是列方向，第二方向DR2可以是行方向。第一方向DR1和第二方向DR2可以彼此垂直。第二数据线DL2可以与第一数据线DL1的右侧相邻地位置，第三数据线DL3可以与第二数据线DL2的右侧相邻地位置。此时，数据线DL1、DL2、DL3相邻地位置的表述是意指在数据线DL1、DL2、DL3之间不位置有与数据线DL1、DL2、DL3并排的方向延伸的其它布线。即，在彼此相邻的第一数据线DL1与第二数据线DL2之间不位置有向与它们并排的方向延伸的其它布线。另外，在彼此相邻的第二数据线DL2与第三数据线DL3之间不位置有其它布线。
第一导电层可以还包括公共电压线CL、初始化电压线IL、驱动电压线DVL以及第一金属层BL1。
公共电压线CL、初始化电压线IL以及驱动电压线DVL向第一方向DR1延伸。公共电压线CL、初始化电压线IL以及驱动电压线DVL可以向与第一数据线DL1、第二数据线DL2、以及第三数据线DL3并排的方向延伸。公共电压线CL、初始化电压线IL以及驱动电压线DVL可以沿第二方向DR2相邻地位置。公共电压线CL、初始化电压线IL以及驱动电压线DVL可以以预定间隔隔开配置。可以是，在公共电压线CL中施加有公共电压ELVSS，在初始化电压线IL中施加有初始化电压INIT，在驱动电压线DVL中施加有驱动电压ELVDD。施加有彼此不同电压的公共电压线CL、初始化电压线IL以及驱动电压线DVL可以隔开配置以防止它们之间发生短路。初始化电压线IL可以位于公共电压线CL与驱动电压线DVL之间。然而，它们的位置不限于此，也可以进行变更。
第一金属层BL1在平面上位于驱动电压线DVL与第一数据线DL1之间。可以是，第一像素PX1、第二像素PX2、以及第三像素PX3各自包括第一金属层BL1，多个第一金属层BL1沿第一方向DR1相邻地位置。在平面上，在第一像素PX1的第一金属层BL1的下侧可以位置第二像素PX2的第一金属层BL1，在第二像素PX2的第一金属层BL1的下侧可以位置第三像素PX3的第一金属层BL1。
第一金属层BL1的平面形状可以由多边形构成。多个像素PX1、PX2、PX3的第一金属层BL1的平面形状可以相同，也可以不相同。例如，第一像素PX1和第二像素PX2的第一金属层BL1的平面形状可以彼此对称，第二像素PX2和第三像素PX3的第一金属层BL1的平面形状可以相同。第一金属层BL1可以具有在平面上与驱动电压线DVL隔开的形态。
第一导电层可以包含钼(Mo)、铝(Al)、铜(Cu)、银(Ag)、铬(Cr)、钽(Ta)、钛(Ti)等，可以包括包含其的单层或多层结构。作为一例，第一导电层可以包括由包含钛的层和包含铜的层构成的两层结构。
作为绝缘层的缓冲层BF可以位于第一导电层之上，第一导电层包括第一数据线DL1、第二数据线DL2、第三数据线DL3、公共电压线CL、初始化电压线IL、驱动电压线DVL以及第一金属层BL1。
之后，参照图4、图5以及图7，第一像素PX1、第二像素PX2、以及第三像素PX3的包括第一晶体管T1的沟道C1、第一区域P1以及第二区域Q2的第一半导体层ACT1、包括第二晶体管T2的沟道C2、第一区域P2以及第二区域Q2的第二半导体层ACT2以及包括第三晶体管T3的沟道C3、第一区域P3以及第二区域Q3的第三半导体层ACT3可以位于缓冲层BF之上。图7示出第一导电层以及半导体层。半导体层可以包含非晶硅、多晶硅或氧化物半导体等的半导体物质。
驱动晶体管T1的沟道C1、第一区域P1以及第二区域Q1可以由向第二方向DR2延伸的杆形状构成。驱动晶体管T1的沟道C1可以位于第一区域P1与第二区域Q1之间。驱动晶体管T1的第一区域P1可以与驱动电压线DVL重叠。驱动晶体管T1的第一区域P1可以与驱动电压线DVL电连接，并从驱动电压线DVL接收驱动电压ELVDD。然而，驱动晶体管T1的第一区域P1可以不直接与驱动电压线DVL连接。驱动晶体管T1的第一半导体层ACT1可以与第一导电层重叠。尤其，可以是，第一区域P1与驱动电压线DVL重叠，沟道C1以及第二区域Q1与第一金属层BL1重叠。
第一像素PX1、第二像素PX2、以及第三像素PX3的驱动晶体管T1可以沿第一方向DR1依次位置。即，在平面上，在第一像素PX1的驱动晶体管T1的下侧可以位置第二像素PX2的驱动晶体管T1，在第二像素PX2的驱动晶体管T1的下侧可以位置第三像素PX3的驱动晶体管T1。
开关晶体管T2的沟道C2、第一区域P2以及第二区域Q2可以由向第二方向DR2延伸的杆形状构成。开关晶体管T2的沟道C2可以位于第一区域P2与第二区域Q2之间。开关晶体管T2的第一区域P2可以与数据线DL1、DL2、DL3重叠，可以与数据线DL1、DL2、DL3连接。第一像素PX1的开关晶体管T2的第一区域P2可以与第一数据线DL1连接。第二像素PX2的开关晶体管T2的第一区域P2可以与第二数据线DL2连接。第三像素PX3的开关晶体管T2的第一区域P2可以与第三数据线DL3连接。第一像素PX1、第二像素PX2、以及第三像素PX3的开关晶体管T2的第一区域P2可以不直接与各数据线DL1、DL2、DL3连接。
第一像素PX1、第二像素PX2、以及第三像素PX3的开关晶体管T2可以沿第一方向DR1依次位置。即，在平面上，第二像素PX2的开关晶体管T2可以位于第一像素PX1的开关晶体管T2的下侧，第三像素PX3的开关晶体管T2可以位于第二像素PX2的开关晶体管T2的下侧。第一像素PX1、第二像素PX2、以及第三像素PX3的开关晶体管T2与彼此不同的数据线DL1、DL2、DL3连接。
初始化晶体管T3的沟道C3、第一区域P3以及第二区域Q3可以由向第二方向DR2延伸的杆形状构成。初始化晶体管T3的沟道C3可以位于第一区域P3与第二区域Q3之间。初始化晶体管T3的第一区域P3可以与初始化电压线IL重叠。初始化晶体管T3的第一区域P3可以与初始化电压线IL连接，并可以接收初始化电压INIT。然而，初始化晶体管T3的第一区域P3可以不直接与初始化电压线IL连接。
第一像素PX1、第二像素PX2、以及第三像素PX3的初始化晶体管T3可以沿第一方向DR1依次位置。即，在平面上，第二像素PX2的初始化晶体管T3可以位于第一像素PX1的初始化晶体管T3的下侧，第三像素PX3的初始化晶体管T3可以位于第二像素PX2的初始化晶体管T3的下侧。
第一绝缘层IL1可以位于包括驱动晶体管T1的沟道C1、第一区域P1以及第二区域Q1、开关晶体管T2的沟道C2、第一区域P2以及第二区域Q2、初始化晶体管T3的沟道C3、第一区域P3以及第二区域Q3的半导体层ACT1、ACT2、ACT3之上。
之后，参照图4、图5以及图8，包括第一像素PX1、第二像素PX2、以及第三像素PX3的驱动晶体管T1的栅极电极GE1、开关晶体管T2的栅极电极GE2、初始化晶体管T3的栅极电极GE3、下维持电极LE的第二导电层可以位于第一绝缘层IL1之上。图8图示第一导电层，半导体层以及第二导电层。
驱动晶体管T1的栅极电极GE1可以与驱动晶体管T1的沟道C1重叠。驱动晶体管T1的栅极电极GE1可以与下维持电极LE连接，并可以形成为一体。下维持电极LE可以与开关晶体管T2的第二区域Q2重叠。下维持电极LE可以与开关晶体管T2的第二区域Q2连接。然而，下维持电极LE可以不直接与开关晶体管T2的第二区域Q2连接。
下维持电极LE的平面形状可以由多边形构成。第一像素PX1、第二像素PX2、以及第三像素PX3的下维持电极LE的平面形状可以相同，可以不相同。例如，第一像素PX1和第二像素PX2的下维持电极LE的平面形状可以彼此对称，第二像素PX2和第三像素PX3的下维持电极LE的平面形状可以相同。
开关晶体管T2的栅极电极GE2可以与开关晶体管T2的沟道C2重叠。第一像素PX1、第二像素PX2、以及第三像素PX3的开关晶体管T2的栅极电极GE2可以彼此连接，可以形成为一体。因此，在第一像素PX1、第二像素PX2、以及第三像素PX3的开关晶体管T2的栅极电极GE2中可以施加有相同的第一扫描信号SC。此时，彼此连接的开关晶体管T2的栅极电极GE2可以由向第一方向DR1延伸的杆形状构成。
初始化晶体管T3的栅极电极GE3可以与初始化晶体管T3的沟道C3重叠。第一像素PX1、第二像素PX2、以及第三像素PX3的初始化晶体管T3的栅极电极GE3可以彼此连接，可以形成为一体。因此，在第一像素PX1、第二像素PX2、以及第三像素PX3的初始化晶体管T3的栅极电极GE3中可以施加有相同的第二扫描信号SS。此时，彼此连接的初始化晶体管T3的栅极电极GE3可以由向第一方向DR1延伸的杆形状构成。
在形成第二导电层之后可以执行掺杂工艺。可以是，被第二导电层遮住的半导体层几乎不被掺杂，未被第二导电层遮住的半导体层的一部分被掺杂而具有与导电体相同的特性。即，被第二导电层遮住的驱动晶体管T1的沟道C1、开关晶体管T2的沟道C2、初始化晶体管T3的沟道C3不被掺杂或者几乎不被掺杂。未被第二导电层覆盖的驱动晶体管T1的第一区域P1以及第二区域Q1、开关晶体管T2的第一区域P2以及第二区域Q2、初始化晶体管T3的第一区域P3以及第二区域Q3被掺杂而具有与导电体相同的特性。
第二绝缘层IL2可以位于第二导电层上。
参照图4、图5以及图9，第三导电层可以位于第二绝缘层IL2上。第三导电层可以包括第一扫描线SCL、第二扫描线SSL、上维持电极UE，第一连接图案CP1、第二连接图案CP2，第三连接图案CLb、第四连接图案ILb以及第五连接图案DVLb、辅助驱动电压线DVLc。
第一扫描线SCL向第二方向DR2延伸。第一扫描线SCL可以与数据线DL1、DL2、DL3交叉，在它们的交叉部，第一扫描线SCL和数据线DL1、DL2、DL3可以重叠。第一扫描线SCL可以与位于第二导电层中的第一辅助扫描图案SCa重叠。
第一扫描线SCL可以通过接触孔C25、C26与第一辅助扫描图案SCa连接。第一辅助扫描图案SCa可以起到降低第一扫描线SCL的电阻的作用。第一辅助扫描图案SCa可以与数据线DL1、DL2、DL3不重叠。第一扫描线SCL可以具有从基板SUB的一侧端部延伸至另一侧端部的形状。第一辅助扫描图案SCa可以具有与驱动电压线DVL和第一数据线DL1之间区域相对应的长度。在第一扫描线SCL中可以施加有第一扫描信号SC。第一扫描线SCL可以通过第一辅助扫描图案SCa与开关晶体管T2的栅极电极GE2连接。因此，开关晶体管T2的栅极电极GE2可以从第一扫描线SCL接收第一扫描信号SC。
第二扫描线SSL向第二方向DR2延伸。第二扫描线SSL可以与数据线DL1、DL2、DL3交叉，在它们的交叉部，第二扫描线SSL和数据线DL1、DL2、DL3可以重叠。第二扫描线SSL可以与位于第二导电层的第二辅助扫描图案SSa重叠。第二扫描线SSL可以通过接触孔C27、C28与第二辅助扫描图案SSa连接。第二辅助扫描图案SSa可以起到降低第二扫描线SSL的电阻的作用。第二辅助扫描图案SSa可以与数据线DL1、DL2、DL3不重叠。第二扫描线SSL可以具有从基板SUB的一侧端部延伸至另一侧端部的形状。第二辅助扫描图案SSa可以具有与驱动电压线DVL和第一数据线DL1之间区域相对应的长度。在第二扫描线SSL中可以施加有第二扫描信号SS。第二扫描线SSL可以通过接触孔C29与初始化晶体管T3的栅极电极GE3连接。因此，初始化晶体管T3的栅极电极GE3可以从第二扫描线SSL接收第二扫描信号SS。
上维持电极UE可以与下维持电极LE重叠。下维持电极LE和上维持电极UE可以隔着第二绝缘层IL2彼此重叠而形成电容器Cst。由于下维持电极LE隔着第一绝缘层IL1也可以与第一金属层BL1重叠，能够形成双重电容器。第一金属层BL1可以用作维持电极。由此，即使窄面积的情况下也具有增加电容器容量的效果。
上维持电极UE可以与驱动晶体管T1的第二区域Q1重叠。第二绝缘层IL2可以包括与上维持电极UE以及驱动晶体管T1的第二区域Q1重叠的接触孔C12。上维持电极UE可以通过接触孔C12与驱动晶体管T1的第二区域Q1连接。
上维持电极UE可以与初始化晶体管T3的第二区域Q3重叠。可以通过与上维持电极UE以及初始化晶体管T3的第二区域Q3重叠的接触孔C32，上维持电极UE与初始化晶体管T3的第二区域Q3电连接。
第一像素PX1、第二像素PX2、以及第三像素PX3各自包括上维持电极UE、下维持电极LE、第一金属层BL1。第一像素PX1、第二像素PX2、以及第三像素PX3的上维持电极UE、下维持电极LE、第一金属层BL1可以在平面上位于第一扫描线SCL与第二扫描线SSL之间。另外，第一像素PX1、第二像素PX2、以及第三像素PX3的上维持电极UE、下维持电极LE、第一金属层BL1可以在平面上位于驱动电压线DVL与第一数据线DL1之间。即，第一像素PX1、第二像素PX2、以及第三像素PX3的上维持电极UE、下维持电极LE、第一金属层BL1在平面上由第一扫描线SCL，第二扫描线SSL、驱动电压线DVL以及第一数据线DL1包围。第一像素PX1、第二像素PX2、以及第三像素PX3的上维持电极UE可以沿第一方向DR1相邻地位置。在平面上，在第一像素PX1的上维持电极UE的下侧可以位于第二像素PX2的上维持电极UE，在第二像素PX2的上维持电极UE的下侧可以位置第三像素PX3的上维持电极UE。第一像素PX1、第二像素PX2、以及第三像素PX3的下维持电极LE可以沿第一方向DR1相邻地位置。在平面上，第二像素PX2的下维持电极LE可以位于第一像素PX1的下维持电极LE的下侧，第三像素PX3的下维持电极LE可以位于第二像素PX2的下维持电极LE的下侧。
上维持电极UE的平面形状可以由多边形构成。第一像素PX1、第二像素PX2、以及第三像素PX3的上维持电极UE的平面形状可以相同，可以不相同。例如，第一像素PX1和第二像素PX2的上维持电极UE的平面形状可以彼此对称，第二像素PX2和第三像素PX3的上维持电极UE的平面形状可以相同。
各像素PX1、PX2、PX3可以包括第一连接图案CP1。各像素PX1、PX2、PX3的第一连接图案CP1可以与各数据线DL1、DL2、DL3重叠。第二绝缘层IL2可以包括与第一连接图案CP1以及各数据线DL1、DL2、DL3重叠的接触孔C21、C22。可以是，第一连接图案CP1通过接触孔C21与数据线DL1、DL2、DL3连接，通过接触孔C22与开关晶体管T2的第一区域P2连接。第一连接图案CP1可以连接各数据线DL1、DL2、DL3与开关晶体管T2的第一区域P2之间。在第一像素PX1中，第一连接图案CP1可以连接第一数据线DL1以及开关晶体管T2的第一区域P2之间。在第二像素PX2中，第一连接图案CP1可以连接第二数据线DL2以及开关晶体管T2的第一区域P2之间。在第三像素PX3中，第一连接图案CP1可以连接第三数据线DL3以及开关晶体管T2的第一区域P2之间。
各像素PX1、PX2、PX3可以包括第二连接图案CP2。各像素PX1、PX2、PX3的第二连接图案CP2可以与开关晶体管T2的第二区域Q2重叠。第二连接图案CP2可以通过接触孔C24与开关晶体管T2的第二区域Q2连接。各像素PX1、PX2、PX3的第二连接图案CP2可以与下维持电极LE重叠。第二连接图案CP2可以通过接触孔C23与下维持电极LE连接。因此，在各像素PX1、PX2、PX3中，第二连接图案CP2可以连接开关晶体管T2的第二区域Q2与下维持电极LE之间。
第三连接图案CLb可以与公共电压线CL重叠。第三连接图案CLb可以由向第一方向DR1延伸的杆形状构成。公共电压线CL可以在平面上具有从基板SUB的一侧端部延伸至另一侧端部的形状。第三连接图案CLb可以通过接触孔C41、C42与公共电压线CL以及公共电压辅助图案CLa连接，可以起到降低公共电压线CL的电阻的作用。
第四连接图案ILb可以与初始化电压线IL重叠。第四连接图案ILb可以通过接触孔C34与初始化电压线IL连接。第四连接图案ILb可以起到降低初始化电压线IL的电阻的作用。第四连接图案ILb可以由向第一方向DR1延伸的杆形状构成。第四连接图案ILb可以与第三晶体管T3的第一区域P3重叠。第四连接图案ILb可以通过接触孔C31与第三晶体管T3的第一区域P3连接。第四连接图案ILb可以将初始化电压线IL以及第三晶体管T3的第一区域P3电连接。第三晶体管T3的第一区域P3可以接收初始化电压INIT。
第五连接图案DVLb可以与驱动电压线DVL重叠。第五连接图案DVLb可以通过接触孔C13与驱动电压线DVL连接。第五连接图案DVLb可以起到降低驱动电压线DVL的电阻的作用。第五连接图案DVLb可以由向第一方向DR1延伸的杆形状构成。第五连接图案DVLb可以重复每3个像素PX1、PX2、PX3断开的形状。另外，第五连接图案DVLb可以通过接触孔C11与第一晶体管T1的第一区域P1电连接。第五连接图案DVLb可以连接驱动电压线DVL和第一晶体管T1的第一区域P1。
辅助驱动电压线DVLc可以向第二方向DR2延伸。辅助驱动电压线DVLc可以与驱动电压线DVL交叉，在它们的交叉部，辅助驱动电压线DVLc可以与驱动电压线DVL重叠。辅助驱动电压线DVLc可以通过接触孔C41与驱动电压线DVL连接。在辅助驱动电压线DVLc中可以施加有驱动电压ELVDD。辅助驱动电压线DVLc可以起到降低驱动电压线DVL的电阻的作用。
第三绝缘层IL3可以位于第三导电层之上。
在第一导电层、第二导电层以及第三导电层中的至少一个可以包含铜(Cu)、铝(Al)、镁(Mg)、银(Ag)、金(Au)、白金(Pt)、钯(Pd)、镍(Ni)、钕(Nd)、铱(Ir)、钼(Mo)、钨(W)、钛(Ti)、铬(Cr)、钽(Ta)、它们的合金等金属中的至少一种。第一导电层、第二导电层以及第三导电层各自可以由单层或多层构成。例如，可以具有包括包含钛的下层和包含铜的上层的多层结构。
缓冲层BF、第一绝缘层IL1、第二绝缘层IL2以及第三绝缘层IL3中的至少一个可以包含氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiON)等无机绝缘物质以及/或聚酰亚胺、丙烯酸类聚合物、硅氧烷类聚合物等有机绝缘物质。
如图4以及图5所示，包括第一电极E1的第四导电层可以位于第三绝缘层IL3之上。
各像素PX1、PX2、PX3的第一电极E1可以与上维持电极UE重叠。第三绝缘层IL3可以包括与第一电极E1以及上维持电极UE重叠的接触孔CC1。第一电极E1可以通过接触孔CC1与上维持电极UE连接。
第一像素PX1的第一电极E1可以与第一像素PX1的晶体管T1、T2、T3中的一部分重叠。第一电极E1也可以与除了第一像素PX1之外的其它像素的晶体管T1、T2、T3中的一部分重叠。例如，第一电极E1可以与第二像素PX2的开关晶体管T2重叠。第二像素PX2的第一电极E1可以与第二像素PX2的晶体管T1、T2、T3中的一部分重叠。第一电极E1也可以与除了第二像素PX2之外的其它像素的晶体管T1、T2、T3中的一部分重叠。例如，第二像素PX2的第一电极E1可以与第三像素PX3的驱动晶体管T1以及初始化晶体管T3重叠。第三像素PX3的第一电极E1可以与第三像素PX3的晶体管T1、T2、T3中的一部分重叠。第一电极E1也可以与除了第三像素PX3之外的其它像素的晶体管T1、T2、T3中的一部分重叠。第一电极E1可以与第一数据线DL1、第二数据线DL2、以及第三数据线DL3中的一部分重叠。例如，第三像素PX3的第一电极E1可以与第一数据线DL1、第二数据线DL2、以及第三数据线DL3重叠。
在本实施例中，各像素PX1、PX2、PX3的晶体管T1、T2、T3也可以与第一电极E1重叠，也可以不重叠。即，各个第一电极E1可以与其它像素重叠。
第四绝缘层IL4可以位于第四导电层之上。第四绝缘层IL4可以包含聚丙烯酸类树脂、聚酰亚胺类树脂等有机绝缘物质。第四绝缘层IL4可以包括与各第一电极E1重叠的开口部。
发光层EL可以位于第四绝缘层IL4以及第一电极E1之上。发光层EL可以位于第四绝缘层IL4的开口部中。发光层EL可以包含有机发光物质或无机发光物质。虽然示出为发光层EL部分形成在基板SUB之上，但不限于此。发光层EL也可以位置为与基板SUB的全面重叠的形态。
第二电极E2可以位于发光层EL之上。第二电极E2可以在基板SUB之上整体形成。即，可以贯穿多个像素PX1、PX2、PX3配置一个第二电极E2。第二电极E2通过接触孔(未图示)与公共电压线CL电连接。在第二电极E2中施加有公共电压ELVSS。
第四导电层以及第二电极E2中的至少一个可以由铟锡氧化物(ITO；Indium TinOxide)、铟锌氧化物(IZO；Indium Zinc Oxide)等之类的透明金属氧化物构成。
各像素PX1、PX2、PX3的第一电极E1、发光层EL以及第二电极E2可以一起构成发光二极管ED。此时，第一电极E1可以成为阳极，第二电极E2可以成为阴极。
之后，参照图10来查看根据比较例的显示装置的一晶体管。图10是示出根据比较例的一晶体管的一部分构成要件的截面图。
根据比较例，半导体层ACT可以包含颗粒PC，在此情况下，在绝缘层IL1中形成接触孔的蚀刻工艺Etch中，不仅是半导体层ACT，而且还可以蚀刻至缓冲层BF。位于绝缘层IL1上的构成要件可以延伸至金属层BL。此时，当金属层BL与半导体层ACT整个重叠时，隔着沟道的第一区域以及第二区域可能发生短路不良。然而，根据一实施例的显示装置，与半导体层ACT重叠的第一导电层包括了彼此隔开的驱动电压线DVL以及第一金属层BL1，因此即使因颗粒引起发生意想不到的附加蚀刻，也能够防止发生短路并控制发生不良。
以上，对本发明的实施例进行了详细说明，但本发明的权利范围并不限于此，本领域技术人员利用以下权利要求范围中所定义的本发明的基本概念进行的各种变形以及改良形式也属于本发明的权利范围。

Claims (20)

1.一种显示装置，其中，所述显示装置包括：
第一金属层，位于基板上；
晶体管，位于所述第一金属层之上；以及
发光元件，与所述晶体管电连接，
所述晶体管包括与所述第一金属层至少一部分重叠的半导体层，
所述半导体层包括第一区域、第二区域以及位于所述第一区域以及所述第二区域之间的沟道，
所述金属层与所述第二区域以及所述沟道重叠，并且在平面上与所述第一区域隔开。
2.根据权利要求1所述的显示装置，其中，
所述显示装置还包括与所述第一区域的一部分重叠的驱动电压线。
3.根据权利要求2所述的显示装置，其中，
所述驱动电压线位于与所述第一金属层相同的层上。
4.根据权利要求2所述的显示装置，其中，
所述驱动电压线和所述第一金属层彼此隔开。
5.根据权利要求2所述的显示装置，其中，
所述显示装置还包括：
辅助驱动电压线，通过第一接触孔与所述第一区域连接；以及
上维持电极，通过第二接触孔与所述第二区域连接。
6.根据权利要求5所述的显示装置，其中，
所述驱动电压线还包括与所述第一接触孔重叠的开口部。
7.根据权利要求2所述的显示装置，其中，
所述晶体管为第一晶体管，
所述显示装置还包括与所述第一晶体管电连接的第二晶体管以及第三晶体管。
8.根据权利要求2所述的显示装置，其中，
所述显示装置还包括：缓冲层，位于所述第一金属层与所述半导体层之间。
9.根据权利要求5所述的显示装置，其中，
所述晶体管还包括：位于所述沟道之上的栅极电极，
所述显示装置还包括：
第一绝缘层，位于所述栅极电极与所述沟道之间；以及
第二绝缘层，位于所述栅极电极与所述辅助驱动电压线之间。
10.根据权利要求9所述的显示装置，其中，
所述第二绝缘层具有所述第一接触孔以及所述第二接触孔。
11.一种显示装置，其中，所述显示装置包括：
第一导电层，位于基板上；
晶体管，位于所述第一导电层之上；以及
发光元件，与所述晶体管电连接，
所述晶体管包括：
半导体层，与所述第一导电层的一部分重叠；以及
栅极电极，位于所述半导体层之上，
所述半导体层包括：第一区域、第二区域以及位于所述第一区域以及所述第二区域之间的沟道，
所述第一导电层包括彼此隔开的驱动电压线以及第一金属层，所述驱动电压线与所述第一区域重叠，所述第一金属层与所述第二区域重叠。
12.根据权利要求11所述的显示装置，其中，
所述显示装置还包括：
辅助驱动电压线，通过第一接触孔与所述第一区域连接；以及
上维持电极，通过第二接触孔与所述第二区域连接。
13.根据权利要求12所述的显示装置，其中，
所述驱动电压线还包括与所述第一接触孔重叠的开口部。
14.根据权利要求12所述的显示装置，其中，
所述显示装置还包括位于所述第一导电层与所述半导体层之间的缓冲层。
15.根据权利要求14所述的显示装置，其中，
所述晶体管还包括位于所述沟道之上的栅极电极，
所述显示装置还包括：
第一绝缘层，位于所述栅极电极与所述沟道之间；以及
第二绝缘层，位于所述栅极电极与所述辅助驱动电压线之间。
16.根据权利要求15所述的显示装置，其中，
所述第二绝缘层具有所述第一接触孔以及所述第二接触孔。
17.根据权利要求15所述的显示装置，其中，
所述显示装置还包括与所述栅极电极连接的下维持电极，
所述上维持电极以及所述下维持电极是重叠的。
18.根据权利要求11所述的显示装置，其中，
所述晶体管为第一晶体管，
所述显示装置还包括与所述第一晶体管电连接的第二晶体管以及第三晶体管。
19.根据权利要求18所述的显示装置，其中，
所述显示装置还包括：
数据线，与所述第二晶体管电连接；以及
初始化电压线，与所述第三晶体管电连接。
20.根据权利要求19所述的显示装置，其中
所述数据线以及所述初始化电压线位于与所述第一金属层相同的层。
CN202111230646.5A 2020-12-11 2021-10-22 显示装置 Pending CN114628442A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0173390 2020-12-11
KR1020200173390A KR20220083910A (ko) 2020-12-11 2020-12-11 표시 장치

Publications (1)

Publication Number Publication Date
CN114628442A true CN114628442A (zh) 2022-06-14

Family

ID=81897167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111230646.5A Pending CN114628442A (zh) 2020-12-11 2021-10-22 显示装置

Country Status (2)

Country Link
KR (1) KR20220083910A (zh)
CN (1) CN114628442A (zh)

Also Published As

Publication number Publication date
US20220189995A1 (en) 2022-06-16
KR20220083910A (ko) 2022-06-21

Similar Documents

Publication Publication Date Title
US9066388B2 (en) Light-emitting device and electronic apparatus
JP5250960B2 (ja) 発光装置および電子機器
US9070649B2 (en) Light-emitting device and electronic apparatus
KR100699997B1 (ko) 다수개의 구동 트랜지스터와 다수개의 애노드 또는캐소드전극을 갖는 유기 전계 발광 표시장치
KR102584303B1 (ko) 표시 장치
US20200118508A1 (en) Display device
US11871627B2 (en) Display device having a lower pattern overlapping an active pattern
US20220037441A1 (en) Display device
CN113725258A (zh) 显示装置
CN114388582A (zh) 显示装置
JP2007148219A (ja) 発光装置および電子機器
CN114628442A (zh) 显示装置
JP5621877B2 (ja) 発光装置および電子機器
US12009370B2 (en) Display device
US11711945B2 (en) Display device
KR20230174803A (ko) 표시 장치
KR20220062206A (ko) 표시 장치
WO2019150438A1 (ja) 表示デバイス
KR20240057494A (ko) 발광 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination