CN114384768A - 电子装置的制造方法 - Google Patents

电子装置的制造方法 Download PDF

Info

Publication number
CN114384768A
CN114384768A CN202111157230.5A CN202111157230A CN114384768A CN 114384768 A CN114384768 A CN 114384768A CN 202111157230 A CN202111157230 A CN 202111157230A CN 114384768 A CN114384768 A CN 114384768A
Authority
CN
China
Prior art keywords
area
substrate
vacuum
electronic device
basic working
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111157230.5A
Other languages
English (en)
Other versions
CN114384768B (zh
Inventor
王程麒
陈永一
郑承恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to US17/503,398 priority Critical patent/US20220130715A1/en
Publication of CN114384768A publication Critical patent/CN114384768A/zh
Application granted granted Critical
Publication of CN114384768B publication Critical patent/CN114384768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明公开了一种电子装置的制造方法，包括设定一基本工作面积；提供一承载平台，其中承载平台具有多个真空吸盘；将基板设置在承载平台上；以多个真空吸盘中的一部分对基板的一部分进行真空吸引，其中基板中受真空吸引的该部分定义为一吸引区域；以及对该吸引区域的一部分进行曝光。其中，吸引区域的面积大于基本工作面积且小于承载平台的面积。

Description

电子装置的制造方法
技术领域
本发明涉及一种电子装置的制造方法，特别是一种在基板上分区进行制程的电子装置的制造方法。
背景技术
现有技术中，对于一些电子装置的制造、生产，往往是在基板上以整片基板进行制程。因此，相关制程技术自然是以整个基板为基础进行开发。
然而。当基板尺寸增加时，制程控制的对象尺寸也会随着基板尺寸而提高，使得制程技术挑战更大，同时也会因此增加生产难度，或者例如因设备费用而使制造成本增加。
发明内容
本发明的目的之一在于提供一种电子装置的制造方法，以解决现有电子装置的制造方法所遭遇的问题。
本发明的一实施例提供一种电子装置的制造方法，此方法包括：设定一基本工作面积；提供一承载平台，其中承载平台具有多个真空吸盘；将基板设置在承载平台上；以多个真空吸盘中的一部分对基板的一部分进行真空吸引，其中基板中受真空吸引的该部分定义为一吸引区域；以及对该吸引区域的一部分进行曝光。其中，吸引区域的面积大于基本工作面积且小于承载平台的面积。
根据本发明实施例的电子装置的制造方法，通过设定基本工作面积，并以此为基础在基板上分区进行制程，可降低电子装置的生产难度且减少制造成本，进而达到提升产品质量的功效。
附图说明
图1为本发明一实施例的电子装置的制造方法的流程示意图。
图2A至图2E为本发明电子装置的制造方法的一制程示意图。
图3为本发明电子装置的制造方法进行真空吸引的一制程示意图。
图4为本发明电子装置的制造方法进行真空吸引的另一制程示意图。
图5A至图5E为本发明电子装置的制造方法的另一制程示意图。
图6A为本发明电子装置的制造方法的另一制程俯视示意图。
图6B为对应图6A的剖面示意图。
图7为本发明电子装置的制造方法形成边界线的一实施例的制程示意图。
图8为本发明电子装置的制造方法形成边界线的另一实施例的制程示意图。
图9为本发明电子装置的制造方法的一实施例的部分制程示意图。
附图标记说明：100-承载平台；110、110a、110b、110c-真空吸盘；112-吸盘；114-真空杆；200-基板；200S-底面；200T-顶面；210-基底；212-基底层；214-离型层；216-芯片；220-膜层；220a-光阻层；220b、220c-金属层；220d-介电层；AT-真空吸引步骤；B-边界；BA1、BA2、BA3、BA4、BA5、BA6、BA-基本单元；BL-边界线；EX-曝光步骤；G-研磨刀头；GR-研磨步骤；M-光罩；MA-面积；P1、P2、P3、P4-部分；R1、R2、R3、R4-吸引区域；RDL-重分布层；S100、S110、S120、S130、S140-步骤。
具体实施方式
下文结合具体实施例和附图对本发明的内容进行详细描述，须注意的是，为了使读者能容易了解及图式的简洁，本发明中的多张图式只绘出装置或结构的一部分，且图式中的特定元件并非依照实际比例绘图。此外，图中各元件的数量及尺寸仅作为示意，并非用来限制本发明的范围。
本发明通篇说明书与权利要求中会使用某些词汇来指称特定元件。本领域技术人员应理解，电子设备制造商可能会以不同的名称来指称相同的元件。本文并不意在区分那些功能相同但名称不同的元件。在下文说明书与权利要求书中，“含有”与“包括”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。当在本说明书中使用术语“包含”、“包括”和/或“具有”时，其指定了所述特征、区域、步骤、操作和/或元件的存在，但并不排除一个或多个其他特征、区域、步骤、操作、元件和/或其组合的存在或增加。
当元件或膜层被称为在另一个元件或膜层“上”或“连接到”另一个元件或膜层时，它可以直接在此另一元件或膜层上或直接连接到此另一元件或膜层，或者两者之间存在有插入的元件或膜层。相反地，当元件被称为“直接”在另一个元件或膜层“上”或“直接连接到”另一个元件或膜层时，两者之间不存在有插入的元件或膜层。
在本发明中，“约”、“大约”、“大致”、“实质上”的用语通常表示两物间可存在些微误差，例如一特征值位于一给定值的20％范围之内，或10％、5％、3％、2％、1％或0.5％范围之内。在此给定的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“大致”、“实质上”的情况下，仍可隐含“约”、“大约”、“大致”、“实质上”的含义。
须知悉的是，在不脱离本发明的精神下，可将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。
在本发明电子装置的制造方法中，是将基板视为由多个基本单元(subset)拼接而成，使电子装置的制造并非以整个基板为基础进行制程，而是以此基本单元为基础进行制程。在本发明中将基本单元的尺寸或面积称为“基本工作面积”(basic working area)。基本工作面积是依瓶颈制程技术所决定，详细而言，在本发明中将一个制程达成最佳化时所能对应的最大面积称为“最佳化制程面积”(Maximum Optimized Process Area，MOPA)。每个制程的最佳化制程面积不尽相同，因此在本发明中，于各制程的最佳化制程面积之中选出最小的作为基本工作面积。以面板级封装(panel-level package，PLP)产品制程为示例，根据其叠构设计，相关制程项目及其最佳化制程面积可如下表1所示。但须说明的是，本发明并不以面板级封装制程为限。
[表1]
制程项目 最佳化制程面积
光阻涂布、显影、蚀刻 整个基板
曝光 6英寸
金属电镀 整个基板
研磨 12英寸
如表1所示的制程项目及其最佳化制程面积中，光阻涂布制程、显影制程及蚀刻制程的最佳化制程面积可为整个基板。曝光制程的最佳化制程面积可为曝光机的一次曝光(shot)可曝光的范围(即曝光区域)，例如为6英寸。金属电镀制程的最佳化制程面积可为整个基板。研磨制程的最佳化制程面积可例如视研磨设备的成熟度而定，例如为12英寸。由此可知，在此面板级封装产品制程的示例中，可知其最小的最佳化制程面积为曝光制程的最佳化制程面积，而瓶颈制程技术为曝光制程。因此，根据前述基本单元的定义，在上述面板级封装产品制程中，基本工作面积是由曝光制程的最佳化制程面积所决定。由上述可知，决定出基本单元的方法包括：订出基板上的所有制程、确定出所有制程的最佳化制程面积、以及从各最佳化制程面积中选出最小的尺寸，以作为该产品所有制程的基本工作面积。再者，基本单元是指在基板上进行重复制程步骤时的最小制程单元，因此，依据本发明的电子装置的制造方法，在决定出基本工作面积后，可以进一步在基板上定义出多个基本单元，例如(但不限于)此些基本单元可以沿着横向与直向方向重复排列以形成基本单元的阵列，在一个制程中，可依序分别对各基本单元进行同一制程步骤，以对整个基板完成该制程。
在本发明中，电子装置的制造方法可依据上述最佳化制程面积的选定方式以及基本单元的定义，以基本单元为基础进行制程。其中，基本单元的面积(基本工作面积)大致上与所有制程中最小的最佳化制程面积相等。也就是说，根据本发明电子装置的制造方法，通过设定基本工作面积，可以此调整至少部分制程的实行方式，从而在基板上分区进行制程。
请参考图1与图2A至图2E。图1为本发明一实施例的电子装置的制造方法的流程示意图。图2A至图2E为本发明电子装置的制造方法的一制程示意图。如图1与图2A至图2E所示，本发明一实施例的电子装置的制造方法可包括步骤S100至步骤S140，但不以此为限，在一些实施例中，可根据需求增加或删除步骤。其中，所制造的电子装置可应用于面板、液晶天线或封装元件，但不限于此。首先进行步骤S100，设定一基本工作面积，其中基本工作面积为如前所定义的基本单元的面积，其定义、大小与选定方式于前文中已详细说明，故于此不再赘述。在步骤S100之后，进行步骤S110，如图2A所示，提供承载平台100，其中承载平台100具有多个真空吸盘110，承载平台100可例如(但不限于)为应用在曝光制程所使用的曝光机系统中的平台，用以承载基板。接着进行步骤S120，将基板200设置在承载平台100上，其中基板200可包括基底210以及至少一膜层220，但不限于此。其中基底210可包含硬质基板材料或软性基板材料，例如玻璃、蓝宝石、陶瓷等、聚亚酰氨(polyimide,PI)、聚萘二甲酸乙二醇酯(polyethylene naphthalate,PEN)、聚对苯二甲酸乙二醇酯(polyethyleneterephthalate,PET)等高分子材料、其他塑料材料或其组合，或为其他合适的基底。膜层220可例如为金属层、介电层、绝缘层、光阻层或其他合适的膜层。由于在本实施例中仅以进行曝光制程作为示例，为简化说明，在图2A的基板200中仅绘示出基底210以及光阻层220a。一般而言，基板200在制程中因材料等因素而容易有翘曲(warpage)的情况发生，在图2A中亦绘示出设置在承载平台100上的基板200呈现翘曲的情况，例如在基板200的左右两侧产生翘曲。需说明的是，本实施例以曝光制程当作选定基本工作面积的基准，因此绘示出曝光制程所使用的光罩M示意，并以图2A中的光罩M的面积MA当作一次曝光步骤的曝光面积来定义基本工作面积。在一些实施例中，在基板200上可以定义出多个基本单元，例如图2A绘示出基本单元BA1与基本单元BA2作为示意，但不以此为限。本领域技术人员应能理解，图2A以曝光制程的光罩定义出基本工作面积仅为举例，实际上基本工作面积可能与光罩的面积MA略有差异。例如，基本工作面积可以是以曝光制程中的一次曝光步骤(shot)在基板上的曝光面积来定义。
在步骤S120之后，进行步骤S130，如图2B所示，以多个真空吸盘110中的一部分同时对基板200的一部分进行真空吸引步骤AT，其中基板200中受真空吸引的部分定义为一吸引区域R1，前述真空吸盘110中的一部分是以图2B中的真空吸盘110a与真空吸盘110b为例，而真空吸盘110的其他部分(例如真空吸盘110c)可不用对基板200进行真空吸引。由于基板200可能有翘曲的情况，因此在进行后续制程前须先进行真空吸引将基板200吸平，以利于后续制程的执行或者可减少制程误差。然而，根据本发明，在进行有较小或最小的最佳化制程面积的制程时，不需要考虑整个基板200的翘曲程度而将基板200整体同时进行真空吸引，仅须考虑在基本单元所对应的范围(基本工作面积)内的翘曲程度而对基板200的一部分进行真空吸引。如图2B所示，在对基本单元BA1进行曝光步骤前，仅须以承载平台100所具有的多个真空吸盘110中的一部分对基板200的一部分(即基板200中包含基本单元BA1的部分，也就是吸引区域R1)进行真空吸引步骤AT，以将此吸引区域R1吸平，其中吸引区域R1可大于或等于基本单元BA1，图2B是以吸引区域R1大于基本单元BA1为例。由于基板200整体是相连的，为确保在基本单元内的翘曲皆可受到真空吸引而变为平整，在本实施例中基板200所受真空吸引的部分(吸引区域R1)的面积可能大于基本工作面积。
综合以上所述的设计，在本发明电子装置的制造方法中，吸引区域R1的面积可大于基本工作面积且小于承载平台100的面积。举例而言，吸引区域R1的面积的各边长的两侧可分别比基本工作面积的各边长的两侧多出10％至20％，例如，在一些实施例中，吸引区域R1的面积的长度可为基本工作面积的长度的1.2倍(即为1+0.1x2倍)，且吸引区域R1的面积的宽度可为基本工作面积的宽度的1.2倍(即为1+0.1x2倍)，从而吸引区域R1的面积可为基本工作面积的1.44倍(1.2倍基本工作面积的长度乘上1.2倍基本工作面积的宽度)。而在另一些实施例中，吸引区域R1的面积的长度可为基本工作面积的长度的1.4倍(即为1+0.2x2倍)，且吸引区域R1的面积的宽度可为基本工作面积的宽度的1.4倍(即为1+0.2x2倍)，从而吸引区域R1的面积可为基本工作面积的1.96倍。因此，根据本发明的设计，吸引区域R1的面积对基本工作面积的比值可例如为大于或等于1.44且小于或等于1.96(1.44≤R1/基本工作面积≤1.96)，但并不限于此。
在步骤S130之后，进行步骤S140，如图2C所示，对吸引区域R1中对应基本单元BA1的一部分P1进行曝光，即实际上通过光照并配合光罩M进行曝光步骤EX的区域为吸引区域R1中的部分P1。其中，进行曝光步骤EX的部分P1的面积可与基本工作面积大致相等且/或部分P1可重叠于基本单元BA1。需说明的是，在此的“相等”是指进行曝光步骤EX的部分P1的面积与基本工作面积可存在些微误差，例如两者的差距在于基本工作面积的20％范围之内，或10％、5％、3％、2％、1％或0.5％范围之内。在本发明方法的一些实施例中，基板200的面积可为基本工作面积的N倍，其中N可为但不限于正整数，例如基板200的面积为基本工作面积的2倍、4倍、9倍等，但并不以此为限。在本发明方法的另一些实施例中，基板200的面积可大于基本工作面积的N倍，其中N为正整数，举例如2、4、9等，但并不以此为限。
在一些实施例中，如图2D所示，还可在步骤S140之后，即在对吸引区域R1的部分P1(即基本单元BA1)进行曝光步骤EX之后，继续对基板200的另一基本单元(例如基本单元BA2)进行同样的曝光步骤EX，其实施方式是以多个真空吸盘110中的一部分(例如真空吸盘110b与真空吸盘110c)对基板200的另一部分进行真空吸引步骤AT，其中基板200中受真空吸引的该另一部分定义为另一吸引区域R2。吸引区域R2可为基板200中至少部分相异于吸引区域R1的另一区域，且吸引区域R2的大小可与吸引区域R1大致相等，其中吸引区域R2可例如(但不限于)与吸引区域R1相邻且部分重叠。需说明的是，在此的“相等”是指两吸引区域R1与R2的面积之间可存在些微误差。接着，如图2E所示，可对该另一吸引区域R2的一部分P2进行曝光，即实际上通过光照并配合光罩M对基板200的吸引区域R2进行曝光步骤EX的区域为吸引区域R2中的部分P2。其中，可在持续对吸引区域R2进行真空吸引的情况下，对部分P2进行曝光，但并不以此为限。吸引区域R2的部分P2的面积可与基本工作面积相等，也就是说，基板200中进行曝光步骤EX的部分P2的面积可与基本工作面积大致相等且/或部分P2可重叠于基本单元BA2。需说明的是，在此的“相等”是指进行曝光步骤EX的部分P2的面积与基本工作面积可存在些微误差。
根据上述本发明的电子装置的制造方法，可通过设定基本工作面积，以此为基础在基板上分区进行真空吸引及曝光步骤，以完成整个基板的曝光制程，以此降低电子装置的生产难度且减少制造成本，进而达到提升产品质量的功效。
请参考图3与图4。图3为本发明电子装置的制造方法进行真空吸引的一制程示意图。图4为本发明电子装置的制造方法进行真空吸引的另一制程示意图。其中，在承载平台100所设置的多个真空吸盘110为可升降、移动或可调整角度的真空吸盘。举例而言，各真空吸盘110包括可自由调整角度的吸盘112及可升降的真空杆114。在一些实施例中，当基板200的翘曲呈向上弯曲的凹陷状时(如图3所示)或当基板200的翘曲呈向下弯曲的凸起状时(如图4所示)，可使真空杆114上升并调整吸盘112的角度，使得各真空吸盘110分别吸附贴平基板200的底面200S，而后，进行真空吸引并使真空杆114下降而将基板200吸平(也就是说，基板200的底面200S贴平承载平台100的表面)，以利于后续制程的执行，但并不以此为限。详细而言，如图3所示，在流程(I)中，基板200的翘曲呈向上弯曲，因此底面200S的两侧(或外侧)上翘并距离承载平台100较远，当准备进行真空吸引时，如流程(II)所示，真空杆114可带动吸盘112一同向上升起(以虚线箭头表示)，特别是使两侧或外侧的吸盘112上升，并使吸盘112调整角度而贴合底面200S的两侧(或外侧)，接着如流程(III)，利用吸盘112对基板200进行真空吸引，提供底面200S向下的吸力(以实线箭头表示)，在持续吸引的过程中，如流程(IV)所示，真空杆114可带动吸盘112向下移动(以虚线箭头表示)，最后如流程(V)所示，真空杆114与吸盘112可回到承载平台100中的原始位置，并且使基板200的底面200S吸引至大致上贴合承载平台100的上表面，使得基板200的底面200S与顶面200T大致上维持平行于承载平台100的上表面。相对地，如图4所示，在流程(I)中，基板200的翘曲呈向下弯曲，因此底面200S的两侧(或外侧)下弯并距离承载平台100较近，底面200S的中间区域距离承载平台100较远，当准备进行真空吸引时，如流程(II)所示，真空杆114可带动吸盘112一同向上升起(以虚线箭头表示)，特别是使承载平台100靠近中间区域的吸盘112向上升起，并使吸盘112调整角度而贴合底面200S，接着如流程(III)，利用吸盘112对基板200进行真空吸引，提供底面200S向下的吸力(以实线箭头表示)，在持续吸引的过程中，如流程(IV)所示，真空杆114可带动吸盘112向下移动(以虚线箭头表示)，最后如流程(V)所示，真空杆114与吸盘112可回到承载平台100中的原始位置，并且使基板200的底面200S吸引至大致上贴合承载平台100的上表面，使得基板200的底面200S与顶面200T大致上维持平行于承载平台100的上表面。
请参考图5A至图5E。图5A至图5E为本发明电子装置的制造方法的另一制程示意图。本发明电子装置的制造方法还可包括对基板200进行一研磨制程，详细制造过程如下。如图5A所示，提供具有多个真空吸盘110的承载平台100。当图2A到图2E的曝光制程与图5A到图5E所示的研磨制程是接续制程，或是说两者是对同一基板200进行先后的制程时，图5A到图5E中研磨制程所使用的承载平台100与曝光制程所使用的承载平台可例如为同一个承载平台，或者研磨制程也可在另一个承载平台上进行，并不以此为限。在图5A中，将基板200设置在承载平台100上，其中基板200的结构与材料等细部特征于前述实施例中已详细说明，故于此不再赘述。由于在本实施例中将以进行研磨制程作为示例，为简化说明，在图5A的基板200中仅绘示出基底210以及金属层220b，但基底210上的膜层并不限于金属层。基板200在制程中因材料的关系可能容易有翘曲(warpage)的情况发生，在图5A中亦绘示出设置在承载平台100上的基板200呈现翘曲的情况，例如在基板200的左右两侧产生翘曲。
接着，如图5B所示，以多个真空吸盘110中的一部分(例如真空吸盘110b与真空吸盘110a)对基板200的一部分进行真空吸引步骤AT，其中基板200中受真空吸引的部分定义为一吸引区域R3。其中，在一些实施例中，吸引区域R3与吸引区域R1可例如为同一区域，也就是说，吸引区域R3的大小可与吸引区域R1的大小相等，或吸引区域R3可与前述实施例中的吸引区域R1重叠。或者，吸引区域R3与吸引区域R1也可为不同区域，例如吸引区域R3可为与吸引区域R1相邻的区域。而后，如图5C所示，对吸引区域R3的一部分P3进行研磨，例如可通过研磨刀头G对基板200的吸引区域R3的部分P3进行研磨步骤GR，即实际上进行研磨步骤GR的部分P3位于吸引区域R3中，且部分P3小于吸引区域R3，其中吸引区域R3的部分P3与吸引区域R1的部分P1可例如为同一部分，或者吸引区域R3的部分P3与吸引区域R1的部分P1也可为不同部分。其中，可在持续对吸引区域R3进行真空吸引的情况下，对部分P3进行研磨，但并不以此为限。在一些实施例中，吸引区域R3的部分P3的面积可与基本工作面积大致相等，也就是说，基板200中进行研磨步骤GR的部分P3对应到基本单元BA3，而其面积与基本工作面积大致相等。需说明的是，在此的“相等”是指进行研磨步骤GR的部分P3的面积与基本工作面积可存在些微误差。
在一些实施例中，如图5D所示，在对吸引区域R3的部分P3进行研磨步骤GR之后，还可以多个真空吸盘110中的一部分(例如真空吸盘110b与真空吸盘110c)对基板200的另一部分进行真空吸引步骤AT，其中基板200中受真空吸引的该另一部分定义为另一吸引区域R4。吸引区域R4可为基板200中至少部分相异于吸引区域R3的另一区域，且吸引区域R4的大小可与吸引区域R3的大小相等，其中吸引区域R4可例如(但不限于)与吸引区域R3相邻且部分重叠。接着，如5E所示，可对该另一吸引区域R4的一部分P4进行研磨，即实际上通过研磨刀头G对基板200进行研磨步骤GR的区域为吸引区域R4中的部分P4，其中部分P4可小于吸引区域R4。可在持续对吸引区域R4进行真空吸引的情况下，对部分P4进行研磨，但并不以此为限。吸引区域R4的部分P4的面积可与基本工作面积大致相等，也就是说，基板200中进行研磨步骤GR的部分P4对应到基本单元BA4，而其面积与基本工作面积大致相等。需说明的是，在此的“相等”是指进行研磨步骤GR的部分P4的面积与基本工作面积可存在些微误差。
根据上述本发明的电子装置的制造方法，可通过设定基本工作面积，以此为基础在基板上分区进行真空吸引及研磨步骤，以降低电子装置的生产难度且减少制造成本，进而达到提升产品质量的功效。
请参考图6A与图6B。图6A为本发明电子装置的制造方法的另一制程俯视示意图。图6B为对应图6A的剖面示意图。本发明电子装置的制造方法还可包括对基板200进行一检查制程，其中此检查制程可例如(但不限于)在任一道制程之前或之后进行、在每一道制程之间进行或在电子装置的产品出货前进行。如图6A与图6B所示，基板200可包括基底210以及至少一膜层220，例如包括基底210、一层或多层的金属层220c以及一层或多层的介电层220d。金属层220c与介电层220d可形成一重分布层RDL，以使线路重布，图6B是以四层金属层220c以及三层介电层220d堆叠形成重分布层RDL为例，但并不以此为限。检查制程可包括依据基本工作面积定义出相邻的基本单元之间的边界B(如图6B中所示的基本单元BA5与BA6间的边界B为基本单元BA5全部边界B的一部分)，并可分别对边界范围内的元件进行分区检查，例如以人工目视检查或以其他合适的方式进行检查。需说明的是，由于边界B是依据基本工作面积所定义出来，边界B所围成范围的面积大小与基本工作面积大致相等。需说明的是，在此的“相等”是指边界B所围成范围的面积大小与基本工作面积可存在些微误差。换言之，本发明的检查制程是以基本单元的基本工作面积为基础在基板上分区进行检查制程，单次检查所执行的区域的面积较小，且其范围内的元件在技术规格上也较容易达标。
请参考图7与图8。图7为本发明电子装置的制造方法形成边界线的一实施例的制程示意图。图8为本发明电子装置的制造方法形成边界线的另一实施例的制程示意图。在一些实施例中，为了较容易地确认检查执行的范围，可进一步在基板200上形成边界线BL，以利于辨认各区域的边界B而进行人工检查。边界线BL可通过移除位于边界B的基板200的一部分来形成，例如在一些实施例中，如图7所示，可通过移除位于边界B的基板200的至少一膜层220的一部分，以形成边界线BL。举例而言，可通过移除位于边界B的基板200的多个介电层220d位于边界B的部分以形成边界线BL，移除该部分的介电层220d的方式可例如包括黄光显影(photolithography and development)、激光去除或机械划切(mechanicalscribing)等制程，但不限于此。在一些实施例中，如图8所示，可通过在形成膜层220之前先移除位于边界B的基板200的基底210的一部分，以形成分区进行制程步骤的各区域的边界线BL。移除基底210的一部分的方式可例如包括黄光显影、激光去除或机械划切等制程，但不限于此。通过形成边界线BL，可以了解基板200上的基本单元(例如基本单元BA5与基本单元BA6)的分布与彼此之间的边界B，因此在进行例如人工检查等检查制程时，可以一个基本单元为一次检查步骤的对象，对各基本单元逐区进行检查，或是挑选其中某一区或某些区进行检查。
请参考图9，图9为本发明电子装置的制造方法的一实施例的部分制程示意图。在一些实施例中，电子装置的基板200的制程可为芯片先行(chip-first)的方式。详细而言，如图9所示，在流程(I)中，提供一基底层212，其中基底层212可例如(但不限于)包括玻璃，且在基底层212上形成离型层(release layer)214。接着如流程(II)，在离型层214上形成多个芯片216，例如可将多个芯片216贴附在离型层214上，但不以此为限，其中基底层212、离型层214、芯片216可形成基底210。在一些实施例中，还可选择性地不形成基底层212及离型层214，将多个芯片216直接进行封装(图未示)，以形成基底210，但不以此为限。接着如流程(III)，在多个芯片216上形成膜层220(例如为光阻层220a)，例如可通过电镀将光阻层220a形成在多个芯片216上。光阻层220a可包括金属材料或其他合适的光阻材料，且光阻层220a的功用可例如用于使芯片216上的金属走线在曝光制程中曝露，以与后续形成的重分布层电性连接，但不以此为限。根据上述步骤，可通过芯片先行的方式形成基板200，但本发明形成基板200的制程并不以此为限。
在形成基板200之后，可依前述实施例在基板200上分区进行制程，举例而言，可如图2A至图2E所示分区进行真空吸引及曝光步骤，或者可如图5A至图5E所示分区进行真空吸引及研磨步骤。在图9的流程(III)中绘示出曝光制程所使用的光罩M及曝光步骤EX作为示意，并以光罩M的面积MA当作一次曝光步骤EX的曝光面积来定义基本单元的基本工作面积。因此，在基板200上可定义出多个基本单元BA，其中各基本单元BA内设置有多个芯片216中的至少一个，但上述基本工作面积的定义方式并不此为限。
根据上述本发明的电子装置的制造方法，可通过设定基本工作面积，从而在基板上分区进行制程，此方法可例如应用在一般电子产品(例如面板级封装产品)的制程中。举例而言，可应用在重布线层制程中各膜层的相关制程，包括晶种层(seed layer)相关制程(例如晶种层的沉积与移除制程)、光阻层相关制程(例如光阻涂布、光阻曝光、光阻显影、去除光阻)、金属层相关制程(例如金属电镀、金属研磨)、介电层相关制程(例如介电层涂布、介电层软烤、介电层曝光、介电层显影、介电层硬烤)、干膜(dry film)相关制程(例如干膜贴合、干膜曝光、干膜显影)，例如特别是可应用在光阻曝光、金属研磨、介电层曝光或干膜曝光制程，但并不以此为限。
在一些实施例中，本发明通过设定基本工作面积以在基板上分区进行制程的方法也可例如应用在液晶显示器(Liquid-Crystal Display,LCD)产品制程中。举例而言，可应用在叠层结构中各膜层的相关制程，包括金属层相关制程(例如金属沉积、金属蚀刻)、光阻层相关制程(例如光阻涂布、光阻曝光、光阻显影、去除光阻、光阻软烤、光阻硬烤)、绝缘层相关制程(例如绝缘层沉积、绝缘层蚀刻，其中绝缘层可例如为层间介电层、闸极介电层、保护层、缓冲层等)、半导体层相关制程(例如半导体层沉积、半导体层蚀刻)、氧化铟锡层(indium-tin oxide,ITO)或透明导电层相关制程(例如氧化铟锡层沉积、氧化铟锡层蚀刻)、黑色矩阵层(black matrix,BM)相关制程、彩色光阻层相关制程，例如特别是可应用在光阻曝光制程，但并不以此为限。
综上所述，根据本发明实施例的电子装置的制造方法，通过设定基本工作面积，并以此为基础在基板上分区进行制程，可降低电子装置的生产难度且减少制造成本，进而达到提升产品质量的功效。
以上所述仅为本发明的实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种电子装置的制造方法，其特征在于，包括：
设定一基本工作面积；
提供一承载平台，其中该承载平台具有多个真空吸盘；
将一基板设置在该承载平台上；
以该多个真空吸盘中的一部分对该基板的一部分进行真空吸引，其中该基板中受真空吸引的该部分定义为一吸引区域；以及
对该吸引区域的一部分进行曝光；
其中，该吸引区域的面积大于该基本工作面积且小于该承载平台的面积。
2.如权利要求1所述的电子装置的制造方法，其特征在于，其中进行曝光的该部分的面积与该基本工作面积相等。
3.如权利要求1所述的电子装置的制造方法，其特征在于，该吸引区域的该面积对该基本工作面积的比值为大于或等于1.44且小于或等于1.96。
4.如权利要求1所述的电子装置的制造方法，其特征在于，还包括一研磨步骤，其中在该研磨步骤中该基板被研磨的一部分的面积与该基本工作面积相等。
5.如权利要求1所述的电子装置的制造方法，其特征在于，还包括：
依据该基本工作面积定义出一边界；以及
对该边界所围成的一范围内的元件进行检查，
其中，该边界所围成的该范围的面积与基本工作面积相等。
6.如权利要求5所述的电子装置的制造方法，其特征在于，通过移除位于该边界的该基板的一部分，以形成一边界线。
7.如权利要求1所述的电子装置的制造方法，其特征在于，该电子装置应用于面板、液晶天线或封装元件。
8.如权利要求1所述的电子装置的制造方法，其特征在于，该多个真空吸盘为能够升降、移动或能够调整角度的真空吸盘。
9.如权利要求1所述的电子装置的制造方法，其特征在于，还包括：
在对该吸引区域的该部分进行曝光之后，以该多个真空吸盘中的另一部分对该基板的另一部分进行真空吸引，其中该基板中受真空吸引的该另一部分定义为另一吸引区域；以及
对该另一吸引区域的一部分进行曝光。
10.如权利要求1所述的电子装置的制造方法，其特征在于，该基板的面积为该基本工作面积的N倍，其中N为正整数。
CN202111157230.5A 2020-10-22 2021-09-30 电子装置的制造方法 Active CN114384768B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/503,398 US20220130715A1 (en) 2020-10-22 2021-10-18 Method for manufacturing an electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202011141658 2020-10-22
CN2020111416586 2020-10-22

Publications (2)

Publication Number Publication Date
CN114384768A true CN114384768A (zh) 2022-04-22
CN114384768B CN114384768B (zh) 2023-11-10

Family

ID=81194778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111157230.5A Active CN114384768B (zh) 2020-10-22 2021-09-30 电子装置的制造方法

Country Status (2)

Country Link
US (3) US11551970B2 (zh)
CN (1) CN114384768B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104203779A (zh) * 2012-04-03 2014-12-10 株式会社尼康 搬运装置、及电子器件的形成方法
CN105093861A (zh) * 2014-05-23 2015-11-25 株式会社Orc制作所 曝光装置
CN107450276A (zh) * 2016-06-01 2017-12-08 株式会社Orc制作所 曝光装置
CN208716515U (zh) * 2018-05-25 2019-04-09 红板（江西）有限公司 一种柔性线路板卷对卷激光直接成像设备
CN109856926A (zh) * 2019-03-25 2019-06-07 合肥芯碁微电子装备有限公司 直写光刻曝光设备定位运动平台正交性调试装置及方法
CN111913363A (zh) * 2019-05-09 2020-11-10 株式会社阿迪泰克工程 直描式曝光装置
CN112631081A (zh) * 2020-12-22 2021-04-09 江苏迪盛智能科技有限公司 一种卷对卷曝光方法
CN113189850A (zh) * 2021-04-23 2021-07-30 无锡影速半导体科技有限公司 一种针对rtr柔性印刷电路板的双面曝光装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809802B1 (en) * 1999-08-19 2004-10-26 Canon Kabushiki Kaisha Substrate attracting and holding system for use in exposure apparatus
KR100886399B1 (ko) * 2000-01-28 2009-03-02 히다치 도쿄 에렉트로닉스 가부시키가이샤 반도체 장치의 제조방법
JP4915033B2 (ja) * 2000-06-15 2012-04-11 株式会社ニコン 露光装置、基板処理装置及びリソグラフィシステム、並びにデバイス製造方法
WO2004101857A2 (en) * 2003-05-07 2004-11-25 Microfabrica Inc. Methods and apparatus for forming multi-layer structures using adhered masks
GB2434913A (en) 2006-02-02 2007-08-08 Xsil Technology Ltd Support for wafer singulation
JP4781901B2 (ja) * 2006-05-08 2011-09-28 東京エレクトロン株式会社 熱処理方法，プログラム及び熱処理装置
WO2014084229A1 (ja) * 2012-11-30 2014-06-05 株式会社ニコン 搬送システム、露光装置、搬送方法、露光方法及びデバイス製造方法、並びに吸引装置
US9865494B2 (en) * 2013-05-23 2018-01-09 Nikon Corporation Substrate holding method, substrate holding apparatus, exposure apparatus and exposure method
CN105765708B (zh) * 2013-09-26 2018-08-31 苏斯微技术光刻有限公司 用于吸取和保持晶片的卡盘
CN111584355B (zh) * 2014-04-18 2021-07-13 株式会社荏原制作所 基板处理装置及基板处理系统
US9740109B2 (en) * 2014-11-28 2017-08-22 Canon Kabushiki Kaisha Holding device, lithography apparatus, and method for manufacturing item
US10054856B2 (en) * 2015-02-12 2018-08-21 Toshiba Memory Corporation Exposure method, manufacturing method of device, and thin film sheet
JP6709726B2 (ja) * 2015-12-18 2020-06-17 日本特殊陶業株式会社 基板保持装置、基板保持部材および基板保持方法
JP7390794B2 (ja) * 2019-02-27 2023-12-04 東京エレクトロン株式会社 基板処理装置及び接合方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104203779A (zh) * 2012-04-03 2014-12-10 株式会社尼康 搬运装置、及电子器件的形成方法
CN105093861A (zh) * 2014-05-23 2015-11-25 株式会社Orc制作所 曝光装置
CN107450276A (zh) * 2016-06-01 2017-12-08 株式会社Orc制作所 曝光装置
CN208716515U (zh) * 2018-05-25 2019-04-09 红板（江西）有限公司 一种柔性线路板卷对卷激光直接成像设备
CN109856926A (zh) * 2019-03-25 2019-06-07 合肥芯碁微电子装备有限公司 直写光刻曝光设备定位运动平台正交性调试装置及方法
CN111913363A (zh) * 2019-05-09 2020-11-10 株式会社阿迪泰克工程 直描式曝光装置
CN112631081A (zh) * 2020-12-22 2021-04-09 江苏迪盛智能科技有限公司 一种卷对卷曝光方法
CN113189850A (zh) * 2021-04-23 2021-07-30 无锡影速半导体科技有限公司 一种针对rtr柔性印刷电路板的双面曝光装置

Also Published As

Publication number Publication date
US11551970B2 (en) 2023-01-10
US20220130683A1 (en) 2022-04-28
CN114384768B (zh) 2023-11-10
US20220130715A1 (en) 2022-04-28
US20230095239A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
US7868442B2 (en) Layered chip package and method of manufacturing same
US8043895B2 (en) Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US8513034B2 (en) Method of manufacturing layered chip package
US7968374B2 (en) Layered chip package with wiring on the side surfaces
US8141612B2 (en) Device for thin die detachment and pick-up
US7767494B2 (en) Method of manufacturing layered chip package
KR102128154B1 (ko) 흡착 기구 및 흡착 방법, 그리고 제조 장치 및 제조 방법
US20080160725A1 (en) Semiconductor die pick up apparatus and method thereof
US20110163443A1 (en) Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
KR102101760B1 (ko) 반도체 제조 장치, 반도체 장치의 제조 방법 및 콜릿
TWI726230B (zh) 保持構件、保持構件的製造方法、保持機構以及製品的製造裝置
CN1199263C (zh) 晶片整合刚性支持环
CN110038811B (zh) 半导体元件分类方法
CN114384768A (zh) 电子装置的制造方法
TWI541972B (zh) 晶粒堆疊設備以及方法
US11127609B2 (en) Collet apparatus and method for fabricating a semiconductor device using the same
US20110182701A1 (en) Method and apparatus for transferring die from a wafer
TWI719532B (zh) 基板排列裝置及基板排列方法
JP2021027207A (ja) ボール搭載装置及びボール搭載方法
KR102240027B1 (ko) 칩 분류 방법
CN114479705B (zh) 晶圆贴合膜及其制造方法
CN218525561U (zh) 用于200微米以下薄化基板的载入机构
JP2024010383A (ja) 表示装置の製造方法
JP2023090298A (ja) デバイスパッケージの製造方法
CN114318218A (zh) 沉积掩模、制造该沉积掩模的方法和制造显示面板的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant