CN114337980A - 一种面向5g智能电网的高精度时钟同步方法 - Google Patents
一种面向5g智能电网的高精度时钟同步方法 Download PDFInfo
- Publication number
- CN114337980A CN114337980A CN202111586525.4A CN202111586525A CN114337980A CN 114337980 A CN114337980 A CN 114337980A CN 202111586525 A CN202111586525 A CN 202111586525A CN 114337980 A CN114337980 A CN 114337980A
- Authority
- CN
- China
- Prior art keywords
- clock
- phase
- frequency
- deviation
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000001914 filtration Methods 0.000 claims abstract description 24
- 238000005259 measurement Methods 0.000 claims abstract description 7
- 239000011159 matrix material Substances 0.000 claims description 9
- 238000012546 transfer Methods 0.000 claims description 9
- 239000004576 sand Substances 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims description 3
- 238000007689 inspection Methods 0.000 abstract description 3
- 238000012544 monitoring process Methods 0.000 abstract description 3
- 238000004891 communication Methods 0.000 description 4
- 108700009949 PTP protocol Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种面向5G智能电网的高精度时钟同步方法,包括以下步骤:时差测量:获取主从节点的时钟相位偏差,并根据时钟相位差获得时钟频率偏差和时钟漂移;时钟状态滤波:根据时钟相位偏差、时钟频率偏差和时钟漂移进行滤波估计;时差反馈控制:基于滤波估计,通过PI控制器输出从节点时钟的相位和频率的反馈控制量;锁频环FLL辅助锁相环PLL并输出目标时钟:利用从节点时钟的相位和频率的反馈控制量,通过锁频环FLL辅助锁相环PLL输出目标时钟,以与主时钟保持同步;有效抑制了时钟同步误差,实现主从节点间纳秒级的时钟同步精度,可广泛应用于配电网差动保护、线路巡检、配电自动化、视频监控等智能电网场景。
Description
技术领域
本发明涉及通信技术领域,更具体的说是涉及一种面向5G智能电网的高精度时钟同步方法。
背景技术
目前,国家电网正大力推动智能电网建设,迫切需要构建安全可信、接入灵活和双向实时互动的“泛在化、全覆盖”电力通信网络;5G通信以其大带宽、低时延、高可靠、广连接、泛在网等诸多优势,能够满足智能电网需求,5G+智能电网具有广阔的推广空间。
5G智能电网需要统一的时间基准和精确的时间信息来为实现“枢纽型、平台型、开放型”的电力物联网保驾护航,且时钟同步系统的精度水平关乎智能电网包括控制、通讯和传感技术在内的多项核心功能的实现。
IEEE1588协议是由IEEE1588-2002标准制定,简称PTP协议,PTP协议由于通用性好,实现成本低是5G智能电网建设中主流的精确时钟同步协议,但是PTP协议只规定了基本的时钟同步算法,在一些时间敏感网络中,往往不能达到智能电网系统对同步精度的要求。
因此,提出一种高精度时钟同步方法,以实现智能电网中节点间纳秒级的时钟同步精度是本领域技术人员亟需解决的问题。
发明内容
有鉴于此,本发明提供了一种面向5G智能电网的高精度时钟同步方法,有效抑制了时钟同步误差,实现主从节点间纳秒级的时钟同步精度,可广泛应用于配电网差动保护、线路巡检、配电自动化和视频监控等智能电网场景。
为了实现上述目的,本发明采用如下技术方案:
一种面向5G智能电网的高精度时钟同步方法,包括以下步骤:
S1.时差测量:获取主从节点的时钟相位偏差,并根据时钟相位差获得时钟频率偏差和时钟漂移;
S2.时钟状态滤波:根据S1中的时钟相位偏差、频率偏差和时钟漂移进行滤波估计;
S3.时差反馈控制:基于S2中的滤波估计,通过PI控制器输出从节点时钟的相位和频率的反馈控制量;
S4.锁频环FLL辅助锁相环PLL并输出目标时钟:利用S3中从节点时钟的相位和频率的反馈控制量,通过锁频环FLL辅助锁相环PLL输出目标时钟,以与主时钟保持同步。
优选的,S1的具体内容包括:
基于IEEE1588精确时间同步协议,计算得到5G智能电网中主从节点间的时钟相位偏差θm_s,通过时钟相位偏差θm_s计算获得时钟频率偏差和时钟漂移。
优选的,S2的具体内容包括:采用卡尔曼滤波器估计时钟相位偏差、时钟频率偏差和时钟漂移;
卡尔曼滤波器建立的具体内容包括:
(1)根据时钟特性,建立时钟的相位、频率和漂移的模型;
(2)建立卡尔曼滤波的时差状态方程;
(3)建立卡尔曼滤波的时差观测方程;
(4)建立卡尔曼滤波器。
优选的,(1)中时钟的相位模型、频率模型和漂移模型分别为:
γ(k)=γ(k-1)+α(k-1)·ΔTu+ωγ(k-1)
α(k)=α(k-1)+ωα(k-1)
其中,ΔTu为时钟同步间隔,θ(k)为时钟相位偏差,γ(k)为时钟频率偏差,α(k)为时钟漂移,ωθ(k-1)为时钟的相位噪声,ωγ(k-1)为时钟的频率噪声,ωα(k-1)为时钟的漂移噪声。
优选的,(2)中的时差状态方程为:
x(k)=Ax(k-1)+Bu(k-1)+ω(k-1)
其中:
其中,x(k)=[θ(k),γ(k),α(k)]T为时钟状态向量,A为电网系统的状态转移矩阵,B为电网系统的输入矩阵,u(k-1)为第k-1次时钟的频率和相位调整的控制量,ΔTu为时钟同步间隔。
优选的,(3)中的时差观测方程为:
y(k)=Hx(k)+v(k)
其中:
y(k)=[θm_s(k),γm_s(k),αm_s(k)]
其中,y(k)为k次主从节点间的观测时钟状态向量,H=[1,0,0]为电网系统的观测矩阵;v为电网系统的观测噪声。
优选的,(4)中,时钟状态向量x(k)=[θ(k),γ(k),α(k)]T进行时间更新和测量更新获得卡尔曼滤波估计为:
优选的,S3的具体内容包括:
时差反馈控制采用一阶比例积分PI控制器,其中P比例用于消除输入时钟误差,积分项I用于消除系统的稳态误差;一阶比例积分PI控制器输入为卡尔曼滤波得到的时钟状态向量输出为时钟反馈控制量[Δθ(k),Δγ(k),Δα(k)]T;
PI控制器的开环传递函数为:
其中,kp为比例项系数,kI为积分项系数,ΔTu为环路更新时间。
优选的,S4的具体内容包括:
由PI控制器输出的时钟反馈控制量作为一阶锁频环FLL辅助二阶锁相环PLL的输入,经过一阶锁频环和二阶锁相环的环路滤波器后,控制数控振荡器NCO产生目标时钟,与主时钟保持同步;
一阶锁频环FLL环路滤波器的开环传递函数:
G(Z)FLL=ΔTu·ωof
二阶锁相环PLL环路滤波器的开环传递函数:
其中,ωo1为一阶锁频环FLL的自然角频率,ωop为二阶锁相环的自然角频率积分项系数,α2为系数。
经由上述的技术方案可知,与现有技术相比,本发明公开提供了一种面向5G智能电网的高精度时钟同步方法,在PI反馈控制的基础上,引入时钟状态滤波,可有效降低噪声对时钟同步精度的影响;根据时钟相位和频率控制量,引入一阶FLL辅助二阶PLL,保证环路有足够大的频率牵引能力和足够高的时钟输出精度,以与主时钟保持同步,解决了5G智能电网纳秒级时钟同步精度需求,可广泛应用于配电网差动保护、线路巡检、配电自动化、视频监控等智能电网场景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1附图为本发明提供的面向5G智能电网的高精度时钟同步方法流程图;
图2附图为本发明提供的时钟状态滤波的流程图;
图3附图为本发明提供的一阶PI控制器数字实现示意图;
图4附图为本发明提供的一阶FLL辅助二阶PLL的环路滤波器数字实现示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例公开了一种面向5G智能电网的高精度时钟同步方法,如图1所示,包括以下步骤:
S1.时差测量:获取主从节点的时钟相位偏差,并根据时钟相位差获得时钟频率偏差和时钟漂移;
S2.时钟状态滤波:根据S1中的时钟相位偏差、频率偏差和时钟漂移进行滤波估计;
S3.时差反馈控制:基于S2中的滤波估计,通过PI控制器输出从节点时钟的相位和频率的反馈控制量;
S4.锁频环FLL辅助锁相环PLL并输出目标时钟:利用S3中从节点时钟的相位和频率的反馈控制量,通过锁频环FLL辅助锁相环PLL输出目标时钟,以与主时钟保持同步。
为了进一步实施上述技术方案,S1的具体内容包括:
基于IEEE1588精确时间同步协议,计算得到5G智能电网中主从节点间的时钟相位偏差θm_s,通过时钟相位偏差θm_s计算获得时钟频率偏差和时钟漂移,作为观测值。
为了进一步实施上述技术方案,如图2,S2的具体内容包括:采用卡尔曼滤波器估计时钟相位偏差、时钟频率偏差和时钟漂移;
卡尔曼滤波器建立的具体内容包括:
(1)根据时钟特性,建立时钟的相位、频率和漂移的模型;
(2)建立卡尔曼滤波的时差状态方程;
(3)建立卡尔曼滤波的时差观测方程;
(4)建立卡尔曼滤波器。
为了进一步实施上述技术方案,(1)中时钟的相位模型、频率模型和漂移模型分别为:
γ(k)=γ(k-1)+α(k-1)·ΔTu+ωγ(k-1)
α(k)=α(k-1)+ωα(k-1)
其中,ΔTu为时钟同步间隔,θ(k)为时钟相位偏差,γ(k)为时钟频率偏差,α(k)为时钟漂移,ωθ(k-1)为时钟的相位噪声,ωγ(k-1)为时钟的频率噪声,ωα(k-1)为时钟的漂移噪声。
为了进一步实施上述技术方案,(2)中的时差状态方程为:
x(k)=Ax(k-1)+Bu(k-1)+ω(k-1)
其中:
其中,x(k)=[θ(k),γ(k),α(k)]T为时钟状态向量,A为电网系统的状态转移矩阵,B为电网系统的输入矩阵,u(k-1)为第k-1次时钟的频率和相位调整的控制量,ΔTu为时钟同步间隔。
为了进一步实施上述技术方案,(3)中的时差观测方程为:
y(k)=Hx(k)+v(k)
其中:
y(k)=[θm_s(k),γm_s(k),αm_s(k)]
其中,y(k)为k次主从节点间的时钟相位偏差θm_s、时钟频率偏差γm_s和时钟漂移αm_s观测值组成的向量,H=[1,0,0]为电网系统的观测矩阵;v为电网系统的观测噪声。
为了进一步实施上述技术方案,(4)中,时钟状态向量x(k)=[θ(k),γ(k),α(k)]T进行时间更新和测量更新获得卡尔曼滤波估计为:
其中,时间更新具体为:由k-1时刻的状态值,递推k时刻的状态值;测量更新具体为:k时刻的观测,矫正时间更新的值。
为了进一步实施上述技术方案,如图3,S3的具体内容包括:
时差反馈控制采用一阶比例积分PI控制器,其中P比例用于消除输入时钟误差,积分项I用于消除系统的稳态误差;一阶比例积分PI控制器输入为卡尔曼滤波得到的时钟状态向量输出为时钟反馈控制量[Δθ(k),Δγ(k),Δα(k)]T;
PI控制器的开环传递函数为:
其中,kp为比例项系数,kI为积分项系数,ΔTu为环路更新时间。
为了进一步实施上述技术方案,如图4,S4的具体内容包括:
由PI控制器输出的时钟反馈控制量作为一阶锁频环FLL辅助二阶锁相环PLL的输入,经过一阶锁频环和二阶锁相环的环路滤波器后,控制数控振荡器NCO产生目标时钟,与主时钟保持同步;
一阶锁频环FLL环路滤波器的开环传递函数:
G(Z)FLL=ΔTu·ωof
二阶锁相环PLL环路滤波器的开环传递函数:
其中,ωoi为一阶锁频环FLL的自然角频率,ωop为二阶锁相环的自然角频率积分项系数,α2为系数。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种面向5G智能电网的高精度时钟同步方法,其特征在于,包括以下步骤:
S1.时差测量:获取主从节点的时钟相位偏差,并根据时钟相位差获得时钟频率偏差和时钟漂移;
S2.时钟状态滤波:根据时钟相位偏差、时钟频率偏差和时钟漂移进行滤波估计;
S3.时差反馈控制:基于滤波估计,通过PI控制器输出从节点时钟的相位和频率的反馈控制量;
S4.锁频环FLL辅助锁相环PLL并输出目标时钟:利用S3中从节点时钟的相位和频率的反馈控制量,通过锁频环FLL辅助锁相环PLL输出目标时钟,以与主时钟保持同步。
2.根据权利要求1所述一种面向5G智能电网的高精度时钟同步方法,其特征在于,S1的具体内容包括:
基于IEEE1588精确时间同步协议,计算得到5G智能电网中主从节点间的时钟相位偏差θm_s,通过时钟相位偏差θm_s计算获得时钟频率偏差和时钟漂移。
3.根据权利要求1所述一种面向5G智能电网的高精度时钟同步方法,其特征在于,S2的具体内容包括:采用卡尔曼滤波器估计时钟相位偏差、时钟频率偏差和时钟漂移;
卡尔曼滤波器建立的具体内容包括:
(1)根据时钟特性,建立时钟的相位、频率和漂移的模型;
(2)建立卡尔曼滤波的时差状态方程;
(3)建立卡尔曼滤波的时差观测方程;
(4)建立卡尔曼滤波器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111586525.4A CN114337980B (zh) | 2021-12-23 | 2021-12-23 | 一种面向5g智能电网的高精度时钟同步方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111586525.4A CN114337980B (zh) | 2021-12-23 | 2021-12-23 | 一种面向5g智能电网的高精度时钟同步方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114337980A true CN114337980A (zh) | 2022-04-12 |
CN114337980B CN114337980B (zh) | 2024-04-16 |
Family
ID=81055017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111586525.4A Active CN114337980B (zh) | 2021-12-23 | 2021-12-23 | 一种面向5g智能电网的高精度时钟同步方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114337980B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114978365A (zh) * | 2022-05-30 | 2022-08-30 | 中国电子科技集团公司第五十四研究所 | 一种基于中心基准的多节点时频信号巡检及数据处理方法 |
CN117516901A (zh) * | 2023-11-06 | 2024-02-06 | 北京通泰恒盛科技有限责任公司 | 用于基于惯导技术的风机叶片监测的时钟同步方法与系统 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100166130A1 (en) * | 2008-12-31 | 2010-07-01 | Zarlink Semiconductor Inc. | Phase Locked Loop with Optimal State Feedback Controller |
CN103166730A (zh) * | 2013-03-13 | 2013-06-19 | 西北工业大学 | 基于ieee1588协议的无线自组织网络时钟同步方法 |
US20150092797A1 (en) * | 2013-10-02 | 2015-04-02 | Khalifa University of Science, Technology, and Research | Method and devices for time and frequency synchronization using a phase locked loop |
CN108668356A (zh) * | 2018-04-19 | 2018-10-16 | 厦门大学 | 一种水下传感器时间同步方法 |
CN109889195A (zh) * | 2019-01-31 | 2019-06-14 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 锁频环辅助锁相环快速锁定方法 |
CN111245593A (zh) * | 2020-01-03 | 2020-06-05 | 北京邮电大学 | 一种基于卡尔曼滤波的时间同步方法及装置 |
-
2021
- 2021-12-23 CN CN202111586525.4A patent/CN114337980B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100166130A1 (en) * | 2008-12-31 | 2010-07-01 | Zarlink Semiconductor Inc. | Phase Locked Loop with Optimal State Feedback Controller |
CN103166730A (zh) * | 2013-03-13 | 2013-06-19 | 西北工业大学 | 基于ieee1588协议的无线自组织网络时钟同步方法 |
US20150092797A1 (en) * | 2013-10-02 | 2015-04-02 | Khalifa University of Science, Technology, and Research | Method and devices for time and frequency synchronization using a phase locked loop |
CN108668356A (zh) * | 2018-04-19 | 2018-10-16 | 厦门大学 | 一种水下传感器时间同步方法 |
CN109889195A (zh) * | 2019-01-31 | 2019-06-14 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 锁频环辅助锁相环快速锁定方法 |
CN111245593A (zh) * | 2020-01-03 | 2020-06-05 | 北京邮电大学 | 一种基于卡尔曼滤波的时间同步方法及装置 |
Non-Patent Citations (1)
Title |
---|
XIAOHAN WEI ET AL.: "Fuzzy Adaptive PI Clock Synchronization Algorithm Based on Kalman Filter", 《2021 IEEE INTERNATIONAL CONFERENCE ON INFORMATION COMMUNICATION AND SOFTWARE ENGINEERING (ICICSE)》, 23 April 2021 (2021-04-23) * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114978365A (zh) * | 2022-05-30 | 2022-08-30 | 中国电子科技集团公司第五十四研究所 | 一种基于中心基准的多节点时频信号巡检及数据处理方法 |
CN114978365B (zh) * | 2022-05-30 | 2023-12-29 | 中国电子科技集团公司第五十四研究所 | 一种基于中心基准的多节点时频信号巡检及数据处理方法 |
CN117516901A (zh) * | 2023-11-06 | 2024-02-06 | 北京通泰恒盛科技有限责任公司 | 用于基于惯导技术的风机叶片监测的时钟同步方法与系统 |
CN117516901B (zh) * | 2023-11-06 | 2024-05-31 | 北京通泰恒盛科技有限责任公司 | 用于基于惯导技术的风机叶片监测的时钟同步方法与系统 |
Also Published As
Publication number | Publication date |
---|---|
CN114337980B (zh) | 2024-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114337980A (zh) | 一种面向5g智能电网的高精度时钟同步方法 | |
US9503254B2 (en) | Phase locked loop with modified loop filter | |
ES2231392T3 (es) | Mediciones de inestabilidad de fase, de desplazamiento y de deriva de frecuencia de pcr de mpeg. | |
EP0224884B1 (en) | Clock circuit synchronization | |
KR101737808B1 (ko) | 동작 환경에 둔감한 지터 특성을 가지는 디지털 위상고정루프 | |
CN105612704B (zh) | 利用锁相环用于时间和频率同步的方法和装置 | |
CN206149242U (zh) | 二阶广义积分器电路和锁相环 | |
US11316605B2 (en) | Method, device, and computer program for improving synchronization of clocks in devices linked according to a daisy-chain topology | |
CN106160914B (zh) | 一种基于干扰观测反馈控制技术的ieee1588时钟同步方法 | |
US20010030559A1 (en) | Phase-locked loop based clock phasing implementing a virtual delay | |
CN103004096A (zh) | 数字锁相环时钟系统 | |
CN107040488A (zh) | 基于fpga的极低信噪比的载波跟踪方法及跟踪装置 | |
JP2518148B2 (ja) | クロック従属同期方法 | |
CN102210103A (zh) | 利用σ-δ调制器控制的分频器进行的频率变换 | |
EP3053288A1 (en) | Method and devices for time and frequency synchronization | |
Nguyen et al. | An adaptive fuzzy-PI clock servo based on IEEE 1588 for improving time synchronization over Ethernet networks | |
CN109358228B (zh) | 基于双增强型锁相环的电网电压正负序分量实时估计方法 | |
CN1770633B (zh) | 时钟锁相环及时钟锁相的控制方法 | |
JP2616701B2 (ja) | クロック従属同期装置の高速引込み制御回路 | |
JP2000315945A (ja) | デジタル位相ロックループ回路 | |
CN111061330B (zh) | 一种变频器母线电压修正方法、装置、电子设备及存储介质 | |
JP4546343B2 (ja) | デジタルpll回路およびその同期制御方法 | |
CN102414986A (zh) | Pll频率合成器 | |
CN107425547A (zh) | 一种逆变器与外部电网的同步方法、装置、逆变器和计算机存储介质 | |
US20010016024A1 (en) | Configuration and method for clock regeneration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |