CN114334613B - 半导体器件的制备方法 - Google Patents
半导体器件的制备方法 Download PDFInfo
- Publication number
- CN114334613B CN114334613B CN202210244348.XA CN202210244348A CN114334613B CN 114334613 B CN114334613 B CN 114334613B CN 202210244348 A CN202210244348 A CN 202210244348A CN 114334613 B CN114334613 B CN 114334613B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- substrate
- layer
- dielectric layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种半导体器件的制备方法，包括：提供衬底，在所述衬底上形成掩模层，依次刻蚀所述掩模层及所述衬底以形成若干沟槽；在所述沟槽的内壁形成介质层；在所述沟槽内填充第一氧化层；刻蚀所述介质层和所述第一氧化层的部分厚度及所述掩模层，刻蚀后所述第一氧化层的顶部高于所述衬底的表面；继续刻蚀所述介质层的部分厚度，刻蚀后所述介质层的顶部低于所述衬底的表面；以及，顺形在所述衬底、所述介质层和所述第一氧化层的表面形成第二氧化层，所述第一氧化层和所述第二氧化层构成场板，本发明提高了半导体器件的耐压能力。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件的制备方法。
背景技术
LDMOS（横向扩散金属-氧化物-半导体器件）器件是BCD电路中的核心所在，随着击穿电压要求的提高，对LDMOS器件中场板有着越来越高的要求，场板可以降低器件的表面电场。
图1为一种LDMOS器件，图2为另一种LDMOS器件，请参考图1和图2，其中图1中的LDMOS器件的耐压低于图2中的LDMOS器件的耐压，图1中的LDMOS器件的耐压约为12V~30V，图2中的LDMOS器件的耐压约为36V~60V。图1中的LDMOS器件包括场氧化层10、栅极结构20、源区30和漏区40等，图2中的LDMOS器件包括场氧化层11、浅沟槽氧化层12、栅极结构21、源区31和漏区41等，从图1和图2中可以看出，当器件的耐压有较高要求时，除了具有常规的场氧化层外，会结合浅沟槽氧化层一起作为场板来降低器件的表面电场。
不过在结合场氧化层和浅沟槽氧化层时，在场氧化层和浅沟槽氧化层的交界附近位置会存在一个薄弱的击穿点，产生薄弱的击穿点的原因如下：在制备工艺中，先形成浅沟槽氧化层，浅沟槽氧化层的顶部会高于衬底的表面，在氧化生长场氧化层的时候，远离浅沟槽氧化层的衬底表面可以正常进行氧化生长，临近浅沟槽氧化层的衬底表面，氧气会受到浅沟槽氧化层的阻挡和屏蔽，导致场氧化层和浅沟槽氧化层的交界附近位置（临近浅沟槽氧化层的衬底表面）的含氧量低，生长速率较慢，最终导致在场氧化层和浅沟槽氧化层的交界附近位置厚度较薄形成一个薄弱的击穿点，并且场氧化层下的衬底靠近浅沟槽氧化层的位置有尖角形成。此薄弱的击穿点会影响到LDMOS器件的源漏击穿电压即器件耐压，在现有技术中一般通过炉管工艺的菜单设定尽量优化此薄弱击穿点，不过工艺难度较大，优化效果难以达到理想要求；若此薄弱击穿点的厚度最后未达到要求，一般会被动的将场板的长度拉大，还会造成芯片面积增加。
发明内容
本发明的目的在于提供一种半导体器件的制备方法，以提高半导体器件的耐压能力。
为了达到上述目的，本发明提供了一种半导体器件的制备方法，包括：
提供衬底，在所述衬底上形成掩模层，依次刻蚀所述掩模层及所述衬底以形成若干沟槽；
在所述沟槽的内壁形成介质层；
在所述沟槽内填充第一氧化层；
刻蚀所述介质层和所述第一氧化层的部分厚度及所述掩模层，刻蚀后所述第一氧化层的顶部高于所述衬底的表面；
继续刻蚀所述介质层的部分厚度，刻蚀后所述介质层的顶部低于所述衬底的表面；以及，
顺形在所述衬底、所述介质层和所述第一氧化层的表面形成第二氧化层，所述第一氧化层和所述第二氧化层构成场板。
可选的，采用湿法刻蚀工艺刻蚀所述第一氧化层、所述掩模层及所述介质层。
可选的，所述湿法刻蚀工艺的刻蚀剂为磷酸，所述磷酸的温度大于120℃。
可选的，继续刻蚀所述介质层的部分厚度之后，所述介质层的顶部与所述衬底的表面的高度差为30Å~100Å。
可选的，刻蚀所述介质层和所述第一氧化层的部分厚度及所述掩模层之后，所述第一氧化层的顶部与所述衬底的表面的高度差为300Å~650Å。
可选的，在所述沟槽的内壁形成介质层之后，所述介质层的厚度为100Å~350Å。
可选的，在所述沟槽的内壁形成所述介质层之前，还包括在所述沟槽的内壁形成第三氧化层。
可选的，继续刻蚀所述介质层的部分厚度之后，以及形成所述第二氧化层之前，还刻蚀所述第三氧化层的部分厚度，以使所述第三氧化层的顶部低于所述衬底的表面。
可选的，采用热氧化工艺形成所述第二氧化层。
可选的，在继续刻蚀所述介质层的部分厚度之前，还包括：
对所述衬底进行离子注入以在所述衬底中形成漂移区。
在本发明提供的半导体器件的制备方法中，在提供的衬底上形成掩模层，依次刻蚀掩模层及衬底以形成若干沟槽，然后在沟槽的内壁形成介质层，在沟槽内填充第一氧化层，刻蚀介质层和第一氧化层的部分厚度及掩模层，刻蚀后第一氧化层的顶部高于衬底的表面；继续刻蚀介质层的部分厚度，刻蚀后介质层的顶部低于衬底的表面；以及，顺形在衬底、介质层和第一氧化层的表面形成第二氧化层，第一氧化层和第二氧化层构成场板。在本发明中增加形成介质层，然后在形成第二氧化层前对介质层进行刻蚀以使介质层的顶部低于衬底的表面，能够提高后续工艺形成的第二氧化层的质量，增加介质层的表面的第二氧化层的厚度，避免场板存在薄弱的击穿点，从而提高了半导体器件的耐压能力。
附图说明
图1为一种LDMOS器件。
图2为另一种LDMOS器件。
图3为本发明一实施例提供的半导体器件的制备方法的流程图。
图4A为本发明一实施例提供的半导体器件的制备方法中形成沟槽的剖面示意图。
图4B为本发明一实施例提供的半导体器件的制备方法中形成介质层的剖面示意图。
图4C为本发明一实施例提供的半导体器件的制备方法中形成第一氧化层的剖面示意图。
图4D为本发明一实施例提供的半导体器件的制备方法中去除掩模层和部分第一氧化层的剖面示意图。
图4E为本发明一实施例提供的半导体器件的制备方法中去除部分介质层的剖面示意图。
图4F为本发明一实施例提供的半导体器件的制备方法中去除第四氧化层和部分第三氧化层的剖面示意图。
图4G为本发明一实施例提供的半导体器件的制备方法中形成第二氧化层的剖面示意图。
其中，附图标记为：
10、11-场氧化层；20、21-栅极结构；30、31-源区；40、41-漏区；12-沟槽氧化层；100-衬底；200-第四氧化层；300-掩模层；400-沟槽；510-第三氧化层；520-介质层；600-第一氧化层；700-第二氧化层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图3为本实施例提供的半导体器件的制备方法的流程图。请参考图3，本实施例提供了一种半导体器件的制备方法，其包括：
步骤S1：提供衬底，在衬底上形成掩模层，依次刻蚀掩模层及衬底以形成若干沟槽；
步骤S2：在沟槽的内壁形成介质层；
步骤S3：在沟槽内填充第一氧化层；
步骤S4：刻蚀介质层和第一氧化层的部分厚度及掩模层，刻蚀后第一氧化层的顶部高于衬底的表面；
步骤S5：继续刻蚀介质层的部分厚度，刻蚀后介质层的顶部低于衬底的表面；以及，
步骤S6：顺形在衬底、介质层和第一氧化层的表面形成第二氧化层，第一氧化层和第二氧化层构成场板。
图4A为本实施例提供的半导体器件的制备方法中形成沟槽的剖面示意图；图4B为本实施例提供的半导体器件的制备方法中形成介质层的剖面示意图；图4C为本实施例提供的半导体器件的制备方法中形成第一氧化层的剖面示意图；图4D为本实施例提供的半导体器件的制备方法中去除掩模层和部分第一氧化层的剖面示意图；图4E为本实施例提供的半导体器件的制备方法中去除部分介质层的剖面示意图；图4F为本实施例提供的半导体器件的制备方法中去除第四氧化层和部分第三氧化层的剖面示意图；图4G为本实施例提供的半导体器件的制备方法中形成第二氧化层的剖面示意图。下面结合图4A~4G对本实施例提供的半导体器件的制备方法进行详细说明。
请参考图4A，执行步骤S1：提供衬底100，衬底100的材质可以包括硅、碳、锗、镓和砷中的一种或多种。在衬底100的表面上依次形成第四氧化层200及掩模层300，其中掩模层300的材质优选为氮化硅，但不限于此材质。在掩模层300上形成图形化的光刻胶层（图中未示出），图形化的光刻胶层具有若干开口，沿着开口依次刻蚀掩模层300、第四氧化层200及衬底100以形成若干沟槽400，即沟槽400穿过掩模层300和第四氧化层200延伸至衬底100内。在本实施例中，第四氧化层200的厚度可为80Å~200Å，掩模层的厚度可为1200Å~2000Å，沟槽400的厚度可为3000Å~6000Å，但不限于上述厚度范围，具体示实际情况而定。
请参考图4B，执行步骤S2：在沟槽400的内壁上依次形成第三氧化层510及介质层520，即第三氧化层510覆盖沟槽400的内壁，介质层520覆盖沟槽400的内壁上的第三氧化层510，其中第三氧化层510的目的是为了在后续工艺中保护衬底100。在本实施例中，采用热氧化工艺形成第三氧化层510和/或介质层520，其中介质层520的材质优选为氮化硅，但不限于此材质；覆盖在沟槽400内壁上的第三氧化层510的厚度可为50Å~150Å，覆盖在沟槽400内壁上的介质层520的厚度可为100Å~350Å，但不限于上述厚度范围，其中覆盖在沟槽400内壁上的介质层520的厚度越厚越利于后续刻蚀工艺刻蚀部分介质层520，但不利于沟槽400的填充，介质层520的厚度可示实际情况而定。
请参考图4C，执行步骤S3：采用高密度电浆沉积工艺在沟槽内填充第一氧化层600，第一氧化层600会延伸覆盖掩模层300的表面；进而，采用研磨工艺去除掩模层300的表面的第一氧化层600，以使第一氧化层600的顶部与掩模层300的表面齐平。
请参考图4D，执行步骤S4：采用湿法刻蚀工艺刻蚀第三氧化层510、介质层520和第一氧化层600的部分厚度及掩模层300，在刻蚀后第一氧化层600的顶部高于衬底100的表面，并且保留第四氧化层200的部分厚度，介质层520和第三氧化层510的顶部与第四氧化层200的表面大致齐平。在本实施例中，此步骤的湿法刻蚀工艺的刻蚀剂优选为磷酸溶剂，磷酸溶剂的温度大于120℃，优选温度可为125℃，但不限于上述溶剂，通过控制刻蚀剂的刻蚀时间和浓度去刻蚀第三氧化层510、介质层520和第一氧化层600的部分厚度及掩模层300；在刻蚀后第一氧化层600的顶部与衬底100的表面的高度差可为300Å~650Å，但不限于此高度差。
请参考图4E，执行步骤S5：采用湿法刻蚀工艺继续刻蚀介质层520沿沟槽深度方向的部分厚度，在刻蚀后介质层520的顶部低于衬底100的表面，第三氧化层510作为保护层，在湿法刻蚀时避免刻蚀剂对衬底100产生影响，在刻蚀后并显露出部分第三氧化层510（图4E中圆形虚框处所示）。在本实施例中，此步骤的湿法刻蚀工艺的刻蚀剂优选为磷酸溶剂，磷酸溶剂的温度大于120℃，优选温度可为125℃，刻蚀时间可为40S~120S；在继续刻蚀介质层520的部分厚度之后，介质层520的顶部与衬底100的表面的高度差可为30Å~100Å，但不限于上述溶剂、刻蚀时间和厚度，具体示实际情况而定。
进一步地，在采用湿法刻蚀工艺继续刻蚀介质层520沿沟槽深度方向的部分厚度之前，还包括：对衬底100进行离子注入，以在衬底100中形成漂移区和阱区（图中均未示出）。
请参考图4F及图4G，执行步骤S6：在形成第二氧化层700之前，采用湿法刻蚀工艺刻蚀去除衬底100表面显露的第四氧化层200，并且同步刻蚀第三氧化层510沿沟槽深度方向的部分厚度，以使第三氧化层510的顶部低于衬底100的表面，优选刻蚀后第三氧化层510的顶部与介质层520的顶部齐平。其中此步骤湿法刻蚀工艺中刻蚀剂优选为氢氟酸溶剂，但不限于此溶剂；由于第四氧化层200和第三氧化层510的表面易受到前道工艺的损伤，因此去除衬底100表面显露的第四氧化层200及第三氧化层510沿沟槽深度方向的部分厚度，可以充分显露出衬底100的表面，尤其是衬底100中沟槽的顶部尖端（图中圆形虚框处所示）。
进而，采用热氧化工艺顺形在衬底100、介质层520和第一氧化层600的表面形成第二氧化层700，第一氧化层600和第二氧化层700构成场板。由于衬底100中沟槽的顶部尖端充分裸露，在进行热氧化工艺时，沟槽的顶部尖端处能够充分接触到氧气，生长速率较快，在第二氧化层700形成后，使得介质层520表面的第二氧化层700的厚度得到明显的提升，因此场板存在薄弱的击穿点，提高了半导体器件的耐压能力。在本实施例中，热氧化工艺的温度可为850℃~1100℃，工艺气体可为氧气和氢气，氧气和氢气的比例可为1:3~4:1，且第二氧化层700的厚度可为500Å~1200Å，但不限于上述温度、比例和厚度，具体示实际情况而定。
在本实施例中，半导体器件优选为LDMOS器件，在形成场板后，后续步骤还需要形成栅极结构、源区和漏区等，在本发明中主要是为了形成优良的场板，对于该半导体器件的其它结构在此处不做描述。
综上，在本发明提供的半导体器件的制备方法中，在提供的衬底上形成掩模层，依次刻蚀掩模层及衬底以形成若干沟槽，然后在沟槽的内壁形成介质层，在沟槽内填充第一氧化层，刻蚀介质层和第一氧化层的部分厚度及掩模层，刻蚀后第一氧化层的顶部高于衬底的表面；继续刻蚀介质层的部分厚度，刻蚀后介质层的顶部低于衬底的表面；以及，顺形在衬底、介质层和第一氧化层的表面形成第二氧化层，第一氧化层和第二氧化层构成场板。在本发明中增加形成介质层，然后在形成第二氧化层前对介质层进行刻蚀以使介质层的顶部低于衬底的表面，能够提高后续工艺形成的第二氧化层的质量，增加介质层的表面的第二氧化层的厚度，避免场板存在薄弱的击穿点，从而提高了半导体器件的耐压能力。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (9)
1.一种半导体器件的制备方法，其特征在于，包括：
提供衬底，在所述衬底上形成掩模层，依次刻蚀所述掩模层及所述衬底以形成若干沟槽；
在所述沟槽的内壁形成介质层；
在所述沟槽内填充第一氧化层；
刻蚀所述介质层和所述第一氧化层的部分厚度及所述掩模层，刻蚀后所述第一氧化层的顶部高于所述衬底的表面；
继续刻蚀所述介质层的部分厚度，刻蚀后所述介质层的顶部低于所述衬底的表面，所述介质层的顶部与所述衬底的表面的高度差为30Å~100Å；以及，
顺形在所述衬底、所述介质层和所述第一氧化层的表面形成第二氧化层，所述第一氧化层和所述第二氧化层构成场板。
2.如权利要求1所述的半导体器件的制备方法，其特征在于，采用湿法刻蚀工艺刻蚀所述第一氧化层、所述掩模层及所述介质层。
3.如权利要求2所述的半导体器件的制备方法，其特征在于，所述湿法刻蚀工艺的刻蚀剂为磷酸，所述磷酸的温度大于120℃。
4.如权利要求1所述的半导体器件的制备方法，其特征在于，刻蚀所述介质层和所述第一氧化层的部分厚度及所述掩模层之后，所述第一氧化层的顶部与所述衬底的表面的高度差为300Å~650Å。
5.如权利要求1所述的半导体器件的制备方法，其特征在于，在所述沟槽的内壁形成介质层之后，所述介质层的厚度为100Å~350Å。
6.如权利要求1所述的半导体器件的制备方法，其特征在于，在所述沟槽的内壁形成所述介质层之前，还包括在所述沟槽的内壁形成第三氧化层。
7.如权利要求6所述的半导体器件的制备方法，其特征在于，继续刻蚀所述介质层的部分厚度之后，以及形成所述第二氧化层之前，还刻蚀所述第三氧化层的部分厚度，以使所述第三氧化层的顶部低于所述衬底的表面。
8.如权利要求1或7所述的半导体器件的制备方法，其特征在于，采用热氧化工艺形成所述第二氧化层。
9.如权利要求1所述的半导体器件的制备方法，其特征在于，在继续刻蚀所述介质层的部分厚度之前，还包括：
对所述衬底进行离子注入以在所述衬底中形成漂移区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210244348.XA CN114334613B (zh) | 2022-03-14 | 2022-03-14 | 半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210244348.XA CN114334613B (zh) | 2022-03-14 | 2022-03-14 | 半导体器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114334613A CN114334613A (zh) | 2022-04-12 |
| CN114334613B true CN114334613B (zh) | 2022-06-17 |
Family
ID=81033389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210244348.XA Active CN114334613B (zh) | 2022-03-14 | 2022-03-14 | 半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114334613B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115831868B (zh) * | 2023-01-06 | 2023-05-12 | 合肥晶合集成电路股份有限公司 | 半导体器件的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6096623A (en) * | 1999-09-09 | 2000-08-01 | United Semiconductor Corp. | Method for forming shallow trench isolation structure |
| US6319794B1 (en) * | 1998-10-14 | 2001-11-20 | International Business Machines Corporation | Structure and method for producing low leakage isolation devices |
| CN103050382A (zh) * | 2011-10-17 | 2013-04-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN103151375A (zh) * | 2011-12-06 | 2013-06-12 | 马克西姆综合产品公司 | 具有薄栅极氧化层和低栅极电荷的集成mos功率晶体管 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425278B (zh) * | 2013-09-04 | 2018-12-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及半导体器件的形成方法 |
-
2022
- 2022-03-14 CN CN202210244348.XA patent/CN114334613B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6319794B1 (en) * | 1998-10-14 | 2001-11-20 | International Business Machines Corporation | Structure and method for producing low leakage isolation devices |
| US6096623A (en) * | 1999-09-09 | 2000-08-01 | United Semiconductor Corp. | Method for forming shallow trench isolation structure |
| CN103050382A (zh) * | 2011-10-17 | 2013-04-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN103151375A (zh) * | 2011-12-06 | 2013-06-12 | 马克西姆综合产品公司 | 具有薄栅极氧化层和低栅极电荷的集成mos功率晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114334613A (zh) | 2022-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101057651B1 (ko) | 반도체 소자의 제조방법 | |
| KR100850689B1 (ko) | 파워 ｍｏｓｆｅｔ 및 이러한 파워 ｍｏｓｆｅｔ을 제조하는 방법 | |
| JP2006261703A (ja) | メサ分離ｓｏｉトランジスタおよびそれの製造方法 | |
| WO2004055882A1 (en) | Method of manufacturing a trench-gate semiconductor device | |
| CN106057895A (zh) | 用于沟槽功率mosfet的自对准接头 | |
| KR101167204B1 (ko) | 반도체 장치 제조방법 | |
| JP2009130357A (ja) | トレンチｍｏｓｆｅｔ及びその製造方法 | |
| CN112397591B (zh) | 包含ldmos晶体管的半导体器件及制作方法 | |
| US20010034109A1 (en) | Trench seimconductor devices reduced trench pitch | |
| US6087224A (en) | Manufacture of trench-gate semiconductor devices | |
| CN114334613B (zh) | 半导体器件的制备方法 | |
| EP1353368A1 (en) | Semiconductor structure and method for manufacturing the same | |
| TW202137570A (zh) | 半導體元件及其製造方法 | |
| KR100541054B1 (ko) | 하드마스크 스페이서를 채택하여 3차원 모오스 전계효과트랜지스터를 제조하는 방법 | |
| US5260227A (en) | Method of making a self aligned static induction transistor | |
| EP0017377B1 (en) | Method of producing insulated bipolar transistors | |
| KR102578494B1 (ko) | 반도체 전력 소자의 제조 방법 | |
| KR100275484B1 (ko) | 트렌치형 게이트 전극을 갖는 전력소자 제조방법 | |
| KR20000053417A (ko) | 반도체장치상의 트렌치형성방법 | |
| JP4561114B2 (ja) | 半導体装置の製造方法 | |
| CN112802751B (zh) | 沟槽型功率器件的制备方法 | |
| US20240162334A1 (en) | Method of manufacturing method a semiconductor device, a semiconductor device manufactured using this method and a mosfet device manufactured according to the method | |
| CN112233983B (zh) | 沟槽栅功率器件及其制备方法 | |
| CN117637480B (zh) | 一种屏蔽栅沟槽mosfet器件及其制作工艺 | |
| KR101051809B1 (ko) | 고전압 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 510000 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong Patentee after: Yuexin Semiconductor Technology Co.,Ltd. Address before: 510000 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |