CN114325532B - 引脚驱动器和测试设备校准 - Google Patents
引脚驱动器和测试设备校准 Download PDFInfo
- Publication number
- CN114325532B CN114325532B CN202111139994.1A CN202111139994A CN114325532B CN 114325532 B CN114325532 B CN 114325532B CN 202111139994 A CN202111139994 A CN 202111139994A CN 114325532 B CN114325532 B CN 114325532B
- Authority
- CN
- China
- Prior art keywords
- dut
- circuit
- signal
- node
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 135
- 239000000872 buffer Substances 0.000 claims abstract description 137
- 230000004044 response Effects 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims description 89
- 238000000034 method Methods 0.000 claims description 38
- 238000005259 measurement Methods 0.000 claims description 16
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 description 8
- 230000009977 dual effect Effects 0.000 description 6
- 230000005284 excitation Effects 0.000 description 5
- 230000006854 communication Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003993 interaction Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2632—Circuits therefor for testing diodes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本公开涉及引脚驱动器和测试设备校准。强制感测系统可以向在第一DUT节点处的被测设备(DUT)提供信号或从其接收信号。系统可包括:输出缓冲器电路,被配置为响应于缓冲器控制节点处的强制控制信号向DUT提供DUT信号;和控制器电路,被配置为在所述缓冲器控制节点处提供所述强制控制信号。系统可包括旁路电路,被配置为选择性地旁路所述控制器电路并在所述缓冲器控制节点处提供辅助控制信号。辅助控制信号可用于系统校准。在例子中,外部校准电路可以响应于从DUT接收到的信息提供辅助控制信号。
Description
相关申请的交叉引用
本专利申请是于2020年9月30日提交的题为“用于测试设备的分区强制感测系统”的美国专利申请序列号17/038,598(代理人档案No.3867.757US1)的部分继续申请,并要求其优先权权益,其全文以引用方式并入本文。
背景技术
用于电子器件测试的测试系统可以包括向被测器件(DUT)提供电压测试脉冲的引脚驱动器。作为响应,测试系统可以被配置为测量来自DUT的响应,例如以确定DUT是否满足一个或多个指定的操作参数。测试系统可以可选地包括多种不同类别的驱动器电路,以提供具有不同幅度或时序特性的电路测试信号。在例子中,测试系统被配置为使用有源负载和比较器电路来测量来自DUT的响应,以感测DUT引脚处的转换。
用于测试数字集成电路(IC)的系统可以包括每个引脚的参数测量单元(PPMU或PMU)。PMU可以被配置为在不同模式下运行,以提供或强制提供电流或电压信号,并接收或测量来自DUT的相应响应。操作模式可以包括例如强制电压测量电流(FVMI)模式、强制电流测量电压(FIMV)模式、强制电流测量电流(FIMI)模式、强制电压测量电压(FVMV)模式、或无强制测量电压(FNMV)模式。PMU可以具有各种强制和感测操作范围,这些范围可以使用例如外部放大器或电阻器进行修改。
在例子中,测试系统可以包括被配置为向DUT提供多个电压电平(例如,Vhigh、Vlow和Vterm)的驱动器电路。DUT可以表现出双向(I/O)能力,因为它可以提供和接收激励。驱动器电路的Vhigh和Vlow电平用于在DUT处于“输入”状态时对其进行激励,而Vterm作为DUT处于“输出”状态的终端。Vhigh、Vlow和Vterm之间的切换过程可以概念化为三个开关的集合,每个开关的一端连接到Vhigh、Vlow或Vterm,另一端连接到50欧姆的电阻器,即然后连接到DUT节点。三个级别之间的转换可以通过打开和关闭适当的开关来实现,例如在任何给定时间关闭一个开关。测试系统可以包括其他功能,例如有源负载和高速比较器。有源负载可为DUT提供双向电流源负载,并且比较器可用作DUT波形数字化仪。
发明内容
本发明人已经认识到,要解决的问题包括提供一种封装的自动化测试系统,该系统被配置为提供驱动器、比较器、有源负载和每引脚参数测量功能。发明人已经认识到该问题包括使用占据最小管芯面积的集成器件结构来适应例如驱动器、比较器和有源负载电路的速度和精度要求,同时最小化与被测器件(DUT)的接口处的负载效应,同时最大化系统的功能测试范围。问题可能包括提供相对较小、生产成本低、比传统系统消耗更少功率或提供相对于传统系统更高保真性能的系统。
本发明人还认识到,该问题可包括提供可由用户校准的测试系统。例如,自动化测试系统可以作为单通道或多通道(双通道、四通道、八通道等)解决方案提供,例如在同一芯片上。用户通常使用参考源或参考强制测量设备校准每个通道。在一些示例中,用户可以应用外部开关来访问每个通道上的DUT引脚。但是,此类开关可能会出现各种问题,包括开关尺寸、电阻、DUT引脚上的负载和校准范围。
在例子中,这些和其他问题的解决方案可以包括或使用具有集成开关的强制感测系统,以选择性地允许对强制感测系统的一个或多个部分进行辅助控制并允许DUT访问。强制感测系统可以包括用于执行系统级校准的接口节点,并且接口节点可以被配置为从DUT向外部校准电路提供电流或电压信息。接口节点可被配置为接收辅助控制信号,例如可用于控制强制感测系统的输出。在例子中,该解决方案可以包括一个二极管保护的外部可访问节点,用于在DUT接口节点接收电流信号。
在例子中,上述各种问题的解决方案可以包括或使用分区的强制感测系统。该解决方案可以包括例如使用第一集成电路实现的强制感测系统的第一部分、使用不同的第二集成电路实现的相同强制感测系统的第二部分、以及耦合强制感测系统的第一和第二部分的第一接口。在例子中,第一接口包括耦合强制感测系统的第一和第二部分的导电的双用途信号路径。强制感测系统的第二部分可以耦合到DUT接口。在例子中,用于启用系统辅助控制的开关可以在强制感测系统的第一部分中实现,例如在第一集成电路上。
在例子中,该解决方案还可以包括使用不同的半导体衬底或不同的制造工艺来实现或构建不同的强制感测系统的第一和第二部分。例如,该解决方案可以包括将不同的第一和第二半导体材料用于强制感测系统的第一和第二部分。在例子中,强制感测系统的第一部分可以包括互补金属氧化物半导体(CMOS)晶片,并且强制感测系统的第二部分可以包括不同类型的晶片,例如基于双极器件的晶片。在例子中,该解决方案可以包括使用CMOS和双极工艺构建的PMU电路,以及使用不同工艺(例如双极工艺)构建的更高电流驱动器和有源负载电路。在例子中,PMU电路的一部分可以分布在使用不同工艺构建的裸片上,并在裸片之间提供接口。
该概要旨在提供对本专利申请的主题的概述。无意提供对本发明的排他性或详尽的解释。包括详细描述以提供关于本专利申请的进一步信息。
附图说明
为了轻松识别任何特定元素或行为的讨论,参考编号中的一个或多个最高有效数字是指首次引入该元素的图编号。
图1大体上图示了包括多个驱动器电路的强制感测测试系统拓扑的示例。
图2大体示出了包括控制器电路、与外部校准电路接口的旁路电路和输出缓冲器电路的测试系统的示意性示例。
图3大体说明了具有外部校准电路的分区测试系统的示例。
图4大体示出了可以包括根据测试系统的操作模式提供测试或校准信号的方法的示例。
图5大体示出了可以包括使用校准电路生成辅助控制信号的方法的示例。
具体实施方式
测试系统,例如与自动测试设备(ATE)一起使用的强制感测测试系统,可以配置为在指定时间向被测设备(DUT)提供电压或电流激励,并且可以选择性地测量来自DUT的响应。测试系统可以配置为在相对较大的输出信号幅度范围内提供高保真输出信号脉冲,以适应不同的测试和不同类型的被测设备。
在一个示例中,强制感测系统或强制感测测量装置可以包括引脚驱动器架构,该架构可以提供具有最小过冲或高频电流信号尖峰的高保真激励信号,并且在高功率或低功率工作电平下提高脉冲边缘定位精度和信号带宽。测试系统可以包括单封装ATE解决方案,其中可以包括驱动器电路、比较器电路和有源负载电路,以及每引脚参数测量单元(PPMU或PMU),这里有时称为PMU电路。驱动器、比较器和有源负载电路在本文中统称为DCL或DCL电路。在一个示例中,PMU电路可以配置用于高精度、相对较低的频率、较低带宽和较高幅度的激励测试,而DCL电路可以配置用于相对较高频率和较高带宽的激励测试。可以提供控制电路以根据测试的参数或要求选择特定的力刺激,例如从PMU电路或DCL电路中选择用于特定测试的力刺激。在一些示例中,PMU电路和DCL电路的操作可以是互斥的,使得在任何给定时间只有一个电路与DUT接口。可以提供各种其他控制电路,例如包括具有片上校准寄存器的数模转换器(DAC),以支持在不同的DC操作电平下使用。
在例子中,强制感测系统可以包括单通道或多通道系统,每个通道都具有校准能力。该系统可以包括集成的、用户可访问的终端或节点,以从外部系统或用户接收控制信号或参考信号。该系统可以被配置为提供关于测试系统本身的信息或关于使用该系统或其一部分从DUT感测的信息。与传统测试系统相比,具有集成终端的系统有助于减少不利负载并增强校准信号测试范围(例如,在信号幅度或信号带宽方面)。
图1大体上图示了包括PMU电路和DCL电路的强制感测测试系统拓扑的第一示例100。在第一示例100中,PMU电路包括耦合到DUT引脚128的PMU强制电路110和PMU感测电路112,并且DUT引脚128可以耦合到DUT 130。在第一示例100中,DCL电路包括可以包括AB类驱动器电路的第一驱动器AB 102和可以包括A类驱动器电路的第一驱动器A 104。DCL电路可以包括比较器电路106和第一负载电路114,例如可以包括有源负载或其他负载设备。第一示例100还可以包括输出元件,例如第一电阻器108,其可以被配置为提供指定的输出或负载阻抗。在一个示例中,测试系统被配置为在耦合到DUT 130的DUT引脚128处提供或接收第一电流信号122,i_test。强制感测测试系统可以被配置为同时对从DUT 130接收或提供给DUT 130的信号执行电压和电流测量,例如同时对DUT 130施加电压或电流激励激励。
在示例中,PMU强制电路110可以被配置为使用可数字配置的放大器电路和一个或多个输出缓冲器来提供激励。PMU强制电路110可以接收数字控制信号,例如PMU控制信号134Vctrl,并且作为响应,PMU强制电路110可以在DUT引脚128处提供驱动信号。PMU感测电路112可以被配置为接收来自DUT 130的电压或电流信息,例如使用电阻网络。PMU电路可以包括反馈网络以接收测试控制信号以及来自DUT 130的电压或电流信息,从而控制PMU强制电路110的操作。在示例中,PMU感测电路112可以被配置为提供PMU输出信号132OP_PMU,例如到外部系统控制器。
在示例中,第一驱动器AB 102可以被配置为通过在并联连接的二极管桥之间进行选择来产生电压激励信号,其中每个桥由唯一的、专用的DC电压电平驱动。在图1的100的第一个例子中,DC电压Vih 116和Vil 118驱动第一驱动器AB 102中的二极管电桥。开关级之后可以是可以提供功率增益的电压缓冲级,例如可以用于产生大电流以服务于50欧姆的DUT环境。
与第一驱动器AB 102相比,第一驱动器A 104可以被配置为使用可以直接耦合到DUT 130的相对大的电流开关级在DUT 130处产生转变。第一驱动器A 104中的电流开关级可以响应控制信号摇摆120(例如可以是电压控制信号)交替地将电流切换进和出DUT 130,将电流切换进和出DUT 130。例如,第一驱动器A 104可以提供高速操作,因为它可以不受AB类电压缓冲级及其伴随的带宽限制和其他性能限制的负担。
在示例中,第一驱动器A 104可以被配置为在DUT 130处提供相对低幅度的信号。例如,第一驱动器A 104可以提供具有大约2伏摆幅的信号。第一驱动器AB 102可以被配置为在DUT 130处提供相对高幅度的信号,例如-1.5到+7伏。第一驱动器A 104通常以比第一驱动器AB 102更高的开关速度或带宽操作。在示例中,第一驱动器AB 102可以被配置为吸收来自第一驱动器A 104的开关电流。也就是说,第一驱动器AB 102可以用作缓冲器,第一驱动器A 104可以例如通过第一电阻器108向其中提供电流。
PMU力电路110、第一驱动器AB 102和第一驱动器A 104中的一个或多个可以被选择来满足不同的DUT测试要求,否则单个驱动器可能无法满足这些要求。例如,虽然每个驱动器电路可以提供DUT信号或波形,但第一驱动器AB 102可以被配置为提供大振幅、低带宽激励信号,并且第一驱动器A 104可以被配置为提供低振幅、高带宽激励信号。例如,PMU强制电路110可以被配置为提供高振幅电流和电压信号,例如在DC或低带宽水平。
在示例中,PMU电路和DCL电路包括各自独立的使能控制引脚。独立的使能控制有助于促进不同电路的独立操作。例如,第一驱动器AB 102可用作低速、高电压激励源,或可用作静态、非过渡缓冲器以吸收来自第一驱动器A104的开关电流,例如取决于第一驱动器AB 102的使能控制引脚处的控制信号的状态。在示例中,当PMU电路处于活动状态时,可以禁用第一驱动器AB 102和第一驱动器A 104,并且当第一驱动器AB 102和第一驱动器A 104中的一个处于活动状态时,可以禁用PMU电路。
图1包括比较器电路106。比较器电路106可以包括多级比较器,其被配置为从DUT130接收信号,例如通过DUT引脚128。比较器电路106可以将接收到的信号与比较器参考信号124进行比较,并且作为响应,提供差分比较器输出信号126。例如,比较器电路106可以从DUT 130接收电压响应信号并将电压响应信号的幅度与比较器参考信号124的幅度进行比较。比较器电路106可以使用差分比较器输出信号126提供关于幅度关系的信息,例如可以包括数字信号或逻辑输出信号。
图2大体示出了包括控制器电路、与外部校准电路接口的旁路电路和输出缓冲器电路的测试系统的示意性示例。例如,图2包括第一强制感测测试系统200,其包括耦合到辅助控制电路206的强制感测器件202。强制感测器件202包括包含每引脚参数测量单元或PMU电路的组件,以及包含DCL电路230的组件,包括其他驱动器、比较器和有源负载电路。PMU电路可以由强制感测器件202中的本地控制器选择性地控制或者可以使用辅助控制电路206来控制。图2的示例可包括或使用来自图1的示例的各种电路、组件或功能块。例如,强制感测器件202可包括耦合到与DCL电路230相同的DUT引脚128的PMU电路,例如上面在图1的示例中类似地描述的。PMU电路可以被配置为支持与DUT 130的高精度、低带宽或DC强制感测交互,并且DCL电路230可以被配置为支持与DUT 130的相对高速的强制感测交互。
在图2的示例中,DCL电路230和PMU电路耦合在DUT引脚128处。DCL电路230可以包括第一驱动器AB 102、第一驱动器A 104、比较器电路106、第一负载电路114、第一电阻器108,或被配置为支持与DUT 130的相对高速的强制感测交互的其他电路或组件。
强制感测器件202中的电路和组件,例如除了包含DCL电路230的那些之外的电路和组件,可以包括PMU强制电路110和PMU感测电路112。在图2的示例中,PMU电路包括控制器电路210、旁路电路218和输出缓冲器电路222。PMU电路可以使用旁路电路218选择性地耦合到辅助控制电路206。强制感测器件202可以包括第一校准输入节点228、辅助输入节点204,以及与辅助控制电路206接口的DUT信息输出节点208。输出缓冲器电路222可以通过输出节点耦合到DUT引脚128,并且输出缓冲器电路222可以经由第一校准输入节点228耦合到辅助控制电路206。
在图2的示例中,旁路电路218可以通过辅助输入节点204和DUT信息输出节点208耦合到辅助控制电路206。辅助控制电路206可以被配置为从旁路电路218接收来自或关于DUT的信息,并且辅助控制电路206可以提供对强制感测器件202的一个或多个部分的辅助控制,例如对输出缓冲器电路222的控制。在一个示例中,辅助控制电路206可以被配置为通过第一校准输入节点228直接驱动或加载DUT引脚128。
在一个示例中,控制器电路210可以在测试控制输入节点214处接收测试控制信号,并且可以从DUT或关于DUT接收信息,例如通过本地DUT信息节点212。响应于DUT信息和测试控制信号,控制器电路210可以在强制控制输出节点224处提供信号。例如,控制器电路210可以在强制控制输出节点224处提供强制控制信号或DUT强制信号。控制器电路210,例如可以理解为PMU电路的本地控制器,可以向输出缓冲器电路222处的缓冲器控制节点226提供强制控制信号,并且作为响应,输出缓冲器电路222中的一个或多个输出缓冲器可以被激活并在DUT引脚128处提供信号。在一个示例中,控制器电路210包括反馈网络,其被配置为从本地DUT信息接收测试控制信号和DUT信息节点212。反馈网络可用于更新强制控制信号或由控制器电路210提供的强制控制信号的特性。
在一个示例中,旁路电路218可以包括被配置为选择性地启用输出缓冲器电路222的辅助控制的电路。也就是说,旁路电路218可以选择将多个不同控制信号中的哪一个提供给缓冲器控制节点226处的输出缓冲器电路222。例如,旁路电路218中的开关电路可以使控制器电路210和输出缓冲电路222之间的直接通信,或者开关电路可以中断来自控制器电路210的通信,使得输出缓冲器电路222处于辅助控制状态。在图2的示例中,旁路电路218包括第一开关电路216,其可以被配置为接收两个信号并且将接收到的信号中的选定一个提供给输出缓冲器电路222。例如,第一开关电路216可以被配置为通过强制控制输出节点224从控制器电路210接收本地控制信号,并通过辅助输入节点204从辅助控制电路206接收辅助控制信号。第一切换电路216可以根据第一强制感测测试系统200的工作模式来选择本地或辅助控制信号。例如,当PMU电路处于本地控制下时,第一切换电路216可以选择来自控制器电路210的本地控制信号。当PMU电路处于辅助控制下时,例如在校准期间,则第一切换电路216可选择来自辅助控制电路206的辅助控制信号。
旁路电路218还可以包括被配置为控制去往或来自辅助控制电路206的各种DUT信息的通信的电路。例如,旁路电路218可以使用DUT信息输出节点208将关于从DUT接收到的信号的电流信息和/或电压信息传送到外部系统或设备,或传送到辅助控制电路206。在一个示例中,旁路电路218可以包括第二开关电路220,其可以被配置为接收代表或指示DUT电压或DUT电流的相应DUT信息信号。第二开关电路220可以将一个或多个DUT信息信号路由到控制器电路210或辅助控制电路206,例如取决于第一强制感测测试系统200的操作模式。
强制感测器件202可以包括一个集成电路,例如可以使用特定半导体类型的特定半导体管芯来构建。在一个示例中,强制感测器件202可以包括多个不同的集成电路,例如可以使用相似或不同的管芯来构建。即,不同的集成电路,例如对应于强制感测器件202的不同部分,可以包括不同类型的不同半导体。例如,PMU电路的前端部分可以包括CMOS型半导体,而PMU电路和/或DCL电路230的其他部分可以包括不同类型的半导体。图3图示了包括使用不同半导体构建的强制感测器件202的部分的示例。
图3大体示出了测试系统的示意性示例,该测试系统包括具有参数测量单元的第一部分和具有驱动器、比较器和有源负载的第二部分。例如,图3包括多管芯强制感测测试系统300,其包括强制感测器件202、DUT 130和辅助控制电路206。强制感测器件202包括包含每个引脚的组件参数测量单元或PMU电路,以及包括DCL电路230的组件,DCL电路230包括其他驱动器、比较器和有源负载电路。强制感测器件202可以在多种不同模式下操作,包括测试模式,例如在本地控制下,以及辅助控制模式。辅助控制电路206可用于在辅助控制模式下操作强制感测器件202。在一个示例中,辅助控制模式可以用于校准测试系统的各个方面并且可以包括用于校准强制感测器件202中的输出驱动或缓冲器组件的强制校准模式和用于校准感测电路的感测校准模式或强制感测器件202中的组件。
图3的示例说明强制感测器件202的各个方面可分布于或构建在多个不同的半导体装置上,并可使用接口连接。例如,多管芯强制感测测试系统300可以包括使用器件接口314耦合到第二半导体器件308的第一半导体器件304。第二半导体器件308可以耦合到DUT130。如下文进一步讨论的,可以使用不同半导体器件类型的不同半导体器件来构建强制感测器件202。
图3的示例可以包括或使用来自图1和/或图2的示例的各种电路、组件或功能块。例如,强制感测器件202可以包括耦合到相同DUT引脚128的PMU电路作为DCL电路230,例如类似地如上所述。强制感测器件202可以使用一个或多个用户可访问节点与辅助控制电路206通信。在一个示例中,强制感测器件202可以包括被配置为从辅助控制电路206接收校准测试信号的第一校准输入节点228。强制感测器件202可以包括被配置为提供信息的DUT电流感测节点378关于到辅助控制电路206的DUT电流信号,以及被配置为向辅助控制电路206提供关于DUT电压信号的信息的DUT电压感测节点380。强制感测器件202可以包括被配置为用于的辅助输入节点376接收来自辅助控制电路206的辅助控制信号。
强制感测器件202中的电路和组件,例如除了包含DCL电路230的那些之外的电路和组件,可以包括强制感测器件202中的PMU的PMU强制感测电路110和PMU感测电路112。例如,PMU电路可以包括控制器电路210,例如在PMU电路的前端部分,具有数模转换器电路,或第一DAC 302,以及第一强制放大器310。第一强制放大器310可以配置为提供缓冲驱动信号。
PMU电路可以包括具有开关的强制控制反馈网络,这些开关被配置为控制从DUT130到第一强制放大器310的差分输入的信息流。例如,强制控制反馈网络可以包括感测放大器输出开关348被配置为选择性地将感测放大器电路366的输出耦合到第一强制放大器310,仪表放大器输出开关336被配置为将仪表放大器电路358的输出选择性地耦合到第一强制放大器310,以及反馈开关330被配置为选择性地将第一强制放大器310的输出耦合到第一强制放大器310的输入。感测放大器电路366和仪表放大器电路358可以被配置为从DUT130接收DUT电压信息或DUT电流信息,反过来,可用于生成供强制控制反馈网络使用的反馈信号克。
在示例中,DUT电路包括DUT感测部分,其被配置为接收或测量经由DUT引脚128从DUT 130接收的信号,例如通过DUT感测电阻器370和/或使用各种强制感测电阻器R1-R6。当DUT感测电阻器370或其他强制感测电阻器的值已知时,可以基于特定电阻器两端的电压来确定关于来自DUT 130的电流信号的信息。在示例中,可以使用仪表放大器电路358测量电流信号信息。仪表放大器电路358可以包括差分放大器电路,其被配置为比较来自DUT 130的电流信号信息,例如经由DUT感测电阻器370接收的电流信号信息,具有PMU电路的输出缓冲器电路中特定感测节点处的电流信息。
在示例中,第一DAC 302可以包括测试控制输入节点214以从外部测试控制器接收控制信号。测试控制输入节点214处的信号可由用户或程序指定,例如定义一个或多个测试参数。响应于测试控制输入节点214处的信号,第一DAC 302可以向第一强制放大器310提供测试控制信号340。第一强制放大器310可以接收测试控制信号340和DUT信息信号344,以及例如经由旁路电路218提供用于与DUT 130通信的DUT驱动信号或用于控制输出缓冲器电路222中的一个或多个缓冲器电路的缓冲器控制信号之一。
在示例中,旁路电路218可以包括第一选择器电路322,其被配置为从控制器电路210和辅助控制电路206接收信息。图3的例子中的第一选择器电路322可以对应于图2的例子中的第一开关电路216。第一选择器电路322可用于接收一个或多个控制信号并将选择的一个控制信号提供给第一设备输出节点346(例如,对应于图2示例中的缓冲器控制节点226),从而控制输出信号或DUT驱动信号,由一个或多个输出缓冲器提供。例如,在强制校准模式中,第一选择器电路322可以被配置为通过经由第一装置输出节点346将来自辅助输入节点376的信号传送到第二装置输入节点354来启用对第二半导体装置308上的缓冲器的辅助控制。即,在强制校准模式下,输出缓冲电路222中的缓冲器可受辅助控制电路206提供的辅助控制。在非校准模式或测试模式下,第一选择器电路322可以被配置为通过第一设备输出节点346将来自诸如第一强制放大器310的本地控制器的信号传送到第二设备输入节点354。第一选择器电路322可以可选地包括多路复用器电路,或以协调方式一起操作的各种开关设备,或者可以包括传输门或自举开关。
在示例中,第二半导体器件308上的缓冲器,例如包括来自图2的示例的输出缓冲器电路222,可以被配置为在第一选择器电路322和DUT引脚128之间提供多个不同的信号路径。不同的缓冲器第二半导体器件308上的缓冲器实例或缓冲器实例可以被配置为相互排他地操作,使得缓冲器实例中的仅一个在特定时间操作。在其他示例中,可以一起使用多个缓冲区实例。在图3的例子中,缓冲器可以包括第一缓冲器电路306、第二缓冲器电路312和第三缓冲器电路316,并且每个缓冲器电路可以被配置为提供不同电流幅度范围内的电流信号。不同缓冲器电路的各个输出可以耦合到各自的感测节点,而感测节点又可以耦合到电阻输出网络的各个部分。在图3的例子中,第一缓冲器电路306的输出可以通过第一输出电阻器R1耦合到DUT 130。第二缓冲电路312的输出可以通过第二输出电阻器R2和第一输出电阻器R1的串联组合耦合到DUT 130,并且并且第三缓冲电路316的输出可以通过第三输出电阻R3、第二输出电阻R2和第一输出电阻R1的串联组合耦合到DUT 130。可以基于电阻输出网络的已知电阻特性和从电阻输出网络中的一个或多个感测节点测量的电压信息来计算关于提供给DUT 130的信号的电流幅度信息。电阻网络的相同感测节点可用于读取关于从DUT 130接收的电流信号的幅度信息。
在图3的示例中,强制感测器件202的强制电路和感测电路可以使用辅助控制电路206来校准。辅助控制电路206可以包括校准输入364以接收用户指定的校准信号Vin,来自外部来源。辅助控制电路206可以包括校准放大器362,其被配置为从DUT 130接收校准输入364和反馈信息。在示例中,校准信号Vin可以由DAC电路响应于数字校准信号提供。来自DUT130的反馈信息可以从强制感测器件202选择性地提供给辅助控制电路206,例如,使用电流感测开关372和电压感测开关374。校准放大器362可以经由辅助输入节点376耦合到强制感测器件202,并且可以向DUT 130和强制感测器件202的一个或多个其他部分提供已知信号(例如,基于Vin)。DUT的响应信息或其他行为可以响应于已知的驱动信号来监测或测量强制感测器件202的或强制感测器件202,从而实现多管芯强制感测测试系统300的用户校准。
在一个示例中,在强制校准模式下,第一选择器电路322可以被配置为将来自辅助控制电路206的信号传输到第一设备输出节点346,反馈开关330可以闭合,并且电流感测开关372和电压感测开关374可以闭合。在强制校准模式中,第一强制放大器310可被置于反馈模式以帮助防止内部损坏,例如对PMU电路的各个部分的损坏。也就是说,在强制校准模式下,辅助控制电路206中的校准放大器362提供信号以控制第二半导体器件308上的一个或多个缓冲器,并且控制器电路210可以不使用。
在感测校准模式中,可以校准DUT感测电路,例如在强制感测器件202中包括各种精密电阻器(例如,图3的示例中的R1-R6)。在示例中,电流校准信号可以在第一校准输入节点228处由强制感测器件202接收。第一二极管368可以耦合在第一校准输入节点228和强制感测器件202中的其他电路之间,例如帮助保护强制感测器件202中的其他电路免受潜在的破坏外部校准信号的影响。例如,第一二极管368可以耦合在第一校准输入节点228和第二半导体器件308中的电阻网络之间。其他开关可以可选地提供在第一校准输入节点228处,或在第一二极管368和DUT引脚128、DCL电路230、DUT感测电阻器370或输出缓冲器电路的其他部分的一个或多个。
基于关于电流校准信号的信息和经由第二选择器电路326的输入从第二选择器电路326接收的信息,可以确定各种感测电阻器(例如,R1-R6)的准确电阻值。因此,可以通过提供已知的电流校准信号然后测量来自到第二选择器电路326的相应输入的相应响应来促进在多个不同电流感测和驱动范围中的每一个中的强制感测器件202的校准。
在一个示例中,在测试模式下,第一选择器电路322可以被配置为将信号从控制器电路210传输到第一设备输出节点346,反馈开关330可以打开,并且电流感测开关372和电压感测开关374可以打开。在测试模式下,第一强制放大器310可以提供信号以控制输出缓冲器电路,而其他驱动电路,例如辅助控制电路206中的校准放大器362,可以不使用。
在一个示例中,强制感测器件202可以被配置用于在DUT引脚128处进行钳位以帮助避免或防止强制感测器件202的损坏,例如当设备处于校准模式时。如果施加到DUT 130的电压或电流超过规定的上限或下限钳位电平,则钳位电路可以被配置为钳位第一强制放大器310的输出。在短路或开路的情况下,钳位电路也会发挥作用。如果在改变到不同的操作模式时或在将设备编程到不同的电流范围时出现瞬态电压或电流尖峰,钳位电路还可以保护DUT 130。在一个示例中,如果在校准程序期间DUT引脚128处的电压超过指定的阈值电压,则第一选择器电路322可以断开辅助控制电路206并将系统控制返回到控制器电路210。
表1描述了当强制感测器件202处于不同操作模式时强制感测器件202的各种开关和装置的状态信息。例如,表1示出了在强制校准模式、感测校准模式、测试模式和钳位模式下各个开关和第一选择器电路322的状态之间的关系。
表1.强制感测器件202202的部分的逻辑图
尽管图3的示例说明第一二极管368是强制感测器件202的组件,但第一二极管368可类似地提供在强制感测器件202的外部。例如,第一二极管368可耦合到强制感测器件202外部的第一校准输入节点228,或者第一二极管368可以设置在辅助控制电路206中。
图3的示例大体示出了耦合第一半导体器件304和第二半导体器件308的器件接口314。器件接口314可以包括被配置为在不同半导体器件之间传送信息的一个或多个信号路径。一个或多个电导体可以被配置用于单向或双向通信。可以最小化器件接口314中的多个信号路径或导体以简化不同半导体器件之间的互连。
在一个示例中,第一半导体器件304,例如包括PMU电路的一部分,可以是低成本、低速的半导体器件,集成器件可以构建在其上或与其一起构建。例如,第一半导体器件304可以包括可以构建CMOS型开关器件的CMOS型管芯。第二半导体器件308,例如包括PMU电路、DCL电路230或其他电路的另一部分,可以是成本更高、速度更快的半导体器件,集成器件可以构建在其上或与其一起构建。例如,第二半导体器件308可以包括可以构建双极型开关器件的双极型管芯。与第二半导体器件308相比,第一半导体器件304及其伴随的制造工艺可以包括或使用更少的掩模、更大的光刻、更大的公差,并且可以具有更高的总产量。
在图3的示例中,第一半导体器件304和第二半导体器件308包括与辅助控制电路206通信的各种接口节点。例如,第一半导体器件304包括辅助输入节点376、DUT电流感测节点378和DUT电压感测节点380,并且第二半导体器件308包括第一校准输入节点228。
第一半导体器件304还可以包括各种开关器件,包括感测放大器输出开关348、仪表放大器输出开关336、电流感测开关372、电压感测开关374和反馈开关330。在一个示例中,第一半导体器件304可以包括第一选择器电路322,例如可以包括被配置为实现多路复用器的功能的集成多路复用器设备或分立开关。与使用第二半导体器件308实现的类似器件相比,使用第一半导体器件304可以更容易且更廉价地实现各种开关和多路复用器。
将开关器件与多管芯强制感测测试系统300的第一半导体器件304集成为系统校准提供了各种好处。例如,通过提供集成开关,可以避免与外部开关相关的负载问题,并且可以在校准过程中使用更大范围的电流信号。在没有提供对测试系统中的驱动电路的访问的集成开关的示例中,使用相对大的外部开关的测试系统可以接收大幅度的校准电流信号,并且这样的大开关会对DUT引脚128产生不利的负载。取而代之的是,通过提供多管芯强制感测测试系统300内部的校准信号接入点,例如经由各种集成开关,外部校准电路可以用于控制系统的集成驱动信号电路,例如多管芯强制感测测试系统300的输出缓冲器电路。
在图3的示例中,第一半导体器件304包括用于与第二半导体器件308通信的各种器件接口节点,例如使用器件接口314。第二半导体器件308包括用于与第一半导体器件304通信的各种器件接口节点,例如使用设备接口314。例如,第一半导体器件304包括第一设备输出节点346、第一设备反馈节点350和第一设备两用节点352。第二半导体设备308包括第二设备输入节点354、第二设备反馈节点360和第二设备双用途节点356。在设备接口节点之间延伸的各种信号路径可以包括设备接口314。例如,器件接口314可以包括第一信号路径324、第二信号路径328和双向信号路径332。通常,第一信号路径324是用于将信号从第一半导体器件304传送到第二半导体器件308的单向信号路径,第二信号路径328是用于将信号从第二半导体器件308传送到第一半导体器件304的单向信号路径。
在一个示例中,第一信号路径324可以将强制控制信号334从第一半导体器件304传输到第二半导体器件308。第一选择器电路322可以被配置为在第一器件输出节点346处提供强制控制信号334,例如基于来自辅助控制电路206或来自第一强制放大器310的信号。强制控制信号334可以使用器件接口314中的第一信号路径324传输到第二半导体器件308处的第二器件输入节点354。在一个示例中,第二器件输入节点354耦合到第二半导体器件308中的缓冲器电路网络。缓冲器电路网络可以包括各种缓冲器电路实例,这些缓冲器电路实例可以被独立地或选择性地配置成响应于强制控制信号334向DUT 130提供输出信号。
第二信号路径328可将第一DUT感测信号342从第二半导体器件308传输至第一半导体器件304。第一DUT感测信号342可包括从DUT 130接收的电流或电压信号,例如经由DUT感测电阻器370。第二半导体装置308可以在第二装置反馈节点360处提供第一DUT感测信号342,并且第一半导体器件304可以在第一装置反馈节点350处接收第一DUT感测信号342。
双向信号路径332可以被配置为在第一半导体器件304处的第一器件两用节点352和第二半导体器件308处的第二器件两用节点356之间传输强制感测信号338。强制感测信号338可以取决于多管芯强制感测测试系统300的操作模式。例如,在测试模式中,强制感测信号338可以包括未缓冲的、小幅度的DUT力信号,其经由第二半导体装置308从第一半导体器件304传送至DUT 130。在辅助控制模式或校准模式中,强制感测信号338可以包括由第二半导体器件308接收并从第二半导体器件308传送到第一半导体器件304的第二DUT感测信号。
在示例中,可以使用第一半导体器件304上的信号源生成小幅度DUT强制信号。在图3中,可以使用第一开关318和第二开关320中的至少一个来提供小幅度DUT强制信号。第一开关318和第二开关320中的至少一个可以被配置为将输出信号,例如从第一强制放大器310中的一个或从辅助控制电路206,到第一设备两用节点352,第一开关318和第二开关320可以独立控制。经由第一开关318和第二开关320提供的各个信号可以具有不同的幅度特性。
在多管芯强制感测测试系统300的另一种测试模式中,双向信号路径332可以被配置为将第二DUT感测信号从第二半导体器件308传输到第一半导体器件304。即,第二半导体器件308可从DUT 130接收DUT信息,并在第二装置两用节点356处向第一半导体装置304的第一装置两用节点352提供第二DUT感测信号。在一个例子中,第二DUT感测信号可被报告给控制系统或者可以被第二选择器电路326接收。在一个例子中,第二设备双用途节点356可以提供第二DUT感测信号并且第二设备反馈节点360可以同时提供第一DUT感测信号342。
多管芯强制感测测试系统300的示例包括各种开关、源、信号路径和其他可以独立或联合配置以提供小幅度DUT电流强制信号的设备。然而,可以类似地使用更少或更多的开关、源、信号路径和/或其他设备。多管芯强制感测测试系统300的示例包括三个缓冲电路,包括第一缓冲电路306、第二缓冲电路312和第三缓冲电路316。然而,可以类似地使用更少或额外的缓冲电路。
图4大体图示了第一方法400的示例,其可以包括根据测试系统的操作模式提供测试或校准信号。在一个示例中,第一方法400可以包括或使用第一强制感测测试系统200或多管芯强制感测测试系统300中的一个或多个。
在块402,第一方法400包括使用本地控制器产生强制控制信号。例如,块402可以包括使用控制器电路210在强制控制输出节点224处提供信号。强制控制信号可以是DUT强制信号或者可以是控制测试系统输出级中一个或多个缓冲器操作的信号。
在判定块404,第一方法400包括为测试系统选择操作模式。例如,决定块404可以包括在校准模式和测试模式之间进行选择。在测试模式下,系统可以配置为执行DUT强制或DUT感测功能,例如基于从测试控制器接收的测试控制信号。例如,测试控制器可以被配置为在测试控制输入节点214处提供测试控制信号。在校准模式中,系统可以被配置为启用系统的强制或感测方面的用户校准。
在校准模式中,在框406,第一方法400包括旁路本地控制器,例如控制器电路210。例如,框406可以包括使用旁路电路218来将对测试系统的一个或多个方面的控制转移到辅助控制器。在示例中,在块406旁路本地控制器可以包括使用第一选择器电路322将系统的输出缓冲器电路选择性地耦合到辅助控制器之一,例如辅助控制电路206,或者到集成缓冲驱动器,例如控制器电路210。辅助控制器可以被配置为向缓冲驱动器提供辅助控制信号。
进一步在校准模式中,在块408,第一方法400包括在系统的输出缓冲器电路处接收辅助控制信号。例如,块408可以包括在缓冲器控制节点226处从辅助控制电路206接收辅助控制信号。辅助控制信号可以被配置为驱动输出缓冲器电路222中的一个或多个缓冲器从而向DUT 130提供信号。在块410,第一方法400包括在DUT接口节点处提供校准DUT信号。例如,块410可以包括基于辅助控制信号在DUT引脚128处提供校准信号。
返回判定块404并继续到测试模式,第一方法400可以包括在块412处在系统的输出缓冲器电路处接收强制控制信号。在输出缓冲器电路处接收强制控制信号可以包括,例如,在缓冲器控制节点226处经由第一选择器电路322从控制器电路210中的第一力放大器310接收信号。在块414,第一方法400可以包括在DUT接口节点处提供测试信号。提供测试信号可以包括在DUT引脚128处提供测试激励,并且测试激励可以基于强制控制信号。
图5大体示出了第二方法500的示例,其可以包括使用校准电路生成辅助控制信号。第二方法500可以包括或使用来自第一强制感测测试系统200或多管芯强制感测测试系统300中的一个或多个的校准电路。可以将辅助控制信号提供给测试系统,例如使用辅助输入节点376,以控制系统的输出缓冲器电路的操作。
在块502,第二方法500可以包括在辅助控制电路206处接收校准参考信号。接收参考信号可以包括在校准放大器362的校准输入364处接收校准参考信号。校准参考信号可以包括用户指定的校准信号Vin,例如可以从外部源、从辅助控制电路206中的DAC或从另一个源接收。
在块504,第二方法500可以包括在辅助控制电路206处从DUT接收DUT信号信息。例如,接收到的DUT信号信息可以包括来自DUT 130的DUT电压或DUT电流信息。在例子中,在块504,辅助控制电路206可以通过电流感测开关372和DUT电流感测节点378接收DUT电流信息,并且辅助控制电路206可以通过电压感测开关374和DUT电压感测节点380接收DUT电压信息。
在块506,第二方法500可以包括基于参考信号和基于接收到的DUT信号信息生成辅助控制信号。例如,块506可以包括使用差分放大器,例如校准放大器362,以基于在块502接收的校准参考信号和基于在块504接收的DUT信号信息生成辅助控制信号。校准放大器362可以在辅助输入节点376处提供辅助控制信号,例如,以控制系统中输出缓冲器电路的操作。
本公开的各个方面可以帮助提供对这里确定的测试系统相关问题的解决方案。在例子中,方面1可以包括或使用主题(例如装置、系统、设备、方法、用于执行动作的装置,或包括指令的设备可读介质(当由设备执行时,这些指令可以使设备执行)或制品),例如可以包括或使用测试设备系统。在例子中,方面1可包括一种用于向被测设备(DUT)提供信号或从其接收信号的测试设备系统。方面1可包括:具有输出缓冲器电路的系统,被配置为响应于缓冲器控制节点处的强制控制信号向DUT提供DUT信号;和控制器电路,被配置为在所述缓冲器控制节点处提供所述强制控制信号;和旁路电路,被配置为选择性地旁路所述控制器电路并在所述缓冲器控制节点处提供辅助控制信号。
方面2可以包括或使用、或者可以可选地与方面1的主题组合以可选地包括或使用:耦合到所述旁路电路并被配置为提供辅助控制信号的辅助控制电路。
方面3可以包括或使用、或者可以可选地与方面2的主题组合以可选地包括:辅助控制电路被配置为从DUT接收信息并作为响应提供辅助控制信号。
方面4可以包括或使用、或者可以可选地与方面1到3的一个或任何组合的主题组合以可选地包括:控制器电路包括带有放大器的反馈网络,放大器包括:第一输入节点,被配置为接收测试控制信号;第二输入节点,被配置为从DUT接收信息,以及放大器输出节点,被配置为基于测试控制信号和来自DUT的信息之间的关系提供强制控制信号。
方面5可以包括或使用、或者可以可选地与方面1到4的一个或任何组合的主题组合以可选地包括:旁路电路包括信号选择器电路,该信号选择器电路被配置为选择性地将缓冲器控制节点耦合到控制器电路或辅助源设备,其中辅助源设备可以被配置为提供辅助控制信号来控制输出缓冲器电路。
方面6可以包括或使用、或者可以可选地与方面5的主题组合以可选地包括:DUT电压感测输出节点,被配置为向辅助源设备提供关于DUT节点处的电压信号的信息,其中辅助源设备可以被配置为基于关于DUT节点处的电压信号的信息来提供辅助控制信号。
方面7可以包括或使用、或者可以可选地与方面5的主题组合以可选地包括或使用:DUT电压感测输出节点,被配置为向辅助源装置提供关于DUT节点处的电压信号的信息;和DUT电流感测输出节点,被配置为向辅助源装置提供关于DUT节点处的电流信号的信息。方面7可以包括辅助源设备,被配置为基于关于DUT节点处的电压信号的信息或关于DUT节点处的电流信号的信息来提供辅助控制信号。
方面8可以包括或使用、或者可以可选地与方面1到7的一个或任何组合的主题组合以可选地包括或使用:二极管耦合到输出缓冲器电路中的电阻器,其中当旁路电路旁路控制器电路时,二极管可以被配置为从外部源设备接收校准电流信号。
方面9可以包括或使用、或者可以可选地与方面1到8的一个或任何组合的主题组合以可选地包括:旁路电路包括被配置为选择性地将缓冲器控制节点耦合到控制器电路的第一开关,并且旁路电路包括被配置为将缓冲器控制节点选择性地耦合到提供辅助控制信号的源设备的第二开关。
方面10可以包括或使用、或者可以可选地与方面1到9的一个或任何组合的主题组合以可选地包括:输出缓冲器电路包括串联耦合的第一缓冲器和第一电阻器,并且输出缓冲器电路可以被配置为响应于缓冲器控制节点处的强制控制信号经由第一电阻器向DUT提供DUT信号。
方面11可以包括或使用、或者可以可选地与方面10的主题组合以可选地包括或使用:耦合到DUT和第一电阻器的二极管,其中二极管可以被配置为从辅助电流源接收辅助电流信号。
方面12可以包括或使用、或者可以可选地与方面1到11的一个或任何组合的主题组合以可选地包括:输出缓冲器电路包括通过相应的多个输出电阻耦合到DUT的多个缓冲器,并且可以基于缓冲器控制节点处的强制控制信号的特性选择多个缓冲器中的一个或多个以向DUT节点提供DUT信号。
方面13可以包括或使用、或者可以可选地与方面10的主题组合以可选地包括:控制器电路包括第一半导体管芯的一部分,输出缓冲器电路包括与第一半导体管芯不同的第二半导体管芯的一部分,并且第一半导体管芯可以包括相对较低带宽的集成器件,而第二半导体管芯可以包括相对较高带宽的集成器件。
在例子中,方面14可包括一种操作自动化测试设备(ATE)系统的方法。ATE系统可包括本文所述的一个或多个系统,例如可包括以上提供的方面1至13中的一个或多个。方面14的方法可以包括:使用本地控制器为系统的参数测量单元生成强制控制信号;和在测试模式中,在输出缓冲器电路处接收强制控制信号,并且作为响应,在DUT接口节点处向DUT提供第一被测设备(DUT)信号;和在辅助控制模式中,旁路所述本地控制器并在所述输出缓冲器电路接收辅助控制信号,并且作为响应,向DUT提供第二DUT信号。
方面15可以包括或使用、或者可以可选地与方面14的主题组合以可选地包括:使用不同于所述本地控制器的辅助控制电路产生辅助控制信号;并且使用切换电路,选择来自本地控制器的强制控制信号或来自辅助控制电路的辅助控制信号之一,并将选择的信号提供给输出缓冲器电路。
方面16可以包括或使用、或者可以可选地与方面14或15的一个或任何组合的主题组合以可选地包括:使用多路复用器电路旁路本地控制器以选择性地将输出缓冲器电路耦合到本地控制器或提供辅助控制信号的校准信号源设备。
方面17可以包括或使用、或者可以可选地与方面14到16的一个或任何组合的主题组合以可选地包括:从DUT接收电压或电流信息;和部分地基于从DUT接收的电压或电流信息生成辅助控制信号。
方面18可以包括或使用、或者可以可选地与方面14到17的一个或任何组合的主题组合以可选地包括:使用第一数模转换器(DAC)电路和第一参考信号产生强制控制信号,并且其中辅助控制信号基于不同的第二参考信号。
在例子中,方面19可以包括用于自动化测试的系统或系统的一部分。该系统可包括或使用本文所述的系统或方法中的一个或多个,例如可包括以上提供的方面1至18中的一个或多个。方面19的系统可以包括一种用于向DUT节点处的被测设备(DUT)提供信号或从其接收信号的系统。方面19可以包括第一集成电路(IC),包括第一半导体类型的第一半导体管芯的一部分,并且第一IC可以包括:本地控制器,被配置为产生用于强制感测测试系统的本地强制控制信号;和旁路电路,被配置为基于来自本地控制器的本地强制控制信号或来自相同强制感测测试系统的外部辅助控制器的辅助控制信号向输出缓冲器电路提供缓冲器控制信号。
方面20可以包括或使用、或者可以可选地与方面19的主题组合以可选地包括或使用第二IC,其中第二IC包括第二半导体类型的第二半导体管芯的一部分,并且第二IC包括输出缓冲器电路。
方面21可以包括或使用、或者可以可选地与方面20的主题组合以可选地包括:输出缓冲器电路包括经由相应多个电阻器耦合到DUT节点的多个缓冲器,并且可以选择多个缓冲器中的一个或多个以基于缓冲器控制信号的特性向DUT节点提供强制信号。
方面22可以包括或使用、或者可以可选地与方面19至21的一个或任何组合的主题组合以可选地包括:输出缓冲器电路包括串联耦合的第一缓冲器和第一电阻器,其中输出缓冲器电路可以被配置为响应于缓冲器控制信号,经由第一电阻器向DUT节点提供强制信号。
方面23可以包括或使用、或者可以可选地与方面22的主题组合以可选地包括或使用:二极管耦合到DUT节点和第一电阻器,其中该二极管被配置为从外部辅助控制器接收辅助电流信号。
方面24可以包括或使用、或者可以可选地与方面19至23的一个或任何组合的主题组合以可选地包括:旁路电路包括多个开关,这些开关被配置为选择性地将从DUT接收到的DUT信息提供给外部辅助控制器。
方面25可以包括或使用、或者可以可选地与方面19至24的一个或任何组合的主题组合以可选地包括或使用:外部辅助控制器,其中外部辅助控制器包括校准信号源,该校准信号源被配置为提供校准信号用于校准强制感测测试系统的一个或多个组件。
方面26可以包括或使用、或者可以可选地与方面19至25的一个或任何组合的主题组合以可选地包括:第一IC还包括被配置为向外部辅助控制器提供关于DUT节点处的电流信号的电流信息的DUT电流感测输出节点;以及电压感测输出节点,被配置为向外部辅助控制器提供关于DUT节点处的电压信号的电压信息。
方面27可以包括或使用、或者可以可选地与方面19至26的一个或任何组合的主题组合以可选地包括:输出缓冲器电路包括经由相应多个电阻器耦合到DUT节点的多个缓冲器,并且可以选择多个缓冲器中的一个或多个以基于缓冲器控制信号的特性向DUT节点提供强制信号。
这些非限制性方面中的每一者可独立存在,或可与本文别处讨论的其他方面、示例或特征中的一个或多个以各种排列或组合组合。
该详细描述包括对构成详细描述的一部分的附图的参考。附图通过说明的方式示出了可以实践本发明的特定实施例。这些实施例在本文中也称为“示例”。此类示例可以包括除所示或描述的那些之外的元素。然而,本发明人还考虑仅提供所示或描述的那些元件的示例。本发明人考虑使用所示或描述的那些要素(或其一个或多个方面)的任何组合或排列的示例,关于特定示例(或其一个或多个方面)、或关于其他示例(或一个或多个方面)或其更多方面在此显示或描述。
在本文件中,术语“一个”或“一些”在专利文件中很常见,用于包括一个或多个,独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文档中,除非另有说明,否则术语“或”用于指代非排他性的或,例如“A或B”包括“A但不是B”、“B但不是A”和“A和B”。在本文件中,术语“包括”和“其中”用作相应术语“包括”和“其中”的等效词。
在以下权利要求中,术语“包括”和“包含”是开放式的,即系统、装置、物品、组合物、配方或过程,包括除在权利要求中的此类术语之后列出的元素之外的元素仍被视为属于该权利要求的范围。此外,在所附权利要求中,“第一”、“第二”、“第三”等术语仅作为标签使用,并非对其对象强加数值要求。
在此描述的方法示例可以至少部分地是机器或计算机实现的。一些示例可以包括用指令编码的计算机可读介质或机器可读介质,所述指令可操作以配置电子设备以执行如以上示例中所述的方法或电路操作或电路配置指令。这种方法的实现可以包括代码,例如微代码、汇编语言代码、高级语言代码等。这种代码可以包括用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的部分。此外,代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上,例如在执行期间或在其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如,光盘和数字视频磁盘)、磁带、存储卡或记忆棒、随机存取存储器(RAM)、只读存储器(ROM)等。
以上描述旨在说明性而非限制性。例如,上述示例(或其一个或多个方面)可以彼此组合使用。可以使用其他实施例,例如本领域的普通技术人员在阅读以上描述后。提供摘要以允许读者快速确定技术公开的性质。提交的理解是它不会用于解释或限制权利要求的范围或含义。此外,在上述详细描述中,各种特征可以组合在一起以简化本公开。这不应被解释为意在未要求保护的公开特征对于任何权利要求是必不可少的。相反,本发明的主题可能在于少于特定公开实施例的所有特征。因此,以下权利要求特此作为示例或实施例并入详细说明中,每个权利要求独立作为单独的实施例,并且预期这些实施例可以以各种组合或排列彼此组合。本发明的范围应参考所附权利要求以及这些权利要求所赋予的等效物的全部范围来确定。
Claims (18)
1.一种用于向被测设备DUT提供信号或从其接收信号的测试设备系统,该系统包括:
输出缓冲器电路,被配置为响应于缓冲器控制节点处的强制控制信号向DUT提供DUT信号;
控制器电路,被配置为在所述缓冲器控制节点处提供所述强制控制信号;
旁路电路,被配置为选择性地旁路所述控制器电路并在所述缓冲器控制节点处提供辅助控制信号;和
辅助控制电路,耦合到所述旁路电路并被配置为从DUT接收信息,并作为响应提供所述辅助控制信号。
2.根据权利要求1所述的测试设备系统,其中所述旁路电路包括信号选择器电路,该信号选择器电路被配置为选择性地将所述缓冲器控制节点耦合到所述控制器电路或所述辅助控制电路,其中所述辅助控制电路被配置为提供辅助控制信号以控制所述输出缓冲器电路。
3.根据权利要求2所述的测试设备系统,还包括DUT电压感测输出节点,被配置为向所述辅助控制电路提供关于DUT节点处的电压信号的信息;
其中所述辅助控制电路被配置为基于关于DUT节点处的电压信号的信息提供所述辅助控制信号。
4.根据权利要求2所述的测试设备系统,还包括:
DUT电压感测输出节点,被配置为向所述辅助控制电路提供关于DUT节点处的电压信号的信息;和
DUT电流感测输出节点,被配置为向所述辅助控制电路提供关于DUT节点处的电流信号的信息;和
其中所述辅助控制电路被配置为基于关于DUT节点处的电压信号的信息或关于DUT节点处的电流信号的信息来提供所述辅助控制信号。
5.根据权利要求1所述的测试设备系统,还包括耦合到所述输出缓冲器电路中的电阻器的二极管,其中所述二极管被配置为当所述旁路电路旁路所述控制器电路时从外部源设备接收校准电流信号。
6.根据权利要求1所述的测试设备系统,其中所述旁路电路包括被配置为选择性地将所述缓冲器控制节点耦合到所述控制器电路的第一开关,并且所述旁路电路包括被配置为选择性地将所述缓冲器控制节点耦合到提供辅助控制信号的源设备的第二开关。
7.根据权利要求1所述的测试设备系统,其中所述输出缓冲器电路包括经由相应的多个输出电阻器耦合到DUT的多个缓冲器,并且其中基于所述缓冲器控制节点处的强制控制信号的特性,选择所述多个缓冲器中的一个或多个以向DUT节点提供DUT信号。
8.根据权利要求7所述的测试设备系统,其中:
所述控制器电路包括第一半导体管芯的一部分;和
所述输出缓冲器电路包括与所述第一半导体管芯不同的第二半导体管芯的一部分;和
其中所述第一半导体管芯包括较低带宽的集成器件,而所述第二半导体管芯包括相对较高带宽的集成器件。
9.一种操作自动化测试设备ATE系统的方法,该方法包括:
使用本地控制器为系统的参数测量单元生成强制控制信号;
在测试模式中,在输出缓冲器电路处接收强制控制信号,并且作为响应,在被测设备DUT接口节点处向DUT提供第一DUT信号;和
在辅助控制模式中,旁路所述本地控制器并在所述输出缓冲器电路处接收辅助控制信号,并且作为响应,向DUT提供第二DUT信号。
10.根据权利要求9所述的方法,还包括:
使用不同于所述本地控制器的辅助控制电路产生辅助控制信号;和
使用切换电路,选择来自所述本地控制器的强制控制信号或来自所述辅助控制电路的辅助控制信号之一,并将选择的信号提供给所述输出缓冲器电路。
11.根据权利要求9所述的方法,其中旁路本地控制器包括使用多路复用器电路将所述输出缓冲器电路选择性地耦合到所述本地控制器或提供辅助控制信号的校准信号源设备。
12.根据权利要求9所述的方法,还包括:
从DUT接收电压或电流信息;和
部分地基于从DUT接收的电压或电流信息生成辅助控制信号。
13.一种用于向被测设备DUT节点处的DUT提供信号或从其接收信号的系统,该系统包括:
第一集成电路IC,包括第一半导体类型的第一半导体管芯的一部分,所述第一IC包括:
本地控制器,被配置为产生用于强制感测测试系统的本地强制控制信号;和
旁路电路,被配置为基于来自本地控制器的本地强制控制信号或来自相同强制感测测试系统的外部辅助控制器的辅助控制信号向输出缓冲器电路提供缓冲器控制信号。
14.根据权利要求13所述的系统,还包括外部辅助控制器,其中所述外部辅助控制器包括校准信号源,所述校准信号源被配置为提供校准信号以用于校准所述强制感测测试系统的一个或多个组件。
15.根据权利要求13所述的系统,包括第二IC,其中所述第二IC包括第二半导体类型的第二半导体管芯的一部分,并且所述第二IC包括所述输出缓冲器电路。
16.根据权利要求15所述的系统,还包括二极管和第一电阻器;
其中所述输出缓冲器电路包括串联耦合的第一缓冲器和第一电阻器,
其中所述输出缓冲器电路被配置为响应于缓冲器控制信号,经由所述第一电阻器向DUT节点提供强制信号;和
其中所述二极管被配置为接收来自所述外部辅助控制器的辅助电流信号。
17.根据权利要求13所述的系统,其中所述旁路电路包括多个开关,所述多个开关被配置为选择性地将从DUT接收的DUT信息提供给所述外部辅助控制器。
18.根据权利要求13所述的系统,其中所述第一IC还包括:
DUT电流感测输出节点,被配置为向所述外部辅助控制器提供关于DUT节点处的电流信号的电流信息;和
电压感测输出节点,被配置为向所述外部辅助控制器提供关于DUT节点处的电压信号的电压信息。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/038,598 | 2020-09-30 | ||
US17/038,598 US11340295B2 (en) | 2020-09-30 | 2020-09-30 | Partitioned force-sense system for test equipment |
US17/071,609 | 2020-10-15 | ||
US17/071,609 US11313903B2 (en) | 2020-09-30 | 2020-10-15 | Pin driver and test equipment calibration |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114325532A CN114325532A (zh) | 2022-04-12 |
CN114325532B true CN114325532B (zh) | 2024-03-22 |
Family
ID=80624205
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111139994.1A Active CN114325532B (zh) | 2020-09-30 | 2021-09-28 | 引脚驱动器和测试设备校准 |
CN202111155621.3A Pending CN114325150A (zh) | 2020-09-30 | 2021-09-30 | 用于测试设备的分区强制感测系统 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111155621.3A Pending CN114325150A (zh) | 2020-09-30 | 2021-09-30 | 用于测试设备的分区强制感测系统 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11313903B2 (zh) |
CN (2) | CN114325532B (zh) |
DE (2) | DE102021124919A1 (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003016929A2 (en) * | 2001-08-17 | 2003-02-27 | Np Test, Inc. | Pin electronics interface circuit |
CN101080641A (zh) * | 2004-12-21 | 2007-11-28 | 佛姆法克特股份有限公司 | 用于与测试系统通道接口的双向缓冲器 |
CN101115998A (zh) * | 2004-09-09 | 2008-01-30 | 佛姆法克特股份有限公司 | 用于远程缓冲测试通道的方法和装置 |
CN101471142A (zh) * | 2007-12-27 | 2009-07-01 | 恩益禧电子股份有限公司 | 半导体集成电路器件及其测试方法 |
CN102016614A (zh) * | 2008-02-21 | 2011-04-13 | 惠瑞捷(新加坡)私人有限公司 | 选择性地使用或绕过远程管脚电子设备块来测试至少一个待测设备的方法和装置 |
CN107294514A (zh) * | 2016-04-13 | 2017-10-24 | 美国亚德诺半导体公司 | 具有输入衰减器的比较器电路 |
CN108603914A (zh) * | 2016-02-11 | 2018-09-28 | 德克萨斯仪器股份有限公司 | 测量集成电路的内部信号 |
CN209963757U (zh) * | 2019-04-25 | 2020-01-17 | 康普技术有限责任公司 | 均流控制电路和电源系统 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU618955B2 (en) * | 1987-06-25 | 1992-01-16 | Sangamo Weston, Inc. | Integrated poly-phase power meter |
US5467024A (en) * | 1993-11-01 | 1995-11-14 | Motorola, Inc. | Integrated circuit test with programmable source for both AC and DC modes of operation |
US6374379B1 (en) * | 1999-02-05 | 2002-04-16 | Teradyne, Inc. | Low-cost configuration for monitoring and controlling parametric measurement units in automatic test equipment |
JP2001155487A (ja) * | 1999-11-30 | 2001-06-08 | Mitsubishi Electric Corp | 半導体集積回路および半導体集積回路システム |
JP4173726B2 (ja) * | 2002-12-17 | 2008-10-29 | 株式会社ルネサステクノロジ | インターフェイス回路 |
US6804620B1 (en) * | 2003-03-21 | 2004-10-12 | Advantest Corporation | Calibration method for system performance validation of automatic test equipment |
DE10355116B4 (de) * | 2003-11-24 | 2016-07-14 | Infineon Technologies Ag | Ein- und Ausgangsschaltung eines integrierten Schaltkreises, Verfahren zum Testen eines integrierten Schaltkreises sowie integrierter Schaltkreis mit einer solchen Ein- und Ausgangsschaltung |
US7508228B2 (en) * | 2004-12-21 | 2009-03-24 | Teradyne, Inc. | Method and system for monitoring test signals for semiconductor devices |
US7135881B2 (en) * | 2004-12-21 | 2006-11-14 | Teradyne, Inc. | Method and system for producing signals to test semiconductor devices |
US7560947B2 (en) * | 2005-09-28 | 2009-07-14 | Teradyne, Inc. | Pin electronics driver |
DE112007001595T5 (de) * | 2006-06-30 | 2009-07-30 | Teradyne, Inc., North Reading | Kalibrierungsvorrichtung |
US7480583B2 (en) * | 2007-03-09 | 2009-01-20 | Verigy (Singapore) Pte. Ltd | Methods and apparatus for testing a circuit |
US8384410B1 (en) * | 2007-08-24 | 2013-02-26 | Advantest (Singapore) Pte Ltd | Parallel test circuit with active devices |
US8094766B2 (en) * | 2008-07-02 | 2012-01-10 | Teradyne, Inc. | Tracker circuit and method for automated test equipment systems |
CN104583897B (zh) * | 2012-07-24 | 2017-12-26 | 瑞萨电子株式会社 | 半导体器件和电子设备 |
CN102998494B (zh) * | 2012-12-14 | 2015-10-28 | 山东电力集团公司电力科学研究院 | 一种用于智能变电站测试系统的测试信号发生装置 |
US10180453B2 (en) * | 2015-09-04 | 2019-01-15 | Analog Test Engines | Increased power efficiency in driver circuits |
US10288674B2 (en) * | 2017-05-04 | 2019-05-14 | Analog Devices Global | Impedance characteristic circuit for electrochemical sensor |
-
2020
- 2020-10-15 US US17/071,609 patent/US11313903B2/en active Active
-
2021
- 2021-09-27 DE DE102021124919.8A patent/DE102021124919A1/de active Pending
- 2021-09-27 DE DE102021124924.4A patent/DE102021124924A1/de active Pending
- 2021-09-28 CN CN202111139994.1A patent/CN114325532B/zh active Active
- 2021-09-30 CN CN202111155621.3A patent/CN114325150A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003016929A2 (en) * | 2001-08-17 | 2003-02-27 | Np Test, Inc. | Pin electronics interface circuit |
CN101115998A (zh) * | 2004-09-09 | 2008-01-30 | 佛姆法克特股份有限公司 | 用于远程缓冲测试通道的方法和装置 |
CN102053221A (zh) * | 2004-09-09 | 2011-05-11 | 佛姆法克特股份有限公司 | 用于远程缓冲测试通道的方法和装置 |
CN101080641A (zh) * | 2004-12-21 | 2007-11-28 | 佛姆法克特股份有限公司 | 用于与测试系统通道接口的双向缓冲器 |
CN101471142A (zh) * | 2007-12-27 | 2009-07-01 | 恩益禧电子股份有限公司 | 半导体集成电路器件及其测试方法 |
CN102016614A (zh) * | 2008-02-21 | 2011-04-13 | 惠瑞捷(新加坡)私人有限公司 | 选择性地使用或绕过远程管脚电子设备块来测试至少一个待测设备的方法和装置 |
CN108603914A (zh) * | 2016-02-11 | 2018-09-28 | 德克萨斯仪器股份有限公司 | 测量集成电路的内部信号 |
CN107294514A (zh) * | 2016-04-13 | 2017-10-24 | 美国亚德诺半导体公司 | 具有输入衰减器的比较器电路 |
CN209963757U (zh) * | 2019-04-25 | 2020-01-17 | 康普技术有限责任公司 | 均流控制电路和电源系统 |
Also Published As
Publication number | Publication date |
---|---|
DE102021124919A1 (de) | 2022-03-31 |
CN114325150A (zh) | 2022-04-12 |
CN114325532A (zh) | 2022-04-12 |
US20220099738A1 (en) | 2022-03-31 |
US11313903B2 (en) | 2022-04-26 |
DE102021124924A1 (de) | 2022-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6940271B2 (en) | Pin electronics interface circuit | |
EP1126524A2 (en) | Circuit and method for trimming integrated circuits | |
US7489123B2 (en) | Calibration control for pin electronics of automatic testing equipment | |
JP4290370B2 (ja) | ディスプレイを駆動する駆動デバイス及び駆動デバイスを含むディスプレイ装置 | |
EP0811850A2 (en) | High resolution supply current test system | |
EP0430372A1 (en) | Test system integrated on a substrate and a method for using such a test system | |
US7352193B2 (en) | Voltage-impressed current measuring apparatus and current buffers with switches used therefor | |
TWI487281B (zh) | 用於使用積體電路接腳作為限流輸入及汲極開路輸出之系統及方法 | |
EP2562932A1 (en) | Integrated circuit | |
CN104698264B (zh) | 具有用于分流测量的可调整箝位的无源输入滤波器 | |
EP1832888B1 (en) | V/I source and test system incorporating the same | |
CN114325532B (zh) | 引脚驱动器和测试设备校准 | |
KR960011256B1 (ko) | 반도체 집적회로장치 및 그 기능시험방법 | |
US5796260A (en) | Parametric test circuit | |
US11340295B2 (en) | Partitioned force-sense system for test equipment | |
US10848157B2 (en) | Level converter and a method for converting level values in vehicle control devices | |
EP3650868B1 (en) | Amplifier systems for measuring a wide range of current | |
CN112834826A (zh) | 一种利用数字测试通道测量电容量的方法 | |
JP2002168914A (ja) | 安定化電源装置 | |
US11955957B2 (en) | Smart electronic switch | |
US20240094751A1 (en) | Current controlled voltage regulator testing | |
JPH0998088A (ja) | 半導体集積回路 | |
Arbet et al. | On-chip parametric test of binary-weighted R-2R ladder D/A converter and its efficiency | |
KR20240052470A (ko) | TEG(Test Element Group) 회로, 반도체 장치, 및 TEG 회로 테스트 방법 | |
JPH07183346A (ja) | 半導体テスト装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |