KR20240052470A - TEG(Test Element Group) 회로, 반도체 장치, 및 TEG 회로 테스트 방법 - Google Patents

TEG(Test Element Group) 회로, 반도체 장치, 및 TEG 회로 테스트 방법 Download PDF

Info

Publication number
KR20240052470A
KR20240052470A KR1020220132566A KR20220132566A KR20240052470A KR 20240052470 A KR20240052470 A KR 20240052470A KR 1020220132566 A KR1020220132566 A KR 1020220132566A KR 20220132566 A KR20220132566 A KR 20220132566A KR 20240052470 A KR20240052470 A KR 20240052470A
Authority
KR
South Korea
Prior art keywords
test
voltage
pad
gate
circuit
Prior art date
Application number
KR1020220132566A
Other languages
English (en)
Inventor
이청원
추교수
박영우
이승훈
최진우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220132566A priority Critical patent/KR20240052470A/ko
Priority to CN202310841960.XA priority patent/CN117890741A/zh
Priority to US18/454,404 priority patent/US20240125841A1/en
Publication of KR20240052470A publication Critical patent/KR20240052470A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10—Measuring sum, difference or ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16571—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing AC or DC current with one threshold, e.g. load current, over-current, surge current or fault current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Environmental & Geological Engineering (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)

Abstract

TEG(Test Elements Group) 회로는, 테스트 트랜지스터, 테스트 전압이 인가되도록 구성된 제1 패드, 상기 제1 패드에 연결되어 있는 제1 입력단, 상기 테스트 트랜지스터의 제1 단에 연결되어 있는 제2 입력단, 및 상기 제2 입력단에 전기적으로 연결되어 있는 출력단을 포함하는 증폭기, 상기 증폭기의 출력단에 연결되어 있는 일단 및 상기 테스트 트랜지스터의 제1 단에 연결되어 있는 타단을 포함하는 가변 저항, 및 상기 테스트 트랜지스터의 게이트에 게이트 전압을 공급하는 게이트 구동회로를 포함할 수 있다.

Description

TEG(Test Element Group) 회로, 반도체 장치, 및 TEG 회로 테스트 방법{TEG CIRCUIT, SEMICONDUCTOR DEVICE, AND TEST METHOD OF THE TEG CIRCUIT}
본 개시는 TEG(Test Element Group) 회로, TEG 회로를 포함하는 반도체 장치, 및 TEG 회로 테스트 방법에 관한 것이다.
오프-칩(off-chip)과 달리 온-칩(on-chip)에서는 트랜지스터의 드레인, 게이트, 소스 및 바디에 정확한 전압을 직접 인가하기 어렵다. 특히, 온-칩 구조에서 트랜지스터의 전기적 특성을 측정하기 위해서는 드레인 전압이 정확하게 제어되어야 하는데, 온-칩 구조에서는 드레인 전압이 정확하게 인가되기 위한 별도의 회로가 필요하다. 예를 들어, 드레인에 인가될 전압을 디지털 코드 기반으로 생성하는 DAC(Digital Analog Converter) 및 테스트 결과를 디지털 코드로 변환하기 위한 ADC(Analog Digital Converter)가 필요한 종래 기술이 있는데, DAC 및 ADC에 의해 테스트 대상인 온-칩의 사이즈 및 복잡도가 증가하는 문제가 있다. DAC와 ADC의 면적을 줄이기 위해 DAC 및 ADC의 입출력 비트 수를 줄이면 드레인 전압을 생성하고 테스트 결과를 측정하는데 있어서의 Resolution이 커져서 정확도가 떨어질 수 있다.
어떤 실시예는 테스트 트랜지스터의 드레인 전압을 정확하게 제어할 수 있고, 온-칩 트랜지스터에 대한 문턱 전압과 포화 전류 측정 정확도를 개선할 수 있는 TEG(Test Element Group) 회로, 반도체 장치, 및 TEG 회로 테스트 방법을 제공할 수 있다.
발명의 한 특징에 따른 TEG(Test Elements Group) 회로는, 테스트 트랜지스터, 테스트 전압이 인가되도록 구성된 제1 패드, 상기 제1 패드에 연결되어 있는 제1 입력단, 상기 테스트 트랜지스터의 제1 단에 연결되어 있는 제2 입력단, 및 상기 제2 입력단에 전기적으로 연결되어 있는 출력단을 포함하는 증폭기, 상기 증폭기의 출력단에 연결되어 있는 일단 및 상기 테스트 트랜지스터의 제1 단에 연결되어 있는 타단을 포함하는 가변 저항, 및 상기 테스트 트랜지스터의 게이트에 게이트 전압을 공급하는 게이트 구동회로를 포함할 수 있다.
상기 TEG 회로는, 제2 패드, 상기 가변 저항의 일단과 상기 제2 패드 사이에 연결되어 있는 제1 스위치, 및 상기 가변 저항의 타단과 상기 제2 패드 사이에 연결되어 있는 제2 스위치를 더 포함할 수 있다.
상기 제1 패드에 상기 테스트 전압이 인가되는 기간 중, 상기 제1 스위치가 온 되어 상기 제2 패드를 통해 측정되는 제1 전압과 상기 제2 스위치가 온 되어 상기 제2 패드를 통해 측정되는 제2 전압 간의 차는 상기 테스트 트랜지스터에 흐르는 전류에 따를 수 있다.
상기 게이트 구동회로가 상기 게이트 전압을 변경하고, 상기 게이트 전압의 변경에 의해 상기 제1 전압과 상기 제2 전압 간의 차를 상기 가변 저항의 저항 값으로 나눈 전류 값이 소정의 기준 값 이상일 때, 상기 게이트 전압이 상기 테스트 트랜지스터의 문턱 전압일 수 있다.
상기 제1 패드에 소정 레벨의 테스트 전압이 인가되고, 상기 게이트 구동회로가 상기 소정 레벨의 테스트 전압과 동일한 레벨의 상기 게이트 전압을 상기 테스트 트랜지스터의 게이트에 공급할 때, 상기 제1 전압과 상기 제2 전압 간의 차를 상기 가변 저항의 저항 값으로 나눈 전류 값이 상기 테스트 트랜지스터의 포화 전류일 수 있다.
상기 가변 저항은, 복수의 저항 및 상기 복수의 저항 각각에 대응하여 직렬 연결되어 있는 복수의 스위치를 포함할 수 있다. 상기 복수의 저항 중 상기 테스트 트랜지스터의 포화 전류의 크기에 기초하여 선택된 저항에 연결된 스위치가 온 될 수 있다.
상기 TEG 회로는, 상기 제1 패드와 상기 테스트 트랜지스터의 게이트 사이에 연결되어 있는 연결 스위치를 더 포함할 수 있다. 상기 테스트 트랜지스터에 대한 포화 전류를 측정할 때, 상기 연결 스위치는 온 되고, 상기 게이트 구동회로는 게이트 전압을 공급하지 않을 수 있다.
상기 TEG 회로는, 상기 증폭기의 상기 제2 입력단과 상기 테스트 트랜지스터의 게이트가 사이에 연결되어 있는 연결 스위치를 더 포함할 수 있다. 상기 테스트 트랜지스터에 대한 포화 전류를 측정할 때, 상기 연결 스위치는 온 되고, 상기 게이트 구동회로는 게이트 전압을 공급하지 않을 수 있다.
상기 게이트 구동회로는, 전원 전압과 그라운드 사이에 직렬 연결되어 있는 복수의 저항 및 상기 복수의 저항 중 인접한 두 저항이 연결되어 있는 복수의 노드와 상기 테스트 트랜지스터의 게이트 사이에 연결되어 있는 복수의 선택 스위치를 포함할 수 있다.
상기 TEG 회로는, 상기 제1 패드에 연결되어 있는 제1 핀, 상기 제2 패드에 연결되어 있는 제2 핀, 상기 제1 패드와 그라운드 사이에 연결되어 있는 제1 ESD(Electro Static Discharge) 소자, 및 상기 제2 패드와 그라운드 사이에 연결되어 있는 제2 ESD 소자를 더 포함할 수 있다.
발명의 다른 특징에 따른 반도체 장치는, 복수의 테스트 트랜지스터, 테스트 전압이 인가되도록 구성된 제1 패드, 상기 제1 패드에 연결되어 있는 제1 입력단, 제2 입력단, 및 출력단을 포함하는 증폭기, 상기 증폭기의 출력단에 연결되어 있는 일단을 포함하는 가변 저항, 상기 복수의 테스트 트랜지스터 중 제1 테스트 트랜지스터의 제1 단과 상기 증폭기의 제2 입력단을 연결하고, 상기 제1 테스트 트랜지스터의 제1 단과 상기 가변 저항의 타단을 연결하는 다중화기, 및 상기 복수의 테스트 트랜지스터의 게이트에 게이트 전압을 공급하는 게이트 구동회로를 포함한다.
상기 다중화기는, 상기 복수의 테스트 트랜지스터의 복수의 제1 단과 상기 제2 입력단 사이에 연결되어 있는 복수의 제1 선택 스위치 및 상기 복수의 테스트 트랜지스터의 복수의 제1 단과 상기 가변 저항의 타단 사이에 연결되어 있는 복수의 제2 선택 스위치를 포함할 수 있다.
상기 반도체 장치는, 상기 복수의 제1 선택 스위치 중 상기 제1 테스트 트랜지스터의 제1 단에 연결된 제1 선택 스위치를 온 시키고, 상기 복수의 제2 선택 스위치 중 상기 제1 테스트 트랜지스터에 연결된 제2 선택 스위치를 온 시킬 수 있다.
상기 가변 저항은, 복수의 저항 및 상기 복수의 저항 각각에 대응하여 직렬 연결되어 있는 복수의 스위치를 포함할 수 있다. 상기 반도체 장치는, 상기 복수의 저항 중 상기 제1 테스트 트랜지스터의 포화 전류의 크기에 기초하여 제1 저항을 결정하고, 상기 복수의 스위치 중 상기 제1 저항에 연결된 스위치를 온 시킬 수 있다.
상기 게이트 구동회로는, 전원 전압과 그라운드 사이에 직렬 연결되어 있는 복수의 저항 및 상기 복수의 저항 중 인접한 두 저항이 연결되어 있는 복수의 노드와 상기 복수의 테스트 트랜지스터의 게이트 사이에 연결되어 있는 복수의 선택 스위치를 포함할 수 있다.
상기 게이트 구동회로는, 상기 제1 테스트 트랜지스터의 문턱 전압을 측정하기 위해서, 상기 복수의 선택 스위치를 제어하여 상기 게이트 전압을 변경할 수 있다.
상기 게이트 구동회로는, 상기 제1 테스트 트랜지스터의 포화 전류를 측정하기 위해서, 상기 테스트 전압과 동일한 상기 게이트 전압을 공급할 수 있다.
발명의 또 다른 특징에 따른, 제1 패드에 연결된 제1 입력단, 테스트 트랜지스터의 제1 단에 연결되어 있는 제2 입력단, 및 상기 제2 입력단과 가변 저항을 통해 연결되어 있는 출력단을 포함하는 증폭기를 포함하는 TEG 회로를 테스트하는 방법은, 상기 제1 패드에 테스트 전압을 공급하는 단계, 상기 테스트 트랜지스터의 게이트에 게이트 전압을 공급하는 단계, 상기 출력단에 연결된 상기 가변 저항의 일단 전압을 측정하는 단계, 상기 제2 입력단에 연결된 상기 가변 저항의 타단 전압을 측정하는 단계, 및 상기 가변 저항의 상기 일단 전압과 상기 타단 전압 간의 차를 상기 가변 저항의 저항 값으로 나눠 상기 테스트 트랜지스터에 흐르는 전류 값을 산출하는 단계를 포함한다.
상기 TEG 회로 테스트 방법은, 상기 산출한 전류 값이 소정의 기준 값 이상인지 비교하는 단계, 상기 비교 결과 상기 산출한 전류 값이 상기 기준 값 미만이면, 상기 게이트 전압이 증가하도록 상기 TEG 회로를 제어하는 단계, 및 상기 비교 결과 상기 산출한 전류 값이 상기 기준 값 이상이면, 상기 테스트 트랜지스터의 게이트 전압을 상기 테스트 트랜지스터의 문턱 전압으로 결정하는 단계를 더 포함할 수 있다.
상기 TEG 회로 테스트 방법은, 상기 게이트 전압이 상기 테스트 전압과 동일할 때, 상기 테스트 트랜지스터에 흐르는 전류 값을 산출하여 상기 테스트 트랜지스터의 포화 전류를 측정하는 단계를 더 포함할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치를 나타낸 도면이다.
도 2는 일 실시예에 따른 반도체 장치에서 TEG 회로를 나타낸 회로도이다.
도 3은 일 실시예에 따른 TEG 회로에 대한 테스트 동작을 수행하는 테스트 장치를 나타낸 도면이다.
도 4는 일 실시예에 따른 가변 저항을 나타낸 도면이다.
도 5는 테스트 동작 중 TEG 회로를 나타낸 회로도이다.
도 6은 일 실시예에 따른 테스트 트랜지스터의 문턱 전압 측정 방법을 나타낸 순서도이다.
도 7은 일 실시예에 따른 포화 전류 측정 방법을 나타낸 순서도이다.
도 8은 가변 저항에 전류가 흐를 때 제2 패드를 통한 제1 노드의 전압 측정을 나타낸 회로도이다.
도 9는 가변 저항에 전류가 흐를 때 제2 패드를 통한 제2 노드의 전압 측정을 나타낸 회로도이다.
도 10은 일 실시예에 따른 TEG 회로를 나타낸 회로도이다.
도 11은 일 실시예에 따른 TEG 회로를 나타낸 회로도이다.
도 12는 일 실시예에 따른 ESD 소자를 포함하는 TEG 회로를 나타낸 회로도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 도면을 참고하여 설명한 흐름도에서, 동작 순서는 변경될 수 있고, 여러 동작들이 병합되거나, 어느 동작이 분할될 수 있고, 특정 동작은 수행되지 않을 수 있다.
또한, 단수로 기재된 표현은 "하나" 또는 "단일" 등의 명시적인 표현을 사용하지 않은 이상, 단수 또는 복수로 해석될 수 있다. 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소를 설명하는데 사용될 수 있지만, 구성요소는 이러한 용어에 의해 한정되지는 않는다. 이들 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치를 나타낸 도면이다.
반도체 장치(1)는 웨이퍼(2) 상에 구현된 복수의 반도체 칩(21)을 포함하고, 복수의 반도체 칩(21) 중 적어도 하나는 TEG(Test Element Group) 회로(22)를 포함할 수 있다. TEG 회로(22)는 반도체 칩(21)의 내부에 형성되어 위치할 수 있다. 도 1에서 도시된 원형의 웨이퍼(2)와 직사각형의 반도체 칩(21)의 형상은 일 실시예를 설명하기 위한 일 예로 발명이 이에 한정되는 것은 아니다.
웨이퍼(2) 상에서 복수의 반도체 칩(21)은 매트릭스 형태로 배열되어 있고, 복수의 반도체 칩(21) 사이의 영역에는 일 방향으로 연장된 복수의 스크라이브 레인(SL1)과 일 방향과 교차하는 타 방향으로 연장된 복수의 스크라이브 레인(SL2)이 위치하며, 복수의 반도체 칩(21)은 복수의 스크라이브 레인(SL1, SL2)에 의해 구분될 수 있다. 복수의 스크라이브 레인(SL1, SL2)은 개별화 공정시 복수의 반도체 칩(21)을 서로 분리하기 위한 분리 영역을 제공할 수 있다.
복수의 반도체 칩(21)은 메모리 칩 또는 비메모리 칩일 수 있다. TEG 회로(22)는 반도체 칩(21)을 구성하는 다양한 종류의 복수의 테스트 트랜지스터를 포함할 수 있다. TEG 회로(22)는 웨이퍼(1) 상에서 온-칩 형태로 구현된 복수의 반도체 칩(21) 각각을 구성하는 복수의 트랜지스터의 복수의 종류 중 적어도 일부를 포함할 수 있다. TEG 회로(22)를 이용하여 복수의 테스트 트랜지스터의 전기적 특성 예를 들어, 문턱 전압, 포화 전류 등이 측정될 수 있다. TEG 회로(22)는 복수의 테스트 트랜지스터의 전기적 특성을 측정하기 위한 증폭기, 가변 저항, 게이트 구동회로, TEG 제어 회로, 및 복수의 패드를 포함할 수 있다. TEG 회로(22)에 있어서, 복수의 패드 중 적어도 일부가 노출되어 해당 패드들을 통해 문턱 전압, 포화 전류 등이 측정될 수 있다. 이하, 문턱 전압 및 포화 전류를 측정하는 동작을 테스트 동작이라 한다. 예를 들어, 복수의 패드 중 한 패드를 통해 테스트를 위한 테스트 신호가 테스트 장치로부터 복수의 테스트 트랜지스터에 공급될 수 있고, 복수의 패드 중 다른 한 패드를 통해 복수의 테스트 트랜지스터에 대한 테스트에 따른 신호가 테스트 장치로 출력될 수 있다.
본 발명의 일 실시예에 따른 반도체 장치(1)는 반도체　웨이퍼　상태의 반제품으로 제공될 수 있다. 또는, 본 발명의 일 실시예에 따른 반도체 장치(1)는 반도체　웨이퍼　상태의 반제품에서 패키지 공정을 진행하여 패키지 형태로 가공된 반도체 패키지 또는 반도체 칩으로 제공될 수 있다.
도 2는 일 실시예에 따른 반도체 장치에서 TEG 회로를 나타낸 회로도이다.
TEG 회로(100)는 반도체 칩(21) 내부에 형성되어 위치할 수 있다. TEG 회로(100)는 두 개의 패드(101, 102), 가변 저항(103), 저항(104), 및 두 개의 스위치(105, 106), 증폭기(110), 게이트 구동회로(120), TEG 제어 회로(130), 다중화기(140), 및 DUT(Device Under Test) 어레이(150)를 포함할 수 있다.
도 2에서는 DUT 어레이(150)이 n-채널 타입의 트랜지스터를 포함하는 것으로 도시되어 있으나, 이는 일 예로 DUT 어레이(150)는 p-채널 타입의 트랜지스터를 포함하거나, n-채널 및 p-채널 타입의 트랜지스터를 포함할 수 있다.
제1 패드(101) 및 제2 패드(102)는 테스트 장치에 연결되어, 테스트 장치로부터 제1 패드(101)로 어떤 전압(이하, 테스트 전압)(TSV)이 공급되고, 테스트 장치는 제2 패드(102)의 전압을 측정할 수 있다. 테스트 장치는 제2 패드(102)를 통해 측정되는 전압을 이용하여 테스트 트랜지스터에 흐르는 전류를 측정할 수 있다.
도 3은 일 실시예에 따른 TEG 회로에 대한 테스트 동작을 수행하는 테스트 장치를 나타낸 도면이다.
도 3에 도시된 바와 같이, 테스트 장치(3)는 전압 공급 회로(31), 전압 감지 회로(32), 테스트 TEG 제어 회로(33), 테스트 프로버(34), 및 테스트 프로버(35)를 포함한다. 도 3에서는 TEG 회로(200)의 제1 패드(101)에 테스트 전압(TSV)을 공급하기 위한 테스트 프로버(34)와 제2 패드(102)의 전압을 측정하기 위한 테스트 프로버(35)가 도시되어 있으나, 이는 일 예로 발명이 이에 한정되는 것은 아니다.
전압 공급 회로(31)는 테스트 전압(TSV)을 생성하여 테스트 프로버(34)에 공급하고, 테스트 프로버(34)는 제1 패드(101)에 접촉되어 있어, 테스트 전압(TSV)이 제1 패드(101)에 공급될 수 있다. 테스트 프로버(35)가 제2 패드(102)에 접촉되어, 전압 감지 회로(32)는 테스트 프로버(35)를 통해 제2 패드(102)의 전압을 측정할 수 있다.
테스트 TEG 제어 회로(33)는 전압 공급 회로(31) 및 전압 감지 회로(32)를 제어하여 테스트 트랜지스터에 대한 문턱 전압 및 포화 전류를 결정할 수 있다. 테스트 TEG 제어 회로(33)는 제1 패드(101)에 테스트 전압(TSV)을 공급하도록 전압 공급 회로(31)를 제어하고, 제2 패드(102)의 전압을 전압 감지 회로(32)가 측정하도록 제어하며, 측정한 전압을 이용하여 테스트 트랜지스터의 문턱 전압 및 포화 전류를 계산할 수 있다.
추가적으로 전압 공급 회로(31)는 TEG 회로(200)의 동작에 필요한 전원 전압(EVC)을 공급할 수 있다. 도 3에 도시되어 있지 않으나, TEG 회로(100)에 구비된 별도의 전원 패드를 통해 전원 전압(EVC)이 TEG 회로(100)에 공급될 수 있다.
다시 도 2를 참조하면, 증폭기(110)는 두 입력단(+, -) 및 출력단을 포함하고, 두 개의 입력단(+, -) 간의 차에 따른 출력을 생성할 수 있다. 증폭기(110)에는 증폭기(110)의 동작에 필요한 전원 전압(EVC)이 공급된다. 증폭기(110)의 입력단(+)을 정입력단(positive input terminal, +)이라 하고, 증폭기(110)의 입력단(-)을 부입력단(negative input terminal, -)이라 한다.
노드(NR2)는 DUT 어레이(150) 중 테스트 트랜지스터의 드레인에 연결되는 노드로서, 증폭기(110)의 정입력단(+)은 노드(NR2)에 연결되어 있다. 도 2에서는 DUT 어레이(150)가 n-채널 타입의 트랜지스터를 포함하고 있어, 노드(NR2)가 테스트 트랜지스터의 드레인에 연결된다. 이는 일 실시예를 설명하기 위한 일 예로, 발명이 이에 한정되지 않는다. 테스트 트랜지스터가 p-채널 타입의 트랜지스터인 경우 노드(NR2)는 테스트 트랜지스터의 소스에 연결될 수 있다. 이하의 설명에서 n-채널 타입 테스트 트랜지스터의 ‘드레인’은 p-채털 타입 테스트 트랜지스터의‘소스’로 치환될 수 있다.
가변 저항(103)의 일단은 증폭기(110)의 출력단과 노드(NR1)에서 연결되어 있고, 가변 저항(103)의 타단은 노드(NR2)에 연결되어 있다. 증폭기(110)의 부입력단(-)은 제1 패드(101)에 연결되어 있고, 증폭기(110)의 출력단은 노드(NR1)에 연결되어 있다. 노드(NR1)와 노드(NR2) 사이에는 가변 저항(103)이 연결되어 있어, 증폭기(110)의 정입력단(+)과 증폭기(110)의 출력단은 전기적으로 연결되어 있다. 그러면, 증폭기(110)의 출력단 전압의 변화에 따라 정입력단(+)의 전압이 조절되어, 정입력단(+)과 부입력단(-)의 전압이 동일하게 제어될 수 있다. 즉, 증폭기(110)는 피드백 증폭기(feedback amplifier)로 구현되고, 출력단 전압을 정입력단(+)으로 피드백 받아 출력을 제어함으로써, 정입력단(+)의 전압을 부입력단(-)에 입력되는 테스트 전압(TSV)으로 제어할 수 있다. 정입력단(+)은 테스트 트랜지스터의 드레인과 노드(NR2)에서 연결되어 있으므로, 테스트 트랜지스터의 드레인 전압은 제1 패드(101)에 인가되는 테스트 전압(TSV)으로 제어될 수 있다.
제2 패드(102)의 전압은 테스트 트랜지스터에 흐르는 전류 및 가변 저항(103)에 따를 수 있다. 제2 패드(102)와 노드(NR1) 사이에 제1 스위치(105)가 연결되어 있고, 제2 패드(102)와 노드(NR2) 사이에 제2 스위치(106)가 연결되어 있다. 테스트 장치(3)는 제1 스위치(105)가 온이고 제2 스위치(106)가 오프일 때 제2 패드(102)의 전압(VR1)과 제1 스위치(105)가 오프이고 제2 스위치(106)가 온일 때 제2 패드(102)의 전압(VR2) 각각을 측정하여 테스트 트랜지스터에 흐르는 전류를 측정할 수 있다. 예를 들어, 두 전압의 차(VR1-VR2)를 가변 저항(103)의 저항 값으로 나눈 값이 테스트 트랜지스터에 흐르는 전류 값이다. TEG 제어 회로(130)는 테스트 트랜지스터에 대한 전류를 측정하기 위해서 제1 스위치(105) 및 제2 스위치(106)의 스위칭 동작을 위와 같이 제어할 수 있다. 예를 들아, TEG 제어 회로(130)는 제1 스위치(105)와 제2 스위치(106)의 스위칭 동작을 제어하는 신호(SWC1, SWC2)를 생성하여 제1 및 제2 스위치(105, 106)에 공급할 수 있다.
TEG 제어 회로(130)는 테스트 트랜지스터에 대한 테스트 동작을 제어하기 위해서 가변 저항(103), 다중화기(140), 및 게이트 구동회로(120)를 제어할 수 있다. TEG 제어 회로(130)는 반도체 칩(21)의 메모리 장치에 저장되어 있는 테스트 코드를 읽는다. 반도체 칩(21)은 테스트 코드를 저장하는 메모리 장치를 포함하고, 해당 메모리 장치는 어드레스를 가질 수 있다. 외부로부터 반도체 칩(21)에서 테스트 코드를 저장하는 메모리 장치의 어드레스로 변경할 테스트 코드가 입력되고, 반도체 칩(21)의 메모리 장치에 테스트 코드를 기입할 수 있다.
TEG 제어 회로(130)는 테스트 코드에 따라 복수의 저항 선택 신호(SR), 복수의 다중화 신호(SM), 및 복수의 게이트 제어 신호(SG)를 생성할 수 있다. 테스트 코드는 테스트 트랜지스터의 설정, 테스트 트랜지스터에 적합한 가변 저항 값 설정, 및 테스트 트랜지스터에 대한 게이트 전압 제어에 필요한 정보를 포함할 수 있다.
도 4는 일 실시예에 따른 가변 저항을 나타낸 도면이다.
가변 저항(103)은 복수의 저항(R_1~R_p, p는 2 이상의 정수) 및 복수의 저항 각각에 대응하여 직렬 연결된 복수의 스위치(SW_1~SW_p)를 포함할 수 있다. 각 저항(R_x, x는 1과 p 사이의 임의의 수)은 대응하는 각 스위치(SW_x)와 함께 노드(NR1)과 노드(NR2) 사이에 직렬 연결되어 있고, 복수의 직렬 저항-스위치(R_x-SW_x)는 병렬 연결되어 있다. 복수의 스위치(SW_1~SW_p)는 복수의 저항 선택 신호(SR_1~SR_p)에 따라 스위칭 동작할 수 있다. TEG 제어 회로(130)는 테스트 트랜지스터의 포화 전류를 측정하기에 적합한 저항 값을 가지도록 가변 저항(103)을 제어할 수 있다. 테스트 트랜지스터에 적합한 가변 저항(103)의 저항 값은 테스트 코드에 포함된 정보일 수 있다. 예를 들어, TEG 제어 회로(130)는 포화 전류가 클수록 복수의 저항(R_1~R_p) 중 작은 값을 가지는 저항을 선택하고, 복수의 스위치(SW_1~SW_p) 중 선택한 저항에 연결된 스위치를 온 할 수 있다. 반대로, TEG 제어 회로(130)는 포화 전류가 작을수록 복수의 저항(R_1~R_p) 중 큰 값을 가지는 저항을 선택하고, 복수의 스위치(SW_1~SW_p) 중 선택한 저항에 연결된 스위치를 온 할 수 있다. 포화 전류가 작을 때 가변 저항(103) 값이 작으면 제2 패드(102)를 통해 측정되는 전압 레벨이 낮아 포화 전류를 정확하게 측정하기 어렵다. 포화 전류가 클 때 가변 저항(103) 값이 크면, 제2 패드(102)를 통해 측정되는 전압이 전원 전압(EVC) 조건에서 허용되지 않는 레벨일 수 있다.
다중화기(140)는 TEG 제어 회로(130)로부터 공급되는 복수의 다중화 신호(SM_1~SM_m)에 따라 동작하여 DUT 어레이(150)에서 테스트 트랜지스터와 노드(NR2)를 연결할 수 있다. 다중화기(140)는 복수의 선택 스위치(141_1~141_m, 142_1~142_m, m은 2이상의 정수)를 포함하고, 복수의 선택 스위치(141_1~141_m, 142_1~142_m)는 복수의 다중화 신호(SM_1~SM_m)에 따라 스위칭 동작할 수 있다. 복수의 선택 스위치(141_1~141_m) 각각은 복수의 테스트 트랜지스터(TR1~TRm) 중 대응하는 테스트 트랜지스터의 드레인과 노드(NR2) 사이에 연결되어 있고, 복수의 선택 스위치(142_1~142_m) 각각은 복수의 테스트 트랜지스터(TR1~TRm) 중 대응하는 테스트 트랜지스터의 드레인과 증폭기(110)의 정입력단(+) 사이에 연결되어 있다. 복수의 선택 스위치(141_1~141_m) 중 온 된 선택 스위치(예를 들어, 141_i, i는 1과 m 사이의 임의의 정수)에 의해 테스트 트랜지스터의 드레인과 노드(NR1)가 연결되고, 복수의 선택 스위치(142_1~142_m) 중 온 된 선택 스위치(142_i)에 의해 테스트 트랜지스터의 드레인과 증폭기(110)의 정입력단(+)이 연결될 수 있다.
DUT 어레이(150)는 복수의 테스트 트랜지스터(151_1~151_m)를 포함한다. 복수의 테스트 트랜지스터(151_1~151_m) 각각의 드레인은 다중화기(140)의 복수의 선택 스위치(141_1~141_m, 142_1~142_m) 중 대응하는 선택 스위치에 연결되어 있고, 대응하는 선택 스위치(예를 들어, 141_i, 142_i)의 온에 의해 해당 테스트 트랜지스터(151_i)의 드레인은 노드(NR2) 및 증폭기(110)의 정입력단(+)에 연결될 수 있다. 복수의 테스트 트랜지스터(151_1~151_m)는 제1 단인 드레인, 제2 단인 소스, 및 제어 단인 게이트를 포함하는 트랜지스터의 일 예로 발명이 이에 한정되지 않는다. 도 2에 도시된 것과 다른 종류의 트랜지스터로 DUT 어레이(150)가 구성될 수 있다.
게이트 구동회로(120)는 복수의 저항(121_1~121_n, n은 2 이상의 정수) 및 복수의 선택 스위치(122_1~122_n+1)를 포함하고, 전원 전압(EVC)을 복수의 저항(121_1~121_n)으로 저항 분배하여 복수의 게이트 전압을 생성하고, 복수의 선택 스위치(122_1~122_n) 중 온 된 선택 스위치를 통해 게이트 노드(GN)에 대응하는 게이트 전압을 공급할 수 있다. TEG 제어 회로(130)는 복수의 선택 스위치(122_1~122_n+1)의 스위칭 동작을 제어할 수 있다. 복수의 선택 스위치(122_1~122_n+1)는 TEG 제어 회로(130)로부터 공급되는 복수의 게이트 제어 신호(SG_1~SG_n+1)에 따라 스위칭 동작할 수 있다. 예를 들어, TEG 제어 회로(130)는 게이트 노드(GN)에 공급되는 게이트 전압을 증가시키는 방향으로 복수의 선택 스위치(122_1~122_n+1)를 턴 온 시킬 수 있다.
게이트 구동회로(120)에서, 복수의 저항(121_1~121_n)은 전원 전압(EVC)과 그라운드 사이에 직렬 연결되어 있다. 복수의 저항(121_1~121_n) 중 인접한 두 저항이 연결되어 있는 복수의 노드와 게이트 노드(GN) 사이에는 복수의 선택 스위치(122_2~122_n+1)가 연결되어 있다. 선택 스위치(122_1)는 전원 전압(EVC)과 게이트 노드(GN) 사이에 연결되어 있고, 선택 스위치(122_n+1)는 그라운드와 게이트 노드(GN) 사이에 연결되어 있다. 선택 스위치(122_n+1)부터 스위치(122_1)까지의 순서로 턴 온 되면, 게이트 노드(GN)에 공급되는 게이트 전압이 증가할 수 있다.
도 5는 테스트 동작 중 TEG 회로를 나타낸 회로도이다.
도 5에 도시된 바와 같이, 복수의 테스트 트랜지스터(151_1~151_m) 중 하나인 테스트 트랜지스터(151_i)에 대한 테스트 동작을 수행할 수 있다. 이 때, 다중화기(140)의 선택 스위치(141_i, 142_i)가 온 상태이고, 테스트 트랜지스터(151_i)가 노드(NR2) 및 증폭기(110)의 정입력단(+)에 연결될 수 있다. 아울러, 가변 저항(103)의 저항 값은 테스트 트랜지스터(151_i)의 포화 전류를 측정할 수 있는 레벨일 수 있다. 이하, 도 5에 도시된 TEG 회로(200)을 이용하여 테스트 트랜지스터(151_i)의 문턱 전압과 포화 전류를 측정하는 테스트 동작에 대해서 설명한다.
테스트 트랜지스터(151_i)의 문턱 전압을 측정할 때 제1 패드(101)에 테스트 트랜지스터(151_i)의 테스트 전압(TSV)이 공급되어 테스트 트랜지스터(151_i)의 드레인 전압은 제1 패드(101)의 테스트 전압(TSV)으로 설정된다. 이때, 테스트 전압(TSV)은 0.1V일 수 있다. 게이트 구동회로(120)는 게이트 전압(VG)을 변경하면서 테스트 트랜지스터(151_i)의 게이트에 공급한다. 게이트 전압(VG)에 의해 테스트 트랜지스터(151_i)가 온 되면, 증폭기(110)의 전원 전압(EVC)으로부터 가변 저항(103) 및 저항(104)을 통해 테스트 트랜지스터(151_i)에 전류가 흐를 수 있다. 테스트 트랜지스터(151_i)에 흐르는 전류에 의해 가변 저항(103)에서 전압 강하가 발생하여 노드(NR1)의 전압(VR1)과 노드(NR2)의 전압(VR2) 간의 전압 차가 발생한다. 게이트 전압(VG)이 문턱 전압 보다 낮아 테스트 트랜지스터(151_i)가 오프 상태면, 가변 저항(103) 및 저항(104)에 전류가 흐르지 않는다. 가변 저항(103) 및 저항(104)에 전류가 흐르지 않을 때 노드(NR1)의 전압(VR1)과 노드(NR2)의 전압(VR2)은 동일한 전압일 수 있다. 테스트 장치(3)는 제2 패드(102)를 통해 전압(VR1)과 전압(VR2)을 측정하고, 두 전압 간의 차(VR1-VR2)를 가변 저항(101)의 저항 값으로 나누어 전류 값을 산출할 수 있다. 테스트 장치(3)는 산출한 전류 값이 소정의 기준 값 이상일 때의 게이트 전압(VG)에 따라 테스트 트랜지스터(151_i)의 문턱 전압을 결정할 수 있다. 기준 값은 테스트 트랜지스터에 전류가 흐르는 지를 검출하기 위한 값으로 설정될 수 있다. 테스트 트랜지스터(151_i)의 소스는 그라운드에 연결되어 있으므로, 산출한 전류 값이 소정의 기준 값 이상일 때의 게이트 전압(VG)을 테스트 트랜지스터(151_i)의 문턱 전압으로 결정할 수 있다.
테스트 트랜지스터(151_i)가 n-채널 타입 트랜지스터이므로, 테스트 동작 중 게이트 전압은 증가하도록 제어될 수 있다. 다만, 발명이 이에 한정되는 것은 아니고 테스트 트랜지스터가 p-채널 타입 트랜지스터인 경우 테스트 동작 중 게이트 전압은 감소하도록 제어될 수 있다.
도 6은 일 실시예에 따른 테스트 트랜지스터의 문턱 전압 측정 방법을 나타낸 순서도이다.
도 6을 참조한 설명은, 테스트 기간 중 TEG 회로(200)이 구동하여 테스트 트랜지스터(151_i)에 대해 수행하는 테스트 동작 중 문턱 전압 측정에 관한 것이다. 테스트 기간 동안, 다중화기(140)의 선택 스위치(141_i, 142_j)가 온 되어 노드(NR2)와 증폭기(110)의 정입력단(+)가 테스트 트랜지스터(151_i)의 드레인에 연결되고, 테스트 트랜지스터(151_i)의 문턱 전압을 측정하기 위한 테스트 동작이 수행될 수 있다. 테스트 장치(3)의 동작은 테스트 TEG 제어 회로(33)에 제어에 의해 수행될 수 있다.
먼저, 테스트 장치(3)는 제1 패드(101)에 테스트 전압(TSV)을 공급하고, 게이트 구동회로(120)가 게이트 노드(GN)에 게이트 전압(VG)을 공급한다(S1).
스위치(105)는 온 되고 스위치(106)는 오프 상태에서, 노드(NR1)의 전압(VR1)이 제2 패드(102)에 인가되고, 테스트 장치(3)는 제2 패드(102)의 전압(VR1)을 측정한다(S2).
스위치(106)는 온 되고 스위치(105)은 오프 상태에서, 노드(NR2)의 전압(VR2)이 제2 패드(102)에 인가되고, 테스트 장치(3)는 제2 패드(102)의 전압(VR2)을 측정한다(S3). 단계 S2와 S3의 순서는 서로 변경될 수 있다.
테스트 장치(3)는 전압(VR1)과 전압(VR2)의 차를 도출하고, 도출한 차(VR1-VR2)를 가변 저항(103)의 저항 값으로 나눠 전류 값을 산출할 수 있다(S4).
테스트 장치(3)는 단계 S4에서 산출한 전류 값이 기준 값 이상인지 비교할 수 있다(S5). 테스트 트랜지스터(151_i)에 전류가 흐르지 않을 때, 가변 저항(103)에 전류가 흐르지 않으므로, 전압(VR1)과 전압(VR2) 간에 전압 강하가 발생하지 않는다. 따라서 테스트 트랜지스터(151_i)가 턴 온 되지 않으면, 단계 S4에서 산출되는 전류 값은 0일 수 있다. 기준 값은 테스트 트랜지스터(151_i)에 전류가 흐르는지 여부를 결정하기 위한 값으로 0에 가까운 임의의 값일 수 있다.
단계 S5의 비교 결과, 전류 값이 기준 값 보다 작으면, 단계 S1 부터 다시 반복될 수 있다. 즉, 테스트 장치(3)는 테스트 트랜지스터(151_i)에 전류가 흐를 때까지 단계 S1-S4를 반복할 수 있다. 테스트 장치(3)는 다시 시작되는 S1 단계에서 게이트 전압(VG)이 증가할 수 있도록 TEG 회로(200)을 제어할 수 있다. TEG 제어 회로(130)는 게이트 구동회로(120)가 더 높은 게이트 전압(VG)을 공급할 수 있도록, 복수의 선택 스위치(122_1~122_n+1) 중 이번 S1 단계에서 온 된 선택 스위치보다 높은 전압에 연결된 선택 스위치를 온 시키는 게이트 제어 신호(SG)를 생성할 수 있다. 예를 들어, 이번 S1 단계에서 선택 스위치(122_k, k는 1과 n 사이의 임의의 정수)를 온 시켰을 때 테스트 트랜지스터(151_i)에 전류가 흐르지 않을 경우, TEG 제어 회로(130)는 다음 S1 단계에서 선택 스위치(122_k+1)를 온 시키는 게이트 제어 신호(SG_k+1)를 스위치(122_k+1)에 공급할 수 있다. 테스트 장치(3)는 S5 단계의 비교 결과에 기초하여 게이트 전압(VG)을 증가시킬 것을 지시하는 명령을 TEG 제어 회로(130)에 전송할 수 있다.
단계 S5의 비교 결과, 전류 값이 기준 값 이상이면, 테스트 장치(3)는 이번S1 단계에서의 게이트 전압(VG)을 테스트 트랜지스터(151_i)의 문턱 전압으로 결정할 수 있다(S6).
테스트 트랜지스터(151_i)의 포화 전류는, 테스트 트랜지스터(151_i)의 게이트와 드레인에 소정 레벨의 동일한 전압을 인가할 때 테스트 트랜지스터(151_i)에 흐르는 전류로 측정할 수 있다. 이론적으로 포화 전류는 드레인-소스 전압이 증가하여도 더 이상 트랜지스터에 흐르는 전류가 증가하지 않을 때에 트랜지스터에 흐르는 전류를 의미한다. TEG 회로(200)를 이용한 포화 전류 측정에서는, 테스트 트랜지스터(151_j)에 포화 전류가 발생할 수 있는 조건에 기초한 레벨의 전압을 게이트와 드레인에 인가할 때, 테스트 트랜지스터에 흐르는 전류가 포화 전류로 측정될 수 있다.
제1 패드(101)에 테스트 트랜지스터(151_i)의 테스트 전압(TSV)이 공급되어 테스트 트랜지스터(151_i)의 드레인 전압은 제1 패드(101)의 테스트 전압(TSV)으로 설정된다. 게이트 구동회로(120)는 테스트 전압(TSV)과 동일한 게이트 전압(VG)을 테스트 트랜지스터(151_i)의 게이트에 공급할 수 있다. 이 때, 테스트 전압(TSV)은 1.5V일 수 있다. 테스트 장치(3)는 제2 패드(102)를 통해 노드(NR1)의 전압(VR1)과 노드(NR2)의 전압(VR2)을 측정하여 테스트 트랜지스터(151_i)에 흐르는 전류(이하, 드레인 전류) 값을 산출하여 포화 전류를 측정할 수 있다.
도 7은 일 실시예에 따른 포화 전류 측정 방법을 나타낸 순서도이다.
도 7을 참조한 설명은, 테스트 기간 중 TEG 회로(200)이 구동하여 테스트 트랜지스터(151_i)에 대해 수행하는 테스트 동작 중 포화 전류 측정에 관한 것이다. 테스트 기간 동안, 다중화기(140)의 선택 스위치(141_i, 142_j)가 온 되어 노드(NR2)와 증폭기(110)의 정입력단(+)가 테스트 트랜지스터(151_i)의 드레인에 연결되고, 테스트 트랜지스터(151_i)의 포화 전류를 측정하기 위한 테스트 동작이 수행될 수 있다.
먼저, 테스트 장치(3)로부터 제1 패드(101)에 테스트 전압(TSV)이 공급되고, 게이트 구동회로(120)가 테스트 전압(TSV)과 동일한 게이트 전압(VG)을 게이트 노드(GN)에 공급한다(S11).
스위치(105)는 온 되고 스위치(106)는 오프 상태에서, 노드(NR1)의 전압(VR1)이 제2 패드(102)에 인가되고, 테스트 장치(3)는 제2 패드(102)의 전압(VR1)을 측정한다(S12).
스위치(106)는 온 되고 스위치(105)는 오프 상태에서, 노드(NR2)의 전압(VR2)이 제2 패드(102)에 인가되고, 테스트 장치(3)는 제2 패드(102)의 전압(VR2)을 측정한다(S13). 단계 S12와 S13의 순서는 서로 변경될 수 있다.
테스트 장치(3)는 전압(VR1)과 전압(VR2)의 차를 도출하고, 도출한 차(VR1-VR2)를 가변 저항(103)의 저항 값으로 나눠 전류 값을 산출하여 포화 전류를 측정할 수 있다(S14).
도 8은 가변 저항에 전류가 흐를 때 제2 패드를 통한 제1 노드의 전압 측정을 나타낸 회로도이다.
도 9는 가변 저항에 전류가 흐를 때 제2 패드를 통한 제2 노드의 전압 측정을 나타낸 회로도이다.
도 8 및 도 9에 도시된 바와 같이, 테스트 트랜지스터(151_i)에는 게이트 노드(GN)에 인가된 게이트 전압(VG)에 따라 드레인 전류(id)가 흐른다.
앞서 설명한 실시예에서 단계 S2 및 S12에서 스위치(105)는 온 상태이고 스위치(106)는 오프 상태이다. 따라서 도 8에 도시된 바와 같이 제2 패드(102)와 제1 노드(NR1)가 연결되어, 제2 패드(102)의 전압은 제1 노드(NR1)의 전압(VR1)이다.
앞서 설명한 실시예에서 단계 S3 및 S13에서 스위치(105)는 온 상태이고 스위치(105)는 오프 상태이다. 따라서 도 9에 도시된 바와 같이 제2 패드(102)와 제2 노드(NR2)가 연결되어, 제2 패드(102)의 전압은 제2 노드(NR2)의 전압(VR2)이다.
앞선 실시예에서는 테스트 트랜지스터에 대한 포화 전류를 측정할 때, 게이트 구동회로(120)가 게이트 전압을 테스트 트랜지스터에 공급한다. 이와 달리 본 발명에 따른 일 실시예에 따른 TEG 회로의 구동에서, 제1 패드(101)를 통해 게이트 전압이 공급될 수 있다.
도 10은 일 실시예에 따른 TEG 회로를 나타낸 회로도이다.
도 10에서는, 복수의 테스트 트랜지스터(151_1~151_m) 중 하나인 테스트 트랜지스터(151_i)에 대한 테스트 동작 예를 들어, 포화 전류 측정이 수행될 수 있다. 이 때, 다중화기(140)의 선택 스위치(141_i, 142_i)가 온 상태이고, 테스트 트랜지스터(151_i)의 드레인은 제2 노드(NR2) 및 증폭기(110)의 정입력단(+)에 연결될 수 있다. 도 10에 도시된 TEG 회로(300)의 구성들 중 앞서 설명한 도 5의 TEG 회로(200)의 구성과 동일한 구성에 대해서는 그 설명을 생략한다. 도 10에 도시된 바와 같이, TEG 회로(300)은 제1 패드(101)와 게이트 노드(GN) 사이에 연결되어 있는 제1 연결 스위치(301)를 더 포함한다.
TEG 제어 회로(130)는 테스트 트랜지스터(151_i)에 대한 포화 전류를 측정할 때 게이트 구동회로(120)의 게이트 전압 공급을 차단하고, 제1 연결 스위치(301)를 온 시킬 수 있다. 예를 들어, TEG 제어 회로(130)는 복수의 게이트 제어 신호(SG_1~SG_n+1)를 모두 디스에이블 레벨로 생성할 수 있다. 복수의 선택 스위치(122_1~122_n+1)는 디스에이블 레벨의 복수의 게이트 제어 신호(SG_1~SG_n+1)에 따라 오프되어, 게이트 구동회로(120)는 게이트 노드(GN)에 게이트 전압을 공급하지 않는다. TEG 제어 회로(130)는 제1 연결 스위치(301)의 스위칭 동작을 제어하는 신호(CSW1)를 생성하여 제1 연결 스위치(301)에 공급할 수 있다. 제1 연결 스위치(301)는 인에이블 레벨의 신호(CSW1)에 의해 온 되고, 디스에이블 레벨의 신호(CSW1)에 의해 오프될 수 있다. 제1 연결 스위치(301)가 온 되면, 제1 패드(101)와 게이트 노드(GN)가 연결되어, 게이트 노드(GN)에는 테스트 전압(TSV)이 공급될 수 있다.
TEG 제어 회로(130)는 테스트 트랜지스터(151_i)에 대한 문턱 전압을 측정할 때 게이트 구동회로(120)의 게이트 전압(VG) 공급을 제어하고, 제1 연결 스위치(301)를 오프 시킬 수 있다. TEG 제어 회로(130)가 게이트 구동회로(120)를 제어하는 구체적인 방법은 앞선 설명과 동일할 수 있다.
도 11은 일 실시예에 따른 TEG 회로를 나타낸 회로도이다.
도 11에서는, 복수의 테스트 트랜지스터(151) 중 하나인 테스트 트랜지스터(151_i)에 대한 테스트 동작 예를 들어, 포화 전류 측정이 수행될 수 있다. 이 때, 다중화기(140)의 선택 스위치(141_i, 142_i)가 온 상태이고, 테스트 트랜지스터(151_i)가 제2 노드(NR2) 및 증폭기(110)의 정입력단(+)에 연결될 수 있다. 도 11에 도시된 TEG 회로(400)의 구성들 중 앞서 설명한 도 5의 TEG 회로(200)의 구성과 동일한 구성에 대해서는 그 설명을 생략한다. 도 11에 도시된 바와 같이, TEG 회로(400)는 증폭기(110)의 정입력단(+)과 게이트 노드(GN) 사이에 연결되어 있는 제2 연결 스위치(401)를 더 포함한다.
TEG 제어 회로(130)는 테스트 트랜지스터(151_i)에 대한 포화 전류를 측정할 때 게이트 구동회로(120)의 게이트 전압 공급을 차단하고, 제2 연결 스위치(401)를 온 시킬 수 있다. 예를 들어, TEG 제어 회로(130)는 복수의 게이트 제어 신호(SG_1~SG_n+1)를 모두 디스에이블 레벨로 생성할 수 있다. 복수의 선택 스위치(122_1~122_n+1)는 디스에이블 레벨의 복수의 게이트 제어 신호(SG_1~SG_n+1)에 따라 오프되어, 게이트 구동회로(120)는 게이트 노드(GN)에 게이트 전압을 공급하지 않는다. TEG 제어 회로(130)는 제2 연결 스위치(401)의 스위칭 동작을 제어하는 신호(CSW2)를 생성하여 제2 연결 스위치(401)에 공급할 수 있다. 제2 연결 스위치(401)는 인에이블 레벨의 신호(CSW2)에 의해 온 되고, 디스에이블 레벨의 신호(CSW2)에 의해 오프될 수 있다. 제2 연결 스위치(401)가 온 되면, 증폭기(110)의 정입력단(+)과 게이트 노드(GN)가 연결되어, 게이트 노드(GN)에는 테스트 전압(TSV)이 공급될 수 있다.
TEG 제어 회로(130)는 테스트 트랜지스터(151_i)에 대한 문턱 전압을 측정할 때 게이트 구동회로(120)의 게이트 전압 공급을 제어하고, 제2 연결 스위치(401)를 오프 시킬 수 있다. TEG 제어 회로(130)가 게이트 구동회로(120)를 제어하는 구체적인 방법은 앞선 설명과 동일할 수 있다.
게이트 구동회로(120)는 복수의 저항을 이용하여 저항 분배된 전압을 게이트 전압(VG)으로 공급하므로, 게이트 전압(VG)의 Resolution에 한계가 있을 수 있다. 제1 패드(101)에 인가되는 테스트 전압(TSV)은 연속적인 값이므로, 저항 분배된 전압들에 비해 더 높은 Resolution을 가질 수 있다. 따라서, 게이트 전압(VG)의 Resolution이 높아질 수 있다.
반도체 칩(21)에서 TEG 회로(22)의 제1 및 제2 패드(101, 102)는 외부로 노출되어 있을 수 있다. 다만, 발명이 이에 한정되지 않고, 제1 및 제2 패드(101, 102)에 전기적으로 연결된 제1 핀 및 제2 핀이 TEG 회로(22)의 외부로 핀-아웃(pin-out)될 수 있다. 제1 및 제2 패드(101, 102)가 핀-아웃된 경우 제1 및 제2 패드(101, 102)에는 전기적으로 ESD(Electrostatic Discharge) 소자가 연결될 수 있다.
도 12는 일 실시예에 따른 ESD 소자를 포함하는 TEG 회로를 나타낸 회로도이다.
앞서 도 2의 실시예에 대한 설명과 중복되는 내용은 이하의 설명에서 생략한다.
도 12에 도시된 바와 같이, 제1 패드(101)가 제1 핀(501)을 통해 핀-아웃되고, 제2 패드(102)가 제2 핀(503)을 통해 핀-아웃 될 수 있다. ESD 소자(502)는 제1 패드(101)와 그라운드 사이에 연결되어 제1 핀(501)을 통해 TEG 회로(500) 내로 유입될 수 있는 정전기를 그라운드로 방전할 수 있다. ESD 소자(504)는 제2 패드(102)와 그라운드 사이에 연결되어 제2 핀(503)을 통해 TEG 회로(500) 내로 유입될 수 있는 정전기를 그라운드로 방전할 수 있다.
이와 같이 일 실시예는, 테스트 트랜지스터의 드레인 전압을 정확하게 제어할 수 있고, 온-칩 트랜지스터에 대한 문턱 전압과 포화 전류 측정 정확도를 개선할 수 있다. 아울러, DAC 및 ADC와 같은 사이즈 큰 회로를 포함하지 않으므로, TEG회로가 온-칩 내에서 차지하는 면적이 감소될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (10)

  1. 테스트 트랜지스터;
    테스트 전압이 인가되도록 구성된 제1 패드;
    상기 제1 패드에 연결되어 있는 제1 입력단, 상기 테스트 트랜지스터의 제1 단에 연결되어 있는 제2 입력단, 및 상기 제2 입력단에 전기적으로 연결되어 있는 출력단을 포함하는 증폭기;
    상기 증폭기의 출력단에 연결되어 있는 일단 및 상기 테스트 트랜지스터의 제1 단에 연결되어 있는 타단을 포함하는 가변 저항; 및
    상기 테스트 트랜지스터의 게이트에 게이트 전압을 공급하는 게이트 구동회로
    을 포함하는 TEG(Test Elements Group) 회로.
  2. 제1항에서,
    제2 패드;
    상기 가변 저항의 일단과 상기 제2 패드 사이에 연결되어 있는 제1 스위치; 및
    상기 가변 저항의 타단과 상기 제2 패드 사이에 연결되어 있는 제2 스위치를 더 포함하는,
    TEG 회로.
  3. 제2항에서,
    상기 제1 패드에 상기 테스트 전압이 인가되는 기간 중, 상기 제1 스위치가 온 되어 상기 제2 패드를 통해 측정되는 제1 전압과 상기 제2 스위치가 온 되어 상기 제2 패드를 통해 측정되는 제2 전압 간의 차는 상기 테스트 트랜지스터에 흐르는 전류에 따르는,
    TEG 회로.
  4. 제3항에서,
    상기 게이트 구동회로가 상기 게이트 전압을 변경하고,
    상기 게이트 전압의 변경에 의해 상기 제1 전압과 상기 제2 전압 간의 차를 상기 가변 저항의 저항 값으로 나눈 전류 값이 소정의 기준 값 이상일 때, 상기 게이트 전압이 상기 테스트 트랜지스터의 문턱 전압인,
    TEG 회로.
  5. 제3항에서,
    상기 제1 패드에 소정 레벨의 테스트 전압이 인가되고, 상기 게이트 구동회로가 상기 소정 레벨의 테스트 전압과 동일한 레벨의 상기 게이트 전압을 상기 테스트 트랜지스터의 게이트에 공급할 때, 상기 제1 전압과 상기 제2 전압 간의 차를 상기 가변 저항의 저항 값으로 나눈 전류 값이 상기 테스트 트랜지스터의 포화 전류인,
    TEG 회로.
  6. 복수의 테스트 트랜지스터;
    테스트 전압이 인가되도록 구성된 제1 패드;
    상기 제1 패드에 연결되어 있는 제1 입력단, 제2 입력단, 및 출력단을 포함하는 증폭기;
    상기 증폭기의 출력단에 연결되어 있는 일단을 포함하는 가변 저항;
    상기 복수의 테스트 트랜지스터 중 제1 테스트 트랜지스터의 제1 단과 상기 증폭기의 제2 입력단을 연결하고, 상기 제1 테스트 트랜지스터의 제1 단과 상기 가변 저항의 타단을 연결하는 다중화기; 및
    상기 복수의 테스트 트랜지스터의 게이트에 게이트 전압을 공급하는 게이트 구동회로
    를 포함하는 반도체 장치.
  7. 제6항에 있어서,
    상기 다중화기는,
    상기 복수의 테스트 트랜지스터의 복수의 제1 단과 상기 제2 입력단 사이에 연결되어 있는 복수의 제1 선택 스위치; 및
    상기 복수의 테스트 트랜지스터의 복수의 제1 단과 상기 가변 저항의 타단 사이에 연결되어 있는 복수의 제2 선택 스위치를 포함하는,
    반도체 장치.
  8. 제6항에 있어서,
    상기 가변 저항은,
    복수의 저항; 및
    상기 복수의 저항 각각에 대응하여 직렬 연결되어 있는 복수의 스위치를 포함하고,
    상기 복수의 저항 중 상기 제1 테스트 트랜지스터의 포화 전류의 크기에 기초하여 제1 저항을 결정하고, 상기 복수의 스위치 중 상기 제1 저항에 연결된 스위치를 온 시키는,
    반도체 장치.
  9. 제6항에 있어서,
    상기 게이트 구동회로는,
    전원 전압과 그라운드 사이에 직렬 연결되어 있는 복수의 저항; 및
    상기 복수의 저항 중 인접한 두 저항이 연결되어 있는 복수의 노드와 상기 복수의 테스트 트랜지스터의 게이트 사이에 연결되어 있는 복수의 선택 스위치를 포함하는,
    반도체 장치.
  10. 제1 패드에 연결된 제1 입력단, 테스트 트랜지스터의 제1 단에 연결되어 있는 제2 입력단, 및 상기 제2 입력단과 가변 저항을 통해 연결되어 있는 출력단을 포함하는 증폭기를 포함하는 TEG 회로를 테스트하는 방법에 있어서,
    상기 제1 패드에 테스트 전압을 공급하는 단계;
    상기 테스트 트랜지스터의 게이트에 게이트 전압을 공급하는 단계;
    상기 출력단에 연결된 상기 가변 저항의 일단 전압을 측정하는 단계;
    상기 제2 입력단에 연결된 상기 가변 저항의 타단 전압을 측정하는 단계; 및
    상기 가변 저항의 상기 일단 전압과 상기 타단 전압 간의 차를 상기 가변 저항의 저항 값으로 나눠 상기 테스트 트랜지스터에 흐르는 전류 값을 산출하는 단계를 포함하는,
    TEG 회로 테스트 방법.
KR1020220132566A 2022-10-14 2022-10-14 TEG(Test Element Group) 회로, 반도체 장치, 및 TEG 회로 테스트 방법 KR20240052470A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220132566A KR20240052470A (ko) 2022-10-14 2022-10-14 TEG(Test Element Group) 회로, 반도체 장치, 및 TEG 회로 테스트 방법
CN202310841960.XA CN117890741A (zh) 2022-10-14 2023-07-10 Teg电路、半导体器件、以及teg电路的测试方法
US18/454,404 US20240125841A1 (en) 2022-10-14 2023-08-23 Teg circuit, semiconductor device, and test method of the teg circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220132566A KR20240052470A (ko) 2022-10-14 2022-10-14 TEG(Test Element Group) 회로, 반도체 장치, 및 TEG 회로 테스트 방법

Publications (1)

Publication Number Publication Date
KR20240052470A true KR20240052470A (ko) 2024-04-23

Family

ID=90627138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220132566A KR20240052470A (ko) 2022-10-14 2022-10-14 TEG(Test Element Group) 회로, 반도체 장치, 및 TEG 회로 테스트 방법

Country Status (3)

Country Link
US (1) US20240125841A1 (ko)
KR (1) KR20240052470A (ko)
CN (1) CN117890741A (ko)

Also Published As

Publication number Publication date
US20240125841A1 (en) 2024-04-18
CN117890741A (zh) 2024-04-16

Similar Documents

Publication Publication Date Title
US7050920B2 (en) Semiconductor device having a test circuit for testing an output circuit
US5313158A (en) Test system integrated on a substrate and a method for using such a test system
US6239604B1 (en) Method for inspecting an integrated circuit by measuring a voltage drop in a supply line of sub-circuit thereof
US7440346B2 (en) Semiconductor device
US7227351B2 (en) Apparatus and method for performing parallel test on integrated circuit devices
US7202688B2 (en) Output buffer circuit having signal path used for testing and integrated circuit and test method including the same
KR20240052470A (ko) TEG(Test Element Group) 회로, 반도체 장치, 및 TEG 회로 테스트 방법
WO2020135258A1 (zh) 一种能提高电阻测量精度的可寻址测试芯片及其测试系统
JP2010230668A (ja) 試験装置およびドライバ回路
KR20180064292A (ko) 반도체 소자 테스트 장비 및 테스트 방법
KR100387192B1 (ko) 내부 전원 회로를 가진 반도체장치
US7126326B2 (en) Semiconductor device testing apparatus, semiconductor device testing system, and semiconductor device testing method for measuring and trimming the output impedance of driver devices
US8330483B2 (en) Semiconductor device to detect abnormal leakage current caused by a defect
US20240110967A1 (en) Evaluation circuit, semiconductor device, and evaluation method
KR20110111242A (ko) 테스트 엘리먼트 그룹 및 반도체 장치
JP2002168914A (ja) 安定化電源装置
KR102233516B1 (ko) 스몰핀 패키지용 오티피 메모리 제어 시스템, 오티피 메모리의 프로그래밍 및 읽기 회로
US20110050272A1 (en) Method and circuit for testing integrated circuit
US20240178080A1 (en) Test circuit of semiconductor apparatus and test system including the same
KR20240066002A (ko) 평가용 회로, 반도체 장치 및 평가 방법
WO2022272030A1 (en) Apparatus and method for setting a precise voltage on test circuits
CN118033354A (zh) 求值电路、半导体装置以及求值方法
JP2007286967A (ja) 電圧レギュレータ
KR20090060773A (ko) 반도체 디바이스 테스트 시스템
JP2007286966A (ja) 電圧レギュレータ