CN114256151A - 半导体器件的制作方法、半导体器件、存储器和电子设备 - Google Patents

半导体器件的制作方法、半导体器件、存储器和电子设备 Download PDF

Info

Publication number
CN114256151A
CN114256151A CN202111426129.5A CN202111426129A CN114256151A CN 114256151 A CN114256151 A CN 114256151A CN 202111426129 A CN202111426129 A CN 202111426129A CN 114256151 A CN114256151 A CN 114256151A
Authority
CN
China
Prior art keywords
fin
predetermined
semiconductor structure
preset
fins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111426129.5A
Other languages
English (en)
Inventor
颜丙杰
谢景涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111426129.5A priority Critical patent/CN114256151A/zh
Publication of CN114256151A publication Critical patent/CN114256151A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

本申请提供了一种半导体器件的制作方法、半导体器件、存储器和电子设备。上述半导体器件的制作方法，包括：提供半导体结构，半导体结构包括多个浅沟槽隔离和多个位于相邻的两个浅沟槽隔离之间的鳍片；在半导体结构上形成图形化的硬掩膜，使得表面上无需形成栅极的预定鳍片裸露；对具有硬掩膜的半导体结构进行预定处理，使得预定鳍片的至少表面部分形成绝缘部分。该方法可以有效减轻由于预定鳍片与栅极的距离很近导致容易发生漏电的问题，并且，该方法中增加的绝缘部分可以缓解“栅极充电时，由于预定鳍片中的电荷会和栅极的电荷产生感应，使得预定鳍片和栅极之间的耦合太大”的问题，使得半导体器件的性能较好。

Description

半导体器件的制作方法、半导体器件、存储器和电子设备
技术领域
本申请涉及半导体领域，具体而言，涉及一种半导体器件的制作方法、半导体器件、存储器和电子设备。
背景技术
随着半导体器件尺寸不断变小，半导体器件内部的空间也越来越小，所以半导体器件内部需要更好的隔离。现有技术中，为了保持半导体器件的均匀性，从而使得半导体器件的性能更好，如图1所示，两个栅极10之间有多余的预定鳍片20，预定鳍片20与栅极10的距离很近，容易发生漏电，并且在对栅极10充电时，预定鳍片20中的电荷会和栅极的电荷产生感应，使得预定鳍片20和栅极10之间的耦合太大从而影响半导体器件的性能。
为了解决上述问题，现有技术中有两种做法，第一种做法是在鳍片刻蚀前，如图2所示，将预定鳍片的硬掩膜30刻蚀掉，形成如图3所示的结构，但是这样会影响鳍片的均匀性和尺寸，还会对浅沟槽隔离注入的深度产生影响。第二种做法是在鳍片刻蚀后，将图4中的预定鳍片刻蚀掉，形成如图5所示的结构，因为刻蚀难度大，容易导致预定鳍片有残留。
因此，亟需一种在不影响半导体器件性能的情况下，有效减少多余鳍片的干扰的方案。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种半导体器件的制作方法、半导体器件、存储器和电子设备，以解决现有技术中预定鳍片与栅极的距离很近而产生漏电现象的问题。
根据本发明实施例的一个方面，提供了一种半导体器件的制作方法，包括：提供半导体结构，所述半导体结构包括多个鳍片和多个浅沟槽隔离，任意一个所述鳍片位于相邻的两个所述浅沟槽隔离之间；在所述半导体结构上形成图形化的硬掩膜，使得预定鳍片裸露，所述预定鳍片为表面上无需形成栅极的所述鳍片；对具有所述硬掩膜的所述半导体结构进行预定处理，使得所述预定鳍片的至少表面部分形成绝缘部分。
可选地，对具有所述硬掩膜的所述半导体结构进行预定处理，使得所述预定鳍片的至少表面部分形成绝缘部分，包括：向所述预定鳍片中注入第一预定离子，使得所述预定鳍片转化为非晶态鳍片；对具有所述非晶态鳍片的所述半导体结构进行预定处理，使得所述预定鳍片的至少表面部分形成绝缘部分。
可选地，对所述预定鳍片注入第一预定离子，使得所述预定鳍片成为非晶态鳍片之后，在对具有所述非晶态鳍片的所述半导体结构进行预定处理，使得所述预定鳍片的至少表面部分形成绝缘部分之前，具有所述硬掩膜的所述半导体结构进行预定处理，使得所述预定鳍片的至少表面部分形成绝缘部分，包括：对所述非晶态鳍片掺杂第二预定离子。
可选地，所述第二预定离子包括以下至少之一：硼离子、磷离子。
可选地，对所述预定鳍片注入第一预定离子，使得所述预定鳍片成为非晶态鳍片之后，在对具有所述非晶态鳍片的所述半导体结构进行预定处理，使得所述预定鳍片的至少表面部分形成绝缘部分之前，具有所述硬掩膜的所述半导体结构进行预定处理，使得所述预定鳍片的至少表面部分形成绝缘部分，包括：刻蚀所述硬掩膜，使得多个所述鳍片裸露。
可选地，所述第一预定离子包括以下至少之一：锗离子、硅离子。
可选地，对具有所述硬掩膜的所述半导体结构进行预定处理，使得所述预定鳍片的至少表面部分形成绝缘部分，为以下之一：对具有所述硬掩膜的所述半导体结构进行氧化处理，使得所述预定鳍片的至少表面部分形成氧化物；对具有所述硬掩膜的所述半导体结构进行氮化处理，使得所述预定鳍片的至少表面部分形成氮化物。
可选地，所述鳍片包括沿第一方向间隔设置的源区和漏区，所述第一方向与多个所述浅沟槽隔离的排列方向垂直，所述方法还包括：在所述预定鳍片以外的其他所述鳍片的预定部分的表面上且跨越所述鳍片，形成栅极，所述预定部分为所述鳍片的位于所述源区和所述漏区之间的部分。
根据本发明实施例的另一方面，还提供了一种半导体器件，包括：半导体结构，包括多个鳍片和多个浅沟槽隔离，任意一个所述鳍片位于相邻的两个所述浅沟槽隔离之间，多个所述鳍片至少包括一个预定鳍片，所述预定鳍片为表面上无需形成栅极的所述鳍片，且所述预定鳍片的至少表面部分具有绝缘部分，所述鳍片包括沿第一方向间隔设置的源区和漏区，所述第一方向与多个所述浅沟槽隔离的排列方向垂直；栅极，位于除所述预定鳍片以外的其他所述鳍片的预定部分的表面上且跨越所述鳍片，所述预定部分为所述鳍片的位于所述源区和所述漏区之间的部分；源/漏接触电极，分别形成在所述源区的表面上和所述漏区的表面上。
根据本发明实施例的另一方面，还提供了一种存储器，包括上述半导体器件。
根据本发明实施例的另一方面，还提供了一种电子设备，包括上述存储器。
在本发明实施例中，上述半导体器件的制作方法，包括：提供半导体结构，所述半导体结构包括多个浅沟槽隔离和多个位于相邻的两个所述浅沟槽隔离之间的鳍片；在所述半导体结构上形成图形化的硬掩膜，使得预定鳍片，也就是表面上无需形成栅极的所述鳍片裸露；对具有所述硬掩膜的所述半导体结构进行预定处理，使得所述预定鳍片的至少表面部分形成绝缘部分。由于预定鳍片与栅极的距离很近，容易发生漏电，并且在对栅极充电时，预定鳍片中的电荷会和栅极的电荷产生感应，使得预定鳍片和栅极之间的耦合太大从而影响半导体器件的性能。本申请中的半导体器件的制作方法通过对半导体结构进行预处理，在预定鳍片的至少表面部分形成绝缘部分，加强预定鳍片和栅极之间的隔离，有效减少预定鳍片和栅极之间的漏电现象及耦合作用，从而提升半导体器件的性能。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了背景技术中半导体结构的示意图；
图2示出了背景技术中鳍片刻蚀前具有硬掩膜的半导体结构的示意图；
图3示出了图2中硬掩膜刻蚀后的结构示意图；
图4示出了背景技术中鳍片刻蚀后具有硬掩膜的半导体结构的示意图；
图5示出了图4中硬掩膜掩膜刻蚀后的结构示意图；
图6示出了本申请的一种实施例中半导体结构示意图；
图7示出了本申请的一种实施例中具有图形化硬掩膜的半导体结构示意图；
图8示出了在图11的鳍片上设置源区和漏区以及栅极的半导体结构示意图；
图9示出了对图7中的预定鳍片注入第一预定离子后的半导体结构示意图；
图10示出了对图9中的预定鳍片注入第二预定离子后的半导体结构示意图；
图11示出了刻蚀掉图10中的硬掩膜后的半导体结构示意图；
图12示出了在图11的预定鳍片上形成绝缘部分后的半导体结构示意图；
图13示出了在图12的鳍片上设置源区和漏区以及栅极的鳍片结构示意图。
上述附图包括以下附图标记：
10、栅极；20、预定鳍片；30、硬掩膜；40、鳍片；50、浅沟槽隔离；60、绝缘部分；70、源区；80、漏区。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术中所说的，现有技术中的预定鳍片与栅极的距离很近而产生漏电现象，为了解决上述问题，本申请的一种典型的实施方式中，提供了一种半导体器件的制作方法、半导体器件、存储器和电子设备。
本申请的一种典型实施例中，提供了一种半导体器件的制作方法，包括：提供半导体结构，如图6所示，上述半导体结构包括多个鳍片40和多个浅沟槽隔离50，任意一个上述鳍片40位于相邻的两个上述浅沟槽隔离50之间；在上述半导体结构上形成图形化的硬掩膜30，使得预定鳍片20裸露，如图7所示，上述预定鳍片为表面上无需形成栅极10的上述鳍片；对具有上述硬掩膜30的上述半导体结构进行预定处理，使得上述预定鳍片20的至少表面部分形成绝缘部分60，如图8所示。
上述半导体器件的制作方法中，在半导体结构上形成图形化的硬掩膜，使位于相邻的两个上述浅沟槽隔离之间且表面上无需形成栅极的预定鳍片裸露，并且对具有上述硬掩膜的上述半导体结构进行预定处理后使预定鳍片的至少表面部分形成绝缘部分，从而可以有效减轻由于预定鳍片与栅极的距离很近导致容易发生漏电的问题，并且，该方法中增加的绝缘部分可以缓解“栅极充电时，由于预定鳍片中的电荷会和栅极的电荷产生感应，使得预定鳍片和栅极之间的耦合太大”的问题，使得半导体器件的性能较好。
本申请的一种实施例中，对具有上述硬掩膜的上述半导体结构进行预定处理，使得上述预定鳍片的至少表面部分形成绝缘部分，包括：向上述预定鳍片20中注入第一预定离子，使得上述预定鳍片20转化为非晶态鳍片，如图9所示；对具有上述非晶态鳍片的上述半导体结构进行预定处理，使得上述预定鳍片20的至少表面部分形成绝缘部分60。向预定鳍片20中注入第一预定离子，使预定鳍片20形成非晶结构，有助于后续预定处理时，可以使得预定鳍片相对于其他的鳍片的氧化或氮化速度更快。
本申请的另一种实施例中，对上述预定鳍片20注入第一预定离子，使得上述预定鳍片20成为非晶态鳍片之后，在对具有上述非晶态鳍片的上述半导体结构进行预定处理，使得上述预定鳍片20的至少表面部分形成绝缘部分60之前，具有上述硬掩膜30的上述半导体结构进行预定处理，使得上述预定鳍片20的至少表面部分形成绝缘部分60，包括：对上述非晶态鳍片掺杂第二预定离子，如图10所示。对注入第一预定离子形成非晶态鳍片掺杂第二预定离子，能够进一步使得预定鳍片相对于其他的鳍片的氧化或氮化速度加快。
本申请的一种具体实施例中，由于是预定鳍片是非晶结构且有掺杂的影响，预定鳍片的氧化或氮化速度远大于鳍片，通常情况下上面形成有栅极对应鳍片的绝缘部分的厚度可以是3～4nm，预定鳍片的绝缘部分厚度可能为30～40nm，也就是说该实施例中预定鳍片大部分是绝缘部分，绝缘部分可以是氧化物或者氮化物。
本申请的又一种实施例中，上述第二预定离子包括以下至少之一：硼离子、磷离子。硼离子、磷离子掺杂效果好，上述第二预定离子不限于是硼离子、磷离子，还可以是硼族元素离子或者磷族元素离子。
本申请的再一种实施例中，对上述预定鳍片20注入第一预定离子，使得上述预定鳍片20成为非晶态鳍片之后，在对具有上述非晶态鳍片的上述半导体结构进行预定处理，使得上述预定鳍片20的至少表面部分形成绝缘部分60之前，具有上述硬掩膜30的上述半导体结构进行预定处理，使得上述预定鳍片20的至少表面部分形成绝缘部分60，包括：刻蚀上述硬掩膜30，使得多个上述鳍片40裸露，得到如图11所示结构。刻蚀硬掩膜使多个鳍片露出，进一步使得后续预定处理可以更快地形成绝缘部分，并且，该方法先去除硬掩膜，可以保证后续形成的器件的杂质较少，保证了器件的性能较好。
本申请的另一种实施例中，上述第一预定离子包括以下至少之一：锗离子、硅离子。上述第一预定离子不限于是锗离子、硅离子，本领域技术人员可以根据实际情况选择。
本申请的又一种实施例中，对具有上述硬掩膜30的上述半导体结构进行预定处理，使得上述预定鳍片20的至少表面部分形成绝缘部分60，得到如图12所示结构，为以下之一：对具有上述硬掩膜30的上述半导体结构进行氧化处理，使得上述预定鳍片20的至少表面部分形成氧化物；对具有上述硬掩膜30的上述半导体结构进行氮化处理，使得上述预定鳍片20的至少表面部分形成氮化物。对具有上述硬掩膜的半导体结构进行氧化或者氮化处理使得所述预定鳍片的至少表面部分形成氧化物或者氮化物，也就是使预定鳍片的至少表面部分绝缘，进一步加强隔离效果。
本申请的再一种实施例中，上述鳍片40包括沿第一方向间隔设置的源区70和漏区80，如图13所示，上述第一方向与多个上述浅沟槽隔离50的排列方向垂直，上述方法还包括：在上述预定鳍片20以外的其他上述鳍片40的预定部分的表面上且跨越上述鳍片40，形成栅极10，上述预定部分为上述鳍片40的位于上述源区70和上述漏区80之间的部分。
本申请的另一种典型实施例中，还提供了一种半导体器件，包括半导体结构、栅极10以及源/漏接触电极，其中，上述半导体结构如图13示，包括多个鳍片40和多个浅沟槽隔离50，任意一个上述鳍片40位于相邻的两个上述浅沟槽隔离50之间，多个上述鳍片40至少包括一个预定鳍片20，上述预定鳍片20为表面上无需形成栅极10的上述鳍片40，且上述预定鳍片20的至少表面部分具有绝缘部分60，上述鳍片40包括沿第一方向间隔设置的源区70和漏区80，上述第一方向与多个上述浅沟槽隔离50的排列方向垂直；上述栅极10位于除上述预定鳍片20以外的其他上述鳍片40的预定部分的表面上且跨越上述鳍片，上述预定部分为上述鳍片40的位于上述源区70和上述漏区80之间的部分；上述源/漏接触电极分别形成在上述源区70的表面上和上述漏区80的表面上。
上述半导体器件包括半导体结构、栅极以及源/漏接触电极，其中，上述半导体结构包括多个浅沟槽隔离和多个位于相邻的两个上述浅沟槽隔离之间鳍片，多个上述鳍片至少包括一个表面上无需形成栅极且至少表面部分具有绝缘部分的预定鳍片，上述鳍片包括沿第一方向间隔设置的源区和漏区，上述第一方向与多个上述浅沟槽隔离的排列方向垂直；上述栅极位于除上述预定鳍片以外的其他上述鳍片的预定部分的表面上且跨越上述鳍片，上述预定部分为上述鳍片的位于上述源区和上述漏区之间的部分；上述源/漏接触电极分别形成在上述源区的表面上和上述漏区的表面上。上述半导体器件中，预定鳍片的至少表面部分形成绝缘部分，从而可以有效减轻由于预定鳍片与栅极的距离很近导致容易发生漏电的问题，并且，该器件中增加的绝缘部分可以缓解“栅极充电时，由于预定鳍片中的电荷会和栅极的电荷产生感应，使得预定鳍片和栅极之间的耦合太大”的问题，使得半导体器件的性能较好。
根据本发明实施例的另一方面，还提供了一种存储器，包括上述半导体器件。
该存储器中，由于包括上述半导体器件，上述半导体器件中增加的绝缘部分可以缓解“栅极充电时，由于预定鳍片中的电荷会和栅极的电荷产生感应，使得预定鳍片和栅极之间的耦合太大”的问题，使得半导体器件的性能较好。
上述的存储器可以为3D NAND FLASH，也可以为其他任何包括Fin-FET的存储器。
根据本发明实施例的另一方面，还提供了一种电子设备，包括上述存储器。
该电子设备中，由于包括上述存储器，上述存储器包括上述半导体器件，上述半导体器件中增加的绝缘部分可以缓解“栅极充电时，由于预定鳍片中的电荷会和栅极的电荷产生感应，使得预定鳍片和栅极之间的耦合太大”的问题，使得半导体器件的性能较好。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的半导体器件的制作方法，包括：提供半导体结构，所述半导体结构包括多个浅沟槽隔离和多个位于相邻的两个所述浅沟槽隔离之间的鳍片；在所述半导体结构上形成图形化的硬掩膜，使得预定鳍片，也就是表面上无需形成栅极的所述鳍片裸露；对具有所述硬掩膜的所述半导体结构进行预定处理，使得所述预定鳍片的至少表面部分形成绝缘部分。该方法可以有效减轻由于预定鳍片与栅极的距离很近导致容易发生漏电的问题，并且，该方法中增加的绝缘部分可以缓解“栅极充电时，由于预定鳍片中的电荷会和栅极的电荷产生感应，使得预定鳍片和栅极之间的耦合太大”的问题，使得半导体器件的性能较好。
2)、本申请的半导体器件，包括半导体结构、栅极以及源/漏接触电极，其中，上述半导体结构包括多个浅沟槽隔离和多个位于相邻的两个上述浅沟槽隔离之间鳍片，多个上述鳍片至少包括一个表面上无需形成栅极且至少表面部分具有绝缘部分的预定鳍片，上述鳍片包括沿第一方向间隔设置的源区和漏区，上述第一方向与多个上述浅沟槽隔离的排列方向垂直；上述栅极位于除上述预定鳍片以外的其他上述鳍片的预定部分的表面上且跨越上述鳍片，上述预定部分为上述鳍片的位于上述源区和上述漏区之间的部分；上述源/漏接触电极分别形成在上述源区的表面上和上述漏区的表面上。上述半导体器件中，预定鳍片的至少表面部分形成绝缘部分，从而可以有效减轻由于预定鳍片与栅极的距离很近导致容易发生漏电的问题，并且，该器件中增加的绝缘部分可以缓解“栅极充电时，由于预定鳍片中的电荷会和栅极的电荷产生感应，使得预定鳍片和栅极之间的耦合太大”的问题，使得半导体器件的性能较好。
3)、本申请的存储器，包括上述半导体器件，上述半导体器件中增加的绝缘部分可以缓解“栅极充电时，由于预定鳍片中的电荷会和栅极的电荷产生感应，使得预定鳍片和栅极之间的耦合太大”的问题，使得半导体器件的性能较好。
4)、本申请的电子设备，包括上述存储器，上述存储器包括上述半导体器件，上述半导体器件中增加的绝缘部分可以缓解“栅极充电时，由于预定鳍片中的电荷会和栅极的电荷产生感应，使得预定鳍片和栅极之间的耦合太大”的问题，使得半导体器件的性能较好。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (11)

1.一种半导体器件的制作方法，其特征在于，包括：
提供半导体结构，所述半导体结构包括多个鳍片和多个浅沟槽隔离，任意一个所述鳍片位于相邻的两个所述浅沟槽隔离之间；
在所述半导体结构上形成图形化的硬掩膜，使得预定鳍片裸露，所述预定鳍片为表面上无需形成栅极的所述鳍片；
对具有所述硬掩膜的所述半导体结构进行预定处理，使得所述预定鳍片的至少表面部分形成绝缘部分。
2.根据权利要求1所述的方法，其特征在于，对具有所述硬掩膜的所述半导体结构进行预定处理，使得所述预定鳍片的至少表面部分形成绝缘部分，包括：
向所述预定鳍片中注入第一预定离子，使得所述预定鳍片转化为非晶态鳍片；
对具有所述非晶态鳍片的所述半导体结构进行预定处理，使得所述预定鳍片的至少表面部分形成绝缘部分。
3.根据权利要求2所述的方法，其特征在于，对所述预定鳍片注入第一预定离子，使得所述预定鳍片成为非晶态鳍片之后，在对具有所述非晶态鳍片的所述半导体结构进行预定处理，使得所述预定鳍片的至少表面部分形成绝缘部分之前，具有所述硬掩膜的所述半导体结构进行预定处理，使得所述预定鳍片的至少表面部分形成绝缘部分，包括：
对所述非晶态鳍片掺杂第二预定离子。
4.根据权利要求3所述的方法，其特征在于，所述第二预定离子包括以下至少之一：硼离子、磷离子。
5.根据权利要求2所述的方法，其特征在于，对所述预定鳍片注入第一预定离子，使得所述预定鳍片成为非晶态鳍片之后，在对具有所述非晶态鳍片的所述半导体结构进行预定处理，使得所述预定鳍片的至少表面部分形成绝缘部分之前，具有所述硬掩膜的所述半导体结构进行预定处理，使得所述预定鳍片的至少表面部分形成绝缘部分，包括：
刻蚀所述硬掩膜，使得多个所述鳍片裸露。
6.根据权利要求2所述的方法，其特征在于，所述第一预定离子包括以下至少之一：锗离子、硅离子。
7.根据权利要求1至6中任一项所述的方法，其特征在于，对具有所述硬掩膜的所述半导体结构进行预定处理，使得所述预定鳍片的至少表面部分形成绝缘部分，为以下之一：
对具有所述硬掩膜的所述半导体结构进行氧化处理，使得所述预定鳍片的至少表面部分形成氧化物；
对具有所述硬掩膜的所述半导体结构进行氮化处理，使得所述预定鳍片的至少表面部分形成氮化物。
8.根据权利要求1至6中任一项所述的方法，其特征在于，所述鳍片包括沿第一方向间隔设置的源区和漏区，所述第一方向与多个所述浅沟槽隔离的排列方向垂直，所述方法还包括：
在所述预定鳍片以外的其他所述鳍片的预定部分的表面上且跨越所述鳍片，形成栅极，所述预定部分为所述鳍片的位于所述源区和所述漏区之间的部分。
9.一种半导体器件，其特征在于，包括：
半导体结构，包括多个鳍片和多个浅沟槽隔离，任意一个所述鳍片位于相邻的两个所述浅沟槽隔离之间，多个所述鳍片至少包括一个预定鳍片，所述预定鳍片为表面上无需形成栅极的所述鳍片，且所述预定鳍片的至少表面部分具有绝缘部分，所述鳍片包括沿第一方向间隔设置的源区和漏区，所述第一方向与多个所述浅沟槽隔离的排列方向垂直；
栅极，位于除所述预定鳍片以外的其他所述鳍片的预定部分的表面上且跨越所述鳍片，所述预定部分为所述鳍片的位于所述源区和所述漏区之间的部分；
源/漏接触电极，分别形成在所述源区的表面上和所述漏区的表面上。
10.一种存储器，其特征在于，包括半导体器件，其特征在于，所述半导体器件为权利要求9所述的半导体器件。
11.一种电子设备，其特征在于，包括：权利要求10所述的存储器。
CN202111426129.5A 2021-11-26 2021-11-26 半导体器件的制作方法、半导体器件、存储器和电子设备 Pending CN114256151A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111426129.5A CN114256151A (zh) 2021-11-26 2021-11-26 半导体器件的制作方法、半导体器件、存储器和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111426129.5A CN114256151A (zh) 2021-11-26 2021-11-26 半导体器件的制作方法、半导体器件、存储器和电子设备

Publications (1)

Publication Number Publication Date
CN114256151A true CN114256151A (zh) 2022-03-29

Family

ID=80793442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111426129.5A Pending CN114256151A (zh) 2021-11-26 2021-11-26 半导体器件的制作方法、半导体器件、存储器和电子设备

Country Status (1)

Country Link
CN (1) CN114256151A (zh)

Similar Documents

Publication Publication Date Title
US7399679B2 (en) Narrow width effect improvement with photoresist plug process and STI corner ion implantation
US7071515B2 (en) Narrow width effect improvement with photoresist plug process and STI corner ion implantation
KR101191818B1 (ko) 반도체 장치 및 그 제조 방법
CN111599820B (zh) 半导体工艺和半导体结构
EP3282486A1 (en) Semiconductor structure and fabrication method thereof
KR20130067666A (ko) 트랜지스터를 포함하는 반도체 장치의 제조 방법
KR960005249B1 (ko) 반도체 집적 소자의 디램(dram) 제조방법
CN114256151A (zh) 半导体器件的制作方法、半导体器件、存储器和电子设备
US10985254B2 (en) Semiconductor device and method of manufacturing the same
CN110098150B (zh) 半导体结构及其形成方法
US7157318B2 (en) Method of fabricating SRAM device
CN111916448A (zh) 一种半导体器件及其制造方法、电子设备
CN113964036B (zh) 半导体结构的制作方法及电子设备
US11411009B2 (en) Semiconductor device and method for fabricating the same
KR20020055147A (ko) 반도체 소자의 제조방법
CN112289861B (zh) 半导体结构及其制造方法
US10998236B2 (en) Method for fabricating a row of MOS transistors
KR20010058136A (ko) 반도체 소자의 제조방법
KR20010061418A (ko) 플래쉬 메모리 소자의 제조방법
KR100835471B1 (ko) 반도체소자의 제조방법
KR100569570B1 (ko) 반도체소자의 모스전계효과 트렌지스터 제조방법
KR100252767B1 (ko) 반도체장치 및 그제조방법
TWI565006B (zh) 記憶元件的製造方法
US7402494B2 (en) Method for fabricating high voltage semiconductor device
CN100423214C (zh) 金属氧化物半导体晶体管的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination