CN114244668A - 一种多通道信号解调方法、装置、计算机设备及存储介质 - Google Patents
一种多通道信号解调方法、装置、计算机设备及存储介质 Download PDFInfo
- Publication number
- CN114244668A CN114244668A CN202111565121.7A CN202111565121A CN114244668A CN 114244668 A CN114244668 A CN 114244668A CN 202111565121 A CN202111565121 A CN 202111565121A CN 114244668 A CN114244668 A CN 114244668A
- Authority
- CN
- China
- Prior art keywords
- data
- module
- selection signal
- channel
- channel selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明提供一种多通道信号解调方法,包括:通道流程控制模块接收多个输入通道中当前锁存有效的一个输入通道输入的IQ数据并生成对应的初始通道选择信号;计算模块基于MSD解调算法得到对应的解调码元,将解调码元输出至第一数据选择模块;延时处理模块在接收到初始通道选择信号时设置第一延时条件,在第一延时条件达成时生成对应的第一目标通道选择信号并输出至第一数据选择模块;第一数据选择模块根据第一目标通道选择信号将解调码元输出至与多个输入通道对应的多个输出通道中与解调码元对应的一个输出通道。还提供一种多通道信号解调装置、计算机设备及存储介质。基于时分复用思想,降低了硬件成本,避免资源浪费;实现多个码率的处理。
Description
技术领域
本发明涉及数字通信技术领域,尤其涉及一种多通道信号解调方法、装置、计算机设备及存储介质。
背景技术
PCM/FM解调体制作为遥测系统中的主要通信体制,其传统的解调方式以叉积鉴频解调为主。这种解调方式存在门限效应,即当解调端输入信号的信噪比较低时,输出端信噪比就会急剧降低。而在遥测领域,对遥测接收机灵敏度性能尤其关注,希望在解调门限点处的输入信噪比能够更低,以提高遥测接收机的灵敏度。但随着遥测数据码率不断提高,遥测作用距离不断增大,PCM/FM信号鉴频解调的门限效应和功率利用率低等问题日益突出,极待解决。
针对上述问题,出现了MSD(Multiple Symbol Detection,多符号检测)解调算法,利用PCM/FM信号前后符号之间相位记忆性的特征,以克服传统算法解调门限较高的不足;具体的,利用码元相位之间的连续性,当接收端接收到一个码元时,并不立即进行判决,而是连续观察若干码元,通过对这若干码元组成的码元序列进行分析,从而对当前码元乃至其码元序列进行判决,提高解调性能。
但是传统的MSD解调算法只适应了一种码率,在实际应用过程中,码率不是固定的,需要支持随时配置,所以MSD算法需要适应多个码率。同时在某些设备中,需要多个解调通道同时解调,如果直接进行两个模块的调用将会造成大量的资源浪费,所以如何基于一个模块实现多个通道的MSD功能是目前亟需解决的问题。
发明内容
针对现有技术中所存在的不足,本发明提供一种多通道信号解调方法、装置、计算机设备及存储介质。
第一方面,在一个实施例中,本发明提供一种多通道信号解调方法,包括:
通道流程控制模块接收多个输入通道中当前锁存有效的一个输入通道输入的IQ数据并生成对应的初始通道选择信号,将IQ数据和初始通道选择信号输出至计算模块,以及将初始通道选择信号输出至延时处理模块;
计算模块基于MSD解调算法根据初始通道选择信号确定对应的本地参考波形,并根据本地参考波形对IQ数据进行相关计算,得到对应的解调码元,将解调码元输出至第一数据选择模块;
延时处理模块在接收到初始通道选择信号时根据从IQ数据到解调码元的处理时长设置第一延时条件,在第一延时条件达成时生成对应的第一目标通道选择信号并输出至第一数据选择模块;
第一数据选择模块根据第一目标通道选择信号将解调码元输出至与多个输入通道对应的多个输出通道中与解调码元对应的一个输出通道。
在一个实施例中,在通道流程控制模块接收多个输入通道中当前锁存有效的一个输入通道输入的IQ数据的步骤之前,还包括:
多个输入通道分别将处理后的多个IQ数据输出至通道流程控制模块。
在一个实施例中,每个输入通道包括异步FIFO、样点插值和抽取模块、第一移位寄存器;对于每个输入通道,包括:
异步FIFO将接收到的IQ数据同步到目标时域;
样点插值和抽取模块根据通道码率配置信息对异步FIFO输出的IQ数据进行样点插值或抽取;
第一移位寄存器将样点插值和抽取模块输出的IQ数据根据通道位同步信息进行锁存,以输出至通道流程控制模块。
在一个实施例中,若当前锁存有效的输入通道有多个;则通道流程控制模块接收多个输入通道中当前锁存有效的一个输入通道输入的IQ数据,包括:
通道流程控制模块按照多个输入通道的预设优先级顺序,接收优先级最高的一个输入通道输入的IQ数据;
其中,通道流程控制模块在完成优先级最高的一个输入通道输入的IQ数据的输出后,再按照预设优先级顺序,接收其他当前锁存有效的输入通道输入的IQ数据。
在一个实施例中,IQ数据为一个基带码元,计算模块包括第一计算模块和第二计算模块;
在通道流程控制模块将初始通道选择信号输出至延时处理模块的步骤之后,还包括:
延时处理模块在接收到初始通道选择信号时根据第一计算模块的第一计算时长设置第二延时条件,在第二延时条件达成时生成对应的第二目标通道选择信号并输出至第二数据选择模块;
根据本地参考波形对IQ数据进行相关计算,得到对应的解调码元,包括:
第一计算模块对本地参考波形和基带码元进行相关计算,得到一组单一相关值,将单一相关值发送至第二数据选择模块;以使得第二数据选择模块根据第二目标通道选择信号将单一相关值输出至与多个输入通道对应的多个第二移位寄存器中与单一相关值对应的一个第二移位寄存器进行锁存,其中,第二移位寄存器在存储容量被占满后将锁存的与多个基带码元对应的所有组单一相关值输出至第三数据选择模块;
在通道流程控制模块将初始通道选择信号输出至延时处理模块的步骤之后,还包括:
延时处理模块在接收到初始通道选择信号时根据第一计算时长和所述单一相关值从第二数据选择模块传输到第三数据选择模块的传输时长设置第三延时条件,在第三延时条件达成时生成对应的第二目标通道选择信号并输出至第二数据选择模块;
根据本地参考波形对IQ数据进行相关计算,得到对应的解调码元,还包括:
第二计算模块接收第三数据选择模块输出的多组单一相关值,根据多组单一相关值进行整体相关计算,得到多个整体相关值,确定与最大的整体相关值对应的最大相关波形组,输出与最大相关波形组对应的解调码元;
其中,延时处理模块在接收到初始通道选择信号时根据从IQ数据到解调码元的处理时长设置第一延时条件,包括:
延时处理模块在接收到初始通道选择信号时根据第一计算时长、传输时长以及第二计算模块的第二计算时长设置第一延时条件。
在一个实施例中,每个第二移位寄存器的存储容量为5组单一相关值的数据量。
在一个实施例中,根据本地参考波形对IQ数据进行相关计算,得到对应的解调码元,包括:
计算模块对本地参考波形和IQ数据进行复数转换,基于复数转换后的本地参考波形和IQ数据进行相关计算,得到解调码元。
第二方面,在一个实施例中,本发明提供一种多通道信号解调装置,包括:
通道流程控制模块,用于接收多个输入通道中当前锁存有效的一个输入通道输入的IQ数据并生成对应的初始通道选择信号,将IQ数据和初始通道选择信号输出至计算模块,以及将初始通道选择信号输出至延时处理模块;
计算模块,用于基于MSD解调算法根据初始通道选择信号确定对应的本地参考波形,并根据本地参考波形对IQ数据进行相关计算,得到对应的解调码元,将解调码元输出至第一数据选择模块;
延时处理模块,用于在接收到初始通道选择信号时根据从IQ数据到解调码元的处理时长设置第一延时条件,在第一延时条件达成时生成对应的第一目标通道选择信号并输出至第一数据选择模块;
第一数据选择模块,用于根据第一目标通道选择信号将解调码元输出至与多个输入通道对应的多个输出通道中与解调码元对应的一个输出通道。
第三方面,在一个实施例中,本发明提供一种计算机设备,包括存储器和处理器,存储器中储存有计算机程序,计算机程序被处理器执行时,使得处理器执行如下步骤:
通道流程控制模块接收多个输入通道中当前锁存有效的一个所述输入通道输入的IQ数据并生成对应的初始通道选择信号,将IQ数据和初始通道选择信号输出至计算模块,以及将初始通道选择信号输出至延时处理模块;
计算模块基于MSD解调算法根据初始通道选择信号确定对应的本地参考波形,并根据本地参考波形对IQ数据进行相关计算,得到对应的解调码元,将解调码元输出至第一数据选择模块;
延时处理模块在接收到初始通道选择信号时根据从IQ数据到解调码元的处理时长设置第一延时条件,在第一延时条件达成时生成对应的第一目标通道选择信号并输出至第一数据选择模块;
第一数据选择模块根据第一目标通道选择信号将解调码元输出至与多个输入通道对应的多个输出通道中与解调码元对应的一个输出通道。
第四方面,在一个实施例中,本发明提供一种存储介质,储存有计算机程序,计算机程序被处理器执行时,使得处理器执行如下步骤:
通道流程控制模块接收多个输入通道中当前锁存有效的一个所述输入通道输入的IQ数据并生成对应的初始通道选择信号,将IQ数据和初始通道选择信号输出至计算模块,以及将初始通道选择信号输出至延时处理模块;
计算模块基于MSD解调算法根据初始通道选择信号确定对应的本地参考波形,并根据本地参考波形对IQ数据进行相关计算,得到对应的解调码元,将解调码元输出至第一数据选择模块;
延时处理模块在接收到初始通道选择信号时根据从IQ数据到解调码元的处理时长设置第一延时条件,在第一延时条件达成时生成对应的第一目标通道选择信号并输出至第一数据选择模块;
第一数据选择模块根据第一目标通道选择信号将解调码元输出至与多个输入通道对应的多个输出通道中与解调码元对应的一个输出通道。
通过上述多通道信号解调方法、装置、计算机设备及存储介质,设置多个输入通道,并利用通道流程控制模块来实现各个输入通道的IQ数据输入,每一节点只将当前锁存有效的一个输入通道的IQ数据输出到计算模块进行处理,并生成对应的初始通道选择信号,初始通道选择信号用于告知当前IQ数据属于哪个输入通道,并通过延时处理模块在延时一段时间后告知第一数据选择模块,使得第一数据选择模块能够将接收到的解调码元输出至对应的输出通道,即基于时分复用的思想在一个计算模块的基础上实现多个通道的MSD功能,极大的降低了硬件成本,避免资源浪费;此外,计算模块还根据初始通道选择信号来确定对应输入通道码率的本地参考波形,从而实现多个码率的处理。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
其中:
图1为本发明一个实施例中多通道信号解调方法的流程示意图;
图2为本发明一个实施例中输入通道进行处理的流程示意图;
图3为本发明一个实施例中插值和抽取的流程示意图;
图4为本发明一个实施例中通道流程控制的流程示意图;
图5为本发明一个实施例中根据多组整体相关值确定解调码元的流程示意图;
图6为本发明一个实施例中本地参考波形生成的流程示意图;
图7为本发明另一个实施例中多通道信号解调方法的流程示意图;
图8为本发明一个实施例中多通道信号解调装置的结构示意图;
图9为本发明一个实施例中计算机设备的内部结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
第一方面,如图1所示,在一个实施例中,本发明提供一种多通道信号解调方法,包括:
步骤102,通道流程控制模块接收多个输入通道中当前锁存有效的一个输入通道输入的IQ数据并生成对应的初始通道选择信号,将IQ数据和初始通道选择信号输出至计算模块,以及将初始通道选择信号输出至延时处理模块。
其中,IQ(in-phase和quadrature)数据是一种分为两路,分别进行载波调制得到的数据,两路载波相互正交。
其中,通道流程控制模块主要用于对多个输入通道的IQ数据进行顺序控制,以便于使多个输入通道的IQ数据先后输出至计算模块进行计算,避免出现多个输入通道同时输出而导致无法计算的情况。
其中,初始通道选择信号包含有对应的通道信息,能够告知后续模块当前输出的数据是来自哪一个输入通道,以便于执行相应的操作。
步骤104,计算模块基于MSD解调算法根据初始通道选择信号确定对应的本地参考波形,并根据本地参考波形对IQ数据进行相关计算,得到对应的解调码元,将解调码元输出至第一数据选择模块。
其中,计算模块主要采用MSD(Multiple Symbol Detection,多符号检测)解调算法通过最大似然原理寻找与IQ数据最大相关的本地参考波形,从而直接得到对应的解调码元;相比采用叉积鉴频解调算法,性能更好。
其中,由于IQ数据来自多个输入通道,而多个输入通道配置的码率信息不同,因此在计算模块中需要根据初始通道选择信号来确定对应输入通道配置的码率信息的本地参考波形。
步骤106,延时处理模块在接收到初始通道选择信号时根据从IQ数据到解调码元的处理时长设置第一延时条件,在第一延时条件达成时生成对应的第一目标通道选择信号并输出至第一数据选择模块;
其中,第一数据选择模块无法知晓当前接收到的解调码元是来自哪一个输入通道的,因此需要通过延时处理模块在延时一段时间后将对应的第一目标通道选择信号输出至第一数据选择模块,第一目标通道选择信号同上述初始通道选择信号实质相同,区别仅在于产生的时间节点不同。
步骤108,第一数据选择模块根据第一目标通道选择信号将解调码元输出至与多个输入通道对应的多个输出通道中与解调码元对应的一个输出通道。
其中,第一目标通道选择信号包含有对应的通道信息,能够告知后续模块当前输出的数据是来自哪一个输入通道,从而第一数据选择模块能够根据第一目标通道选择信号将接收到的解调码元输出至对应的输出通道。
通过上述多通道信号解调方法,设置多个输入通道,并利用通道流程控制模块来实现各个输入通道的IQ数据输入,每一节点只将当前锁存有效的一个输入通道的IQ数据输出到计算模块进行处理,并生成对应的初始通道选择信号,初始通道选择信号用于告知当前IQ数据属于哪个输入通道,并通过延时处理模块在延时一段时间后告知第一数据选择模块,使得第一数据选择模块能够将接收到的解调码元输出至对应的输出通道,即基于时分复用的思想在一个计算模块的基础上实现多个通道的MSD功能,极大的降低了硬件成本,避免资源浪费;此外,计算模块还根据初始通道选择信号来确定对应输入通道码率的本地参考波形,从而实现多个码率的处理。
在一个实施例中,在通道流程控制模块接收多个输入通道中当前锁存有效的一个输入通道输入的IQ数据的步骤之前,还包括:
多个输入通道分别将处理后的多个IQ数据输出至通道流程控制模块。
如图2所示,在一个实施例中,每个输入通道包括异步FIFO、样点插值和抽取模块、第一移位寄存器;对于每个输入通道,包括:
步骤202,异步FIFO将接收到的IQ数据同步到目标时域。
其中,异步FIFO(First Input First Output,先进先出)缓冲器主要用于将经过下变频得到的IQ数据同步在同一个时钟域(即后续进行MSD解调算法的目标时域)下。
步骤204,样点插值和抽取模块根据通道码率配置信息对异步FIFO输出的IQ数据进行样点插值或抽取。
其中,通道码率配置信息由外部输入,一般为固定参数;因此样点插值和抽取模块根据输入通道的IQ数据的点数进行对应的调整,点数多则可以进行插值,点数少则可以进行抽取,最终得到对应数量的采样点。
其中,如图3所示,根据本地参考波形对应的样点个数对IQ数据进行插值或抽取。
步骤206,第一移位寄存器将样点插值和抽取模块输出的IQ数据根据通道位同步信息进行锁存,以输出至通道流程控制模块。
其中,第一移位寄存器用于接收完成采样的IQ数据,并进行锁存,在存储容量占满后将存储的IQ数据全部输出。
其中,MSD解调算法是需要观测一定长度的序列,即连续的多个基带码元,因此第一移位寄存器的存储容量可以为观测长度对应的多个基带码元的数据量。
在一个实施例中,若当前锁存有效的输入通道有多个;则通道流程控制模块接收多个输入通道中当前锁存有效的一个输入通道输入的IQ数据,包括:
通道流程控制模块按照多个输入通道的预设优先级顺序,接收优先级最高的一个输入通道输入的IQ数据;
其中,通道流程控制模块在完成优先级最高的一个输入通道输入的IQ数据的输出后,再按照预设优先级顺序,接收其他当前锁存有效的输入通道输入的IQ数据。
其中,预设优先级顺序可以根据实际情况自行设置。
其中,如图4所示,包括A和B两个输入通道,如果A输入通道的IQ数据锁存信号有效,将A输入通道的IQ数据送入计算模块进行运算,并输出A输入通道的初始通道选择信号;如果B输入通道的IQ数据锁存信号有效,将B输入通道的IQ数据送入计算模块进行运算,并输出B输入通道的初始通道选择信号,如果A/B输入通道的IQ数据锁存信号同时有效,先将A输入通道的IQ数据送入计算模块进行运算,输出A输入通道的初始通道选择信号,然后将B输入通道的IQ数据送入计算模块进行运算,输出B输入通道的初始通道选择信号。
在一个实施例中,IQ数据为一个基带码元,计算模块包括第一计算模块和第二计算模块;
在通道流程控制模块将初始通道选择信号输出至延时处理模块的步骤之后,还包括:
延时处理模块在接收到初始通道选择信号时根据第一计算模块的第一计算时长设置第二延时条件,在第二延时条件达成时生成对应的第二目标通道选择信号并输出至第二数据选择模块;
根据本地参考波形对IQ数据进行相关计算,得到对应的解调码元,包括:
第一计算模块对本地参考波形和基带码元进行相关计算,得到一组单一相关值,将单一相关值发送至第二数据选择模块;以使得第二数据选择模块根据第二目标通道选择信号将单一相关值输出至与多个输入通道对应的多个第二移位寄存器中与单一相关值对应的一个第二移位寄存器进行锁存,其中,第二移位寄存器在存储容量被占满后将锁存的与多个基带码元对应的所有组单一相关值输出至第三数据选择模块;
在通道流程控制模块将初始通道选择信号输出至延时处理模块的步骤之后,还包括:
延时处理模块在接收到初始通道选择信号时根据第一计算时长和所述单一相关值从第二数据选择模块传输到第三数据选择模块的传输时长设置第三延时条件,在第三延时条件达成时生成对应的第二目标通道选择信号并输出至第二数据选择模块;
根据本地参考波形对IQ数据进行相关计算,得到对应的解调码元,还包括:
第二计算模块接收第三数据选择模块输出的多组单一相关值,根据多组单一相关值进行整体相关计算,得到多个整体相关值,确定与最大的整体相关值对应的最大相关波形组,输出与最大相关波形组对应的解调码元;
其中,延时处理模块在接收到初始通道选择信号时根据从IQ数据到解调码元的处理时长设置第一延时条件,包括:
延时处理模块在接收到初始通道选择信号时根据第一计算时长、传输时长以及第二计算模块的第二计算时长设置第一延时条件。
其中,上述提到,传统MSD解调算法是直接计算观测长度对应的多个基带码元与本地参考波形的整体相关值,而在本实施例中,通过第一计算模块来依次计算每个基带码元与本地参考波形的单一相关值,然后再通过第二计算模块将每组单一相关值进行整合计算,得到对应的整体相关值,如此极大的减少了计算量。
具体的,例如观测长度为5个基带码元,若不考虑基带码元的采样点数量;若采用传统MSD算法,加上前后各1个关联的基带码元,总和7个基带码元,则需要27=128组本地参考波形,对应需要128组相关计算并得到128组整体相关值;若采用本实施例中的MSD解调算法,单独针对每个基带码元进行计算,加上前后各1个关联的基带码元,每次对应3个基带码元,则需要23=8组本地参考波形,对应每个基带码元需要8组相关计算并得到8组单一相关值,5个基带码元总共需要8*5=40组相关计算并得到40组单一相关值,40组单一相关值构成8行5列的阵列;虽然采用本实施例中的MSD解调算法还需要128组整合计算并得到128组(根据8行5类的阵列进行排列组合,其中,由于单一相关值是基于三个基带码元(本质是指位于中间的基带码元,前后的基带码元是用于对中间的基带码元进行表征)的,因此在排列组合时需要保证相邻两个单一相关值对应的基带码元能够连续,比如相邻两组单一相关值对应的基带码元分别为101(表示该基带码元为0且前后表征都为1)和010(表示该基带码元为1且前后表征都为0),如此前者后两位为01,后者前两位为01,两者相互进行表征,说明可以是连续的;也即最终得到0000000-1111111共128组)整体相关值,但相对于相关计算(需要进行比对并确定相关值),整合计算(仅仅只是进行排序、求和)的计算量远小于相关计算,并且7个基带码元的相关计算的计算量也大于3个基带码元的计算量;因此极大的减少了计算量。此外,所需要的本地参考波形的数量大幅减少,降低了存储要求。最后,还使得第一移位寄存器的存储容量为一个基带码元的数据量。
其中,如图5所示,确定与最大的整体相关值对应的最大相关波形组主要是通过两两比较,以128组整体相关值为例,通过7次比较即可确定最大的整体相关值,然后直接输出对应波形组的解调码元。
其中,由于本实施例将多个基带码元的相关计算划分了多段计算并求和,因此每得到一组单一相关值都需要锁存在对应的第二移位寄存器中,然而第二移位寄存器设有多个且分别对应多个输入通道,如此如何确定锁存在哪一个第二移位寄存器中是需要考虑的,在该过程中,通过第二数据选择模块来实现,具体的,第二数据选择模块根据延时处理模块输出的第二目标通道选择信号来确定,具体原理可参考上述第一目标通道选择信号,在此不再赘述。
其中,第二移位寄存器的存储容量被占满后,即说明刚好存储了观测长度对应的多组单一相关值,如此将多组单一相关值通第三数据选择模块输出至第二计算模块,过程中所需要的第三目标通道选择信号的原理可参考上述第一目标通道选择信号,在此不再赘述。
其中,需要注意的是,计算模块还包括参考波形输出模块,参考波形输出模块根据初始通道选择信号确定对应码率的本地参考波形并提供给第一计算模块进行相关计算。
其中,如图6所示,本地参考波形对应的基带码元分别为000、001、010、011、100、101、110、111,即对应三个基带码元。外部模块预先根据输入通道经过采样后的IQ数据的码率进行码型转换、采样、滤波、调制得到对应的本地参考波形,并将其进行进制量化保存。
在一个实施例中,每个第二移位寄存器的存储容量为5组单一相关值的数据量。
其中,5组单一相关值对应的观测长度为5个基带码元。
经已有证明,观测长度设为5个基带码元时,其性能显著提高。
在一个实施例中,根据本地参考波形对IQ数据进行相关计算,得到对应的解调码元,包括:
计算模块对本地参考波形和IQ数据进行复数转换,基于复数转换后的本地参考波形和IQ数据进行相关计算,得到解调码元。
其中,IQ数据本身就是两路数据正交所得,因此可以直接采用复数来表达,通过复数便于后续相关计算,减少了计算量。
如图7所示,在一个实施例中,本发明提供一种多通道信号解调方法,包括:
1、本地波形参数的实现:利用matlab工具,将码率,采样率,滤波器参数,调制度参数,PCM/FM码元相位连续的特点,设计了一个本地参考波形生成工具,将生成的参数进行16进制量化,便于在FPGA内部进行存储;
2、同时为实现多码率的MSD解调算法,设计了一个样点抽取与插值模块,根据当前码率匹配抽取倍数或者插值倍数,实现与本地波形样点数的匹配;
3、本地参考波形模块接口通过AXIS接口,通过配置协议输入本地波形到模块中,模块接收完成后将更新本地波形组,同时根据A/B输入通道的初始通道选择信号,选择本地波形组(选A输入通道或B输入通道)的输出;
4、IQ数据接收采取第一移位寄存器的方法,根据本地波形的生成顺序,设计移位寄存器的输入顺序,同时根据叉积鉴频辅助的位同步信号以及码率参数锁存移位寄存器的值;
5、设计一个通道流程控制模块,控制A/B输入通道的IQ数据流程控制,流程控制原则如下,如果A输入通道的IQ数据锁存信号有效,将A输入通道的IQ数据送入计算模块进行运算,并输出A输入通道的初始通道选择信号;如果B输入通道的IQ数据锁存信号有效,将B输入通道的IQ数据送入计算模块进行运算,并输出B输入通道的初始通道选择信号,如果A/B输入通道的IQ数据锁存信号同时有效,先将A输入通道的IQ数据送入计算模块进行运算,输出A输入通道的初始通道选择信号,然后将B输入通道的IQ数据送入计算模块进行运算,输出B输入通道的初始通道选择信号;
6、延时处理模块采用简单的移位寄存器实现,根据数据的计算延时,提取不同延时条件下的目标通道选择信号,用来标记当前的计算结果是A输入通道的数据或者是B输入通道的数据,同时根据目标通道选择信号,标记最后的解调码元是属于A输入通道还是属于B输入通道;
7、复数相关采用Xilinx官方IP核,并对其进行适当的封装,使其能够实现8组本地波形与IQ信号同时进行相关运算;
8、实部求和与虚部求和是对每组波形的相关值的实部与虚部进行分别求和,调用8组相同结构,实现同时对8组波形相关值进行求和;
9、求和后进行平方运算,平方运算采用Xilinx官方的乘法器IP核,进行平方运算,提高系统的稳定性与最高运算速率;
10、将实部的平方与虚部的平方进行求和,得到模平方值,同时调用8次,得到IQ数据与8组本地波形模平方值;
11、根据目标通道选择信号选择第二移位寄存器;
12、第二移位寄存器,依据本地波形的排列顺序,对计算的到的8组单一相关值进行适合的移位顺序,方便后续运算128组整体相关值。这样做的目的是为了减少LUT的使用,节约内部资源;
13、128组整体相关值的运算,通过对第二移位寄存器里的值进行合理的排序、相加,得到128组整体相关值,并在对应的波形组后加入本地码元信息,在查询到最大波形组后可直接输出解调码元信息;
14、查找相关值最大的波形组,采用分割比较的方法,7次比较就能得到最大波形组,在7次比较中,中间加入寄存器,提高系统的运算速度与稳定性,在得到最大波形组后将最大波形组对应的码元信息及软信息输出;
15、根据目标通道选择信号确定解调码元属于A输出通道还是B输出通道。
第二方面,如图8所示,在一个实施例中,本发明提供一种多通道信号解调装置,包括:
通道流程控制模块802,用于接收多个输入通道中当前锁存有效的一个输入通道输入的IQ数据并生成对应的初始通道选择信号,将IQ数据和初始通道选择信号输出至计算模块,以及将初始通道选择信号输出至延时处理模块;
计算模块804,用于基于MSD解调算法根据初始通道选择信号确定对应的本地参考波形,并根据本地参考波形对IQ数据进行相关计算,得到对应的解调码元,将解调码元输出至第一数据选择模块;
延时处理模块806,用于在接收到初始通道选择信号时根据从IQ数据到解调码元的处理时长设置第一延时条件,在第一延时条件达成时生成对应的第一目标通道选择信号并输出至第一数据选择模块;
第一数据选择模块808,用于根据第一目标通道选择信号将解调码元输出至与多个输入通道对应的多个输出通道中与解调码元对应的一个输出通道。
通过上述多通道信号解调装置,设置多个输入通道,并利用通道流程控制模块来实现各个输入通道的IQ数据输入,每一节点只将当前锁存有效的一个输入通道的IQ数据输出到计算模块进行处理,并生成对应的初始通道选择信号,初始通道选择信号用于告知当前IQ数据属于哪个输入通道,并通过延时处理模块在延时一段时间后告知第一数据选择模块,使得第一数据选择模块能够将接收到的解调码元输出至对应的输出通道,即基于时分复用的思想在一个计算模块的基础上实现多个通道的MSD功能,极大的降低了硬件成本,避免资源浪费;此外,计算模块还根据初始通道选择信号来确定对应输入通道码率的本地参考波形,从而实现多个码率的处理。
第三方面,如图9所示,在一个实施例中,本发明提供一种计算机设备,包括存储器和处理器,存储器中储存有计算机程序,计算机程序被处理器执行时,使得处理器执行如下步骤:
通道流程控制模块接收多个输入通道中当前锁存有效的一个所述输入通道输入的IQ数据并生成对应的初始通道选择信号,将IQ数据和初始通道选择信号输出至计算模块,以及将初始通道选择信号输出至延时处理模块;
计算模块基于MSD解调算法根据初始通道选择信号确定对应的本地参考波形,并根据本地参考波形对IQ数据进行相关计算,得到对应的解调码元,将解调码元输出至第一数据选择模块;
延时处理模块在接收到初始通道选择信号时根据从IQ数据到解调码元的处理时长设置第一延时条件,在第一延时条件达成时生成对应的第一目标通道选择信号并输出至第一数据选择模块;
第一数据选择模块根据第一目标通道选择信号将解调码元输出至与多个输入通道对应的多个输出通道中与解调码元对应的一个输出通道。
通过上述计算机设备,设置多个输入通道,并利用通道流程控制模块来实现各个输入通道的IQ数据输入,每一节点只将当前锁存有效的一个输入通道的IQ数据输出到计算模块进行处理,并生成对应的初始通道选择信号,初始通道选择信号用于告知当前IQ数据属于哪个输入通道,并通过延时处理模块在延时一段时间后告知第一数据选择模块,使得第一数据选择模块能够将接收到的解调码元输出至对应的输出通道,即基于时分复用的思想在一个计算模块的基础上实现多个通道的MSD功能,极大的降低了硬件成本,避免资源浪费;此外,计算模块还根据初始通道选择信号来确定对应输入通道码率的本地参考波形,从而实现多个码率的处理。
第四方面,在一个实施例中,本发明提供一种存储介质,储存有计算机程序,计算机程序被处理器执行时,使得处理器执行如下步骤:
通道流程控制模块接收多个输入通道中当前锁存有效的一个所述输入通道输入的IQ数据并生成对应的初始通道选择信号,将IQ数据和初始通道选择信号输出至计算模块,以及将初始通道选择信号输出至延时处理模块;
计算模块基于MSD解调算法根据初始通道选择信号确定对应的本地参考波形,并根据本地参考波形对IQ数据进行相关计算,得到对应的解调码元,将解调码元输出至第一数据选择模块;
延时处理模块在接收到初始通道选择信号时根据从IQ数据到解调码元的处理时长设置第一延时条件,在第一延时条件达成时生成对应的第一目标通道选择信号并输出至第一数据选择模块;
第一数据选择模块根据第一目标通道选择信号将解调码元输出至与多个输入通道对应的多个输出通道中与解调码元对应的一个输出通道。
通过上述存储介质,设置多个输入通道,并利用通道流程控制模块来实现各个输入通道的IQ数据输入,每一节点只将当前锁存有效的一个输入通道的IQ数据输出到计算模块进行处理,并生成对应的初始通道选择信号,初始通道选择信号用于告知当前IQ数据属于哪个输入通道,并通过延时处理模块在延时一段时间后告知第一数据选择模块,使得第一数据选择模块能够将接收到的解调码元输出至对应的输出通道,即基于时分复用的思想在一个计算模块的基础上实现多个通道的MSD功能,极大的降低了硬件成本,避免资源浪费;此外,计算模块还根据初始通道选择信号来确定对应输入通道码率的本地参考波形,从而实现多个码率的处理。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一非易失性计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,本发明所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用,均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限,RAM以多种形式可得,诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明的保护范围应以所附权利要求为准。
Claims (10)
1.一种多通道信号解调方法,其特征在于,包括:
通道流程控制模块接收多个输入通道中当前锁存有效的一个所述输入通道输入的IQ数据并生成对应的初始通道选择信号,将所述IQ数据和所述初始通道选择信号输出至计算模块,以及将所述初始通道选择信号输出至延时处理模块;
所述计算模块基于MSD解调算法根据所述初始通道选择信号确定对应的本地参考波形,并根据所述本地参考波形对所述IQ数据进行相关计算,得到对应的解调码元,将所述解调码元输出至第一数据选择模块;
所述延时处理模块在接收到所述初始通道选择信号时根据从所述IQ数据到所述解调码元的处理时长设置第一延时条件,在所述第一延时条件达成时生成对应的第一目标通道选择信号并输出至所述第一数据选择模块;
所述第一数据选择模块根据所述第一目标通道选择信号将所述解调码元输出至与多个所述输入通道对应的多个输出通道中与所述解调码元对应的一个所述输出通道。
2.根据权利要求1所述的多通道信号解调方法,其特征在于,在所述通道流程控制模块接收多个输入通道中当前锁存有效的一个所述输入通道输入的IQ数据的步骤之前,还包括:
多个所述输入通道分别将处理后的多个所述IQ数据输出至所述通道流程控制模块。
3.根据权利要求2所述的多通道信号解调方法,其特征在于,每个所述输入通道包括异步FIFO、样点插值和抽取模块、第一移位寄存器;对于每个所述输入通道,包括:
所述异步FIFO将接收到的所述IQ数据同步到目标时域;
所述样点插值和抽取模块根据通道码率配置信息对所述异步FIFO输出的所述IQ数据进行样点插值或抽取;
所述第一移位寄存器将所述样点插值和抽取模块输出的所述IQ数据根据通道位同步信息进行锁存,以输出至所述通道流程控制模块。
4.根据权利要求1所述的多通道信号解调方法,其特征在于,若当前锁存有效的所述输入通道有多个;则所述通道流程控制模块接收多个输入通道中当前锁存有效的一个所述输入通道输入的IQ数据,包括:
所述通道流程控制模块按照多个所述输入通道的预设优先级顺序,接收优先级最高的一个所述输入通道输入的所述IQ数据;
其中,所述通道流程控制模块在完成优先级最高的一个所述输入通道输入的所述IQ数据的输出后,再按照所述预设优先级顺序,接收其他当前锁存有效的所述输入通道输入的所述IQ数据。
5.根据权利要求1所述的多通道信号解调方法,其特征在于,所述IQ数据为一个基带码元,所述计算模块包括第一计算模块和第二计算模块;
在所述通道流程控制模块将所述初始通道选择信号输出至延时处理模块的步骤之后,还包括:
所述延时处理模块在接收到所述初始通道选择信号时根据所述第一计算模块的第一计算时长设置第二延时条件,在所述第二延时条件达成时生成对应的第二目标通道选择信号并输出至第二数据选择模块;
所述根据所述本地参考波形对所述IQ数据进行相关计算,得到对应的解调码元,包括:
所述第一计算模块对所述本地参考波形和所述基带码元进行相关计算,得到一组单一相关值,将所述单一相关值发送至所述第二数据选择模块;以使得所述第二数据选择模块根据所述第二目标通道选择信号将所述单一相关值输出至与多个所述输入通道对应的多个第二移位寄存器中与所述单一相关值对应的一个第二移位寄存器进行锁存,其中,第二移位寄存器在存储容量被占满后将锁存的与多个所述基带码元对应的所有组所述单一相关值输出至第三数据选择模块;
在所述通道流程控制模块将所述初始通道选择信号输出至延时处理模块的步骤之后,还包括:
所述延时处理模块在接收到所述初始通道选择信号时根据所述第一计算时长和所述单一相关值从所述第二数据选择模块传输到所述第三数据选择模块的传输时长设置第三延时条件,在所述第三延时条件达成时生成对应的第二目标通道选择信号并输出至第二数据选择模块;
所述根据所述本地参考波形对所述IQ数据进行相关计算,得到对应的解调码元,还包括:
所述第二计算模块接收所述第三数据选择模块输出的多组所述单一相关值,根据多组所述单一相关值进行整体相关计算,得到多个整体相关值,确定与最大的所述整体相关值对应的最大相关波形组,输出与所述最大相关波形组对应的所述解调码元;
其中,所述延时处理模块在接收到所述初始通道选择信号时根据从所述IQ数据到所述解调码元的处理时长设置第一延时条件,包括:
所述延时处理模块在接收到所述初始通道选择信号时根据所述第一计算时长、所述传输时长以及所述第二计算模块的第二计算时长设置所述第一延时条件。
6.根据权利要求5所述的多通道信号解调方法,其特征在于,每个所述第二移位寄存器的存储容量为5组所述单一相关值的数据量。
7.根据权利要求1所述的多通道信号解调方法,其特征在于,所述根据所述本地参考波形对所述IQ数据进行相关计算,得到对应的解调码元,包括:
所述计算模块对所述本地参考波形和所述IQ数据进行复数转换,基于复数转换后的所述本地参考波形和所述IQ数据进行相关计算,得到所述解调码元。
8.一种多通道信号解调装置,其特征在于,包括:
通道流程控制模块,用于接收多个输入通道中当前锁存有效的一个所述输入通道输入的IQ数据并生成对应的初始通道选择信号,将所述IQ数据和所述初始通道选择信号输出至计算模块,以及将所述初始通道选择信号输出至延时处理模块;
所述计算模块,用于基于MSD解调算法根据所述初始通道选择信号确定对应的本地参考波形,并根据所述本地参考波形对所述IQ数据进行相关计算,得到对应的解调码元,将所述解调码元输出至第一数据选择模块;
所述延时处理模块,用于在接收到所述初始通道选择信号时根据从所述IQ数据到所述解调码元的处理时长设置第一延时条件,在所述第一延时条件达成时生成对应的第一目标通道选择信号并输出至所述第一数据选择模块;
所述第一数据选择模块,用于根据所述第一目标通道选择信号将所述解调码元输出至与多个所述输入通道对应的多个输出通道中与所述解调码元对应的一个所述输出通道。
9.一种计算机设备,包括存储器和处理器,所述存储器中储存有计算机程序,其特征在于,所述计算机程序被所述处理器执行时,使得所述处理器执行如权利要求1-7任一项所述的多通道信号解调方法的步骤。
10.一种存储介质,储存有计算机程序,其特征在于,所述计算机程序被处理器执行时,使得所述处理器执行如权利要求1-7任一项所述的多通道信号解调方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111565121.7A CN114244668B (zh) | 2021-12-20 | 2021-12-20 | 一种多通道信号解调方法、装置、计算机设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111565121.7A CN114244668B (zh) | 2021-12-20 | 2021-12-20 | 一种多通道信号解调方法、装置、计算机设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114244668A true CN114244668A (zh) | 2022-03-25 |
CN114244668B CN114244668B (zh) | 2023-10-20 |
Family
ID=80759745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111565121.7A Active CN114244668B (zh) | 2021-12-20 | 2021-12-20 | 一种多通道信号解调方法、装置、计算机设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114244668B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114785652A (zh) * | 2022-06-20 | 2022-07-22 | 北京融为科技有限公司 | 一种基于多符号检测的解调方法和设备 |
CN117596112A (zh) * | 2024-01-19 | 2024-02-23 | 北京融为科技有限公司 | 调制度确定方法及装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102621562A (zh) * | 2012-03-20 | 2012-08-01 | 东南大学 | 一种基于fpga的多通道实时gps跟踪方法及其系统 |
US8374291B1 (en) * | 2009-02-04 | 2013-02-12 | Meteorcomm Llc | Methods for bit synchronization and symbol detection in multiple-channel radios and multiple-channel radios utilizing the same |
CN108768604A (zh) * | 2018-05-08 | 2018-11-06 | 北京航空航天大学 | 一种用于pcm/fm多符号检测的低复杂度位同步方法 |
CN109302367A (zh) * | 2018-10-09 | 2019-02-01 | 重庆会凌电子新技术有限公司 | 多通道信号模拟解调系统及其方法 |
CN109547091A (zh) * | 2018-11-27 | 2019-03-29 | 上海航天电子通讯设备研究所 | 基于vde的多通道信道检测的处理系统 |
CN113612714A (zh) * | 2021-07-30 | 2021-11-05 | 北京零壹空间电子有限公司 | 多符号检测解调方法和遥测pcm/fm信号解调方法 |
-
2021
- 2021-12-20 CN CN202111565121.7A patent/CN114244668B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8374291B1 (en) * | 2009-02-04 | 2013-02-12 | Meteorcomm Llc | Methods for bit synchronization and symbol detection in multiple-channel radios and multiple-channel radios utilizing the same |
CN102621562A (zh) * | 2012-03-20 | 2012-08-01 | 东南大学 | 一种基于fpga的多通道实时gps跟踪方法及其系统 |
CN108768604A (zh) * | 2018-05-08 | 2018-11-06 | 北京航空航天大学 | 一种用于pcm/fm多符号检测的低复杂度位同步方法 |
CN109302367A (zh) * | 2018-10-09 | 2019-02-01 | 重庆会凌电子新技术有限公司 | 多通道信号模拟解调系统及其方法 |
CN109547091A (zh) * | 2018-11-27 | 2019-03-29 | 上海航天电子通讯设备研究所 | 基于vde的多通道信道检测的处理系统 |
CN113612714A (zh) * | 2021-07-30 | 2021-11-05 | 北京零壹空间电子有限公司 | 多符号检测解调方法和遥测pcm/fm信号解调方法 |
Non-Patent Citations (1)
Title |
---|
王莉;袁福;向良军;郑林华;: "基于多符号检测和Turbo乘积码的PCM/FM遥测系统性能", 计算机应用, no. 12 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114785652A (zh) * | 2022-06-20 | 2022-07-22 | 北京融为科技有限公司 | 一种基于多符号检测的解调方法和设备 |
CN114785652B (zh) * | 2022-06-20 | 2022-08-23 | 北京融为科技有限公司 | 一种基于多符号检测的解调方法和设备 |
CN117596112A (zh) * | 2024-01-19 | 2024-02-23 | 北京融为科技有限公司 | 调制度确定方法及装置 |
CN117596112B (zh) * | 2024-01-19 | 2024-04-05 | 北京融为科技有限公司 | 调制度确定方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN114244668B (zh) | 2023-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114244668B (zh) | 一种多通道信号解调方法、装置、计算机设备及存储介质 | |
KR101383499B1 (ko) | 고속 페이딩 채널에서의 ofdm | |
CN110830411B (zh) | 一种面向mf-tdma的星上多载波解调器 | |
NO163120B (no) | Fremgangsmaate ved demodulasjon i digitale kommunikasjonssystemer med flerbane-propagasjon. | |
CN107094064B (zh) | 针对八进制连续相位频移键控的维特比解调系统及方法 | |
WO2017036325A1 (zh) | 信号同步的方法和信号同步的装置 | |
JP4142758B2 (ja) | 直交周波数分割多重を使用するレシーバ及びそのタイミング同期方法 | |
CN106453188B (zh) | 一种适用于mpsk解调的快速精确频率同步方法 | |
CN113132075B (zh) | 一种帧同步方法和帧同步模块 | |
EP3525370B1 (en) | Overlapped multiplexing-based decoding method and device, and modulation and demodulation method and system | |
CN113612714A (zh) | 多符号检测解调方法和遥测pcm/fm信号解调方法 | |
Gu et al. | A novel pilot-aided channel estimation scheme based on RNN for FDD-LTE systems | |
CN105553890A (zh) | 一种mf-tdma非均匀多载波的整体解调方法 | |
JPH0271639A (ja) | ユニークワード検出方式及び装置 | |
JP4511714B2 (ja) | Ofdm受信装置 | |
CN110324267B (zh) | 一种基于fft的ofdm信号捕获与频率校正方法 | |
CN114500202A (zh) | 一种msk解扩解调的fpga低资源实现方法 | |
JP3686538B2 (ja) | 受信装置 | |
CN103188192A (zh) | 应用于视频传感器的基带处理装置 | |
KR100882879B1 (ko) | Ofdm 무선통신 시스템의 심볼 동기 장치 및 방법 | |
US20020097819A1 (en) | Circuit and method for symbol timing recovery using phase demodulation | |
CN113132076A (zh) | 一种帧同步方法、装置、电子设备和存储介质 | |
Tibenderana et al. | Low-complexity high-performance GFSK receiver with carrier frequency offset correction | |
CN112866161B (zh) | 一种5g nr制式的小区id检测方法及系统 | |
CN115086126B (zh) | 一种基于gmsk信号的同步方法、装置和计算机可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |