CN113132076A - 一种帧同步方法、装置、电子设备和存储介质 - Google Patents
一种帧同步方法、装置、电子设备和存储介质 Download PDFInfo
- Publication number
- CN113132076A CN113132076A CN202110250442.1A CN202110250442A CN113132076A CN 113132076 A CN113132076 A CN 113132076A CN 202110250442 A CN202110250442 A CN 202110250442A CN 113132076 A CN113132076 A CN 113132076A
- Authority
- CN
- China
- Prior art keywords
- sequence
- correlation
- current moment
- data
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/185—Space-based or airborne stations; Stations for satellite systems
- H04B7/1851—Systems using a satellite or space-based relay
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/185—Space-based or airborne stations; Stations for satellite systems
- H04B7/1851—Systems using a satellite or space-based relay
- H04B7/18515—Transmission equipment in satellites or space-based relays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Astronomy & Astrophysics (AREA)
- Aviation & Aerospace Engineering (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种帧同步方法、装置、电子设备和存储介质,对每一时刻获取的接收数据,方法包括:对当前时刻的接收数据利用差分相关计算,得到当前时刻对应的差分相关序列;获取表征SOF序列的差分相关信息的本地相关序列;对当前时刻对应的差分相关序列中各数据进行相位判断得到符号序列;对本地相关序列和符号序列进行异或处理得到判决值;将判决值与预设阈值进行比较,得到当前时刻帧起始位置的捕获结果。本发明将接收数据先进行差分相关计算,可提高算法的抗频偏特性,因此在具有频偏的情况下可提高帧起始位置的检测概率。仅采用接收数据的符号位和本地相关序列相关求取判决值,可有效降低计算复杂度,降低资源占用,且便于算法的硬件实现。
Description
技术领域
本发明属于数字通信技术领域,具体涉及一种帧同步方法、装置、电子设备和存储介质。
背景技术
在卫星通信系统中,帧是数据交互的基本单位,帧同步有着十分重要的地位。帧同步效果会直接影响到接收机的数据解调和译码工作。
但在实际通信过程中,由于通信距离远、信号衰落、信号干扰,以及多普勒效应的影响等,通常会造成接收信号存在频偏。并且,在FPGA等硬件上实现相关同步算法时,往往会占用较大资源。
因此,在上述情况下,如何提高接收机的帧同步模块对于帧起始位置的检测概率,是本领域内亟待解决的问题。
发明内容
本发明实施例的目的在于提供一种帧同步方法、装置、电子设备和存储介质,以实现在具有频偏的情况下提高帧起始位置检测概率,并减少资源占用的目的。具体技术方案如下:
第一方面,本发明实施例提供了一种帧同步方法,针对每一时刻获取的接收数据,所述方法包括:
对当前时刻的接收数据利用差分相关计算,得到当前时刻对应的差分相关序列;其中,所述接收数据包括同相正交的I路数据和Q路数据;
获取表征SOF序列的差分相关信息的本地相关序列;其中,所述当前时刻对应的差分相关序列和所述本地相关序列的长度相同;
对所述当前时刻对应的差分相关序列中各数据进行相位判断,得到符号序列;
对所述本地相关序列和所述符号序列进行异或处理,得到判决值;
将所述判决值与预设阈值进行比较,得到当前时刻帧起始位置的捕获结果。
在本发明的一个实施例中,所述对当前时刻的接收数据利用差分相关计算,得到当前时刻对应的差分相关序列,包括:
将上一时刻的接收数据进行共轭计算,将共轭计算结果与所述当前时刻的接收数据相乘,得到当前时刻的差分相关值;
将上一时刻对应的差分相关序列中最先存储的差分相关值删除,并将之后的差分相关值向删除位置依次移位,得到移位后序列;
将所述当前时刻的差分相关值补入所述移位后序列中的空余位,得到当前时刻对应的差分相关序列。
在本发明的一个实施例中,所述获取表征SOF序列的差分相关信息的本地相关序列,包括:
获取SOF序列;
计算所述SOF序列中第i+1个数据的共轭值;
将所述第i+1个数据的共轭值与所述SOF序列中第i个数据的乘积,作为本地相关序列中的第i个数据;其中,i=1,…,L-1,L为所述SOF序列的长度。
在本发明的一个实施例中,所述SOF序列采用π/2-BPSK调制。
在本发明的一个实施例中,所述对所述当前时刻对应的差分相关序列中各数据进行相位判断,得到符号序列,包括:
针对所述当前时刻对应的差分相关序列中的每个差分相关值,提取该差分相关值的符号位;
由依次得到的各符号位构成符号序列。
在本发明的一个实施例中,所述将所述判决值与预设阈值进行比较,得到当前时刻帧起始位置的捕获结果,包括:
当所述判决值大于预设阈值,则确定当前时刻捕获到帧起始位置,输出帧起始使能信号。
在本发明的一个实施例中,针对卫星通信系统,所述得到当前时刻帧起始位置的捕获结果之后,所述方法还包括:
计算自获取到所述当前时刻的接收数据,至所述判决值与预设阈值比较完成时的延迟时钟数量,利用所述延迟时钟数量对接收数据进行延迟。
第二方面,本发明实施例提供了一种帧同步装置,用于针对每一时刻获取的接收数据进行帧同步处理,所述装置包括:
差分相关计算模块,用于对当前时刻的接收数据利用差分相关计算,得到当前时刻对应的差分相关序列;其中,所述接收数据包括同相正交的I路数据和Q路数据;
本地相关序列获取模块,用于获取表征SOF序列的差分相关信息的本地相关序列;其中,所述当前时刻对应的差分相关序列和所述本地相关序列的长度相同;
相位判断模块,用于对所述当前时刻对应的差分相关序列中各数据进行相位判断,得到符号序列;
判决值获取模块,用于对所述本地相关序列和所述符号序列进行异或处理,得到判决值;
捕获结果获取模块,用于将所述判决值与预设阈值进行比较,得到当前时刻帧起始位置的捕获结果。
第三方面,本发明实施例提供了一种电子设备,包括处理器和存储器,其中,
所述存储器,用于存放计算机程序;
所述处理器,用于执行所述存储器上所存放的程序时,实现本发明实施例所提供的帧同步方法的步骤。
第四方面,本发明实施例提供了一种计算机可读存储介质,所述计算机可读存储介质内存储有计算机程序,所述计算机程序被处理器执行时实现本发明实施例所提供的帧同步方法的步骤。
本发明实施例所提供的方案中,将接收数据先进行差分相关计算,可以提高算法的抗频偏特性,因此在具有频偏的情况下可以提高帧起始位置的检测概率。仅采用接收数据的符号位和本地相关序列进行相关求取判决值,可以有效降低计算的复杂度,降低资源占用,且便于算法的硬件实现。
附图说明
图1为本发明实施例所提供的一种帧同步方法的流程示意图;
图2为本发明实施例作为示例的DVB-S2X解调系统的结构示意图;
图3为本发明实施例的帧同步处理过程示意图;
图4为本发明实施例所提供的一种帧同步装置的结构示意图;
图5为本发明实施例所提供的一种电子设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
接收机需要在卫星信道环境中通过可靠的帧同步算法确定帧的起始位置。物理层帧头是接收机实现帧同步和载波恢复的重要依据。正确解析帧头可以获得帧长、调制编码方式以及是否存在导频等信息。以常见的DVB-S2(Digital Video Broadcasting-Satellite-Second Generation,第二代卫星数字电视广播)或者DVB-S2X(Digital VideoBroadcasting-Satellite-Second Generation Extensions,第二代卫星数字电视广播扩展)接收机为例,帧头信息包括固定已知的帧起始(Start Of Frame,SOF)序列和可变的物理层信令码字(Physical Layer Signaling Code,PLSC)序列。其中,SOF为固定符号18D2E82HEX,用于标识一帧的起始位置,常用作进行帧同步的本地序列。
为了实现在具有频偏的情况下提高帧起始位置检测概率,并减少资源占用的目的,本发明实施例提供了提供一种帧同步方法、装置、电子设备和存储介质,本发明实施例的帧同步方法针对帧同步模块每一时刻获取的接收数据的处理方式相同。以下主要以当前时刻获取的接收数据为例,阐述本发明实施例的处理过程。
第一方面,本发明实施例提出了一种帧同步方法。如图1所示,本发明实施例所提供的一种帧同步方法,可以包括如下步骤S1~S5:
S1,对当前时刻的接收数据利用差分相关计算,得到当前时刻对应的差分相关序列。
本发明实施例的帧同步方法应用于接收机的帧同步模块,所述帧同步方法具体可以利用FPGA等硬件实现。需要说明的是,本发明实施例的接收机包括但不限于DVB-S2/DVB-S2X接收机。如图2所示,可以用DVB-S2X解调系统进行接收机的示意。图2为本发明实施例作为示例的DVB-S2X解调系统的结构示意图。关于图2中除帧同步外其余模块的处理过程,请参见相关现有技术进行理解,在此不做说明。
本发明实施例的接收数据可以是接收机直接接收到的同相正交I-Q数据,也可以是接收机经过符号定时恢复(STR)处理后的数据。
可以理解的是,本发明实施例的所述接收数据包括同相正交的I路(in-phase,同相)数据和Q路(quadrate,正交)数据。
可选的一种实施方式中,S1可以包括S11~S13。
S11,将上一时刻的接收数据进行共轭计算,将共轭计算结果与所述当前时刻的接收数据相乘,得到当前时刻的差分相关值。
请结合图3理解本发明实施例的处理过程,图3为本发明实施例的帧同步处理过程示意图。关于S1请参见图3左上角的虚线框内部分,其中,k表示当前时刻,rk-1表示上一时刻的接收数据,rk表示当前时刻的接收数据,rk+1表示下一时刻的接收数据,()*表示求取共轭,表示乘法器,D表示缓存器。
本发明实施例可以存储每一时刻的接收数据。因此,在获取到当前时刻的接收数据rk后,可以调取出上一时刻的接收数据rk-1,对rk-1求取共轭得到再将rk和作为乘法器的两个输入,得到乘积将作为当前时刻的差分相关值。
需要说明的是,在FPGA中实现复数求共轭,只需要对虚部信号进行取反加1即可,该部分的乘法需要调用复数乘法器。
S12,将上一时刻对应的差分相关序列中最先存储的差分相关值删除,并将之后的差分相关值向删除位置依次移位,得到移位后序列。
本发明实施例中,帧同步模块持续获取每一时刻的接收数据,针对每一时刻的接收数据均会得到一差分相关值并利用缓存器D进行缓存,继而得到对应的一差分相关序列。而每一时刻对应的差分相关序列的长度是固定的,具体根据同步序列的长度设定。以DVB-S2/DVB-S2X接收机为例,差分相关序列的长度为25,即可存储数据量为25个字符。
各时刻的差分相关序列是以滑动窗口的形式缓存并随时间移动的,可以结合先入先出队列的形式进行理解。针对当前时刻,该滑动窗口会通过移动一个位置来将上一时刻对应的差分相关序列中最先存储的差分相关值删除,同时实现了将原序列删除值之后的差分相关值向删除位置依次移位一个位置,那么,可以理解的是,移动后的该差分相关序列会预留出一个与当前时刻对应的空余位,本发明实施例为了便于理解,将此时的序列命名为移位后序列。
S13,将所述当前时刻的差分相关值补入所述移位后序列中的空余位,得到当前时刻对应的差分相关序列。
通过将当前时刻的差分相关值补入所述移位后序列中的空余位,可以得到当前时刻对应的差分相关序列。
可以理解的是,通过每一时刻不断地缓存差分相关值,各时刻对应的差分相关序列连接构成一个串行数组,每一时刻的差分相关序列在该数组中以滑动窗口形式不断移动。
S2,获取表征SOF序列的差分相关信息的本地相关序列。
本发明实施例中,本地相关序列是通过对与接收数据对应的SOF序列进行差分相关计算得到的,具体过程可以包括以下步骤1~步骤3。
步骤1,获取SOF序列。
请参见图3中右上角的虚线框内部分,本发明实施例中的SOF序列可以表示为:
SOF=(sof1,sof2,...,sofL-1,sofL),其中,sof表示SOF序列中具体的数据,sof的下标表示数据在SOF序列中的序号,L为SOF序列的长度,L为大于1的自然数。通常SOF序列是固定字符,由通信协议确定。因此,在通信协议确定的情况下,可以提前获知相应的SOF序列。如DVB-S2/DVB-S2X接收机中,SOF序列为固定符号18D2E82HEX,长度为26。
本发明实施例中,本地相关序列作为帧同步模块重要的参考序列,实现长度可配置并且可以适应多种调制类型的本地相关序列,将可以显著提高帧同步模块的通用性。
步骤2,计算所述SOF序列中第i+1个数据的共轭值。
步骤3,将所述第i+1个数据的共轭值与所述SOF序列中第i个数据的乘积,作为本地相关序列中的第i个数据。
设本地相关序列为C=(c1,...,cL-1),其中第i个数据以DVB-S2/DVB-S2X接收机为例,所述SOF序列的长度L为26。因此,所述当前时刻对应的差分相关序列和所述本地相关序列的长度相同,各时刻的差分相关序列和所述本地相关序列的长度均为25。通过上述步骤1~步骤3,可以计算获得本地相关序列C。在实际处理过程中,可以在执行至S2时,具体进行上述步骤1~步骤3的计算。但由于SOF序列是固定的。因此,在优选的实施方式中,可以在执行S1之前,通过上述步骤1~步骤3的计算,预先得到本地相关序列C并进行相应的存储,那么,在执行至S2时,仅需要调取已存储的本地相关序列C即可,无需重复计算,因此能够减少计算量,减轻资源消耗。
可选的一种实施方式中,所述SOF序列采用π/2-BPSK调制(BPSK,二进制相移键控)。因此,本领域技术人员可以理解的是,SOF序列中相邻两个数据的差分相关值为±j,因此,本地相关序列只产生Q路数据。即得到的本地相关序列中的数据仅对应±j。
需要说明的是,S2中得到本地相关序列所进行的差分相关计算的规则与S1中得到差分相关序列所进行的差分相关计算的规则恰好相反,具体表现在针对两序列中同一位置的数据的生成过程,本地相关序列是对当前时刻的下一个数据求取共轭值,而差分相关序列是对当前时刻的上一个数据求取共轭值。之所以对两者采用相反的处理方式,是为了获取相反符号的Q路数据,以实现在后续步骤简化异或运算的目的。
S3,对所述当前时刻对应的差分相关序列中各数据进行相位判断,得到符号序列。
如前所述,本发明实施例得到的本地相关序列中的数据仅对应±j,因此,需要对应判断所述当前时刻对应的差分相关序列中各数据对应的Q路数据是大于0还是小于0。本发明实施例中,该步骤是对差分相关序列中各数据,通过硬判决的方式,确定数据所处的象限,从而确定该数据对应的符号位。
可选的一种实施方式中,S3可以包括S31~S32:
S31,针对所述当前时刻对应的差分相关序列中的每个差分相关值,提取该差分相关值的符号位。
如图3所示,sgn表示提取符号位,由于差分相关值为复数,具有符号+或者-。因此,针对一差分相关值,可以使用1表示-,0表示+,即提取出的符号位为1或者0。
S32,由依次得到的各符号位构成符号序列。
可以理解的是,符号序列由0或者1构成,符号序列的长度与当前时刻对应的差分相关序列,以及本地相关序列的长度一致。关于符号位以及提取过程请参见相关的现有技术,在此不做赘述。
本领域技术人员可以理解的是,本发明实施例提取接收数据的符号位,只需要1位宽数据就可以表示接收数据,因此可以减少资源的占用。
S4,对所述本地相关序列和所述符号序列进行异或处理,得到判决值。
具体的,该步骤可以包括S41和S42:
S41,对所述本地相关序列和所述符号序列中对应位置的数据进行异或处理,得到多个异或处理结果。
以前文L=26为例,对所述本地相关序列和所述符号序列中对应位置的数据进行异或处理后,可以得到25个异或处理结果。
S42,将所述多个异或处理结果相加得到判决值。
如图3所示,∑表示加和处理。以前文L=26为例,25个异或处理结果进行加和后,可以得到一个和作为判决值。
在本领域中,通过使用相关检测器来计算本地序列与接收序列之间的相关性是常用的同步方法。传统相关算法主要有自相关算法和互相关算法,自相关算法主要利用接收序列之间的关系,而互相关算法则利用本地序列与接收序列之间的关系,包括差分后验累加算法(Differential Post-Detection Integration,DPDI)等等。相关算法需要进行大量的复数乘法运算,算法性能一般随着复杂度的增加而提升,因此为了提高算法性能,往往需要增加大量的复数乘法器,导致相关算法在FPGA等硬件上实现时,通常需要占用大量的资源。
本发明实施例为了减少计算资源,通过硬判决的方式获得接收信号的符号位,只采用接收数据的符号位和本地相关序列进行相关的方式,累加求和得到判决值。因此可以有效降低资源占用,降低计算的复杂度,减少硬件实现资源。
S5,将所述判决值与预设阈值进行比较,得到当前时刻帧起始位置的捕获结果。
所述预设阈值根据经验值确定。比如,可以设置为所述SOF序列的长度L的0.8倍或者0.9倍等。所述判决值与预设阈值进行比较,得到的当前时刻帧起始位置的捕获结果可以包括以下两种:
1)当所述判决值大于预设阈值,则确定当前时刻捕获到帧起始位置,输出帧起始使能信号。
2)当所述判决值小于等于预设阈值,则确定当前时刻未捕获到帧起始位置,则继续对下一时刻的接收数据进行检测。
在确定当前时刻捕获到帧起始位置后,可以参照相关现有技术进行后续处理,比如,可选的一种实施方式中,针对卫星通信系统,得到当前时刻帧起始位置的捕获结果之后,所述方法还可以包括:
S6,计算自获取到所述当前时刻的接收数据,至所述判决值与预设阈值比较完成时的延迟时钟数量,利用所述延迟时钟数量对接收数据进行延迟。
卫星通信系统中帧与帧之间的间隔往往不是固定的,而帧同步模块完成相关运算计算得到当前时刻对应的判决值需要一定数量的时钟,为了使帧起始使能信号与实际接收数据一一对齐,那么就需要对输入数据进行延迟。本步骤确定的延迟时钟数量,即是为当前时刻以及后续时刻的接收数据延迟控制提供参考依据。在实现过程中,根据延迟时钟数量,是通过使用fifo IP核的内部计数器,从而控制fifo的读写操作来实现延迟控制的。
当然,本发明实施例在确定当前时刻捕获到帧起始位置后的处理方式不限于此,在此不做详述。
本发明实施例所提供的方案中,将接收数据先进行差分相关计算,可以提高算法的抗频偏特性,因此在具有频偏的情况下可以提高帧起始位置的检测概率。仅采用接收数据的符号位和本地相关序列进行相关求取判决值,可以有效降低计算的复杂度,降低资源占用,且便于算法的硬件实现。
第二方面,相应于上述方法实施例,本发明实施例提供了一种帧同步装置,应用于卫星通信系统的接收机,该接收机可以包括但不限于DVB-S2/DVB-S2X接收机。所述帧同步装置用于针对每一时刻获取的接收数据进行帧同步处理,如图4所示,所述帧同步装置包括:
差分相关计算模块401,用于对当前时刻的接收数据利用差分相关计算,得到当前时刻对应的差分相关序列;其中,所述接收数据包括同相正交的I路数据和Q路数据;
本地相关序列获取模块402,用于获取表征SOF序列的差分相关信息的本地相关序列;其中,所述当前时刻对应的差分相关序列和所述本地相关序列的长度相同;
相位判断模块403,用于对所述当前时刻对应的差分相关序列中各数据进行相位判断,得到符号序列;
判决值获取模块404,用于对所述本地相关序列和所述符号序列进行异或处理,得到判决值;
捕获结果获取模块405,用于将所述判决值与预设阈值进行比较,得到当前时刻帧起始位置的捕获结果。
可选的,所述差分相关计算模块401,具体用于:
将上一时刻的接收数据进行共轭计算,将共轭计算结果与所述当前时刻的接收数据相乘,得到当前时刻的差分相关值;
将上一时刻对应的差分相关序列中最先存储的差分相关值删除,并将之后的差分相关值向删除位置依次移位,得到移位后序列;
将所述当前时刻的差分相关值补入所述移位后序列中的空余位,得到当前时刻对应的差分相关序列。
可选的,所述本地相关序列获取模块402,具体用于:
获取SOF序列;
计算所述SOF序列中第i+1个数据的共轭值;
将所述第i+1个数据的共轭值与所述SOF序列中第i个数据的乘积,作为本地相关序列中的第i个数据;其中,i=1,…,L-1,L为所述SOF序列的长度。
可选的,所述SOF序列采用π/2-BPSK调制。
可选的,所述相位判断模块403,具体用于:
针对所述当前时刻对应的差分相关序列中的每个差分相关值,提取该差分相关值的符号位;
由依次得到的各符号位构成符号序列。
可选的,所述捕获结果获取模块405,具体用于:
当所述判决值大于预设阈值,则确定当前时刻捕获到帧起始位置,输出帧起始使能信号。
可选的,针对卫星通信系统,所述帧同步装置还包括:
延迟模块,用于在得到当前时刻帧起始位置的捕获结果之后,计算自获取到所述当前时刻的接收数据,至所述判决值与预设阈值比较完成时的延迟时钟数量,利用所述延迟时钟数量对接收数据进行延迟。
关于帧同步装置各部分的详细处理过程,请参见第一方面所述的帧同步方法,在此不做赘述。
本发明实施例所提供的方案中,将接收数据先进行差分相关计算,可以提高算法的抗频偏特性,因此在具有频偏的情况下可以提高帧起始位置的检测概率。仅采用接收数据的符号位和本地相关序列进行相关求取判决值,可以有效降低计算的复杂度,降低资源占用,且便于算法的硬件实现。
第三方面,本发明实施例还提供了一种电子设备,如图5所示,包括处理器501、通信接口502、存储器503和通信总线504,其中,处理器501,通信接口502,存储器503通过通信总线504完成相互间的通信,
存储器503,用于存放计算机程序;
处理器501,用于执行存储器503上所存放的程序时,实现如第一方面的帧同步方法的步骤。
该电子设备可以为:台式计算机、便携式计算机、智能移动终端、服务器等。在此不作限定,任何可以实现本发明的电子设备,均属于本发明的保护范围。
上述电子设备提到的通信总线可以是外设部件互连标准(Peripheral ComponentInterconnect,PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture,EISA)总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示,图中仅用一条粗线表示,但并不表示仅有一根总线或一种类型的总线。
通信接口用于上述电子设备与其他设备之间的通信。
存储器可以包括随机存取存储器(Random Access Memory,RAM),也可以包括非易失性存储器(Non-Volatile Memory,NVM),例如至少一个磁盘存储器。可选的,存储器还可以是至少一个位于远离前述处理器的存储装置。
上述的处理器可以是通用处理器,包括中央处理器(Central Processing Unit,CPU)、网络处理器(Network Processor,NP)等;还可以是数字信号处理器(Digital SignalProcessing,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
通过上述电子设备,能够实现:将接收数据先进行差分相关计算,可以提高算法的抗频偏特性,因此在具有频偏的情况下可以提高帧起始位置的检测概率。仅采用接收数据的符号位和本地相关序列进行相关求取判决值,可以有效降低计算的复杂度,降低资源占用,且便于算法的硬件实现。
第四方面,相应于第一方面所提供的帧同步方法,本发明实施例还提供了一种计算机可读存储介质,该计算机可读存储介质内存储有计算机程序,计算机程序被处理器执行时实现本发明实施例所提供的帧同步方法的步骤。
上述计算机可读存储介质存储有在运行时执行本发明实施例所提供的帧同步方法的应用程序,因此能够实现:将接收数据先进行差分相关计算,可以提高算法的抗频偏特性,因此在具有频偏的情况下可以提高帧起始位置的检测概率。仅采用接收数据的符号位和本地相关序列进行相关求取判决值,可以有效降低计算的复杂度,降低资源占用,且便于算法的硬件实现。
对于装置/电子设备/存储介质实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
需要说明的是,本发明实施例的装置、电子设备及存储介质分别是应用上述帧同步方法的装置、电子设备及存储介质,则上述帧同步方法的所有实施例均适用于该装置、电子设备及存储介质,且均能达到相同或相似的有益效果。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等,均包含在本发明的保护范围内。
Claims (10)
1.一种帧同步方法,其特征在于,针对每一时刻获取的接收数据,所述方法包括:
对当前时刻的接收数据利用差分相关计算,得到当前时刻对应的差分相关序列;其中,所述接收数据包括同相正交的I路数据和Q路数据;
获取表征SOF序列的差分相关信息的本地相关序列;其中,所述当前时刻对应的差分相关序列和所述本地相关序列的长度相同;
对所述当前时刻对应的差分相关序列中各数据进行相位判断,得到符号序列;
对所述本地相关序列和所述符号序列进行异或处理,得到判决值;
将所述判决值与预设阈值进行比较,得到当前时刻帧起始位置的捕获结果。
2.根据权利要求1所述的方法,其特征在于,所述对当前时刻的接收数据利用差分相关计算,得到当前时刻对应的差分相关序列,包括:
将上一时刻的接收数据进行共轭计算,将共轭计算结果与所述当前时刻的接收数据相乘,得到当前时刻的差分相关值;
将上一时刻对应的差分相关序列中最先存储的差分相关值删除,并将之后的差分相关值向删除位置依次移位,得到移位后序列;
将所述当前时刻的差分相关值补入所述移位后序列中的空余位,得到当前时刻对应的差分相关序列。
3.根据权利要求1所述的方法,其特征在于,所述获取表征SOF序列的差分相关信息的本地相关序列,包括:
获取SOF序列;
计算所述SOF序列中第i+1个数据的共轭值;
将所述第i+1个数据的共轭值与所述SOF序列中第i个数据的乘积,作为本地相关序列中的第i个数据;其中,i=1,…,L-1,L为所述SOF序列的长度。
4.根据权利要求3所述的方法,其特征在于,所述SOF序列采用π/2-BPSK调制。
5.根据权利要求2或4所述的方法,其特征在于,所述对所述当前时刻对应的差分相关序列中各数据进行相位判断,得到符号序列,包括:
针对所述当前时刻对应的差分相关序列中的每个差分相关值,提取该差分相关值的符号位;
由依次得到的各符号位构成符号序列。
6.根据权利要求5所述的方法,其特征在于,所述将所述判决值与预设阈值进行比较,得到当前时刻帧起始位置的捕获结果,包括:
当所述判决值大于预设阈值,则确定当前时刻捕获到帧起始位置,输出帧起始使能信号。
7.根据权利要求1或6所述的方法,其特征在于,针对卫星通信系统,所述得到当前时刻帧起始位置的捕获结果之后,所述方法还包括:
计算自获取到所述当前时刻的接收数据,至所述判决值与预设阈值比较完成时的延迟时钟数量,利用所述延迟时钟数量对接收数据进行延迟。
8.一种帧同步装置,其特征在于,用于针对每一时刻获取的接收数据进行帧同步处理,所述装置包括:
差分相关计算模块,用于对当前时刻的接收数据利用差分相关计算,得到当前时刻对应的差分相关序列;其中,所述接收数据包括同相正交的I路数据和Q路数据;
本地相关序列获取模块,用于获取表征SOF序列的差分相关信息的本地相关序列;其中,所述当前时刻对应的差分相关序列和所述本地相关序列的长度相同;
相位判断模块,用于对所述当前时刻对应的差分相关序列中各数据进行相位判断,得到符号序列;
判决值获取模块,用于对所述本地相关序列和所述符号序列进行异或处理,得到判决值;
捕获结果获取模块,用于将所述判决值与预设阈值进行比较,得到当前时刻帧起始位置的捕获结果。
9.一种电子设备,其特征在于,包括处理器、通信接口、存储器和通信总线,其中,所述处理器、所述通信接口、所述存储器通过所述通信总线完成相互相的通信;
所述存储器,用于存放计算机程序;
所述处理器,用于执行所述存储器上所存放的程序时,实现权利要求1-7任一所述的方法步骤。
10.一种计算机可读存储介质,其特征在于,
所述计算机可读存储介质内存储有计算机程序,所述计算机程序被处理器执行时实现权利要求1-7任一所述的方法步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110250442.1A CN113132076A (zh) | 2021-03-08 | 2021-03-08 | 一种帧同步方法、装置、电子设备和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110250442.1A CN113132076A (zh) | 2021-03-08 | 2021-03-08 | 一种帧同步方法、装置、电子设备和存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113132076A true CN113132076A (zh) | 2021-07-16 |
Family
ID=76773151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110250442.1A Withdrawn CN113132076A (zh) | 2021-03-08 | 2021-03-08 | 一种帧同步方法、装置、电子设备和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113132076A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113890810A (zh) * | 2021-09-15 | 2022-01-04 | 成都中科微信息技术研究院有限公司 | 一种dvb-s2x系统超帧的帧同步方法及系统 |
-
2021
- 2021-03-08 CN CN202110250442.1A patent/CN113132076A/zh not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113890810A (zh) * | 2021-09-15 | 2022-01-04 | 成都中科微信息技术研究院有限公司 | 一种dvb-s2x系统超帧的帧同步方法及系统 |
CN113890810B (zh) * | 2021-09-15 | 2023-10-27 | 成都中科微信息技术研究院有限公司 | 一种dvb-s2x系统超帧的帧同步方法及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108347397B (zh) | 接收调制信号的接收器和对其进行同步的方法 | |
US8605828B2 (en) | Blind mechanism for demodulating offset QPSK signals in the presence of carrier phase error | |
WO2017036325A1 (zh) | 信号同步的方法和信号同步的装置 | |
CN113132075B (zh) | 一种帧同步方法和帧同步模块 | |
CN113114605B (zh) | 一种信号处理方法、装置及系统 | |
CN113132285A (zh) | 一种数字解调系统及方法 | |
CN113132076A (zh) | 一种帧同步方法、装置、电子设备和存储介质 | |
TWI420831B (zh) | 用於一藍芽接收器的簡化擷取裝置 | |
US6973142B2 (en) | Timing synchronization for M-DPSK channels | |
CN109889461B (zh) | 一种低复杂度并行的载波恢复系统及其方法 | |
WO2022078218A1 (zh) | 对抗样本的生成方法及装置、电子设备和可读存储介质 | |
RU2165676C2 (ru) | Способ и устройство для определения задержки дискретизации в выборках полученного сигнала в системе сотовой связи | |
CN113115430A (zh) | 一种高速突发数字解调系统 | |
CN114826832A (zh) | 信道估计方法、神经网络的训练方法及装置、设备 | |
US7315587B2 (en) | Demodulation method and apparatus based on differential detection system for π/4 shifted QPSK modulated wave | |
Semenov et al. | Advanced correlation method for bit position detection towards high accuracy data processing in industrial computer systems | |
CN112104586B (zh) | 一种基于fpga的高速数传系统帧同步并行实现的方法 | |
CN112671684B (zh) | 一种短时突发bpsk信号的自适应解调方法 | |
US20230144980A1 (en) | Method and apparatus for estimating frequency offset, electronic device and computer-readable medium | |
CN110557195B (zh) | 一种基于相干光通信的定时误差检测方法及装置 | |
CN1612552A (zh) | 估计数字接收机使用训练序列数据的信道的装置及其方法 | |
JP3973332B2 (ja) | ディジタル変復調の同期方式 | |
CN117411757B (zh) | 一种ofdm系统帧头捕获方法 | |
CN115065370B (zh) | 一种增益控制方法、装置、设备和介质 | |
TWI782801B (zh) | 相位解調電路、信號處理晶片及資訊處理裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210716 |
|
WW01 | Invention patent application withdrawn after publication |