JP3686538B2 - 受信装置 - Google Patents
受信装置 Download PDFInfo
- Publication number
- JP3686538B2 JP3686538B2 JP28564398A JP28564398A JP3686538B2 JP 3686538 B2 JP3686538 B2 JP 3686538B2 JP 28564398 A JP28564398 A JP 28564398A JP 28564398 A JP28564398 A JP 28564398A JP 3686538 B2 JP3686538 B2 JP 3686538B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization
- timing
- receiving apparatus
- correlation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ディジタル移動体通信システムに用いられる受信装置に関する。
【０００２】
【従来の技術】
無線通信システムにおいて、送信信号は、反射や散乱を繰り返した波の合成波として受信装置に受信される。各波の到来時間は伝搬経路の長さによって異なるため、無線伝送路では、信号同士が互いに干渉を起こす。
【０００３】
高速ディジタル伝送を行うディジタル移動体通信では、信号同士が互いに干渉を起こすと、受信装置の復号処理における信号の判定が困難になり、データの誤り率が著しく増加する。このため、受信装置では、等化器により受信信号の波形を整形して信号間干渉の影響を低減する。
【０００４】
以下、等化器の構成及び動作について、既に判定したシンボルを用いて将来のシンボルに対する符号間干渉を推定し除去する判定帰還型等化器を例に、図面を用いて説明する。図７は、判定帰還型等化器の構成を示すブロック図である。
【０００５】
図７に示す判定帰還型等化器の入力信号は、遅延器１、遅延器２、遅延器３をそれぞれ通過することにより１サンプリング周期ずつ遅延される。
【０００６】
また、入力信号は、ディジタル乗算器４にて、タップ係数信号ｋ１を乗算される。同様に、１サンプリング周期遅延した入力信号は、ディジタル乗算器５にて、タップ係数信号ｋ２を乗算され、２サンプリング周期遅延した入力信号は、ディジタル乗算器６にて、タップ係数信号ｋ３を乗算され、３サンプリング周期遅延した入力信号は、ディジタル乗算器７にて、タップ係数信号ｋ４を乗算される。
【０００７】
タップ係数信号を乗算された各信号は、ディジタル加算器８にて加算され、加算された信号（以下、「加算信号」という）は、判定器９及びディジタル減算器１３に出力される。そして、判定器９にて、加算信号の電力値により、送信機から送信された信号が推定される。推定された復調信号は、他の機器に出力されるとともに、遅延器１０を通過して１サンプリング周期遅延させられた後、ディジタル乗算器１１にて、タップ係数信号ｋ５を乗算させられ、ディジタル加算器８に入力される。
【０００８】
ここで、一般に、移動体通信の送信装置は、送信信号のメッセージの前に既知のトレーニング信号系列を挿入する。一方、受信装置内の等化器は、伝送路特性に適応させるため、トレーニング信号系列と同じトレーニング用参照信号系列を記憶し、トレーニング信号系列を受信している間、トレーニング用参照信号系列を用いて等化処理を行う。以下の説明において、トレーニング信号系列を受信している期間をトレーニング期間と呼び、メッセージを受信している期間をメッセージ期間という。
【０００９】
制御信号にて切替スイッチ１２を切替え制御することにより、トレーニング期間のときにトレーニング用参照信号がディジタル減算器１３に入力され、メッセージ期間のときに復調信号がディジタル減算器１３に入力される。
【００１０】
そして、ディジタル減算器１３にて、加算信号からトレーニング用参照信号又は復調信号が減算されて判定誤差を表す信号（以下、「誤差信号」という）が算出され、係数更新部１４に出力される。
【００１１】
そして、係数更新部１４にて、ＲＬＳ（Recursive Least Square）アルゴリズム等の所定のアルゴリズムを用いて、入力信号、誤差信号及びメモリ１５に記憶された１シンボル周期前のタップ係数から、タップ係数信号がシンボル毎に算出され、更新されたタップ係数信号ｋ１〜ｋ５が各乗算器及びメモリ１５に出力される。
【００１２】
ここで、受信装置には、トレーニング信号系列を用いて同期獲得を行うものの他に、図８に示すフレームフォーマットのように、トレーニング信号の前に同期用既知信号を付加して、同期獲得を行うものもある。
【００１３】
図９は、同期用既知信号を用いて同期獲得を行う従来の受信装置の構成を示すブロック図である。なお、以下の説明において、受信装置が同期用既知信号を受信している期間を同期獲得期間という。
【００１４】
図９に示す従来の受信装置の入力信号は、同期獲得期間において、切替スイッチ２１を通過して乗算器２２に入力される。ここで、受信装置は、伝送路特性に適応させるため、同期獲得信号系列と同じ同期用参照信号系列を記憶する。そして、乗算器２２にて、受信装置の入力信号に同期用参照信号が乗算される。
【００１５】
同期用参照信号を乗算された入力信号は、積算器２３にて積算され、積算値が、ディジタル減算器２４にて、閾値ｔを減算され判定器２５に出力される。そして、判定器２５にて、積算値が閾値ｔより高いか否か判定され、その判定結果に基づく信号が、フレーム同期信号として他の機器に出力され、同時に、積算値が閾値ｔより高い場合、切替スイッチ２１を制御して、入力信号を帰還判定型等化器に入力させる。
【００１６】
入力信号は、トレーニング期間及びメッセージ期間において、図７に示した帰還判定型等化器等の等化器２６にて等化処理され、復調信号が他の機器に出力される。
【００１７】
このように、従来の受信装置は、トレーニング信号系列あるいは同期用参照信号系列を用いて同期を獲得し、等化処理により受信信号の復調処理を行っている。
【００１８】
【発明が解決しようとする課題】
ここで、遅延波が存在する場合のフレーム同期は、先行波と遅延波の間のタイミングで獲得される。したがって、遅延波の遅延時間が長い場合、フレーム同期ずれが大きくなり、従来の受信装置は等化器の性能が大きく劣化する。
【００１９】
また、遅延波が存在する場合でも良好な誤り率特性を得る方法として、マルチキャリアを用いる直交周波数分割多重方式（ＯＦＤＭ）がある。ＯＦＤＭは、離散フーリエ変換（Discrete Fourier Transform）を実行することにより遅延波を除去することができる。しかし、ＯＦＤＭは、一般的に有効シンボルの２５％のガード期間を必要とするため電送効率が低下するという問題やピーク電力が大きくなり無線部回路の非線型歪による劣化が大きくなるといった問題を有する。
【００２０】
本発明はかかる点に鑑みてなされたものであり、電送効率を低下させることなく、フレーム同期ずれをなくして良好な誤り率特性を得ることができる受信装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
上記課題を解決するために、本発明は、受信信号中の直交周波数分割多重された同期用既知信号を用いて同期を獲得し、同期用既知信号以外のシングルキャリアの受信信号に対して等化処理を行って復調を行う。
【００２２】
【発明の実施の形態】
本発明の第１の態様は、受信装置に関して、受信信号中の直交周波数分割多重された同期用既知信号を用いて同期を獲得する同期獲得手段と、同期用既知信号以外のシングルキャリアの受信信号に対して等化処理を行って復調する等化手段と、受信信号の入力先を前記同期獲得手段あるいは前記等化手段のいずれかに切替制御する制御手段と、を具備する構成を採る。
【００２３】
この構成により、同期獲得期間のみＯＦＤＭされた信号に基づいてフレーム同期を獲得することができるため、電送効率を低下させることなく、フレーム同期ずれをなくして良好な誤り率特性を得ることができる。
本発明の第２の態様は、第１の態様の受信装置に関して、同期獲得手段は、受信信号中の同期用既知信号とこれを１サンプリング周期遅延させた信号の相関を取って相関値を算出する相関手段と、前記相関値が最大となるタイミングを検出するタイミング検出手段とを有し、制御手段は、前記相関値が最大となるタイミングで受信信号の入力先を前記同期獲得手段から等化手段に切替える構成を採る。
【００２４】
この構成により、同期獲得期間のみＯＦＤＭされた信号の相関値が最大となるタイミングに基づいてフレーム同期を獲得することができるため、電送効率を低下させることなく、また、ピーク電力を増大させることなく、フレーム同期ずれをなくして良好な誤り率特性を得ることができる。
【００２５】
本発明の第３の態様は、第１の態様の受信装置に関して、同期獲得手段は、受信信号中に複数個配置された同期用既知信号とこれらをそれぞれ１サンプリング周期遅延させた信号の相関を取って相関値を算出する相関手段と、前記相関値が最大となるタイミングを検出するタイミング検出手段と、前記相関値が最大となる回数をカウントするカウント手段とを有し、制御手段は、前記相関値が最大となる回数が予め設定された第１閾値をこえたときに受信信号の入力先を前記同期獲得手段から等化手段に切替える構成を採る。
【００２６】
この構成により、相関値が最大となった回数が閾値より大きいか否かに基づいてフレーム同期を獲得することができるため、さらに高精度なフレーム同期を獲得することができる。
【００２７】
本発明の第４の態様は、第１の態様の受信装置に関して、同期獲得手段は、受信信号中の直交周波数分割多重された同期用既知信号を復調する復調手段と、復調された同期用既知信号と同期用参照信号から判定基準値を算出する基準値算出手段とを有し、制御手段は、前記判定基準値が第２閾値を越えたときに受信信号の入力先を前記同期獲得手段から等化手段に切替える構成を採る。
【００２８】
本発明の第５の態様は、第４の態様の受信装置に関して、基準値算出手段は、同期用既知信号と同期用参照信号を乗算した値を積算して判定基準値を算出する構成を採る。
【００２９】
これらの構成により、同期獲得期間のみＯＦＤＭされた信号に対してＤＦＴを実行してフレーム同期を獲得することができるため、電送効率を低下させることなく、また、ピーク電力を増大させることなく高精度なフレーム同期を獲得することができる。
【００３０】
本発明の第６の態様は、第４の態様の受信装置に関して、基準値算出手段は、復調された同期用既知信号と同期用参照信号とで排他的論理和演算を行った結果を積算して判定基準値を算出する構成を採る。
【００３１】
この構成により、排他的論理和を用いてフレーム同期を獲得することができるため、さらに演算量を削減することができる。
【００３２】
本発明の第７の態様は、第４の態様乃至第６の態様のいずれかの受信装置に関して、復調手段は、受信信号中の同期用既知信号とこれを１サンプリング周期遅延させた信号の相関をとる相関手段と、前記相関手段から出力された相関値が最大となるタイミングを検出するタイミング検出手段と、相関値が最大となるタイミングに基づいて同期用既知信号からガード期間を除去する除去手段と、ガード期間を除去された同期用既知信号をシングルキャリアに変換する変換手段と、を有する構成を採る。
【００３３】
本発明の第８の態様は、第７の態様の受信装置に関して、変換手段は、同期用既知信号のサンプリング間隔を間引いて変換する構成を採る。
【００３４】
これらの構成により、フレーム同期を獲得する際に、入力信号のサンプリング間隔を間引いてサンプリング周波数を低減することができるため、さらに演算量を削減することができる。
【００３５】
本発明の第９の態様は、第４の態様乃至第８の態様のいずれかの受信装置に関して、制御手段は、等化手段にて算出された前回の誤差信号が第３閾値より大きいか否かにより第２閾値を切替える構成を採る。
【００３６】
この構成により、フレーム同期を獲得する際の閾値を回線品質に基づいて切替えることができるため、さらに高精度なフレーム同期を獲得することができる。
【００５６】
以下、本発明の実施の形態について、添付図面を参照して詳細に説明する。
【００５７】
（実施の形態１）
図１は、実施の形態１における受信装置の構成を示すブロック図である。図１の受信装置において、切替スイッチ１０１は入力信号の経路を切替る。遅延器１０２は、入力信号中のＯＦＤＭされた同期用既知信号を１サンプリング周期遅延させ、遅延信号を相関器１０３に出力する。相関器１０３は、同期用既知信号と遅延信号の相関を取る。タイミング検出器１０４は、相関値が最大となるタイミングを検出し、フレーム同期信号を他の機器に出力するとともに、切替スイッチ１０１の切替タイミングを制御する。等化器１０５は、入力信号中のＯＦＤＭされていないトレーニング期間及びメッセージ期間の信号に対して等化処理を行う。
【００５８】
ここで、同期用既知信号は２０シンボル程度で十分であり、同期獲得期間にのみＯＦＤＭを行うとすると、そのガード期間は有効シンボルの２５％、つまり５シンボルである。よって、メッセージ期間のシンボル数を２０００シンボルとした場合、ガード期間長はメッセージ期間の１／４００であり、伝送効率はほとんど低下しない。
【００５９】
また、同期獲得期間の信号は既知信号であるため、信号パターンを選択することによりピーク電力を容易に低減できる。
【００６０】
以下、実施の形態１における受信装置の信号処理動作について説明する。まず、同期獲得期間において、入力信号のＯＦＤＭされた同期用既知信号は、切替スイッチ１０１を通過して遅延器１０２及び相関器１０３に入力される。遅延器１０２に入力された信号は、１サンプル周期遅延させられて相関器１０３に出力される。そして、同期用既知信号は、相関器１０３にて、１サンプル周期遅延させられたものと相関演算され、算出された相関値がタイミング検出器１０４に出力される。
【００６１】
そして、タイミング検出器１０４にて、相関値が最大となるタイミングが検出され、そのタイミングにおける相関値がフレーム同期信号として他の機器に出力され、同時に、切替スイッチ１０１に出力される。切替スイッチ１０１に入力されたフレーム同期信号は、切替スイッチ１０１を切替える。これにより、入力信号のトレーニング期間及びメッセージ期間の信号は、切替スイッチ１０１を通過して等化器１０５に入力される。そして、等化器１０５にて等化処理が行われ、復調信号が他の機器に出力される。
【００６２】
このように、同期獲得期間のみＯＦＤＭされた信号の相関値が最大となるタイミングに基づいてフレーム同期を獲得することにより、電送効率を低下させることなく、また、ピーク電力を増大させることなく、フレーム同期ずれをなくして良好な誤り率特性を得ることができる。
【００６３】
（実施の形態２）
実施の形態２は、同期獲得期間に同期用既知信号を複数配置し、相関値が最大となった回数が同期用既知信号の配置個数に達したときに、フレーム同期信号を出力する形態である。
【００６４】
図２は、実施の形態２における受信装置の構成を示すブロック図である。なお、図２に示す受信装置において、図１と共通する部分については、図１と同一符号を付して説明を省略する。図２に示す受信装置は、図１に対してカウンタ２０１と、ディジタル減算器２０２と、判定器２０３とを追加した構成を採る。
【００６５】
タイミング検出器１０４は、相関値が最大となるタイミングを検出し、相関値が最大となったことを示す信号をカウンタ２０１に出力する。カウンタ２０１は、相関値が最大となった回数をカウントする。ディジタル減算器２０２は、相関値が最大となった回数から閾値ｔ１を減算した信号を判定器２０３に出力する。判定器２０３は、カウンタ２０１のカウント数が閾値ｔ１を越えると、フレーム同期信号を他の機器に出力するとともに、切替スイッチ１０１の切替タイミングを制御する。
【００６６】
以下、実施の形態２における受信装置の信号処理動作について説明する。まず、同期獲得期間において、入力信号のＯＦＤＭされた同期用既知信号は、切替スイッチ１０１を通過して遅延器１０２及び相関器１０３に入力される。遅延器１０２に入力された信号は、１サンプル周期遅延させられて相関器１０３に出力される。そして、入力信号は、相関器１０３にて、１サンプル周期遅延させられたものと相関演算され、算出された相関値がタイミング検出器１０４に出力される。
【００６７】
そして、タイミング検出器１０４にて、相関値が最大となるタイミングが検出され、カウンタ２０１にて相関値が最大となった回数がカウントされ、相関値が最大となった回数を示す信号がディジタル減算器２０２に出力される。
【００６８】
ディジタル減算器２０２に入力された相関値が最大となった回数は、閾値ｔ１を減算され判定器２０３に出力される。そして、判定器２０３にて、相関値が最大となった回数が閾値ｔ１より高いか否か判定され、その判定結果に基づくフレーム同期信号が他の機器及び切替スイッチ１０１に出力される。
【００６９】
切替スイッチ１０１に入力されたフレーム同期信号は、切替スイッチ１０１を切替える。これにより、トレーニング期間及びメッセージ期間において、入力信号は、切替スイッチ１０１を通過して等化器１０５に入力される。そして、等化器１０５にて、入力信号に対し等化処理が行われ、復調信号が他の機器に出力される。
【００７０】
このように、相関値が最大となった回数が閾値より大きいか否かを判定することにより、図１に示す受信装置より、さらに高精度なフレーム同期を獲得することができる。
【００７１】
（実施の形態３）
実施の形態３は、同期獲得期間のみＯＦＤＭされた信号に対してＤＦＴを実行することによりフレーム同期を獲得する形態である。
【００７２】
図３は、実施の形態３における受信装置の構成を示すブロック図である。なお、図３に示す受信装置において、図１と共通する部分については、図１と同一符号を付して説明を省略する。図３に示す受信装置は、図１に対してガード期間除去回路３０１と、ＤＦＴ回路３０２と、複数の遅延検波器３０３と、Ｐ／Ｓ変換器３０４と、乗算器３０５と、積算器３０６と、ディジタル減算器３０７と、判定器３０８とを追加した構成を採る。
【００７３】
タイミング検出器１０４は、相関値が最大となるタイミングを検出し、相関値が最大となったことを示す信号をガード期間除去回路３０１に出力する。ガード期間除去回路３０１は、相関値が最大となったタイミングに基づいて、入力信号の同期獲得期間に付加されたガード期間を除去し、ＤＦＴ回路３０２に出力する。
【００７４】
ＤＦＴ回路３０２は、ガード期間を除去された入力信号に対して離散フーリエ変換を行う。各遅延検波器３０３は、離散フーリエ変換された入力信号に対してキャリア毎に遅延検波を行う。Ｐ／Ｓ変換器３０４は、遅延検波された各入力信号に対して並列／直列（Parallel／Serial、以下「Ｐ／Ｓ」という）変換を行い、１つの系列の信号にする。
【００７５】
乗算器３０５は、Ｐ／Ｓ変換器３０４から出力された信号に同期用参照信号を乗算し、乗算結果を積算器３０６に出力する。積算器３０６は、乗算結果を積算し、積算値をディジタル減算器３０７に出力する。
【００７６】
ディジタル減算器３０７は、積算値から閾値ｔ２を減算した信号を判定器３０８に出力する。判定器３０８は、積算値が閾値ｔ２を越えると、フレーム同期信号を他の機器に出力するとともに、切替スイッチ１０１の切替タイミングを制御する。
【００７７】
以下、実施の形態３における受信装置の信号処理動作について説明する。まず、同期獲得期間において、入力信号のＯＦＤＭされた同期用既知信号は、切替スイッチ１０１を通過して遅延器１０２、相関器１０３及びガード期間除去回路３０１に入力される。遅延器１０２に入力された信号は、１サンプル周期遅延させられて相関器１０３に出力される。
【００７８】
相関器１０３に入力された信号は、１サンプル周期遅延させられたものと相関演算され、算出された相関値がタイミング検出器１０４に出力され、タイミング検出器１０４にて、相関値が最大となるタイミングが検出され、そのタイミングを表す信号がガード期間除去回路３０１に出力される。
【００７９】
ガード期間除去回路３０１に入力された信号は、相関値が最大となるタイミングに基づいてガード期間が除去され、ＤＦＴ回路３０２にて離散フーリエ変換される。次に、入力信号は、各遅延検波回路３０３にてキャリア毎に遅延検波され、Ｐ／Ｓ変換器３０４にて１つの系列の信号になる。次に、入力信号は乗算器３０５にて同期用参照信号を乗算され、乗算結果が積算器３０６にて積算され、積算値がディジタル減算器３０７に出力される。
【００８０】
ディジタル減算器３０７に入力された積算値は、閾値ｔ２を減算され判定器３０８に出力され、判定器３０８にて、積算値が閾値ｔ２より高いか否か判定され、その判定結果に基づくフレーム同期信号が他の機器及び切替スイッチ１０１に出力される。
【００８１】
切替スイッチ１０１に入力されたフレーム同期信号は、切替スイッチ１０１を切替える。これにより、トレーニング期間及びメッセージ期間において、入力信号は、切替スイッチ１０１を通過して等化器１０５に入力される。そして、等化器１０５にて、入力信号に対し等化処理が行われ、復調信号が他の機器に出力される。
【００８２】
このように、同期獲得期間のみＯＦＤＭされた信号に対してＤＦＴを実行してフレーム同期を獲得することにより、電送効率を低下させることなく、また、ピーク電力を増大させることなく高精度なフレーム同期を獲得することができる。
【００８３】
なお、実施の形態３の図３においてキャリア数を４とし、遅延検波回路３０３の個数を４としたが、本発明はこれに限られずキャリア数を増減しても同様の効果を得ることができる。
【００８４】
また、周波数の低いキャリアのみにフレーム同期獲得用の信号を配置し、各遅延検波器３０３において周波数の低いキャリアのみを遅延検波することにより、フレーム同期を獲得する精度をあまり下げることなく演算量を削減できる。
【００８５】
また、実施の形態３では復調方式として遅延検波を用いたが、本発明はこれに限られず、同期検波等の他の方法を用いることもできる。同期検波を用いた場合、演算量は増加するが誤り率特性は向上する。
【００８６】
（実施の形態４）
実施の形態４は、フレーム同期を獲得する際の閾値を回線品質に応じて可変にする形態である。
【００８７】
図４は、実施の形態４における受信装置の構成を示すブロック図である。なお、図４に示す受信装置において、図３と共通する部分については、図３と同一符号を付して説明を省略する。図４に示す受信装置は、図３に対してメモリ４０１と、ディジタル減算器４０２と、判定器４０３と、切替スイッチ４０４とを追加した構成を採る。
【００８８】
メモリ４０１は、等化器１０５にて算出された誤差信号を格納する。ディジタル減算器４０２は、メモリ４０１に格納された誤差信号から閾値ｔ３を減算した信号を判定器４０３に出力する。
【００８９】
ここで、閾値ｔ２１を回線品質が悪い場合に使用する閾値とし、閾値ｔ２２を回線品質が良い場合に使用する閾値とする。判定器４０３は、誤差信号が閾値ｔ３より高いか否かにより、切替スイッチ４０４を制御する。そして、判定器４０３は、誤差信号が閾値ｔ３より高い場合、回線品質が悪いと判定し、閾値ｔ２１をディジタル減算器３０７に出力させ、また、誤差信号が閾値ｔ３より低い場合、回線品質が良いと判定し、閾値ｔ２２をディジタル減算器３０７に出力させる。
【００９０】
このように、フレーム同期を獲得する際の閾値を回線品質に基づいて切替えることにより、図３に示す受信装置より、さらに高精度なフレーム同期を獲得することができる。
【００９１】
（実施の形態５）
実施の形態５は、排他的論理和によりフレーム同期を獲得する形態である。
【００９２】
図５は、実施の形態５における受信装置の構成を示すブロック図である。なお、図５に示す受信装置において、図３と共通する部分については、図３と同一符号を付して説明を省略する。図５に示す受信装置は、図３に対して判定器５０１と、排他的論理和回路５０２とを追加した構成を採る。
【００９３】
各遅延検波器３０３は、離散フーリエ変換された入力信号に対してキャリア毎に遅延検波を行う。判定器５０１は、遅延検波された入力信号に対してキャリア毎に硬判定を行う。Ｐ／Ｓ変換器３０４は、硬判定された各入力信号に対してＰ／Ｓ変換を行い、１つの系列の信号にする。排他的論理和回路５０２は、Ｐ／Ｓ変換された入力信号と同期用参照信号とで排他的論理和演算を行う。
【００９４】
このように、排他的論理和を用いてフレーム同期を獲得することにより、図３に示す受信装置より、さらに演算量を削減することができる。
【００９５】
（実施の形態６）
実施の形態６は、フレーム同期を獲得する際にサンプリング周波数を低減する形態である。
【００９６】
図６は、実施の形態６における受信装置の構成を示すブロック図である。なお、図６に示す受信装置において、図３と共通する部分については、図３と同一符号を付して説明を省略する。図６に示す受信装置は、図３に対して低域通過フィルタ６０１と、間引回路６０２とを追加した構成を採り、図３と比較して遅延回路３０３の個数が低減される。
【００９７】
ガード期間除去回路３０１は、相関値が最大となったタイミングに基づいて、入力信号の同期獲得期間に付加されたガード期間を除去し、低周波通過フィルタ６０１に出力する。低域通過フィルタ６０１は、フィルタリングにより入力信号の高周波成分を除去する。間引回路６０２は、入力信号のサンプリング間隔を間引く。ＤＦＴ回路３０２は、間引かれた入力信号に対して離散フーリエ変換を行う。
【００９８】
このように、フレーム同期を獲得する際に、入力信号をフィルタリングした後、サンプリング間隔を間引いてサンプリング周波数を低減することにより、図３に示す受信装置より、さらに演算量を削減することができる。
【００９９】
なお、上記に説明した各実施の形態の受信装置における等化器１０５のサンプリング周波数を信号伝送速度より高くすれば、シンボル識別点ずれが存在する場合でも良好な等化特性を得ることができる。
【０１００】
【発明の効果】
以上説明したように、本発明の受信装置によれば、電送効率を低下させることなく、フレーム同期ずれをなくして良好な誤り率特性を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における受信装置の構成を示すブロック図
【図２】実施の形態２における受信装置の構成を示すブロック図
【図３】実施の形態３における受信装置の構成を示すブロック図
【図４】実施の形態４における受信装置の構成を示すブロック図
【図５】実施の形態５における受信装置の構成を示すブロック図
【図６】実施の形態６における受信装置の構成を示すブロック図
【図７】判定帰還型等化器の構成を示すブロック図
【図８】信号のフレームフォーマット図
【図９】従来の受信装置の構成を示すブロック図
【符号の説明】
１０１ 切替スイッチ
１０２ 遅延器
１０３ 相関器
１０４ タイミング検出器
１０５ 等化器
２０１ カウンタ
２０２ ディジタル減算器
２０３ 判定器
３０１ ガード期間除去回路
３０２ ＤＦＴ回路
３０３ 遅延回路
３０４ Ｐ／Ｓ回路
３０５ 乗算器
３０６ 積算器
３０７ ディジタル減算器
３０８ 判定器
４０１ メモリ
４０２ ディジタル減算器
４０３ 判定器
４０４ 切替スイッチ
５０１ 判定器
５０２ 排他的論理和回路
６０１ 低域通過フィルタ
６０２ 間引回路
【発明の属する技術分野】
本発明は、ディジタル移動体通信システムに用いられる受信装置に関する。
【０００２】
【従来の技術】
無線通信システムにおいて、送信信号は、反射や散乱を繰り返した波の合成波として受信装置に受信される。各波の到来時間は伝搬経路の長さによって異なるため、無線伝送路では、信号同士が互いに干渉を起こす。
【０００３】
高速ディジタル伝送を行うディジタル移動体通信では、信号同士が互いに干渉を起こすと、受信装置の復号処理における信号の判定が困難になり、データの誤り率が著しく増加する。このため、受信装置では、等化器により受信信号の波形を整形して信号間干渉の影響を低減する。
【０００４】
以下、等化器の構成及び動作について、既に判定したシンボルを用いて将来のシンボルに対する符号間干渉を推定し除去する判定帰還型等化器を例に、図面を用いて説明する。図７は、判定帰還型等化器の構成を示すブロック図である。
【０００５】
図７に示す判定帰還型等化器の入力信号は、遅延器１、遅延器２、遅延器３をそれぞれ通過することにより１サンプリング周期ずつ遅延される。
【０００６】
また、入力信号は、ディジタル乗算器４にて、タップ係数信号ｋ１を乗算される。同様に、１サンプリング周期遅延した入力信号は、ディジタル乗算器５にて、タップ係数信号ｋ２を乗算され、２サンプリング周期遅延した入力信号は、ディジタル乗算器６にて、タップ係数信号ｋ３を乗算され、３サンプリング周期遅延した入力信号は、ディジタル乗算器７にて、タップ係数信号ｋ４を乗算される。
【０００７】
タップ係数信号を乗算された各信号は、ディジタル加算器８にて加算され、加算された信号（以下、「加算信号」という）は、判定器９及びディジタル減算器１３に出力される。そして、判定器９にて、加算信号の電力値により、送信機から送信された信号が推定される。推定された復調信号は、他の機器に出力されるとともに、遅延器１０を通過して１サンプリング周期遅延させられた後、ディジタル乗算器１１にて、タップ係数信号ｋ５を乗算させられ、ディジタル加算器８に入力される。
【０００８】
ここで、一般に、移動体通信の送信装置は、送信信号のメッセージの前に既知のトレーニング信号系列を挿入する。一方、受信装置内の等化器は、伝送路特性に適応させるため、トレーニング信号系列と同じトレーニング用参照信号系列を記憶し、トレーニング信号系列を受信している間、トレーニング用参照信号系列を用いて等化処理を行う。以下の説明において、トレーニング信号系列を受信している期間をトレーニング期間と呼び、メッセージを受信している期間をメッセージ期間という。
【０００９】
制御信号にて切替スイッチ１２を切替え制御することにより、トレーニング期間のときにトレーニング用参照信号がディジタル減算器１３に入力され、メッセージ期間のときに復調信号がディジタル減算器１３に入力される。
【００１０】
そして、ディジタル減算器１３にて、加算信号からトレーニング用参照信号又は復調信号が減算されて判定誤差を表す信号（以下、「誤差信号」という）が算出され、係数更新部１４に出力される。
【００１１】
そして、係数更新部１４にて、ＲＬＳ（Recursive Least Square）アルゴリズム等の所定のアルゴリズムを用いて、入力信号、誤差信号及びメモリ１５に記憶された１シンボル周期前のタップ係数から、タップ係数信号がシンボル毎に算出され、更新されたタップ係数信号ｋ１〜ｋ５が各乗算器及びメモリ１５に出力される。
【００１２】
ここで、受信装置には、トレーニング信号系列を用いて同期獲得を行うものの他に、図８に示すフレームフォーマットのように、トレーニング信号の前に同期用既知信号を付加して、同期獲得を行うものもある。
【００１３】
図９は、同期用既知信号を用いて同期獲得を行う従来の受信装置の構成を示すブロック図である。なお、以下の説明において、受信装置が同期用既知信号を受信している期間を同期獲得期間という。
【００１４】
図９に示す従来の受信装置の入力信号は、同期獲得期間において、切替スイッチ２１を通過して乗算器２２に入力される。ここで、受信装置は、伝送路特性に適応させるため、同期獲得信号系列と同じ同期用参照信号系列を記憶する。そして、乗算器２２にて、受信装置の入力信号に同期用参照信号が乗算される。
【００１５】
同期用参照信号を乗算された入力信号は、積算器２３にて積算され、積算値が、ディジタル減算器２４にて、閾値ｔを減算され判定器２５に出力される。そして、判定器２５にて、積算値が閾値ｔより高いか否か判定され、その判定結果に基づく信号が、フレーム同期信号として他の機器に出力され、同時に、積算値が閾値ｔより高い場合、切替スイッチ２１を制御して、入力信号を帰還判定型等化器に入力させる。
【００１６】
入力信号は、トレーニング期間及びメッセージ期間において、図７に示した帰還判定型等化器等の等化器２６にて等化処理され、復調信号が他の機器に出力される。
【００１７】
このように、従来の受信装置は、トレーニング信号系列あるいは同期用参照信号系列を用いて同期を獲得し、等化処理により受信信号の復調処理を行っている。
【００１８】
【発明が解決しようとする課題】
ここで、遅延波が存在する場合のフレーム同期は、先行波と遅延波の間のタイミングで獲得される。したがって、遅延波の遅延時間が長い場合、フレーム同期ずれが大きくなり、従来の受信装置は等化器の性能が大きく劣化する。
【００１９】
また、遅延波が存在する場合でも良好な誤り率特性を得る方法として、マルチキャリアを用いる直交周波数分割多重方式（ＯＦＤＭ）がある。ＯＦＤＭは、離散フーリエ変換（Discrete Fourier Transform）を実行することにより遅延波を除去することができる。しかし、ＯＦＤＭは、一般的に有効シンボルの２５％のガード期間を必要とするため電送効率が低下するという問題やピーク電力が大きくなり無線部回路の非線型歪による劣化が大きくなるといった問題を有する。
【００２０】
本発明はかかる点に鑑みてなされたものであり、電送効率を低下させることなく、フレーム同期ずれをなくして良好な誤り率特性を得ることができる受信装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
上記課題を解決するために、本発明は、受信信号中の直交周波数分割多重された同期用既知信号を用いて同期を獲得し、同期用既知信号以外のシングルキャリアの受信信号に対して等化処理を行って復調を行う。
【００２２】
【発明の実施の形態】
本発明の第１の態様は、受信装置に関して、受信信号中の直交周波数分割多重された同期用既知信号を用いて同期を獲得する同期獲得手段と、同期用既知信号以外のシングルキャリアの受信信号に対して等化処理を行って復調する等化手段と、受信信号の入力先を前記同期獲得手段あるいは前記等化手段のいずれかに切替制御する制御手段と、を具備する構成を採る。
【００２３】
この構成により、同期獲得期間のみＯＦＤＭされた信号に基づいてフレーム同期を獲得することができるため、電送効率を低下させることなく、フレーム同期ずれをなくして良好な誤り率特性を得ることができる。
本発明の第２の態様は、第１の態様の受信装置に関して、同期獲得手段は、受信信号中の同期用既知信号とこれを１サンプリング周期遅延させた信号の相関を取って相関値を算出する相関手段と、前記相関値が最大となるタイミングを検出するタイミング検出手段とを有し、制御手段は、前記相関値が最大となるタイミングで受信信号の入力先を前記同期獲得手段から等化手段に切替える構成を採る。
【００２４】
この構成により、同期獲得期間のみＯＦＤＭされた信号の相関値が最大となるタイミングに基づいてフレーム同期を獲得することができるため、電送効率を低下させることなく、また、ピーク電力を増大させることなく、フレーム同期ずれをなくして良好な誤り率特性を得ることができる。
【００２５】
本発明の第３の態様は、第１の態様の受信装置に関して、同期獲得手段は、受信信号中に複数個配置された同期用既知信号とこれらをそれぞれ１サンプリング周期遅延させた信号の相関を取って相関値を算出する相関手段と、前記相関値が最大となるタイミングを検出するタイミング検出手段と、前記相関値が最大となる回数をカウントするカウント手段とを有し、制御手段は、前記相関値が最大となる回数が予め設定された第１閾値をこえたときに受信信号の入力先を前記同期獲得手段から等化手段に切替える構成を採る。
【００２６】
この構成により、相関値が最大となった回数が閾値より大きいか否かに基づいてフレーム同期を獲得することができるため、さらに高精度なフレーム同期を獲得することができる。
【００２７】
本発明の第４の態様は、第１の態様の受信装置に関して、同期獲得手段は、受信信号中の直交周波数分割多重された同期用既知信号を復調する復調手段と、復調された同期用既知信号と同期用参照信号から判定基準値を算出する基準値算出手段とを有し、制御手段は、前記判定基準値が第２閾値を越えたときに受信信号の入力先を前記同期獲得手段から等化手段に切替える構成を採る。
【００２８】
本発明の第５の態様は、第４の態様の受信装置に関して、基準値算出手段は、同期用既知信号と同期用参照信号を乗算した値を積算して判定基準値を算出する構成を採る。
【００２９】
これらの構成により、同期獲得期間のみＯＦＤＭされた信号に対してＤＦＴを実行してフレーム同期を獲得することができるため、電送効率を低下させることなく、また、ピーク電力を増大させることなく高精度なフレーム同期を獲得することができる。
【００３０】
本発明の第６の態様は、第４の態様の受信装置に関して、基準値算出手段は、復調された同期用既知信号と同期用参照信号とで排他的論理和演算を行った結果を積算して判定基準値を算出する構成を採る。
【００３１】
この構成により、排他的論理和を用いてフレーム同期を獲得することができるため、さらに演算量を削減することができる。
【００３２】
本発明の第７の態様は、第４の態様乃至第６の態様のいずれかの受信装置に関して、復調手段は、受信信号中の同期用既知信号とこれを１サンプリング周期遅延させた信号の相関をとる相関手段と、前記相関手段から出力された相関値が最大となるタイミングを検出するタイミング検出手段と、相関値が最大となるタイミングに基づいて同期用既知信号からガード期間を除去する除去手段と、ガード期間を除去された同期用既知信号をシングルキャリアに変換する変換手段と、を有する構成を採る。
【００３３】
本発明の第８の態様は、第７の態様の受信装置に関して、変換手段は、同期用既知信号のサンプリング間隔を間引いて変換する構成を採る。
【００３４】
これらの構成により、フレーム同期を獲得する際に、入力信号のサンプリング間隔を間引いてサンプリング周波数を低減することができるため、さらに演算量を削減することができる。
【００３５】
本発明の第９の態様は、第４の態様乃至第８の態様のいずれかの受信装置に関して、制御手段は、等化手段にて算出された前回の誤差信号が第３閾値より大きいか否かにより第２閾値を切替える構成を採る。
【００３６】
この構成により、フレーム同期を獲得する際の閾値を回線品質に基づいて切替えることができるため、さらに高精度なフレーム同期を獲得することができる。
【００５６】
以下、本発明の実施の形態について、添付図面を参照して詳細に説明する。
【００５７】
（実施の形態１）
図１は、実施の形態１における受信装置の構成を示すブロック図である。図１の受信装置において、切替スイッチ１０１は入力信号の経路を切替る。遅延器１０２は、入力信号中のＯＦＤＭされた同期用既知信号を１サンプリング周期遅延させ、遅延信号を相関器１０３に出力する。相関器１０３は、同期用既知信号と遅延信号の相関を取る。タイミング検出器１０４は、相関値が最大となるタイミングを検出し、フレーム同期信号を他の機器に出力するとともに、切替スイッチ１０１の切替タイミングを制御する。等化器１０５は、入力信号中のＯＦＤＭされていないトレーニング期間及びメッセージ期間の信号に対して等化処理を行う。
【００５８】
ここで、同期用既知信号は２０シンボル程度で十分であり、同期獲得期間にのみＯＦＤＭを行うとすると、そのガード期間は有効シンボルの２５％、つまり５シンボルである。よって、メッセージ期間のシンボル数を２０００シンボルとした場合、ガード期間長はメッセージ期間の１／４００であり、伝送効率はほとんど低下しない。
【００５９】
また、同期獲得期間の信号は既知信号であるため、信号パターンを選択することによりピーク電力を容易に低減できる。
【００６０】
以下、実施の形態１における受信装置の信号処理動作について説明する。まず、同期獲得期間において、入力信号のＯＦＤＭされた同期用既知信号は、切替スイッチ１０１を通過して遅延器１０２及び相関器１０３に入力される。遅延器１０２に入力された信号は、１サンプル周期遅延させられて相関器１０３に出力される。そして、同期用既知信号は、相関器１０３にて、１サンプル周期遅延させられたものと相関演算され、算出された相関値がタイミング検出器１０４に出力される。
【００６１】
そして、タイミング検出器１０４にて、相関値が最大となるタイミングが検出され、そのタイミングにおける相関値がフレーム同期信号として他の機器に出力され、同時に、切替スイッチ１０１に出力される。切替スイッチ１０１に入力されたフレーム同期信号は、切替スイッチ１０１を切替える。これにより、入力信号のトレーニング期間及びメッセージ期間の信号は、切替スイッチ１０１を通過して等化器１０５に入力される。そして、等化器１０５にて等化処理が行われ、復調信号が他の機器に出力される。
【００６２】
このように、同期獲得期間のみＯＦＤＭされた信号の相関値が最大となるタイミングに基づいてフレーム同期を獲得することにより、電送効率を低下させることなく、また、ピーク電力を増大させることなく、フレーム同期ずれをなくして良好な誤り率特性を得ることができる。
【００６３】
（実施の形態２）
実施の形態２は、同期獲得期間に同期用既知信号を複数配置し、相関値が最大となった回数が同期用既知信号の配置個数に達したときに、フレーム同期信号を出力する形態である。
【００６４】
図２は、実施の形態２における受信装置の構成を示すブロック図である。なお、図２に示す受信装置において、図１と共通する部分については、図１と同一符号を付して説明を省略する。図２に示す受信装置は、図１に対してカウンタ２０１と、ディジタル減算器２０２と、判定器２０３とを追加した構成を採る。
【００６５】
タイミング検出器１０４は、相関値が最大となるタイミングを検出し、相関値が最大となったことを示す信号をカウンタ２０１に出力する。カウンタ２０１は、相関値が最大となった回数をカウントする。ディジタル減算器２０２は、相関値が最大となった回数から閾値ｔ１を減算した信号を判定器２０３に出力する。判定器２０３は、カウンタ２０１のカウント数が閾値ｔ１を越えると、フレーム同期信号を他の機器に出力するとともに、切替スイッチ１０１の切替タイミングを制御する。
【００６６】
以下、実施の形態２における受信装置の信号処理動作について説明する。まず、同期獲得期間において、入力信号のＯＦＤＭされた同期用既知信号は、切替スイッチ１０１を通過して遅延器１０２及び相関器１０３に入力される。遅延器１０２に入力された信号は、１サンプル周期遅延させられて相関器１０３に出力される。そして、入力信号は、相関器１０３にて、１サンプル周期遅延させられたものと相関演算され、算出された相関値がタイミング検出器１０４に出力される。
【００６７】
そして、タイミング検出器１０４にて、相関値が最大となるタイミングが検出され、カウンタ２０１にて相関値が最大となった回数がカウントされ、相関値が最大となった回数を示す信号がディジタル減算器２０２に出力される。
【００６８】
ディジタル減算器２０２に入力された相関値が最大となった回数は、閾値ｔ１を減算され判定器２０３に出力される。そして、判定器２０３にて、相関値が最大となった回数が閾値ｔ１より高いか否か判定され、その判定結果に基づくフレーム同期信号が他の機器及び切替スイッチ１０１に出力される。
【００６９】
切替スイッチ１０１に入力されたフレーム同期信号は、切替スイッチ１０１を切替える。これにより、トレーニング期間及びメッセージ期間において、入力信号は、切替スイッチ１０１を通過して等化器１０５に入力される。そして、等化器１０５にて、入力信号に対し等化処理が行われ、復調信号が他の機器に出力される。
【００７０】
このように、相関値が最大となった回数が閾値より大きいか否かを判定することにより、図１に示す受信装置より、さらに高精度なフレーム同期を獲得することができる。
【００７１】
（実施の形態３）
実施の形態３は、同期獲得期間のみＯＦＤＭされた信号に対してＤＦＴを実行することによりフレーム同期を獲得する形態である。
【００７２】
図３は、実施の形態３における受信装置の構成を示すブロック図である。なお、図３に示す受信装置において、図１と共通する部分については、図１と同一符号を付して説明を省略する。図３に示す受信装置は、図１に対してガード期間除去回路３０１と、ＤＦＴ回路３０２と、複数の遅延検波器３０３と、Ｐ／Ｓ変換器３０４と、乗算器３０５と、積算器３０６と、ディジタル減算器３０７と、判定器３０８とを追加した構成を採る。
【００７３】
タイミング検出器１０４は、相関値が最大となるタイミングを検出し、相関値が最大となったことを示す信号をガード期間除去回路３０１に出力する。ガード期間除去回路３０１は、相関値が最大となったタイミングに基づいて、入力信号の同期獲得期間に付加されたガード期間を除去し、ＤＦＴ回路３０２に出力する。
【００７４】
ＤＦＴ回路３０２は、ガード期間を除去された入力信号に対して離散フーリエ変換を行う。各遅延検波器３０３は、離散フーリエ変換された入力信号に対してキャリア毎に遅延検波を行う。Ｐ／Ｓ変換器３０４は、遅延検波された各入力信号に対して並列／直列（Parallel／Serial、以下「Ｐ／Ｓ」という）変換を行い、１つの系列の信号にする。
【００７５】
乗算器３０５は、Ｐ／Ｓ変換器３０４から出力された信号に同期用参照信号を乗算し、乗算結果を積算器３０６に出力する。積算器３０６は、乗算結果を積算し、積算値をディジタル減算器３０７に出力する。
【００７６】
ディジタル減算器３０７は、積算値から閾値ｔ２を減算した信号を判定器３０８に出力する。判定器３０８は、積算値が閾値ｔ２を越えると、フレーム同期信号を他の機器に出力するとともに、切替スイッチ１０１の切替タイミングを制御する。
【００７７】
以下、実施の形態３における受信装置の信号処理動作について説明する。まず、同期獲得期間において、入力信号のＯＦＤＭされた同期用既知信号は、切替スイッチ１０１を通過して遅延器１０２、相関器１０３及びガード期間除去回路３０１に入力される。遅延器１０２に入力された信号は、１サンプル周期遅延させられて相関器１０３に出力される。
【００７８】
相関器１０３に入力された信号は、１サンプル周期遅延させられたものと相関演算され、算出された相関値がタイミング検出器１０４に出力され、タイミング検出器１０４にて、相関値が最大となるタイミングが検出され、そのタイミングを表す信号がガード期間除去回路３０１に出力される。
【００７９】
ガード期間除去回路３０１に入力された信号は、相関値が最大となるタイミングに基づいてガード期間が除去され、ＤＦＴ回路３０２にて離散フーリエ変換される。次に、入力信号は、各遅延検波回路３０３にてキャリア毎に遅延検波され、Ｐ／Ｓ変換器３０４にて１つの系列の信号になる。次に、入力信号は乗算器３０５にて同期用参照信号を乗算され、乗算結果が積算器３０６にて積算され、積算値がディジタル減算器３０７に出力される。
【００８０】
ディジタル減算器３０７に入力された積算値は、閾値ｔ２を減算され判定器３０８に出力され、判定器３０８にて、積算値が閾値ｔ２より高いか否か判定され、その判定結果に基づくフレーム同期信号が他の機器及び切替スイッチ１０１に出力される。
【００８１】
切替スイッチ１０１に入力されたフレーム同期信号は、切替スイッチ１０１を切替える。これにより、トレーニング期間及びメッセージ期間において、入力信号は、切替スイッチ１０１を通過して等化器１０５に入力される。そして、等化器１０５にて、入力信号に対し等化処理が行われ、復調信号が他の機器に出力される。
【００８２】
このように、同期獲得期間のみＯＦＤＭされた信号に対してＤＦＴを実行してフレーム同期を獲得することにより、電送効率を低下させることなく、また、ピーク電力を増大させることなく高精度なフレーム同期を獲得することができる。
【００８３】
なお、実施の形態３の図３においてキャリア数を４とし、遅延検波回路３０３の個数を４としたが、本発明はこれに限られずキャリア数を増減しても同様の効果を得ることができる。
【００８４】
また、周波数の低いキャリアのみにフレーム同期獲得用の信号を配置し、各遅延検波器３０３において周波数の低いキャリアのみを遅延検波することにより、フレーム同期を獲得する精度をあまり下げることなく演算量を削減できる。
【００８５】
また、実施の形態３では復調方式として遅延検波を用いたが、本発明はこれに限られず、同期検波等の他の方法を用いることもできる。同期検波を用いた場合、演算量は増加するが誤り率特性は向上する。
【００８６】
（実施の形態４）
実施の形態４は、フレーム同期を獲得する際の閾値を回線品質に応じて可変にする形態である。
【００８７】
図４は、実施の形態４における受信装置の構成を示すブロック図である。なお、図４に示す受信装置において、図３と共通する部分については、図３と同一符号を付して説明を省略する。図４に示す受信装置は、図３に対してメモリ４０１と、ディジタル減算器４０２と、判定器４０３と、切替スイッチ４０４とを追加した構成を採る。
【００８８】
メモリ４０１は、等化器１０５にて算出された誤差信号を格納する。ディジタル減算器４０２は、メモリ４０１に格納された誤差信号から閾値ｔ３を減算した信号を判定器４０３に出力する。
【００８９】
ここで、閾値ｔ２１を回線品質が悪い場合に使用する閾値とし、閾値ｔ２２を回線品質が良い場合に使用する閾値とする。判定器４０３は、誤差信号が閾値ｔ３より高いか否かにより、切替スイッチ４０４を制御する。そして、判定器４０３は、誤差信号が閾値ｔ３より高い場合、回線品質が悪いと判定し、閾値ｔ２１をディジタル減算器３０７に出力させ、また、誤差信号が閾値ｔ３より低い場合、回線品質が良いと判定し、閾値ｔ２２をディジタル減算器３０７に出力させる。
【００９０】
このように、フレーム同期を獲得する際の閾値を回線品質に基づいて切替えることにより、図３に示す受信装置より、さらに高精度なフレーム同期を獲得することができる。
【００９１】
（実施の形態５）
実施の形態５は、排他的論理和によりフレーム同期を獲得する形態である。
【００９２】
図５は、実施の形態５における受信装置の構成を示すブロック図である。なお、図５に示す受信装置において、図３と共通する部分については、図３と同一符号を付して説明を省略する。図５に示す受信装置は、図３に対して判定器５０１と、排他的論理和回路５０２とを追加した構成を採る。
【００９３】
各遅延検波器３０３は、離散フーリエ変換された入力信号に対してキャリア毎に遅延検波を行う。判定器５０１は、遅延検波された入力信号に対してキャリア毎に硬判定を行う。Ｐ／Ｓ変換器３０４は、硬判定された各入力信号に対してＰ／Ｓ変換を行い、１つの系列の信号にする。排他的論理和回路５０２は、Ｐ／Ｓ変換された入力信号と同期用参照信号とで排他的論理和演算を行う。
【００９４】
このように、排他的論理和を用いてフレーム同期を獲得することにより、図３に示す受信装置より、さらに演算量を削減することができる。
【００９５】
（実施の形態６）
実施の形態６は、フレーム同期を獲得する際にサンプリング周波数を低減する形態である。
【００９６】
図６は、実施の形態６における受信装置の構成を示すブロック図である。なお、図６に示す受信装置において、図３と共通する部分については、図３と同一符号を付して説明を省略する。図６に示す受信装置は、図３に対して低域通過フィルタ６０１と、間引回路６０２とを追加した構成を採り、図３と比較して遅延回路３０３の個数が低減される。
【００９７】
ガード期間除去回路３０１は、相関値が最大となったタイミングに基づいて、入力信号の同期獲得期間に付加されたガード期間を除去し、低周波通過フィルタ６０１に出力する。低域通過フィルタ６０１は、フィルタリングにより入力信号の高周波成分を除去する。間引回路６０２は、入力信号のサンプリング間隔を間引く。ＤＦＴ回路３０２は、間引かれた入力信号に対して離散フーリエ変換を行う。
【００９８】
このように、フレーム同期を獲得する際に、入力信号をフィルタリングした後、サンプリング間隔を間引いてサンプリング周波数を低減することにより、図３に示す受信装置より、さらに演算量を削減することができる。
【００９９】
なお、上記に説明した各実施の形態の受信装置における等化器１０５のサンプリング周波数を信号伝送速度より高くすれば、シンボル識別点ずれが存在する場合でも良好な等化特性を得ることができる。
【０１００】
【発明の効果】
以上説明したように、本発明の受信装置によれば、電送効率を低下させることなく、フレーム同期ずれをなくして良好な誤り率特性を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における受信装置の構成を示すブロック図
【図２】実施の形態２における受信装置の構成を示すブロック図
【図３】実施の形態３における受信装置の構成を示すブロック図
【図４】実施の形態４における受信装置の構成を示すブロック図
【図５】実施の形態５における受信装置の構成を示すブロック図
【図６】実施の形態６における受信装置の構成を示すブロック図
【図７】判定帰還型等化器の構成を示すブロック図
【図８】信号のフレームフォーマット図
【図９】従来の受信装置の構成を示すブロック図
【符号の説明】
１０１ 切替スイッチ
１０２ 遅延器
１０３ 相関器
１０４ タイミング検出器
１０５ 等化器
２０１ カウンタ
２０２ ディジタル減算器
２０３ 判定器
３０１ ガード期間除去回路
３０２ ＤＦＴ回路
３０３ 遅延回路
３０４ Ｐ／Ｓ回路
３０５ 乗算器
３０６ 積算器
３０７ ディジタル減算器
３０８ 判定器
４０１ メモリ
４０２ ディジタル減算器
４０３ 判定器
４０４ 切替スイッチ
５０１ 判定器
５０２ 排他的論理和回路
６０１ 低域通過フィルタ
６０２ 間引回路
Claims (9)
- 受信信号中の直交周波数分割多重された同期用既知信号を用いて同期を獲得する同期獲得手段と、同期用既知信号以外のシングルキャリアの受信信号に対して等化処理を行って復調する等化手段と、受信信号の入力先を前記同期獲得手段あるいは前記等化手段のいずれかに切替制御する制御手段と、を具備することを特徴とする受信装置。
- 同期獲得手段は、受信信号中の同期用既知信号とこれを１サンプリング周期遅延させた信号の相関を取って相関値を算出する相関手段と、前記相関値が最大となるタイミングを検出するタイミング検出手段とを有し、制御手段は、前記相関値が最大となるタイミングで受信信号の入力先を前記同期獲得手段から等化手段に切替えることを特徴とする請求項１記載の受信装置。
- 同期獲得手段は、受信信号中に複数個配置された同期用既知信号とこれらをそれぞれ１サンプリング周期遅延させた信号の相関を取って相関値を算出する相関手段と、前記相関値が最大となるタイミングを検出するタイミング検出手段と、前記相関値が最大となる回数をカウントするカウント手段とを有し、制御手段は、前記相関値が最大となる回数が予め設定された第１閾値を越えたときに受信信号の入力先を前記同期獲得手段から等化手段に切替えることを特徴とする請求項１記載の受信装置。
- 同期獲得手段は、受信信号中の直交周波数分割多重された同期用既知信号を復調する復調手段と、復調された同期用既知信号と同期用参照信号から判定基準値を算出する基準値算出手段とを有し、制御手段は、前記判定基準値が第２閾値を越えたときに受信信号の入力先を前記同期獲得手段から等化手段に切替えることを特徴とする請求項１記載の受信装置。
- 基準値算出手段は、同期用既知信号と同期用参照信号を乗算した値を積算して判定基準値を算出することを特徴とする請求項４記載の受信装置。
- 基準値算出手段は、復調された同期用既知信号と同期用参照信号とで排他的論理和演算を行った結果を積算して判定基準値を算出することを特徴とする請求項４記載の受信装置。
- 復調手段は、受信信号中の同期用既知信号とこれを１サンプリング周期遅延させた信号の相関をとる相関手段と、前記相関手段から出力された相関値が最大となるタイミングを検出するタイミング検出手段と、相関値が最大となるタイミングに基づいて同期用既知信号からガード期間を除去する除去手段と、ガード期間を除去された同期用既知信号をシングルキャリアに変換する変換手段と、を有することを特徴とする請求項４乃至請求項６のいずれかに記載の受信装置。
- 変換手段は、同期用既知信号のサンプリング間隔を間引いて変換することを特徴とする請求項７記載の受信装置。
- 制御手段は、等化手段にて算出された前回の誤差信号が第３閾値より大きいか否かにより第２閾値を切替えることを特徴とする請求項４乃至請求項８のいずれかに記載の受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28564398A JP3686538B2 (ja) | 1998-10-07 | 1998-10-07 | 受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28564398A JP3686538B2 (ja) | 1998-10-07 | 1998-10-07 | 受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000115122A JP2000115122A (ja) | 2000-04-21 |
| JP3686538B2 true JP3686538B2 (ja) | 2005-08-24 |
Family
ID=17694197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28564398A Expired - Fee Related JP3686538B2 (ja) | 1998-10-07 | 1998-10-07 | 受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3686538B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8724447B2 (en) | 2004-01-28 | 2014-05-13 | Qualcomm Incorporated | Timing estimation in an OFDM receiver |
| KR100910690B1 (ko) * | 2004-01-28 | 2009-08-04 | 콸콤 인코포레이티드 | Ｏｆｄｍ 수신기에서의 타이밍 추정 방법 및 시스템 |
| US8433005B2 (en) | 2004-01-28 | 2013-04-30 | Qualcomm Incorporated | Frame synchronization and initial symbol timing acquisition system and method |
| KR100811892B1 (ko) | 2006-11-17 | 2008-03-10 | 한국전자통신연구원 | 고속 무선 통신 시스템에서의 채널 등화 및 반송파 복원방법 및 수신 장치 |
| JP5151144B2 (ja) | 2006-12-22 | 2013-02-27 | 富士通セミコンダクター株式会社 | Ｏｆｄｍ受信機及びデータ判定方法 |
| JP2019165377A (ja) * | 2018-03-20 | 2019-09-26 | 株式会社東芝 | フレーム同期方法 |
-
1998
- 1998-10-07 JP JP28564398A patent/JP3686538B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000115122A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1005204B1 (en) | Symbol synchronization in an OFDM receiver | |
| JP4816353B2 (ja) | Ｏｆｄｍ受信装置及びｏｆｄｍ信号受信方法 | |
| KR100807886B1 (ko) | 직교 주파수 분할 다중화 시스템의 수신 장치 | |
| WO2003071724A1 (fr) | Recepteur, circuit et procede de correction de rythme de symboles, et procede de traitement de demodulation | |
| WO2007125168A1 (en) | Signal detection in ofdm system | |
| US20030219084A1 (en) | Guard interval analysis method and apparatus | |
| US20090285086A1 (en) | OFDM Receiver and OFDM Receiving Method | |
| EP0999676B1 (en) | OFDM communication receiver and frequency offset detection method for use in a OFDM communication receiver | |
| EP2399372A1 (en) | Ofdm receiver having a plurality of ffts according to g-rake structure | |
| US20100074346A1 (en) | Channel estimation in ofdm receivers | |
| JP3686538B2 (ja) | 受信装置 | |
| JP4272309B2 (ja) | Ｏｆｄｍ通信装置 | |
| EP1520349B1 (en) | Method and device for wavelet denoising | |
| WO2001069878A1 (en) | Method of selecting a position of a fft window in a cofdm receiver | |
| JP3768108B2 (ja) | Ｏｆｄｍ受信装置 | |
| JP3538104B2 (ja) | マルチキャリア信号検波装置 | |
| JP2003023410A (ja) | ガード区間設定方法およびｏｆｄｍ通信装置 | |
| JP3576415B2 (ja) | Ｏｆｄｍ受信装置 | |
| KR100603641B1 (ko) | 직교 주파수 분할 다중화 신호의 주파수 오프셋 추정 장치및 그 방법 | |
| JP3581324B2 (ja) | Ｏｆｄｍ通信装置 | |
| JP6217310B2 (ja) | 受信機、シンボルタイミング同期装置及びシンボルタイミング同期方法 | |
| CN114884561B (zh) | 一种基于fpga的卫星信号高速解调方法 | |
| JP2006173764A (ja) | マルチキャリア信号復調回路およびマルチキャリア信号復調方法 | |
| KR101073817B1 (ko) | 대역폭 검출기 및 대역폭 검출방법, 및 그 검출기를 포함한ｏｆｄｍ 수신장치 | |
| RU2248674C2 (ru) | Способ квазикогерентного приема многолучевого сигнала и устройство его реализующее |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050603 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |