CN114220390B - 驱动电路及驱动方法 - Google Patents

Abstract

本发明关于一种驱动电路，包含脉幅调变电路及脉宽调变电路。脉幅调变电路包含第一晶体管、第一电容以及第二晶体管。脉宽调变电路包含第二电容、第三晶体管以及第四晶体管。第一电容其第一端连接第一晶体管的栅极端。第二晶体管其第一端连接第一电容的第一端，其第二端连接第一晶体管的第二端。第三晶体管其栅极端连接第二电容的第二端。第四晶体管其第一端连接第三晶体管的栅极端，其第二端连接第三晶体管的第二端，其栅极端连接第二晶体管的栅极端并用以接收第一控制信号。

Description

驱动电路及驱动方法

技术领域

本发明是关于一种驱动电路及驱动方法，特别系关于一种包含脉幅调变电路以及脉宽调变电路的驱动电路及驱动方法。

背景技术

显示器上不同位置的薄膜晶体管(thin-film transistors，TFTs)所接收的驱动信号会有不同的延迟，因而产生亮度不均的问题。特别是在低灰阶度(gray level)的情形下，亮度的一致性将可能降至80％以下。由于无法于同时切断不同位置薄膜晶体管的驱动信号，必须以他法解决显示器面板亮度不均的问题。

发明内容

本揭示内容的一实施例提出一种驱动电路，包含脉幅调变电路以及脉宽调变电路。脉幅调变电路用以控制驱动信号的大小。脉宽调变电路用以控制驱动信号的持续时间。脉幅调变电路包含第一晶体管、第一电容以及第二晶体管。脉宽调变电路包含第二电容、第三晶体管以及第四晶体管。第一电容其第一端电性连接第一晶体管的栅极端。第二晶体管，其第一端电性连接第一电容的第一端，其第二端电性连接第一晶体管的第二端。第三晶体管其栅极端电性连接第二电容的第二端。第四晶体管其第一端电性连接第三晶体管的栅极端，其第二端电性连接第三晶体管的第二端，其栅极端电性连接第二晶体管的栅极端并用以接收第一控制信号。

本揭示内容的一实施例另提出一种驱动方法，包含：在第一模式下，调变脉宽调变电压馈入端的电压，并固定脉幅调变电压馈入端的电压；以及在第二模式下，固定脉宽调变电压馈入端的电压，调变脉幅调变电压馈入端的电压。其中，脉宽调变电压馈入端的电压控制驱动信号的持续时间，脉幅调变电压馈入端的电压控制驱动信号的大小。

附图说明

为使本揭露的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：

图1为根据本揭示内容一实施例的驱动电路的电路架构图。

图2为根据本揭示内容一实施例的图1中的驱动电路的控制信号时序图。

图3A为根据本揭示内容一实施例的图1中的驱动电路在重置期间中的电路状态图。

图3B为根据本揭示内容一实施例的图1中的驱动电路在数据写入期间中的电路状态图。

图3C为根据本揭示内容一实施例的图1中的驱动电路在开启电流路径期间中的电路状态图。

图3D为根据本揭示内容一实施例的图1中的驱动电路在发光期间中的电路状态图。

图4A为根据本揭示内容一实施例的驱动电路的电路架构图。

图4B为根据本揭示内容一实施例的图4A中的驱动电路在第一模式下的控制信号时序图。

图4C为根据本揭示内容一实施例的图4A中的驱动电路在第二模式下的控制信号时序图。

图4D为根据本揭示内容一实施例的第一模式及第二模式下的驱动电流-时间关系图。

图5A为根据本揭示内容一实施例的驱动电路的电路架构图。

图5B为根据本揭示内容一实施例的图5A中的驱动电路在第一模式下的控制信号时序图。

图5C为根据本揭示内容一实施例的图5A中的驱动电路在第二模式下的控制信号时序图。

图6A为根据本揭示内容一实施例的驱动电路的电路架构图。

图6B为根据本揭示内容一实施例的驱动电路的电路架构图。

图6C为根据本揭示内容一实施例的图6A中的驱动电路在第一模式下的控制信号时序图。

图6D为根据本揭示内容一实施例的图6A中的驱动电路在第二模式下的控制信号时序图。

图7为根据本揭示内容一实施例的驱动方法的流程图。

其中，附图标记：

100:驱动电路

100’:驱动电路

400:驱动电路

500:驱动电路

600:驱动电路

700:驱动方法

C1:第一电容

C2:第二电容

C3:第三电容

C4:第四电容

EM:发光信号

EMC:发光控制电路

EMD:发光装置

IC1:第一集成电路

IC2:第二集成电路

IC3:第三集成电路

IC4:第四集成电路

LED:发光二极管

M1r、M1g、M1b:第一多工器

M2r、M2g、M2b:第二多工器

M3r、M3g、M3b:第三多工器

M4r、M4g、M4b:第四多工器

P1:重置期间

P2:数据写入期间

P3:开启电流路径期间

P4:发光期间

PAM:脉幅调变电路

PG:第一控制信号

PXr、PXg、PXb:子像素驱动电路

PWM:脉宽调变电路

RST:重置信号

S710、S720:步骤

Sic1:信号

Sic2:信号

Sic3:信号

Sic4:信号

SigR1、SigG1、SigB1、SigR2、SigG2、SigB2:信号

SigR3、SigG3、SigB3、SigR4、SigG4、SigB4:信号

SigR5、SigG5、SigB5、SigR6、SigG6、SigB6:信号

SET:设定信号

Sm1r、Sm1g、Sm1b、Sm2r、Sm2g、Sm2b:控制信号

Sm3r、Sm3g、Sm3b:控制信号

Sm4r、Sm4g、Sm4b:控制信号

SP:第三控制信号

SP1:第四控制信号

SP2:第五控制信号

SWP:第二控制信号

T1:第一晶体管

T2:第二晶体管

T3:第三晶体管

T4:第四晶体管

T5:第五晶体管

T6:第六晶体管

T7:第七晶体管

T8:第八晶体管

T9:第九晶体管

T10:第十晶体管

T11:第十一晶体管

T12:第十二晶体管

T13:第十三晶体管

T14r、T14g、T14b:第十四晶体管

T15r、T15g、T15b:第十五晶体管

T16r、T16g、T16b:第十六晶体管

T17r、T17g、T17b:第十七晶体管

T18r、T18g、T18b:第十八晶体管

T19r、T19g、T19b:第十九晶体管

T20:第二十晶体管

T21:第二十一晶体管

T22:第二十二晶体管

T23:第二十三晶体管

VDD:第一系统电压端

VPAM:脉幅调变电压馈入端

VPWM:脉宽调变电压馈入端

VSET:第三系统电压端

VSS:第二系统电压端

具体实施方式

下列系举实施例配合所附图示做详细说明，但所提供的实施例并非用以限制本揭露所涵盖的范围，而结构运作的描述非用以限制其执行顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本揭露所涵盖的范围。另外，图示仅以说明为目的，并未依照原尺寸作图。为使便于理解，下述说明中相同元件或相似元件将以相同的符号标示来说明。

在全篇说明书与申请专利范围所使用的用词(terms)，除有特别注明除外，通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。

于本文中，除非内文对于冠词有特别限定，否则“一”与“该”可泛指单一个或多个。此外，本文使用的“包含”、“包括”、“具有”、以及相似词汇，系用以指明所记载的特征、区域、整数、步骤、操作、元件及/或组件，惟其并不排除其所述的或额外的一个或多个特征、区域、整数、步骤、操作、元件、组件、及/或其中的群组。又，本文以下使用的“及/或”的词汇，系包含了列出的关联项目中的一个或多个的任何组合。

于本文中，当一元件被描述为系“连接”、“耦接”或“电性连接”至另一元件时，该元件可为直接连接、直接耦接或直接电性连接至该另一元件，亦可为该二元件之间有一额外元件存在，而该元件间接连接、间接耦接或间接电性连接至该另一元件。然而，当一元件被描述为系“直接连接”、“直接耦接”或“直接电性连接”至另一元件时，该二元件应被理解为其中是没有额外元件存在的。此外，当一元件被描述为系“连线”、“通讯连接”至另一元件时，该元件可为通过其他元件而间接与另一元件进行有线与/或无线通讯，亦可为一元件无须通过其他元件而实体连接至另一元件。此外，虽然本文中使用“第一”、“第二”、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。

本揭示内容揭露一种驱动电路。请参照图1，图1为根据本揭示内容一实施例的驱动电路100的电路架构图。驱动电路100包含脉幅调变电路PAM及脉宽调变电路PWM。脉幅调变电路PAM用以控制驱动信号的大小，脉宽调变电路PWM用以控制驱动信号的持续时间，驱动信号用以驱动发光二极管。在一实施例中，驱动信号用以驱动微型发光二极管(microlight emitting diode)。脉幅调变电路PAM包含第一晶体管T1、第一电容C1以及第二晶体管T2。如图1所示，第一晶体管T1的栅极端、第一电容C1的第一端以及第二晶体管T2的第一端相互电性连接，第二晶体管T2的第二端电性连接第一晶体管T1的第二端。脉宽调变电路PWM包含第二电容C2、第三晶体管T3以及第四晶体管T4。如图1所示，第三晶体管T3的栅极端、第二电容C2的第二端以及第四晶体管T4的第一端相互电性连接，第四晶体管T4的第二端电性连接第三晶体管T3的第二端，第四晶体管T4的栅极端电性连接第二晶体管T2的栅极端且用以接收第一控制信号PG。

在一实施例中，脉幅调变电路PAM进一步包含第五晶体管T5、第六晶体管T6以及第七晶体管T7，脉宽调变电路PWM进一步包含第八晶体管T8、第九晶体管T9以及第十晶体管T10。如图1所示，第五晶体管T5的第一端、第一晶体管T1的第一端以及第六晶体管T6的第一端相互电性连接，第五晶体管T5的栅极端用以接收发光信号EM，第五晶体管T5的第二端、第一电容C1的第二端以及第七晶体管T7的第一端相互电性连接，第六晶体管T6的栅极端用以接收发光信号EM，第六晶体管T6的第二端电性连接第一系统电压端VDD，第七晶体管T7的第二端电性连接第一系统电压端VDD；第八晶体管T8的第一端电性连接第一系统电压端VDD，第八晶体管T8的栅极端用以接收发光信号EM，第八晶体管T8的第二端、第十晶体管T10的第一端以及第三晶体管T3的第一端相互电性连接，第十晶体管T10的栅极端用以接收发光信号EM，第十晶体管T10的第二端、第九晶体管T9的第二端以及第二电容C2的第一端相互电性连接，第九晶体管T9的第一端电性连接第一系统电压端VDD。

在一实施例中，脉幅调变电路PAM进一步包含第十一晶体管T11，脉宽调变电路PWM进一步包含第十二晶体管T12以及第三电容C3。如图1所示，第十一晶体管T11的第一端电性连接脉幅调变电压馈入端VPAM，第十一晶体管T11的第二端、第一晶体管T1的第一端、第五晶体管T5的第一端以及第六晶体管T6的第一端相互电性连接，第十二晶体管T12的第一端电性连接脉宽调变电压馈入端VPWM，第十二晶体管T12的第二端、第八晶体管T8的第二端、第十晶体管T10的第一端以及第三晶体管T3的第一端相互电性连接，第三电容C3的第一端、第二电容C2的第二端、第三晶体管T3的栅极端以及第四晶体管T4的第一端相互电性连接，第三电容C3的第二端用以接收第二控制信号SWP。

在一实施例中，如图1所示，第七晶体管T7、第九晶体管T9、第十一晶体管T11及第十二晶体管T12各自的栅极端皆用以接收第三控制信号SP。

在一实施例中，驱动电路100进一步包含发光控制电路EMC以及发光装置EMD，发光装置EMD包含第十三晶体管T13及发光二极管LED。如图1所示，发光控制电路EMC电性连接脉幅调变电路PAM及脉宽调变电路PWM，第十三晶体管T13的第一端电性连接发光控制电路EMC，第十三晶体管T13的栅极端用以接收发光信号EM，发光二极管LED的阳极端电性连接第十三晶体管T13的第二端，发光二极管LED的阴极端电性连接第二系统电压端VSS。在一实施例中，脉幅调变电路PAM用以控制流经发光二极管LED的电流大小，脉宽调变电路PWM用以控制开启至关断发光二极管LED电流的时间。

在一实施例中，发光控制电路EMC进一步包含第二十晶体管T20、第二十一晶体管T21、第二十二晶体管T22、第二十三晶体管T23以及第四电容C4。如图1所示，第二十晶体管T20的第一端、第一晶体管T1的第二端及第二晶体管T2的第二端相互电性连接，第二十晶体管T20的栅极端、第三晶体管T3的第二端、第四晶体管T4的第二端、第二十一晶体管T21的第一端、第二十二晶体管T22的第一端以及第四电容C4的第一端相互电性连接，第二十晶体管T20的第二端、第十三晶体管T13的第一端及第二十三晶体管T23的第一端相互电性连接，第二十一晶体管T21的栅极端用以接收重置信号RST，第二十一晶体管T21的第二端电性连接第三系统电压端VSET，第二十二晶体管T22的栅极端用以接收设定信号SET，第二十二晶体管T22的第二端电性连接第三系统电压端VSET并与第四电容C4的第二端以及第二十三晶体管T23的第二端相互电性连接，第二十三晶体管T23的栅极端用以接收重置信号RST。

在一实施例中，驱动电路100中使用的晶体管皆为P型晶体管(p-typetransistor)，当其栅极端受有低电位或低逻辑电平时，其源极端至漏极端间将被导通。

在一实施例中，驱动电路100依序操作于重置期间P1、数据写入期间P2、开启电流路径期间P3以及发光期间P4。请参照图2，图2为根据本揭示内容一实施例的图1中的驱动电路100的控制信号时序图。在重置期间P1内，重置信号RST具有低逻辑电平，第一控制信号PG具有低逻辑电平，第三控制信号SP具有高逻辑电平，设定信号SET具有高逻辑电平，发光信号EM具有高逻辑电平，第二控制信号SWP具有高逻辑电平。

请接着参照图3A，图3A为根据本揭示内容一实施例的图1中的驱动电路100在重置期间P1中的电路状态图。在重置期间P1内，根据前述重置信号RST、第一控制信号PG、第三控制信号SP、设定信号SET、发光信号EM以及第二控制信号SWP的逻辑电平，第十一晶体管T11、第十二晶体管T12、第六晶体管T6、第八晶体管T8、第五晶体管T5、第十晶体管T10、第七晶体管T7、第九晶体管T9、第十三晶体管T13以及第二十二晶体管T22为关闭状态，第四晶体管T4、第二十一晶体管T21、第二晶体管T2、第二十晶体管T20以及第二十三晶体管T23为导通状态。

在重置期间P1内，第三系统电压端VSET的电压电平通过第二十一晶体管T21及第四晶体管T4传送至第三晶体管T3的栅极端，使得第三晶体管T3栅极端的电压电平实质等于第三系统电压端VSET的电压电平，此外，第三系统电压端VSET的电压电平通过第二十三晶体管T23、第二十晶体管T20及第二晶体管T2传送至第一晶体管T1的栅极端，使得第一晶体管T1栅极端的电压电平实质等于第三系统电压端VSET的电压电平。因此，在重置期间P1内，驱动电路100将第三晶体管T3栅极端及第一晶体管T1栅极端的电压电平重置为实质等于第三系统电压端VSET的电压电平，以利进行驱动电路100进行后续的发光操作。在一实施例中，第三系统电压端VSET的电压电平为低电位。

请再参照图2。在数据写入期间P2内，重置信号RST具有高逻辑电平，第一控制信号PG具有低逻辑电平，第三控制信号SP具有低逻辑电平，设定信号SET具有高逻辑电平，发光信号EM具有高逻辑电平，第二控制信号SWP具有高逻辑电平。

请接着参照图3B，图3B为根据本揭示内容一实施例的图1中的驱动电路100在数据写入期间P2中的电路状态图。在数据写入期间P2内，根据前述重置信号RST、第一控制信号PG、第三控制信号SP、设定信号SET、发光信号EM以及第二控制信号SWP的逻辑电平，第六晶体管T6、第八晶体管T8、第五晶体管T5、第十晶体管T10、第二十晶体管T20、第二十一晶体管T21、第二十二晶体管T22、第二十三晶体管T23以及第十三晶体管T13为关闭状态，第七晶体管T7、第九晶体管T9、第十二晶体管T12、第三晶体管T3、第四晶体管T4、第十一晶体管T11、第一晶体管T1以及第二晶体管T2为导通状态。

在数据写入期间P2内，第一系统电压端VDD的电压电平通过第七晶体管T7传送至第一电容C1的第二端，并通过第九晶体管T9传送至第二电容C2的第一端，使得第一电容C1第二端以及第二电容C2第一端的电压电平实质等于第一系统电压端VDD的电压电平。同时，脉幅调变电压馈入端VPAM的电压电平通过第十一晶体管T11、第一晶体管T1以及第二晶体管T2传送至第一晶体管T1的栅极端(亦为第一电容C1的第一端)，使得第一晶体管T1栅极端的电压电平实质等于脉幅调变电压馈入端VPAM的电压电平。同时，脉宽调变电压馈入端VPWM的电压电平将通过第十二晶体管T12、第三晶体管T3以及第四晶体管T4传送至第三晶体管T3的栅极端(亦为第二电容C2的第二端)，使得第三晶体管T3栅极端的电压电平实质等于脉宽调变电压馈入端VPWM的电压电平。

请再参照图2。在开启电流路径期间P3内，重置信号RST具有高逻辑电平，第一控制信号PG具有高逻辑电平，第三控制信号SP具有高逻辑电平，设定信号SET具有低逻辑电平，发光信号EM具有高逻辑电平，第二控制信号SWP具有高逻辑电平。

请接着参照图3C，图3C为根据本揭示内容一实施例的图1中的驱动电路100在开启电流路径期间P3中的电路状态图。在开启电流路径期间P3内，根据前述重置信号RST、第一控制信号PG、第三控制信号SP、设定信号SET、发光信号EM以及第二控制信号SWP的逻辑电平，第十一晶体管T11、第十二晶体管T12、第六晶体管T6、第八晶体管T8、第五晶体管T5、第十晶体管T10、第七晶体管T7、第九晶体管T9、第二晶体管T2、第四晶体管T4、第二十一晶体管T21、第二十三晶体管T23以及第十三晶体管T13为关闭状态，第二十二晶体管T22为导通状态。

在开启电流路径期间P3内，第三系统电压端VSET的电压电平通过第二十二晶体管T22传送至第二十晶体管T20的栅极端，使得第二十晶体管T20栅极端的电压电平实质等于第三系统电压端VSET的电压电平。因此，在开启电流路径期间P3内，第二十晶体管T20的栅极端具有低电位，第二十晶体管T20因而被导通。

请再参照图2。在发光期间P4内，重置信号RST具有高逻辑电平，第一控制信号PG具有高逻辑电平，第三控制信号SP具有高逻辑电平，设定信号SET具有高逻辑电平，发光信号EM具有低逻辑电平，第二控制信号SWP具有由高至低下降的逻辑电平。在一实施例中，第二控制信号SWP具有三角波的波形。

请接着参照图3D，图3D为根据本揭示内容一实施例的图1中的驱动电路100在发光期间P4中的电路状态图。在发光期间P4内，根据前述重置信号RST、第一控制信号PG、第三控制信号SP、设定信号SET、发光信号EM以及第二控制信号SWP的逻辑电平，第十一晶体管T11、第十二晶体管T12、第七晶体管T7、第九晶体管T9、第二晶体管T2、第四晶体管T4、第二十一晶体管T21、第二十二晶体管T22以及第二十三晶体管T23为关闭状态，第六晶体管T6、第一晶体管T1、第二十晶体管T20、第十三晶体管T13、第八晶体管T8、第三晶体管T3、第五晶体管T5以及第十晶体管T10为导通状态。

在发光期间P4内，第一系统电压端VDD的电压电平通过第六晶体管T6、第一晶体管T1、第二十晶体管T20及第十三晶体管T13传送至发光二极管LED的阳极端，以产生驱动信号来驱动发光二极管LED进行发光。在发光期间P4的初始，第二控制信号SWP为高逻辑电平，且第三晶体管T3为关闭状态；而在发光期间P4内，由于第三电容C3电性连接第三晶体管T3的栅极端，随着第二控制信号SWP降低，第三晶体管T3栅极端的电压电平亦会开始降低，而当第三晶体管T3栅极端的电压电平降低至一定程度时，第三晶体管T3即会被导通，第一系统电压端VDD的电压电平将会通过第八晶体管T8及第三晶体管T3传送至第二十晶体管T20的栅极端。当第二十晶体管T20栅极端的电压电平升高至一定程度时，第二十晶体管T20即会被关闭，发光二极管LED亦不再进行发光。脉宽调变电路PWM即是通过以上机制来关断脉幅调变电路PAM所提供用以驱动发光二极管LED的电流。

此外，在发光期间P4内，当电流流经发光二极管LED时驱动电路100将出现大的电压降(IR drop)，此时通过第一电容C1耦合至第一晶体管T1的栅极端以及通过第二电容C2耦合至第三晶体管T3的栅极端，将可补偿如此的电压降情形。详细言之，第一系统电压端VDD的电压电平通过第六晶体管T6及第五晶体管T5传送至第一电容C1的第二端，因此第一电容C1的第一端可与第二端维持在与数据写入期间P2时相同的电压差，使第一晶体管T1的栅极漏极电压差(VGD)不因电压降而产生变异；第一系统电压端VDD的电压电平将通过第八晶体管T8及第十晶体管T10传送至第二电容C2的第一端，因此第二电容C2的第一端与第二端将可维持在与数据写入期间P2时相同的电压差，使第三晶体管T3的栅极漏极电压差不因电压降而产生变异。因此，第一电容C1可以稳定第一晶体管T1栅极端的电压电平，第二电容C2可以稳定第一晶体管T3栅极端的电压电平，进而补偿驱动电路100的电压降。

综上所述，驱动电路100通过以上电路配置及信号传输方式可达到稳压的功效并防止电压降对驱动电路100造成的影响。

在一实施例中，驱动电路100具有两种驱动模式，并根据不同的灰阶度(graylevel)来决定使用哪一种驱动模式。驱动模式包含第一模式及第二模式，在一实施例中，在八位元灰阶(8-bit grayscale)下，当灰阶度大于等于第十一阶(L11)时，驱动电路100使用第一模式来驱动发光二极管LED，当灰阶度小于第十一阶时，驱动电路100使用第二模式来驱动发光二极管LED。应注意的是，前述实施例中的第十一阶不应被理解为限制本揭示内容，本技术领域中具有通常知识者可根据实际需求及/或显示器的设计，决定应在何种的条件下切换为不同模式。

承前实施例，在第一模式下，脉宽调变电压馈入端VPWM的电压为可调变的(adjustable)，脉幅调变电压馈入端VPAM的电压为固定的；在第二模式下，脉宽调变电压馈入端VPWM的电压为固定的，脉幅调变电压馈入端VPAM的电压为可调变的。换言之，在第一模式下，脉宽调变电路PWM以可调变的脉宽调变电压馈入端VPWM电压来控制驱动信号的持续时间(亦即控制何时关闭发光二极管LED)，脉幅调变电路PAM以固定的脉幅调变电压馈入端VPAM电压来控制驱动信号的大小(亦即控制发光二极管LED的驱动电流大小)。而当灰阶度较小而切换为第二模式时，脉宽调变电路PWM以固定的脉宽调变电压馈入端VPWM电压来控制驱动信号的持续时间，脉幅调变电路PAM以可调变的脉幅调变电压馈入端VPAM电压来控制驱动信号的大小。

在一实施例中，在第二模式下，固定的脉宽调变电压馈入端VPWM电压用以使发光时间延长，可调变的脉幅调变电压馈入端VPAM电压用以使流经发光二极管LED的电流降低，如此一来，当驱动电路100用以驱动一显示器上的多个发光二极管LED时，发光二极管LED位置差异所导致的信号延迟对于显示器亮度一致性(uniformity)的影响即可被降低。

以下段落说明可藉由何种电路配置及信号传输使驱动电路100得于第一模式及第二模式之间切换。请参照图4A，图4A为根据本揭示内容一实施例的驱动电路400的电路架构图。在一实施例中，驱动电路400包含子像素驱动电路PXr、子像素驱动电路PXg、子像素驱动电路PXb，此三者分别对应至显示器中红色、绿色、蓝色的子像素(sub-pixel)，此外驱动电路400尚包含第十四晶体管T14r、T14g、T14b，第一多工器M1r、M1g、M1b，第十五晶体管T15r、T15g、T15b，以及第二多工器M2r、M2g、M2b。第十四晶体管T14r、第一多工器M1r、第十五晶体管T15r以及第二多工器M2r对应至子像素驱动电路PXr，第十四晶体管T14g、第一多工器M1g、第十五晶体管T15g以及第二多工器M2g对应至子像素驱动电路PXg，第十四晶体管T14b、第一多工器M1b、第十五晶体管T15b以及第二多工器M2b对应至子像素驱动电路PXb。

承前实施例，请同时参照图1及图4A，驱动电路400的子像素驱动电路PXr、PXg、PXb与图1实施例中的驱动电路100具有相同的电路配置，其每一者皆包含脉宽调变电路PWM、脉幅调变电路PAM、发光控制电路EMC及发光装置EMD，且其中的所有元件(即晶体管、电容、发光二极管等)及其连接关系亦相同。

承前实施例，请同时参照图1及图4A，在子像素驱动电路PXr中的脉宽调变电压馈入端VPWM及脉幅调变电压馈入端VPAM的电压是通过第一集成电路IC1来提供，以下说明驱动电路400中子像素驱动电路PXr与第一集成电路IC1之间的电路配置。第十四晶体管T14r其第一端电性连接第一集成电路IC1，其第二端电性连接脉宽调变电路PWM中的脉宽调变电压馈入端VPWM；第一多工器M1r电性连接第十四晶体管T14r的栅极端并用以控制第十四晶体管T14r导通的时点；第十五晶体管T15r其第一端电性连接第一集成电路IC1，其第二端电性连接脉幅调变电路PAM中的脉幅调变电压馈入端VPAM；第二多工器M2r电性连接第十五晶体管T15r的栅极端并用以控制第十五晶体管T15r导通的时点。

如图4A所示，子像素驱动电路PXg与第一集成电路IC1间的电路配置，相似于上述子像素驱动电路PXr与第一集成电路IC1间的电路配置。换言之，子像素驱动电路PXg的脉宽调变电路PWM通过第十四晶体管T14g电性连接第一集成电路IC1，子像素驱动电路PXg的脉幅调变电路PAM通过第十五晶体管T15g电性连接第一集成电路IC，第一多工器M1g电性连接第十四晶体管T14g的栅极端，第二多工器M2g电性连接第十五晶体管T15g的栅极端。同样地，子像素驱动电路PXb与第一集成电路IC1间的电路配置相似于子像素驱动电路PXr、PXg与第一集成电路IC1间的电路配置，其电路配置及连接关系请参照以上说明，不再赘述。

在一实施例中，如图4A所示，第十四晶体管T14r、T14g、T14b各自的第一端，以及第十五晶体管T15r、T15g、T15b各自的第一端相互电性连接。

接着说明驱动电路400在第一模式下的控制信号。请同时参照图4A及图4B，图4B为根据本揭示内容一实施例的图4A中的驱动电路400在第一模式下的控制信号时序图。在一实施例中，第一集成电路IC1用以对子像素驱动电路PXr、PXg、PXb传送信号Sic1，且信号Sic1包含信号SigR1、SigG1、SigB1、SigR2、SigG2、SigB2，第一多工器M1r用以传送控制信号Sm1r至第十四晶体管T14r的栅极端，第一多工器M1g用以传送控制信号Sm1g至第十四晶体管T14g的栅极端，第一多工器M1b用以传送控制信号Sm1b至第十四晶体管T14b的栅极端，第二多工器M2r用以传送控制信号Sm2r至第十五晶体管T15r的栅极端，第二多工器M2g用以传送控制信号Sm2g至第十五晶体管T15g的栅极端，第二多工器M2b用以传送控制信号Sm2b至第十五晶体管T15b的栅极端。

如图4B所示，在此实施例中，当第三控制信号SP具有低逻辑电平时(亦即子像素驱动电路PXr、PXg、PXb操作于如图3B实施例的数据写入期间P2)，第一集成电路IC1传送信号Sic1至子像素驱动电路PXr、PXg、PXb，以将信号SigR1、SigG1、SigB1、SigR2、SigG2、SigB2分别写入子像素驱动电路PXr、PXg、PXb中的第三晶体管T3及第一晶体管T1的栅极端(请参照图3B)。

详细来说，如图4B所示，第一集成电路IC1首先输出信号SigR1，此时除了第三控制信号SP外，仅有控制信号Sm1r具有低逻辑电平，因此第一多工器M1r传送控制信号Sm1r至第十四晶体管T14r的栅极端，使第十四晶体管T14r被导通，信号SigR1因此被传送至子像素驱动电路PXr的脉宽调变电路PWM。

接着，第一集成电路IC1输出信号SigG1，此时除了第三控制信号SP外，仅有控制信号Sm1g具有低逻辑电平，因此第一多工器M1g传送控制信号Sm1g至第十四晶体管T14g的栅极端，使第十四晶体管T14g被导通，信号SigG1被传送至子像素驱动电路PXg的脉宽调变电路PWM。类似地，第一集成电路IC1输出信号SigB1，且信号SigB1将被传送至子像素驱动电路PXb的脉宽调变电路PWM。

第一集成电路IC1在输出信号SigB1后，将依序输出信号SigR2、SigG2、SigB2，此些信号分别被传送至子像素驱动电路PXr、PXg、PXb的脉幅调变电路PAM。详细来说，首先，第一集成电路IC1输出信号SigR2，第二多工器M2r传送控制信号Sm2r至第十五晶体管T15r的栅极端使第十五晶体管T15r被导通，因此信号SigR2被传送至子像素驱动电路PXr的脉幅调变电路PAM。接着，第一集成电路IC1输出信号SigG2，第二多工器M2g传送控制信号Sm2g至第十五晶体管T15g的栅极端使第十五晶体管T15g被导通，因此信号SigG2被传送至子像素驱动电路PXg的脉幅调变电路PAM。最后，第一集成电路IC1输出信号SigB2，第二多工器M2b传送控制信号Sm2b至第十五晶体管T15b的栅极端使第十五晶体管T15b被导通，因此信号SigB2被传送至子像素驱动电路PXb的脉幅调变电路PAM。

值得注意的是，由于在第一模式下，脉宽调变电压馈入端VPWM的电压为可调变的，脉幅调变电压馈入端VPAM的电压为固定的，因此第一集成电路IC1所输出至子像素驱动电路PXr、PXg、PXb各自脉宽调变电路PWM的信号SigR1、SigG1、SigB1可具有不同的信号大小(如图4B所示)，另一方面，第一集成电路IC1所输出至子像素驱动电路PXr、PXg、PXb各自脉幅调变电路PAM的信号SigR2、SigG2、SigB2具有固定的信号大小(如图4B所示)。应注意的是，图4B中信号SigR1、SigG1、SigB1、SigR2、SigG2、SigB2的相对大小并非意欲限制本揭示内容，而仅为例示说明信号SigR1、SigG1、SigB1具有可调变的大小，信号SigR2、SigG2、SigB2则具有相同且固定的大小。

关于驱动电路400在第二模式下的控制信号，请同时参照图4A及图4C，图4C为根据本揭示内容一实施例的图4A中的驱动电路400在第二模式下的控制信号时序图。类似于图4B的实施例，在图4C的实施例中，控制信号Sm1r、Sm1g、Sm1b、Sm2r、Sm2g、Sm2b分别在不同的时段具有低逻辑电平，第一集成电路C1则针对不同的时段输出对应的信号SigR1、SigG1、SigB1、SigR2、SigG2、SigB2。例如，第一集成电路IC1首先输出信号SigR1，此时除了第三控制信号SP外，仅有控制信号Sm1r具有低逻辑电平，因此第十四晶体管T14r被导通，信号SigR1将被传送至子像素驱动电路PXr的脉宽调变电路PWM。关于其他信号(即信号SigG1、SigB1、SigR2、SigG2、SigB2)在第二模式下的传输，可参照前述相关说明，不再赘述。

值得注意的是，由于在第二模式下，脉宽调变电压馈入端VPWM的电压为固定的，脉幅调变电压馈入端VPAM的电压为可调变的，因此第一集成电路IC1所输出至子像素驱动电路PXr、PXg、PXb各自脉宽调变电路PWM的信号SigR1、SigG1、SigB1具有固定的信号大小(如图4C所示)，另一方面，第一集成电路IC1所输出至子像素驱动电路PXr、PXg、PXb各自脉幅调变电路PAM的信号SigR2、SigG2、SigB2可具有不同的信号大小(如图4C所示)。应注意的是，图4C中信号SigR1、SigG1、SigB1、SigR2、SigG2、SigB2的相对大小并非意欲限制本揭示内容，而仅为例示说明信号SigR1、SigG1、SigB1具有相同且固定的大小，信号SigR2、SigG2、SigB2则具有可调变的大小。

请参照图4D，图4D为根据本揭示内容一实施例的第一模式及第二模式下的驱动电流-时间关系图。如前所述，本揭示内容的驱动电路在高灰阶度(即高亮度)时使用第一模式。在图4D中，曲线C1及曲线C2代表显示器中不同位置的发光二极管在第一模式下驱动电路与时间的关系。在第一模式下，脉幅调变电压馈入端VPAM的电压为固定的，因此可以提供大的驱动电流以提高发光二极管至最大亮度，进而提升显示器的对比度。

另一方面，本揭示内容在低灰阶度(即低亮度)时使用第二模式。在图4D中，曲线C3及曲线C4代表显示器中不同位置的发光二极管在第二模式下驱动电路与时间的关系。由于曲线C4所代表的发光二极管相对于曲线C3所代表的发光二极管，与显示器中驱动电路的控制信号具有较远的距离，因此驱动电路控制信号关断两个发光二极管的时间将有一时间差dT(或者说信号延迟)。如此的时间差dT即会造成两个发光二极管的亮度不一致，此亮度不一致等同于曲线C3所形成面积与曲线C4所形成面积之间的差异(即图4D中的面积A1)。

值得注意的是，在低灰阶时使用第二模式，相较于不使用第二模式，能够降低不同位置发光二极管的亮度不一致。曲线C5及曲线C6代表显示器中不同位置的发光二极管在低灰阶时使用第一模式的驱动电路与时间的关系。曲线C5及曲线C6所代表发光二极管接收的控制信号同样地会有时间差dT，且其亮度不一致等同面积A2。从曲线C5及曲线C6可看出，在低灰阶时若使用大的驱动电流则其发光时间将较短，因此时间差dT所造成的不同位置发光二极管的亮度差异将影响较大。由于面积A2相比于曲线C5所形成面积具有较高的比值，面积A1相比于曲线C3所形成面积具有较低的比值，因此在低灰阶时使用第一模式的亮度不一致将大于使用第二模式的亮度不一致，代表在低灰阶时使用第二模式有助于提高不同位置发光二极管的亮度一致性。

在另一实施例中，驱动电路100可通过不同的电路配置及信号传输以于第一模式及第二模式之间切换。请参照图5A，图5A为根据本揭示内容一实施例的驱动电路500的电路架构图。在一实施例中，驱动电路500包含子像素驱动电路PXr、子像素驱动电路PXg、子像素驱动电路PXb，此外驱动电路500尚包含第十六晶体管T16r、T16g、T16b，第三多工器M3r、M3g、M3b，以及第十七晶体管T17r、T17g、T17b。子像素驱动电路PXr、PXg、PXb与图1实施例的驱动电路100具有相同元件及其连接关系，第十六晶体管T16r、第三多工器M3r以及第十七晶体管T17r对应至子像素驱动电路PXr，第十六晶体管T16g、第三多工器M3g以及第十七晶体管T17g对应至子像素驱动电路PXg，第十六晶体管T16b、第三多工器M3b以及第十七晶体管T17b对应至子像素驱动电路PXb。子像素驱动电路PXr、PXg、PXb与图1实施例中的驱动电路100具有相同的电路配置。

承前实施例，请同时参照图1及图5A，子像素驱动电路PXr、PXg、PXb中各自的脉宽调变电压馈入端VPWM的电压是通过第二集成电路IC2来提供，而其各自的脉幅调变电压馈入端VPAM的电压是通过第三集成电路IC3来提供。

以下说明子像素驱动电路PXr与第二集成电路IC2及第三集成电路IC3间的电路配置。第十六晶体管T16r其第一端电性连接第二集成电路IC2，其第二端电性连接脉宽调变电路PWM中的脉宽调变电压馈入端VPWM；第十七晶体管T17r其第一端电性连接第三集成电路IC3，其第二端电性连接脉幅调变电路PAM中的脉幅调变电压馈入端VPAM；第三多工器M3r电性连接第十六晶体管T16r以及第十七晶体管T17r的栅极端，且用以控制第十六晶体管T16r以及第十七晶体管T17r导通的时点。

如图5A所示，子像素驱动电路PXg与第二集成电路IC2及第三集成电路IC3间的电路配置，相似于上述子像素驱动电路PXr与第二集成电路IC2及第三集成电路IC3间的电路配置。换言之，子像素驱动电路PXg的脉宽调变电路PWM通过第十六晶体管T16g电性连接第二集成电路IC2，子像素驱动电路PXg的脉幅调变电路PAM通过第十七晶体管T17g电性连第三集成电路IC3，第三多工器M3g电性连接第十六晶体管T16g以及第十七晶体管T17g的栅极端。同样地，子像素驱动电路PXb与第二集成电路IC2及第三集成电路IC3间的电路配置相似于子像素驱动电路PXr、PXg与第二集成电路IC2及第三集成电路IC3间的电路配置，请参照以上说明。

在一实施例中，如图5A所示，第十六晶体管T16r、T16g、T16b各自的第一端，以及第十七晶体管T17r、T17g、T17b各自的第一端相互电性连接。

接着说明驱动电路500在第一模式下的控制信号。请同时参照图5A及图5B，图5B为根据本揭示内容一实施例的图5A中的驱动电路500在第一模式下的控制信号时序图。在一实施例中，第二集成电路IC2用以对子像素驱动电路PXr、PXg、PXb传送信号Sic2，且信号Sic2包含信号SigR3、SigG3、SigB3，第三集成电路IC3用以对子像素驱动电路PXr、PXg、PXb传送信号Sic3，且信号Sic3包含信号SigR4、SigG4、SigB4，第一多工器M3r用以传送控制信号Sm3r至第十七晶体管T17r的栅极端，第一多工器M3g用以传送控制信号Sm3g至第十七晶体管T17g的栅极端，第一多工器M3b用以传送控制信号Sm3b至第十七晶体管T17b的栅极端。

如图5B所示，在此实施例中，当第三控制信号SP具有低逻辑电平时(亦即子像素驱动电路PXr、PXg、PXb操作于如图3B实施例的数据写入期间P2时)，第二集成电路IC2传送信号Sic2至子像素驱动电路PXr、PXg、PXb，第三集成电路IC3传送信号Sic3至子像素驱动电路PXr、PXg、PXb，以将信号SigR3、SigG3、SigB3、SigR4、SigG4、SigB4分别写入子像素驱动电路PXr、PXg、PXb中的第三晶体管T3及第一晶体管T1的栅极端(请参照图3B)。

详细来说，如图5B所示，首先，第二集成电路IC2输出信号SigR3，同时第三集成电路IC3输出信号SigR4，此时除了第三控制信号SP外，仅有控制信号Sm3r具有低逻辑电平，因此第十六晶体管T16r及第十七晶体管T17r被导通，信号SigR3进而被传送至子像素驱动电路PXr的脉宽调变电路PWM，信号SigR4被传送至子像素驱动电路PXr的脉幅调变电路PAM。

接着，第二集成电路IC2输出信号SigG3，同时第三集成电路IC3输出信号SigG4，此时除了第三控制信号SP外，仅有控制信号Sm3g具有低逻辑电平，因此第十六晶体管T16g及第十七晶体管T17g被导通，信号SigG3进而被传送至子像素驱动电路PXg的脉宽调变电路PWM，信号SigG4被传送至子像素驱动电路PXg的脉幅调变电路PAM。

接着，第二集成电路IC2输出信号SigB3，同时第三集成电路IC3输出信号SigB4，此时除了第三控制信号SP外，仅有控制信号Sm3b具有低逻辑电平，因此第十六晶体管T16b及第十七晶体管T17b被导通，信号SigB3进而被传送至子像素驱动电路PXb的脉宽调变电路PWM，信号SigB4被传送至子像素驱动电路PXb的脉幅调变电路PAM。

值得注意的是，由于在第一模式下，脉宽调变电压馈入端VPWM的电压为可调变的，脉幅调变电压馈入端VPAM的电压为固定的，因此第二集成电路IC2所输出至子像素驱动电路PXr、PXg、PXb各自脉宽调变电路PWM的信号SigR3、SigG3、SigB3可具有不同的信号大小(如图5B所示)，另一方面，第三集成电路IC3所输出至子像素驱动电路PXr、PXg、PXb各自脉幅调变电路PAM的信号SigR4、SigG4、SigB4具有固定的信号大小(如图5B所示)。应注意的是，图5B中信号SigR3、SigG3、SigB3、SigR4、SigG4、SigB4的相对大小并非意欲限制本揭示内容，而仅为例示说明信号SigR3、SigG3、SigB3具有可调变的大小，信号SigR4、SigG4、SigB4则具有相同且固定的大小。

关于驱动电路500在第二模式下的控制信号，请参照图5C，图5C为根据本揭示内容一实施例的图5A中的驱动电路500在第二模式下的控制信号时序图。类似于图5B的实施例，在图5C的实施例中，控制信号Sm3r、Sm3g、Sm3b分别在不同的时段具有低逻辑电平，第二集成电路IC2及第三集成电路IC3则针对不同的时段输出对应的信号SigR3、SigG3、SigB3、SigR4、SigG4、SigB4。例如，首先，第二集成电路IC2输出信号SigR3，同时第三集成电路IC3输出信号SigR4，此时除了第三控制信号SP外，仅有控制信号Sm3r具有低逻辑电平，因此第十六晶体管T16r及第十七晶体管T17r被导通，信号SigR3将被传送至子像素驱动电路PXr的脉宽调变电路PWM，信号SigR4将被传送至子像素驱动电路PXr的脉幅调变电路PAM。关于后续其他信号(SigG3、SigB3、SigG4、SigB4)的传输，可参照前述相关说明。

值得注意的是，由于在第二模式下，脉宽调变电压馈入端VPWM的电压为固定的，脉幅调变电压馈入端VPAM的电压为可调变的，因此第二集成电路IC2所输出至子像素驱动电路PXr、PXg、PXb中各自脉宽调变电路PWM的信号SigR3、SigG3、SigB3具有固定的信号大小(如图5C所示)，另一方面，第三集成电路IC3所输出至子像素驱动电路PXr、PXg、PXb各自脉幅调变电路PAM的信号SigR4、SigG4、SigB4可具有不同的信号大小(如图5C所示)。应注意的是，图5C中信号SigR3、SigG3、SigB3、SigR4、SigG4、SigB4的相对大小并非意欲限制本揭示内容，而仅为例示说明信号SigR3、SigG3、SigB3具有相同且固定的大小，信号SigR4、SigG4、SigB4则具有可调变的大小。

同样地，驱动电路500通过在低灰阶时切换为使用第二模式，有助于提升显示器上不同位置发光二极管的亮度一致性。请参照前述关于图4D的说明。

在另一实施例中，驱动电路100可通过不同的电路配置及信号传输以于第一模式及第二模式之间切换。请参照图6A，图6A为根据本揭示内容一实施例的驱动电路600的电路架构图。在一实施例中，驱动电路600包含子像素驱动电路PXr、子像素驱动电路PXg、子像素驱动电路PXb，此外驱动电路600尚包含第十八晶体管T18r、T18g、T18b，第四多工器M4r、M4g、M4b，以及第十九晶体管T19r、T19g、T19b。第十八晶体管T18r、第四多工器M4r以及第十九晶体管T19r对应至子像素驱动电路PXr，第十八晶体管T18g、第四多工器M4g以及第十九晶体管T19g对应至子像素驱动电路PXg，第十八晶体管T18b、第四多工器M4b以及第十九晶体管T19b对应至子像素驱动电路PXb。

图6A实施例中的子像素驱动电路PXr、PXg、PXb与图1实施例中的驱动电路100具有类似的元件及其连接关系，不过其控制信号的接收则有不同。请同时参照图1及图6B，图6B为根据本揭示内容一实施例的驱动电路100’的电路架构图。驱动电路100’即为图6A实施例中子像素驱动电路PXr、PXg、PXb三者各自的电路结构。驱动电路100’与图1的驱动电路100具有同样的元件及连接关系，两者的不同点在于在驱动电路100’中，如图6B所示，第九晶体管T9及第十二晶体管T12的栅极端用以接收第四控制信号SP1，第七晶体管T7及第十一晶体管T11的栅极端用以接收第五控制信号SP2。相反地，在图1的驱动电路100中，第九晶体管T9、第十二晶体管T12、第七晶体管T7及第十一晶体管T11的栅极端皆用以接收相同的第三控制信号SP。

请同时参照图6A及图6B，在子像素驱动电路PXr、PXg、PXb中，其各自的脉宽调变电压馈入端VPWM及脉幅调变电压馈入端VPAM的电压是通过第四集成电路IC4来提供。以下说明在驱动电路600中子像素驱动电路PXr与第四集成电路IC4间的电路配置。第十八晶体管T18r其第一端电性连接第四集成电路IC4，其第二端电性连接脉宽调变电路PWM中的脉宽调变电压馈入端VPWM；第十九晶体管T19r其第一端电性连接第四集成电路IC4，其第二端电性连接脉幅调变电路PAM中的脉幅调变电压馈入端VPAM；第四多工器M4r电性连接第十八晶体管T18r以及第十九晶体管T19r的栅极端，且用以控制第十八晶体管T18r以及第十九晶体管T19r导通的时点。

如图6A所示，子像素驱动电路PXg与第四集成电路IC4间的电路配置，相似于上述子像素驱动电路PXr与第四集成电路IC4间的电路配置。换言之，子像素驱动电路PXg的脉宽调变电路PWM通过第十八晶体管T18g电性连接第四集成电路IC4，子像素驱动电路PXg的脉幅调变电路PAM通过第十九晶体管T19g电性连接第四集成电路IC4，第四多工器M4g电性连接第十八晶体管T18g以及第十九晶体管T19g的栅极端。同样地，子像素驱动电路PXb与第四集成电路IC4间的电路配置相似于子像素驱动电路PXr、PXg与第四集成电路IC4间的电路配置，请参照以上说明。

在一实施例中，如图6A所示，第十八晶体管T18r、T18g、T18b各自的第一端，以及第十九晶体管T19r、T19g、T19b各自的第一端相互电性连接。

接着说明驱动电路600在第一模式下的控制信号。请同时参照图6A及图6C，图6C为根据本揭示内容一实施例的图6A中的驱动电路600在第一模式下的控制信号时序图。在一实施例中，第四集成电路IC4用以对子像素驱动电路PXr、PXg、PXb传送信号Sic4，且信号Sic4包含信号SigR5、SigG5、SigB5、SigR6、SigG6、SigB6，第四多工器M4r用以传送控制信号Sm4r至第十八晶体管T18r及第十九晶体管T19r的栅极端，第四多工器M4g用以传送控制信号Sm4g至第十八晶体管T18g及第十九晶体管T19g的栅极端，第四多工器M4b用以传送控制信号Sm4b至第十八晶体管T18b及第十九晶体管T19b的栅极端。

请同时参照图6A、图6B及图6C，当第四控制信号SP1具有低逻辑电平时，第四集成电路IC4传送信号SigR5、SigG5、SigB5至子像素驱动电路PXr、PXg、PXb的脉宽调变电路PWM，以将信号SigR5、SigG5、SigB5分别写入子像素驱动电路PXr、PXg、PXb中的第三晶体管T3的栅极端。而当第五控制信号SP2具有低逻辑电平时，第四集成电路IC4传送信号SigR6、SigG6、SigB6至子像素驱动电路PXr、PXg、PXb的脉幅调变电路PAM，以将信号SigR6、SigG6、SigB6分别写入子像素驱动电路PXr、PXg、PXb中的第一晶体管T1的栅极端。

详细来说，如图6C所示，首先，第四集成电路IC4输出信号SigR5，此时除了第四控制信号SP1外，仅有控制信号Sm4r具有低逻辑电平，因此第十八晶体管T18r及第十九晶体管T19r被导通，信号SigR5被传送至子像素驱动电路PXr的脉宽调变电路PWM及脉幅调变电路PAM，不过由于此时第五控制信号SP2为高逻辑电平，因此子像素驱动电路PXr的脉幅调变电路PAM的第十一晶体管T11并不会被导通(请参照图6B)，信号SigR5不会被写入至第一晶体管T1的栅极端。

接着，第四集成电路IC4输出信号SigG5，此时除了第四控制信号SP1外，仅有控制信号Sm4g具有低逻辑电平，因此第十八晶体管T18g及第十九晶体管T19g被导通，信号SigG5被传送至子像素驱动电路PXg的脉宽调变电路PWM及脉幅调变电路PAM，不过由于此时第五控制信号SP2为高逻辑电平，因此子像素驱动电路PXg的脉幅调变电路PAM的第十一晶体管T11并不会被导通(请参照图6B)，信号SigG5不会被写入至第一晶体管T1的栅极端。

接着，第四集成电路IC4输出信号SigB3，此时除了第四控制信号SP1外，仅有控制信号Sm4b具有低逻辑电平，因此第十八晶体管T18b及第十九晶体管T19b被导通，信号SigB5被传送至子像素驱动电路PXb的脉宽调变电路PWM及脉幅调变电路PAM，不过由于此时第五控制信号SP2为高逻辑电平，因此子像素驱动电路PXb的脉幅调变电路PAM的第十一晶体管T11并不会被导通(请参照图6B)，信号SigB5不会被写入至第一晶体管T1的栅极端。

接着，第四集成电路IC4输出信号SigR6，此时除了第五控制信号SP2外，仅有控制信号Sm4r具有低逻辑电平，因此第十八晶体管T18r及第十九晶体管T19r被导通，信号SigR6被传送至子像素驱动电路PXr的脉宽调变电路PWM及脉幅调变电路PAM，不过由于此时第四控制信号SP1为高逻辑电平，因此子像素驱动电路PXr的脉宽调变电路PWM的第十二晶体管T12并不会被导通(请参照图6B)，信号SigR6不会被写入至第三晶体管T3的栅极端。

接着，第四集成电路IC4输出信号SigG6，此时除了第五控制信号SP2外，仅有控制信号Sm4g具有低逻辑电平，因此第十八晶体管T18g及第十九晶体管T19g被导通，信号SigG6被传送至子像素驱动电路PXg的脉宽调变电路PWM及脉幅调变电路PAM，不过由于此时第四控制信号SP1为高逻辑电平，因此子像素驱动电路PXg的脉宽调变电路PWM的第十二晶体管T12并不会被导通(请参照图6B)，信号SigG6不会被写入至第三晶体管T3的栅极端。

接着，第四集成电路IC4输出信号SigB6，此时除了第五控制信号SP2外，仅有控制信号Sm4b具有低逻辑电平，因此第十八晶体管T18b及第十九晶体管T19b被导通，信号SigB6被传送至子像素驱动电路PXb的脉宽调变电路PWM及脉幅调变电路PAM，不过由于此时第四控制信号SP1为高逻辑电平，因此子像素驱动电路PXb的脉宽调变电路PWM的第十二晶体管T12并不会被导通(请参照图6B)，信号SigB6不会被写入至第三晶体管T3的栅极端。

值得注意的是，由于在第一模式下，脉宽调变电压馈入端VPWM的电压为可调变的，脉幅调变电压馈入端VPAM的电压为固定的，因此第四集成电路IC4所输出至子像素驱动电路PXr、PXg、PXb中各自脉宽调变电路PWM的信号SigR5、SigG5、SigB5可具有不同的信号大小(如图6C所示)，另一方面，第四集成电路IC4所输出至子像素驱动电路PXr、PXg、PXb中各自脉幅调变电路PAM的信号SigR6、SigG6、SigB6具有固定的信号大小(如图6C所示)。应注意的是，图6C中信号SigR5、SigG5、SigB5、SigR6、SigG6、SigB6的相对大小并非意欲限制本揭示内容，而仅为例示说明信号SigR5、SigG5、SigB5具有可调变的大小，信号SigR6、SigG6、SigB6则具有相同且固定的大小。

关于驱动电路600在第二模式下的控制信号，请参照图6D，图6D为根据本揭示内容一实施例的图6A中的驱动电路600在第二模式下的控制信号时序图。类似于图6C的实施例，在图6D的实施例中，控制信号Sm4r、Sm4g、Sm4b分别在不同的时段具有低逻辑电平，第四集成电路IC4则针对不同的时段输出对应的信号SigR5、SigG5、SigB5、SigR6、SigG6、SigB6。例如，首先，第四集成电路IC4输出信号SigR5，此时除了第四控制信号SP1外，仅有控制信号Sm4r具有低逻辑电平，因此第十八晶体管T18r及第十九晶体管T19r被导通，信号SigR5将被传送至子像素驱动电路PXr的脉宽调变电路PWM及脉幅调变电路PAM，不过由于此时第五控制信号SP2为高逻辑电平，因此子像素驱动电路PXr的脉幅调变电路PAM的第十一晶体管T11并不会被导通(请参照图6B)，信号SigR5不会被写入至第一晶体管T1的栅极端。关于后续其他信号(亦即SigG5、SigB5、SigR6、SigG6、SigB6)的传输，可参照前述相关说明，不再赘述。

值得注意的是，由于在第二模式下，脉宽调变电压馈入端VPWM的电压为固定的，脉幅调变电压馈入端VPAM的电压为可调变的，因此第四集成电路IC4所输出至子像素驱动电路PXr、PXg、PXb中各自脉宽调变电路PWM的信号SigR5、SigG5、SigB5具有固定的信号大小(如图6D所示)，另一方面，第四集成电路IC4所输出至子像素驱动电路PXr、PXg、PXb中各自脉幅调变电路PAM的信号SigR6、SigG6、SigB6可具有不同的信号大小(如图6D所示)。应注意的是，图6D中信号SigR5、SigG5、SigB5、SigR6、SigG6、SigB6的相对大小并非意欲限制本揭示内容，而仅为例示说明信号SigR5、SigG5、SigB5具有相同且固定的大小，信号SigR6、SigG6、SigB6则具有可调变的大小。

同样地，驱动电路600通过在低灰阶时切换为使用第二模式，有助于提升显示器上不同位置发光二极管的亮度一致性。请参照前述关于图4D的说明。

综上所述，通过如图4A、图5A、图6A及图6B所示的电路配置，以及如图4B、图4C、图5B、图5C、图6C、图6D所示的控制信号时序，本揭示内容的驱动电路可具有第一模式及第二模式，以根据不同的灰阶度采取不同驱动模式，进而改善显示器的亮度一致性。

根据前揭实施例的说明，本揭示内容亦揭露一种驱动方法。请参照图7，图7为根据本揭示内容一实施例的驱动方法700的流程图。驱动方法700用以驱动像素电路(如图1的驱动电路100或图6B实施例的驱动电路100’)。如图7所示，驱动方法700包含步骤S710及步骤S720。

在步骤S710中，在第一模式下，调变像素电路的脉宽调变电压馈入端的电压，并固定变像素电路的脉幅调变电压馈入端的电压。关于如何调变脉宽调变电压馈入端的电压并固定脉幅调变电压馈入端的电压，可参照前述图4A、图4B、图5A、图5B、图6A、图6C实施例的相关说明，应注意的是，此些实施例仅作为可执行驱动方法700的例示电路结构及控制信号时序，相关技术领域具有通常知识者若以其他类似的电路配置及控制信号执行驱动方法700，应理解为仍为本揭示内容所涵括。

在步骤S720中，在第二模式下，固定变像素电路的脉宽调变电压馈入端的电压，调变变像素电路的脉幅调变电压馈入端的电压。可参照前述图4A、图4C、图5A、图5C、图6A、图6D实施例的相关说明，应注意的是，此些实施例仅作为可执行驱动方法700的例示电路结构及控制信号时序，相关技术领域具有通常知识者若以其他类似的电路配置及控制信号执行驱动方法700，应理解为仍为本揭示内容所涵括。

其中，脉宽调变电压馈入端的电压控制驱动信号的持续时间，脉幅调变电压馈入端的电压控制驱动信号的大小。驱动信号用以驱动像素电路中的发光二极管进行发光。

应注意的是，在一实施例中，步骤S710及步骤S720的顺序可以交换。在一实施例中，驱动方法700是根据显示器的灰阶度以决定进行第一模式或第二模式中之一者，例如在八位元灰阶下，当灰阶度大于等于第十一阶时，驱动方法使用第一模式来驱动发光二极管，当灰阶度小于第十一阶时，驱动方法使用第二模式来驱动发光二极管。

综上所述，驱动方法700在第一模式及第二模式下，对显示器驱动面板的脉宽调变电压馈入端及脉幅调变电压馈入端施以不同的电压，进而改善显示器的亮度一致性。

虽然本揭示内容已以实施方式揭露如上，然其并非用以限定本发明。任何熟习此技艺之人，在不脱离本揭示内容的精神及范围内，当可作各种更动及润饰。本揭示内容的保护范围当视后附的申请专利范围所界定者为准。

Claims (10)

1.一种驱动电路，其特征在于，包含：

一脉幅调变电路，用以控制一驱动信号的大小，包含：

一第一晶体管；

一第一电容，其第一端电性连接该第一晶体管的栅极端；以及

一第二晶体管，其第一端电性连接该第一电容的第一端，其第二端电性连接该第一晶体管的第二端；以及

一脉宽调变电路，用以控制该驱动信号的持续时间，包含：

一第二电容；

一第三晶体管，其栅极端电性连接该第二电容的第二端；以及

一第四晶体管，其第一端电性连接该第三晶体管的栅极端，其第二端电性连接该第三晶体管的第二端，其栅极端电性连接该第二晶体管的栅极端并用以接收一第一控制信号。

2.如权利要求1所述的驱动电路，其特征在于，

该脉幅调变电路进一步包含：

一第五晶体管，其第一端电性连接该第一晶体管的第一端，其第二端电性连接该第一电容的第二端，其栅极端用以接收一发光信号；

一第六晶体管，其第一端电性连接该第五晶体管的第一端，其第二端电性连接一第一系统电压端，其栅极端用以接收该发光信号；以及

一第七晶体管，其第一端电性连接该第五晶体管的第二端，其第二端电性连接该第一系统电压端；以及

该脉宽调变电路进一步包含：

一第八晶体管，其第一端电性连接该第一系统电压端，其第二端电性连接该第三晶体管的第一端，其栅极端用以接收该发光信号；

一第九晶体管，其第一端电性连接该第一系统电压端，其第二端电性连接该第二电容的第一端；以及

一第十晶体管，其第一端电性连接该第八晶体管的第二端，其第二端电性连接该第九晶体管的第二端，其栅极端用以接收该发光信号。

3.如权利要求2所述的驱动电路，其特征在于，

该脉幅调变电路进一步包含：

一第十一晶体管，其第一端电性连接一脉幅调变电压馈入端，其第二端电性连接该第一晶体管的第一端；以及

该脉宽调变电路进一步包含：

一第十二晶体管，其第一端电性连接一脉宽调变电压馈入端，其第二端电性连接该第三晶体管的第一端；以及

一第三电容，其第一端电性连接该第三晶体管的栅极端，其第二端用以接收一第二控制信号。

4.如权利要求3所述的驱动电路，其特征在于：

该第七晶体管、该第九晶体管、该第十一晶体管及该第十二晶体管的栅极端皆用以接收一第三控制信号。

5.如权利要求4所述的驱动电路，其特征在于，进一步包含：

一发光控制电路，电性连接该脉幅调变电路及该脉宽调变电路；

一第十三晶体管，其第一端电性连接该发光控制电路，其栅极端用以接收该发光信号；以及

一发光二极管，其阳极端电性连接该第十三晶体管的第二端，其阴极端电性连接一第二系统电压端。

6.如权利要求5所述的驱动电路，其特征在于，根据不同的灰阶度使用一第一模式及一第二模式来驱动该发光二极管，

在该第一模式下，该脉宽调变电压馈入端的电压为可调变的，该脉幅调变电压馈入端的电压为固定的，

在该第二模式下，该脉宽调变电压馈入端的电压为固定的，该脉幅调变电压馈入端的电压为可调变的。

7.如权利要求6所述的驱动电路，其特征在于，进一步包含：

一第十四晶体管，其第一端电性连接一第一集成电路，其第二端电性连接该脉宽调变电压馈入端；

一第一多工器，电性连接该第十四晶体管的栅极端，该第一多工器用以控制该第十四晶体管导通的时点；

一第十五晶体管，其第一端电性连接该第一集成电路，其第二端电性连接该脉幅调变电压馈入端；以及

一第二多工器，电性连接该第十五晶体管的栅极端，该第二多工器用以控制该第十五晶体管导通的时点。

8.如权利要求6所述的驱动电路，其特征在于，进一步包含：

一第十六晶体管，其第一端电性连接一第二集成电路，其第二端电性连接该脉宽调变电压馈入端；

一第十七晶体管，其第一端电性连接一第三集成电路，其第二端电性连接该脉幅调变电压馈入端；以及

一第三多工器，电性连接该第十六晶体管的栅极端及该第十七晶体管的栅极端，该第三多工器用以控制该第十六晶体管及该第十七晶体管导通的时点。

9.如权利要求6所述的驱动电路，其特征在于，进一步包含：

一第十八晶体管，其第一端电性连接一第四集成电路，其第二端电性连接该脉宽调变电压馈入端；

一第十九晶体管，其第一端电性连接该第四集成电路，其第二端电性连接该脉幅调变电压馈入端；以及

一第四多工器，电性连接该第十八晶体管的栅极端及该第十九晶体管的栅极端，该第四多工器用以控制该第十八晶体管及该第十九晶体管导通的时点，

其中，该第九晶体管及该第十二晶体管的栅极端用以接收一第四控制信号，该第七晶体管及该第十一晶体管的栅极端用以接收一第五控制信号。

10.一种由如上权利要求1-9任一所述驱动电路实现的驱动方法，其特征在于，用以驱动一像素电路，包含：

在一第一模式下，调变该像素电路的一脉宽调变电压馈入端的电压，并固定该像素电路的一脉幅调变电压馈入端的电压；以及

在一第二模式下，固定该脉宽调变电压馈入端的电压，调变该脉幅调变电压馈入端的电压，

其中，该脉宽调变电压馈入端的电压控制一驱动信号的持续时间，该脉幅调变电压馈入端的电压控制该驱动信号的大小。