CN118116311A - 像素驱动电路及其驱动方法 - Google Patents

Abstract

本申请实施例提供了一种像素驱动电路及其驱动方法，涉及显示面板技术领域。该像素驱动电路包括：模拟驱动模块、第一存储模块、数字驱动模块；模拟驱动模块的控制端与第一数据信号端电连接，模拟驱动模块的第二端与第一存储模块的第一端电连接；数字驱动模块的控制端与第二数据信号端电连接，数字驱动模块的第一端与第一存储模块的第二端电连接，数字驱动模块的第二端与发光元件电连接；数字驱动模块用于根据第二数据信号端提供的信号调整其导通时间，根据第一存储模块的第二端的电位调整其驱动电流，以及根据导通时间和驱动电流驱动发光元件发光。根据本申请实施例，能够实现更好的灰阶展开及亮度均一性，有效提升显示面板的显示效果。

Description

像素驱动电路及其驱动方法

技术领域

本申请属于显示面板技术领域，尤其涉及一种像素电路及其驱动方法。

背景技术

在显示面板技术领域中，显示面板的发光显示效果是衡量显示面板性能的重要指标。现有显示面板中，通常包括多个发光元件以及用于驱动发光元件的像素电路，像素电路的性能对于发光元件稳定发光方面具有重要意义。显示面板的显示发光效果与显示面板中的像素电路性能密不可分。目前，现存像素电路的性能还不够理想，存在驱动显示效果较差的问题。显示面板像素驱动电路如何保持稳定有效工作，仍然是像素驱动电路性能提升的一个考虑重点。

发明内容

本申请实施例提供了一种像素电路及其驱动方法，能够实现更好的灰阶展开及亮度均一性，有效提升显示面板的显示效果。

第一方面，本申请实施例提供了一种像素驱动电路，该像素驱动电路包括模拟驱动模块、第一存储模块、数字驱动模块；

模拟驱动模块的控制端与第一数据信号端电连接，模拟驱动模块的第一端与第一电源电压信号端电连接，模拟驱动模块的第二端与第一存储模块的第一端电连接；

数字驱动模块的控制端与第二数据信号端电连接，数字驱动模块的第一端与第一存储模块的第二端电连接，数字驱动模块的第二端与发光元件的第一电极电连接；

其中，模拟驱动模块用于响应于第一数据信号端输出的第一数据电压信号，调节第一存储模块的第一端的电位；第一存储模块用于响应于第一存储模块的第一端的电位变化，通过耦合作用调节第一存储模块的第二端的电位；

数字驱动模块用于根据第二数据信号端提供的信号调整其导通时间，根据第一存储模块的第二端的电位调整其驱动电流，以及根据导通时间和驱动电流驱动发光元件发光。

在第一方面一种可能的实施方式中，在发光阶段，第二数据信号端提供电压值逐渐降低的斜坡信号，数字驱动模块具体用于响应于斜坡信号的电压值变化，调整数字驱动模块的导通时间。具体地，在斜坡信号输入阶段，在斜坡信号的电压值逐渐降低时，该数字驱动模块的控制端电位也会随之拉低。当数字驱动模的控制端电位低于其导通电平时，该数字驱动模块导通。这样一来，通过斜坡信号的输入，能够更为合理、稳定地对数字控制模块导通时间的控制。

在第一方面一种可能的实施方式中，像素驱动电路还包括第二存储模块；第二存储模块的第一端与第二数据信号端电连接，第二存储模块的第二端与数字驱动模块的控制端电连接；在发光阶段，第二存储模块用于响应于斜坡信号的电压值变化，通过耦合作用调节数字驱动模块的控制端的电位；数字驱动模块具体用于在数字驱动模块的控制端的电位小于第一预设阈值时导通。具体地，在发光阶段的斜坡信号输入阶段，由于第二存储电容的耦合作用，在第二存储电容的第二端电连接的斜坡信号的电压值逐渐降低时，会将第二存储电容第一端的电位随之拉低。此时，由于第二存储电容第一端与数字驱动模块的控制端电连接，因此数字驱动模块的控制端电位也会随之降低，直至低于该数字驱动模块的导通电平，即在低于上述第一预设阈值时，该数字驱动模块导通。这样一来，通过斜坡信号的电压值变化以及第二存储模块的耦合作用，能够对数字驱动模块的导通时间进行有效、稳定的调整。

在第一方面一种可能的实施方式中，像素驱动电路还包括第一初始化模块；第一初始化模块的控制端与第一初始化信号端电连接，第一初始化模块的第一端与第一参考电压信号端电连接，第一初始化模块的第二端与第一存储模块的第一端电连接；在第一初始化阶段，第一初始化模块在第一初始化信号端的控制下导通，将第一参考电压信号端输出的第一参考电压写入至第一存储模块的第一端，以对第一存储模块的第一端进行初始化。

在第一方面一种可能的实施方式中，像素驱动电路还包括第三存储模块；第三存储模块的第一端与第一数据信号端电连接，第三存储模块的第二端与模拟驱动模块的控制端电连接；在第一数据电压写入阶段，第一数据信号端输出的第一数据电压由第三存储模块的耦合作用写入模拟驱动模块的控制端。

在第一方面一种可能的实施方式中，像素驱动电路还包括第一补偿模块；第一补偿模块的控制端与第一扫描信号端电连接，第一补偿模块的第一端与模拟驱动模块的控制端电连接，第一补偿模块的第二端与模拟驱动模块的第二端电连接；在第一数据电压写入阶段，第一补偿模块在第一扫描信号端的控制下导通，将模拟驱动模块的控制端与模拟驱动模块的第二端连通，以实现对模拟驱动模块的阈值电压补偿。

在第一方面一种可能的实施方式中，像素驱动电路还包括第一电压维持模块；第一电压维持模块的控制端与第一扫描信号端电连接，第一电压维持模块的第一端与第一电源电压信号端电连接，第一电压维持模块的第二端与模拟驱动模块的第一端电连接；在第一数据电压写入阶段，第一电压维持模块在第一扫描信号端的控制下导通，将第一电源电压信号端输出的第一电源电压传输至模拟驱动模块的第一端。

在第一方面一种可能的实施方式中，在第二数据电压写入阶段，第二数据信号端输出第二数据电压信号，第二数据电压信号通过第二存储模块的耦合作用写入数字驱动模块的控制端。

在第一方面一种可能的实施方式中，像素驱动电路还包括第二补偿模块；第二补偿模块的控制端与第二扫描信号端电连接，第二补偿模块的第一端与数字驱动模块的控制端电连接，第二补偿模块的第二端与数字驱动模块的第二端电连接；在第二数据电压写入阶段，第二补偿模块在第二扫描信号端的控制下导通，将数字驱动模块的控制端与数字驱动模块的第二端连通，以实现对数字驱动模块的阈值电压补偿。

在第一方面一种可能的实施方式中，像素驱动电路还包括第四存储模块；第四存储模块的第一端与数字驱动模块的第一端电连接，第四存储模块的第二端与数字驱动模块的控制端电连接；在发光阶段，第四存储模块用于维持数字驱动模块的控制端的电位。

在第一方面一种可能的实施方式中，像素驱动电路还包括第二初始化模块；第二初始化模块的控制端与第三扫描信号端电连接，第二初始化模块的第一端与第三存储模块的第二端电连接，第二初始化模块的第二端与第一参考电压信号端电连接；其中，第三存储模块的第一端与第一数据信号端电连接，第三存储模块的第二端与模拟驱动模块的控制端电连接；在第二初始化阶段，第二初始化模块在第三扫描信号端的控制下导通，将第一参考电压信号端输出的第一参考电压写入第三存储模块的第二端，以对第三存储模块的第二端进行初始化。

在第一方面一种可能的实施方式中，像素驱动电路还包括第三初始化模块；第三初始化模块的控制端与第一扫描信号端电连接，第三初始化模块的第一端与第二存储模块的第一端、第四存储模块的第二端电连接，第三初始化模块的第二端与第二参考电压信号端电连接；在第三初始化阶段，第三初始化模块在第一扫描信号端的控制下导通，将第二参考电压信号端输出的第二参考电压写入第二存储模块的第一端、第四存储模块的第二端，以对第二存储模块的第一端、第四存储模块的第二端进行初始化。

在第一方面一种可能的实施方式中，像素驱动电路还包括第四初始化模块；第四初始化模块的控制端与第一扫描信号端电连接，第四初始化模块的第一端与第一参考电压信号端电连接，第四初始化模块的第二端与第一存储模块的第二端、第四存储模块的第一端电连接；在第三初始化阶段，第四初始化模块在第一扫描信号端的控制下导通，将第一参考电压信号端输出的第一参考电压写入第一存储模块的第二端、第四存储模块的第一端，以对第一存储模块的第二端、第四存储模块的第一端进行初始化。

在第一方面一种可能的实施方式中，像素驱动电路还包括第五初始化模块；第五初始化模块的控制端与第一扫描信号端电连接，第五初始化模块的第一端与第一参考电压信号端电连接，第五初始化模块的第二端与第二存储模块的第二端电连接；在第三初始化阶段，第五初始化模块在第一扫描信号端的控制下导通，将第一参考电压信号端输出的第一参考电压写入第二存储模块的第二端，以对第二存储模块的第二端进行初始化。

在第一方面一种可能的实施方式中，第一参考电压大于第二参考电压。

在第一方面一种可能的实施方式中，第三初始化阶段与第一数据电压写入阶段在同一阶段内完成。

在第一方面一种可能的实施方式中，像素驱动电路还包括第一数字发光控制模块和第二数字发光控制模块；第一数字发光控制模块的控制端与第二发光控制信号端电连接，第一数字发光控制模块的第一端与第一电源电压信号端电连接，第一数字发光控制模块的第二端与数字驱动模块的第一端电连接；第二数字发光控制模块的控制端与第二发光控制信号端电连接，第二数字发光控制模块的第一端与数字驱动模块的第二端电连接，第二数字发光控制模块的第二端与发光元件的第一电极电连接；第一数字发光控制模块用于在第二发光控制信号端的控制下导通，将第一电源电压信号端输出的电源电压写入模拟驱动模块的第一端；第二数字发光控制模块用于在第二发光控制信号端的控制下导通，将数字驱动模块的第二端的电压写入发光元件的第一电极。

在第一方面一种可能的实施方式中，像素驱动电路还包括第一模拟发光控制模块；第一模拟发光控制模块的控制端与第一发光控制信号端电连接，第一模拟发光控制模块的第一端与第一电源电压信号端电连接，第一模拟发光控制模块的第二端与模拟驱动模块的第一端电连接；第一模拟发光控制模块用于在第一发光控制信号端的控制下导通，将第一电源电压信号端输出的电源电压写入模拟驱动模块的第一端。

基于相同的发明构思，第二方面，本申请实施例提供了一种像素驱动电路的驱动方法，应用于本申请第一方面前述任一实施方式提供的像素驱动电路，该像素驱动电路的驱动方法包括：

控制第一数据信号端输出第一数据电压信号，以使模拟驱动模块用于响应于第一数据信号端输出的第一数据电压信号，调节第一存储模块的第一端的电位；

控制第二数据信号端提供信号，以使数字驱动模块用于根据第二数据信号端提供的信号调整其导通时间，根据第一存储模块的第二端的电位调整其驱动电流，以及根据导通时间和驱动电流驱动发光元件发光。

基于相同的发明构思，第三方面，本申请实施例提供了一种显示面板，该显示面板包括如本申请第一方面前述任一实施方式提供的像素驱动电路。

基于相同的发明构思，第四方面，本申请实施例提供了一种显示装置，该显示装置包括如本申请第三方面的实施方式提供的显示面板。

本申请实施例提供的一种像素驱动电路及其驱动方法，像素驱动电路中设置模拟驱动模块、第一存储模块和数字驱动模块。模拟驱动模块能够响应于第一数据信号端输出的第一数据电压信号，通过第一存储模块的耦合作用间接调节第一存储模块的第二端的电位。数字驱动模块用于根据第二数据信号端提供的信号调整其导通时间，根据第一存储模块的第二端的电位调整其驱动电流，以及根据导通时间和驱动电流驱动发光元件发光。

相较于现有像素结构，本申请实施例的一种新型像素驱动电路，其工作过程中采用数模混合驱动协调工作，兼顾数字驱动和模拟驱动各自的优点来实现像素驱动电路稳定有效的工作，其能够通过模拟驱动到数字驱动的转换，有效提升数字驱动的稳定性及实现灰阶调制的可靠性。并且，本申请中，模拟驱动模块能够通过第一存储模块的耦合作用来间接调整数字驱动模块的第一端电位大小，从而能够实现对驱动电流大小的调节，数字驱动模块还能根据第二数据信号端提供的信号调整其导通时间，这样在进行驱动发光控制时稳定性更好，能够实现更好的灰阶展开及亮度均一性，以此更好地提升显示面板性能，提升显示面板的显示效果以及竞争力。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的像素驱动电路的一种电路示意图；

图2为本申请实施例提供的像素驱动电路的另一种电路示意图；

图3为本申请实施例提供的像素驱动电路的又一种电路示意图；

图4为本申请实施例提供的像素驱动电路的又一种电路示意图；

图5为本申请实施例提供的像素驱动电路的又一种电路示意图；

图6为本申请实施例提供的像素驱动电路的又一种电路示意图；

图7为本申请实施例提供的像素驱动电路的又一种电路示意图；

图8为本申请实施例提供的像素驱动电路的又一种电路示意图；

图9为本申请实施例提供的像素驱动电路的又一种电路示意图；

图10为本申请实施例提供的像素驱动电路的又一种电路示意图；

图11为图10所示的像素驱动电路的一种时序示意图；

图12是本申请实施例提供的像素驱动电路的驱动方法的一种流程示意图；

图13为本申请实施例提供的显示面板的一种结构示意图；

图14为本申请实施例提供的显示装置的一种结构示意图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

需要说明的是，本申请实施例中的晶体管可以为N型晶体管，也可以为P型晶体管。对于N型晶体管来说，导通电平为高电平，截止电平为低电平。即，N型晶体管的栅极为高电平时，其第一极和第二极之间导通，N型晶体管的栅极为低电平时，其第一极和第二极之间关断。对于P型晶体管来说，导通电平为低电平，截止电平为高电平。即，P型晶体管的控制极为低电平时，其第一极和第二极之间导通，P型晶体管的控制端为高电平时，其第一极和第二极之间关断。在具体实施时，上述各晶体管的栅极作为其控制极，并且，根据各晶体管的栅极的信号以及其类型，可以将其第一极作为源极，第二极作为漏极，或者将其第一极作为漏极，第二极作为源极，在此不做区分，另外本发明实施例中的导通电平和截止电平均为泛指，导通电平是指任何能够使晶体管导通的电平，截止电平是指任何能够使晶体管截止/关断的电平。

在本申请实施例中，术语“电连接”可以是指两个组件直接电连接，也可以是指两个组件之间经由一个或多个其它组件电连接。

在不脱离本申请的精神或范围的情况下，在本申请中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本申请意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本申请的修改和变化。需要说明的是，本申请实施例所提供的实施方式，在不矛盾的情况下可以相互组合。

在阐述本申请实施例所提供的技术方案之前，为了便于对本申请实施例理解，本申请首先对相关技术中存在的问题进行具体说明：

如前所述，经本申请的发明人发现，目前显示面板中，对于发光元件的发光显示方面存在数字驱动和模拟驱动两种驱动方式。

其中，数字驱动显示灰阶的本质是高低电平的数字信号持续时间差值大小变化的过程，即发光器件亮暗持续时间差值长短的过程，但数字信号本身具有离散特性，因此灰阶连续性不好。

模拟驱动是利用一定范围的电压电流展开实现灰阶变化，灰阶连续性较好，但其电流易受驱动晶体管的特性变化(例如阈值电压漂移、漏电等)影响，存在灰阶不能完全展开的问题。本申请实施例提供了一种新的像素电路结构，既包括模拟驱动模块，也包括数字驱动模块，能够同时实现数字驱动和模拟驱动的功能，利用模拟驱动的电压大小变化调整灰阶的平滑连续性来补偿数字驱动的灰阶离散不连续性问题。

鉴于发明人的上述研究发现，为了解决现有技术问题，本申请实施例提供了一种像素驱动电路及其驱动方法。下面首先对本申请实施例所提供的像素驱动电路进行介绍。

图1为本申请实施例提供的像素驱动电路的一种电路示意图。如图1所示，该像素驱动电路10具体可以包括模拟驱动模块101、第一存储模块102、数字驱动模块103。模拟驱动模块101的控制端与第一数据信号端data1电连接，模拟驱动模块101的第一端与第一电源电压信号端VDD电连接，模拟驱动模块101的第二端与第一存储模块102的第一端电连接。数字驱动模块103的控制端与第二数据信号端data2电连接，数字驱动模块103的第一端与第一存储模块102的第二端电连接，数字驱动模块103的第二端与发光元件的第一电极电连接。其中，数字驱动模块103的第二端可以理解为数字驱动模块103的驱动电流的输出端。示例性地，上述模拟驱动模块101和上述数字驱动模块103均可以为晶体管，数字驱动模块103的第二端具体可以为晶体管的漏极(或源极)。

上述模拟驱动模块101可以用于响应于第一数据信号端data1输出的第一数据电压信号，调节第一存储模块102的第一端的电位。上述第一存储模块102可以用于响应于第一存储模块102的第一端的电位变化，通过耦合作用调节第一存储模块102的第二端的电位。上述数字驱动模块103可以用于根据第二数据信号端data2提供的信号调整其导通时间，根据第一存储模块102的第二端的电位调整其驱动电流，以及根据导通时间和驱动电流驱动发光元件发光。

本申请实施例提供的一种像素驱动电路10，通过设置模拟驱动模块101、第一存储模块102和数字驱动模块103。模拟驱动模块101能够响应于第一数据信号端data1输出的第一数据电压信号，通过第一存储模块102的耦合作用调节第一存储模块102的第二端的电位。数字驱动模块103用于根据第二数据信号端data2提供的信号调整其导通时间，根据第一存储模块102的第二端的电位调整其驱动电流，以及根据导通时间和驱动电流驱动发光元件发光。

相较于现有像素结构，本申请实施例的一种新型像素驱动电路10，其工作过程中采用数模混合驱动协调工作，兼顾数字驱动和模拟驱动各自的优点来实现像素驱动电路稳定有效的工作，其能够通过模拟驱动到数字驱动的转换，有效提升数字驱动的稳定性及实现灰阶调制的可靠性。并且，本申请中，模拟驱动模块101能够通过第一存储模块102的耦合作用来间接调整数字驱动模块103的第一端电位大小，从而能够实现对驱动电流大小的调节，数字驱动模块103还能根据第二数据信号端data2提供的信号调整其导通时间，这样在进行驱动发光控制时稳定性更好，能够实现更好的灰阶展开及亮度均一性，以此更好地提升显示面板性能，提升显示面板的显示效果以及竞争力。

在一种实施方式中，结合数字驱动的特性考虑，为了更为合理、稳定地实现对数字驱动模块103导通时间的控制，在发光阶段，上述第二数据信号端data2还可以提供电压值逐渐降低的斜坡信号sweep。数字驱动模块103具体可以用于响应于斜坡信号sweep的电压值变化，调整数字驱动模块103的导通时间。

具体地，在斜坡信号sweep输入阶段，在斜坡信号的电压值逐渐降低时，该数字驱动模块103的控制端电位也会随之拉低。当数字驱动模块103的控制端电位低于其导通电平时，该数字驱动模块103导通。这样一来，通过斜坡信号的输入，能够更为合理、稳定地对数字控制模块103导通时间的控制。

请参见图2，图2为本申请实施例提供的像素电路的另一种电路示意图。如图2所示，在一些更为具体的实施方式中，可选地，为了更为合理、稳定地实现对数字驱动模块103导通时间的控制，像素驱动电路10还可以包括第二存储模块104。第二存储模块104的第一端与第二数据信号端data2电连接，第二存储模块104的第二端与数字驱动模块103的控制端电连接。

在发光阶段，第二存储模块104可以用于响应于斜坡信号sweep的电压值变化，通过耦合作用调节数字驱动模块103的控制端的电位。数字驱动模块103具体可以用于在数字驱动模块103的控制端的电位小于第一预设阈值时导通。

具体地，在发光阶段的斜坡信号sweep输入阶段，由于第二存储电容104的耦合作用，在第二存储电容104的第二端电连接的斜坡信号的电压值逐渐降低时，会将第二存储电容104第一端的电位随之拉低。此时，由于第二存储电容104第一端与数字驱动模块103的控制端电连接，因此数字驱动模块103的控制端电位也会随之降低，直至低于该数字驱动模块103的导通电平，即在低于上述第一预设阈值时，该数字驱动模块103导通。这样一来，通过斜坡信号sweep的电压值变化以及第二存储模块104的耦合作用，能够对数字驱动模块103的导通时间进行有效、稳定的调整。

下面请参见图3，图3为本申请实施例提供的像素电路的又一种电路示意图。如图3所示，在一些更为具体的实施方式中，为了对上述第一存储模块102进行初始化，可选的，上述像素驱动电路10还可以包括第一初始化模块105。第一初始化模块105的控制端与第一初始化信号端Set电连接，第一初始化模块105的第一端与第一参考电压信号端Vinit1电连接，第一初始化模块105的第二端与第一存储模块102的第一端电连接。

在第一初始化阶段，第一初始化模块105响应于第一初始化信号端Set输出的导通电平进行导通。如此，在第一初始化模块105导通的情况下，将第一参考电压信号端Vinit1输出的第一参考电压写入至第一存储模块102的第一端，以对第一存储模块102的第一端进行初始化。

下面请参见图4，图4为本申请实施例提供的像素电路的又一种电路示意图。如图4所示，在一些更为具体的实施方式中，可选地，像素驱动电路10还可以包括第三存储模块106。第三存储模块106的第一端与第一数据信号端data1电连接，第三存储模块106的第二端与模拟驱动模块101的控制端电连接。

在第一数据电压写入阶段，第一数据信号端data1输出的第一数据电压由第三存储模块106的耦合作用写入模拟驱动模块101的控制端。

请继续参见图4，在一些更为具体的实施方式中，为了实现对模拟驱动模块101阈值电压的补偿，以尽可能保障模拟驱动模块101所提供的驱动电流的稳定性，进而有效提升显示面板的显示效果以及竞争力，可选的，上述像素驱动电路10还可以包括第一补偿模块107。第一补偿模块107的控制端与第一扫描信号端Gn电连接，第一补偿模块107的第一端与模拟驱动模块101的控制端电连接，第一补偿模块107的第二端与模拟驱动模块101的第二端电连接。

在第一数据电压写入阶段，除了进行前述第一数据电压的写入之外，上述第一补偿模块107响应于第一扫描信号端Gn的导通电平进行导通。如此，导通后的第一补偿模块107可以将模拟驱动模块101的控制端与模拟驱动模块101的第二端连通，以高效实现对模拟驱动模块101的阈值电压补偿。

下面请参见图5，图5为本申请实施例提供的像素电路的又一种电路示意图。如图5所示，在一些更为具体的实施方式中，可选的，为了在对上述模拟驱动模块101进行数据电压写入以及阈值电压补充时，避免该模拟驱动模块101处于悬空状态，上述像素驱动电路10还可以包括第一电压维持模块108。第一电压维持模块108的控制端与第一扫描信号端Gn电连接，第一电压维持模块108的第一端与第一电源电压信号端VDD电连接，第一电压维持模块108的第二端与模拟驱动模块101的第一端电连接。

在第一数据电压写入阶段，第一电压维持模块108在第一扫描信号端Gn的控制下导通，将第一电源电压信号端VDD输出的第一电源电压传输至模拟驱动模块101的第一端。这样一来，在第一数据电压写入阶段，该第一电压维持模块108导通，可以向模拟驱动模块101的第一端传输稳定的电压值，避免了由于该模拟驱动模块101处于悬空状态而带来的不利影响。

在一种更为具体的实施方式中，在第二数据电压写入阶段，第二数据信号端data2还会输出第二数据电压信号，该第二数据电压信号可以通过第二存储模块104的耦合作用写入数字驱动模块103的控制端。这样，基于该第二存储模块104，能够实现向数字驱动模块103的控制端更为平稳的数据电压写入。

下面请参见图6，图6为本申请实施例提供的像素电路的又一种电路示意图。如图6所示，在一些更为具体的实施方式中，为了对数字驱动模块103实现阈值电压的补偿，以尽可能保障数字驱动模块103所提供的驱动电流的稳定性，进而有效提升显示面板的显示效果以及竞争力，可选的，该像素驱动电路10还可以包括第二补偿模块109。第二补偿模块109的控制端与第二扫描信号端Gn+1电连接，第二补偿模块109的第一端与数字驱动模块103的控制端电连接，第二补偿模块109的第二端与数字驱动模块103的第二端电连接。

在第二数据电压写入阶段，除了进行上述第二数据电压的写入之外，第二补偿模块109在第二扫描信号端Gn+1的控制下导通，将数字驱动模块103的控制端与数字驱动模块103的第二端连通，以实现对数字驱动模块103的阈值电压补偿，尽可能地保障数字驱动模块103所提供的驱动电流的稳定性，有利于提升显示面板的显示效果以及竞争力。

下面请参见图7，图7为本申请实施例提供的像素电路的又一种电路示意图。如图7所示，考虑到数字驱动模块103可能存在的漏电现象等，往往会使得像素电路数据的工作过程受到不良影响。

因此，为了维持数字驱动模块103的稳定工作，以充分保障显示面板的画面显示效果，在一种实施方式中，像素驱动电路10还可以包括第四存储模块110。第四存储模块110的第一端与数字驱动模块103的第一端电连接，第四存储模块110的第二端与数字驱动模块103的控制端电连接。

在发光阶段，上述第四存储模块110可以用于维持数字驱动模块103的控制端的电位，以确保该数字驱动模块110可以产生稳定的数字驱动电流。

下面请参见图8，图8为本申请实施例提供的像素电路的又一种电路示意图。如图8所示，在一些更为具体的实施方式中，在上述方案的基础上，可选的，为了更为合理地实现对前述涉及的存储模块的初始化，以避免由于漏电或者存在残留电荷等对后续数据写入及发光控制带来不利影响，上述像素驱动电路10还可以包括第二初始化模块111。上述第二初始化模块111的控制端与第三扫描信号端Gn-1电连接，第二初始化模块111的第一端与第三存储模块106的第二端电连接，第二初始化模块111的第二端与第一参考电压信号端Vinit1电连接。

在第二初始化阶段，第二初始化模块111在第三扫描信号端Gn-1的控制下导通，将第一参考电压信号端Vinit1输出的第一参考电压写入第三存储模块106的第二端，以对第三存储模块106的第二端进行初始化。

请继续参见图8，在一些更为具体的实施方式中，在上述方案的基础上，可选的，为了更为合理地实现对前述涉及的存储模块的初始化，以避免由于漏电或者存在残留电荷等对后续数据写入及发光控制带来不利影响，上述像素驱动电路10还可以包括第三初始化模块112。上述第三初始化模块112的控制端与第一扫描信号端Gn电连接，第三初始化模块112的第一端与第二存储模块104的第一端、第四存储模块110的第二端电连接，第三初始化模块112的第二端与第二参考电压信号端Vinit2电连接。

在第三初始化阶段，第三初始化模块112在第一扫描信号端Gn的控制下导通，将第二参考电压信号端Vinit2输出的第二参考电压写入第二存储模块104的第一端、第四存储模块110的第二端，以对第二存储模块104的第一端、第四存储模块110的第二端进行初始化。

请继续参见图8，在一些更为具体的实施方式中，在上述方案的基础上，可选的，为了更为合理地实现对前述涉及的存储模块的初始化，以避免由于漏电或者存在残留电荷等对后续数据写入及发光控制带来不利影响，上述像素驱动电路10还可以包括第四初始化模块113。上述第四初始化模块113的控制端与第一扫描信号端Gn电连接，第四初始化模块113的第一端与第一参考电压信号端Vinit1电连接，第四初始化模块113的第二端与第一存储模块102的第二端、第四存储模块110的第一端电连接。

在第三初始化阶段，第四初始化模块113在第一扫描信号端Gn的控制下导通，将第一参考电压信号端Vinit1输出的第一参考电压写入第一存储模块102的第二端、第四存储模块110的第一端，以对第一存储模块102的第二端、第四存储模块110的第一端进行初始化。

请继续参见图8，在一些更为具体的实施方式中，在上述方案的基础上，可选的，为了更为合理地实现对前述涉及的存储模块的初始化，以避免由于漏电或者存在残留电荷等对后续数据写入及发光控制带来不利影响，上述像素驱动电路10还可以包括第五初始化模块114。上述第五初始化模块114的控制端与第一扫描信号端Gn电连接，第五初始化模块114的第一端与第一参考电压信号端Vinit1电连接，第五初始化模块114的第二端与第二存储模块104的第二端电连接。

在第三初始化阶段，第五初始化模块114在第一扫描信号端Gn的控制下导通，将第一参考电压信号端Vinit1输出的第一参考电压写入第二存储模块104的第二端，以对第二存储模块104的第二端进行初始化。

在一种实施方式中，考虑到第四存储模块110的第一端是与数字驱动模块103的第一端电连接，第四存储模块110的第二端是与数字驱动模块103的控制端电连接。基于此，结合数字驱动模块103在实际工作中的电位需求，前述由第一参考电压信号端Vinit1输出的第一参考电压可以大于由第二参考电压信号端Vinit2输出的第二参考电压。

在一种实施方式中，为了更为合理、高效地实现对于本申请像素驱动电路10的时序控制，前述第三初始化阶段与第一数据电压写入阶段在同一阶段内完成。这样一来，该像素驱动电路10可以在同一阶段完成对相应的存储模块的第一端或/和第二端的初始化，并且，将第一数据电压写入模拟驱动模块101的控制端，从而高效地实现了对于本申请像素驱动电路10的时序控制。

下面请参见图9，图9为本申请实施例提供的像素电路的又一种电路示意图。如图9所示，在一些更为具体的实施方式中，在上述方案的基础上，为了实现更为合理的发光驱动控制，可选的，上述像素驱动电路10还可以包括第一模拟发光控制模块115。第一模拟发光控制模块115的控制端与第一发光控制信号端EM1电连接，第一模拟发光控制模块115的第一端与第一电源电压信号端VDD电连接，第一模拟发光控制模块115的第二端与模拟驱动模块101的第一端电连接。

第一模拟发光控制模块115可以响应于第一发光控制信号端EM1所提供的导通电平导通，将第一电源电压信号端VDD输出的电源电压写入模拟驱动模块101的第一端。

请继续参见图9，在一种更为具体的实施方式中，为了实现更为合理的发光驱动控制，像素驱动电路10还可以包括第一数字发光控制模块116和第二数字发光控制模块117。第一数字发光控制模块116的控制端与第二发光控制信号端EM2电连接，第一数字发光控制模块116的第一端与第一电源电压信号端VDD电连接，第一数字发光控制模块116的第二端与数字驱动模块103的第一端电连接。第二数字发光控制模块117的控制端与第二发光控制信号端EM2电连接，第二数字发光控制模块117的第一端与数字驱动模块103的第二端电连接，第二数字发光控制模块117的第二端与发光元件的第一电极电连接。

第一数字发光控制模块116可以响应于第二发光控制信号端EM2所提供的导通电平导通，将第一电源电压信号端VDD输出的电源电压写入模拟驱动模块101的第一端。类似地，第二数字发光控制模块117可以响应于第二发光控制信号端EM2所提供的导通电平导通，将数字驱动模块103的第二端的电压写入发光元件的第一电极。

需要补充的是，本实施例中，在第二数据电压写入阶段中，第一数字发光控制模块116和第二数字发光控制模块117响应于第二发光控制信号端EM2所提供的截断电平关断。这样，使得在第二数据电压写入阶段中，在对数字驱动模块103进行阈值电压补偿时，关断的第一数字发光控制模块116和第二数字发光控制模块117能够起到电压隔离的作用，从而有效保障了对数字驱动模块103的阈值电压补偿效果。

为了便于理解本申请提供的像素驱动电路，下面结合一些具体的应用实施例进行说明。

请参见图10，图10为本申请实施例提供的像素驱动电路的又一种电路示意图。如图10所示，根据本申请的一些实施例，可选地，本实施例提供的像素驱动电路10中，模拟驱动模块101具体可以包括第一晶体管T1，第一存储模块102具体可以包括第一存储电容C1，数字驱动模块103具体可以包括第二晶体管T2，第二存储模块104具体可以包括第二存储电容C2，第一初始化模块105具体可以包括第三晶体管T3，第三存储模块106具体可以包括第三存储电容C3，第一补偿模块107具体可以包括第四晶体管T4，第一电压维持模块108具体可以包括第五晶体管T5，第二补偿模块109具体可以包括第六晶体管T6，第四存储模块110具体可以包括第四存储电容C4，第二初始化模块111具体可以包括第七晶体管T7，第三初始化模块112具体可以包括第八晶体管T8，第四初始化模块113具体可以包括第九晶体管T9，第五初始化模块114具体可以包括第十晶体管T10，第一模拟发光控制模块115具体可以包括第十一晶体管T11，第一数字发光控制模块116具体可以包括第十二晶体管T12，第二数字发光控制模块117具体可以包括第十三晶体管T13。本实施例中，上述晶体管均可以为P型晶体管，但在其他实施方式中，上述晶体管的沟道类型也可以根据实际需求进行灵活调整，本申请对此不作具体限制。

具体地，在图10中，第一晶体管T1的控制端与第一数据信号端data1电连接，第一晶体管T1的第一端与第一电源电压信号端VDD电连接，第一晶体管T1的第二端与第一存储电容C1的第一端电连接。第二晶体管T2的控制端与第二数据信号端data2电连接，第二晶体管T2的第一端与第一存储电容C1的第二端电连接，第二晶体管T2的第二端与发光元件的第一电极电连接。第二存储电容C2的第一端与第二数据信号端data2电连接，第二存储电容C2的第二端与第二晶体管T2的控制端电连接。第三晶体管T3的控制端与第一初始化信号端Set电连接，第三晶体管T3的第一端与第一参考电压信号端Vinit1电连接，第三晶体管T3的第二端与第一存储电容C1的第一端电连接。第四晶体管T4的控制端与第一扫描信号端Gn电连接，第四晶体管T4的第一端与第一晶体管T1的控制端电连接，第四晶体管T4的第二端与第一晶体管T1的第二端电连接。第五晶体管T5的控制端与第一扫描信号端Gn电连接，第五晶体管T5的第一端与第一电源电压信号端VDD电连接，第五晶体管T5的第二端与第一晶体管T1的第一端电连接。第六晶体管T8的控制端与第二扫描信号端Gn+1电连接，第六晶体管T8的第一端与第二晶体管T2的控制端电连接，第六晶体管T8的第二端与第二晶体管T2的第二端电连接。第四存储电容C4的第一端与第二晶体管T2的第一端电连接，第四存储电容C4的第二端与第二晶体管T2的控制端电连接。第七晶体管T7的控制端与第三扫描信号端Gn-1电连接，第七晶体管T7的第一端与第三存储电容C3的第二端电连接，第七晶体管T7的第二端与第一参考电压信号端Vinit1电连接。第八晶体管T8的控制端与第一扫描信号端Gn电连接，第八晶体管T8的第一端与第二存储电容C2的第一端、第四存储电容C4的第二端电连接，第八晶体管T8的第二端与第二参考电压信号端Vinit2电连接。第九晶体管T9的控制端与第一扫描信号端Gn电连接，第九晶体管T9的第一端与第一参考电压信号端Vinit1电连接，第九晶体管T9的第二端与第一存储电容C1的第二端、第四存储电容C4的第一端电连接。第十晶体管T10的控制端与第一扫描信号端Gn电连接，第十晶体管T10的第一端与第一参考电压信号端Vinit1电连接，第十晶体管T10的第二端与第二存储电容C2的第二端电连接。第十一晶体管T11的控制端与第一发光控制信号端EM1电连接，第十一晶体管T11的第一端与第一电源电压信号端VDD电连接，第十一晶体管T11的第二端与第一晶体管T1的第一端电连接。第十二晶体管T12的控制端与第二发光控制信号端EM2电连接，第十二晶体管T12的第一端与第一电源电压信号端VDD电连接，第十二晶体管T12的第二端与第二晶体管T2的第一端电连接。第十三晶体管T13的控制端与第二发光控制信号端EM2电连接，第十三晶体管T13的第一端与第二晶体管T2的第二端电连接，第十三晶体管T13的第二端与发光元件D的第一电极电连接。

图11为图10所示的像素驱动电路的一种时序示意图。下面结合图11所示的时序对图10所示的像素驱动电路进行介绍。需要注意的是，本申请实施例给出的驱动时序仅为可能的一个示例，在其他一些实施例中，该像素驱动电路的工作时序还可以是根据实际情况及需求进行灵活调整，本申请在此对其不做具体限制。

图11中的像素驱动电路的工作过程整体上可以分为发光阶段和非发光阶段。在非发光阶段中，第一发光控制信号端EM1和第二发光控制信号端EM2均输出截断电平，第十一晶体管T11、第十二晶体管T12和第十三晶体管T13分别在第一发光控制信号端EM1或第二发光控制信号端EM2的至下截断，发光元件D不发光。

非发光阶段具体可以包括：第二初始化阶段t0、第一数据电压写入阶段/第三初始化阶段t1、第二数据电压写入阶段t2、第一初始化阶段t3。

发光阶段具体可以包括：第一发光控制阶段t4、第二发光控制阶段t5。其中，第一发光控制阶段t4中包含第二发光控制阶段t5。

具体地，在第二初始化阶段t0中，第三扫描信号端Gn-1信号到来，第七晶体管T7在第三扫描信号端Gn-1的控制下导通，将第一参考电压信号端Vinit1输出的第一参考电压写入第三存储电容C3的第二端，以对第三存储电容C3的第二端进行初始化。

在第一数据电压写入阶段/第三初始化阶段t1中，第一扫描信号端Gn信号到来，第一数据信号端data1输出的第一数据电压由第三存储电容C3的耦合作用写入第一晶体管T1的控制端。第四晶体管T4响应于第一扫描信号端Gn的导通电平进行导通。如此，导通后的第四晶体管T4可以将第一晶体管T1的控制端与第一晶体管T1的第二端连通，以高效实现对第一晶体管T1的阈值电压补偿。第五晶体管T5在第一扫描信号端Gn的控制下导通，将第一电源电压信号端VDD输出的第一电源电压传输至第一晶体管T1的第一端。这样一来，在第一数据电压写入阶段，该第五晶体管T5导通，可以向第一晶体管T1的第一端传输稳定的电压值，避免了由于该第一晶体管T1处于悬空状态而带来的不利影响。

以及，第八晶体管T8在第一扫描信号端Gn的控制下导通，将第二参考电压信号端Vinit2输出的第二参考电压写入第二存储电容C2的第一端、第四存储电容C4的第二端，以对第二存储电容C2的第一端、第四存储电容C4的第二端进行初始化。第九晶体管T9在第一扫描信号端Gn的控制下导通，将第一参考电压信号端Vinit1输出的第一参考电压写入第一存储电容C1的第二端、第四存储电容C4的第一端，以对第一存储电容C1的第二端、第四存储电容C4的第一端进行初始化。第十晶体管T10在第一扫描信号端Gn的控制下导通，将第一参考电压信号端Vinit1输出的第一参考电压写入第二存储电容C2的第二端，以对第二存储电容C2的第二端进行初始化。

在第二数据电压写入阶段t2中，第二扫描信号端Gn+1信号到来，第二数据信号端data2输出第二数据电压信号，该第二数据电压信号可以通过第二存储电容C2的耦合作用写入第二晶体管T2的控制端。这样，基于该第二存储电容C2，能够实现向第二晶体管T2的控制端更为平稳的数据电压写入。以及，第六晶体管T6在第二扫描信号端Gn+1的控制下导通，将第二晶体管T2的控制端与第二晶体管T2的第二端连通，以实现对第二晶体管T2的阈值电压补偿，尽可能地保障第二晶体管T2所提供的驱动电流的稳定性，有利于提升显示面板的显示效果以及竞争力。

在第一初始化阶段t3中，第一初始化信号端Set信号到来，第三晶体管T3响应于第一初始化信号端Set输出的导通电平进行导通。如此，在第三晶体管T3导通的情况下，将第一参考电压信号端Vinit1输出的第一参考电压写入至第一存储电容C1的第一端，以对第一存储电容C1的第一端进行初始化。

在第一发光控制阶段t4中，第一发光控制信号端EM1先于第二发光控制信号端EM2输出导通电平。第十一晶体管T11在第一发光控制信号端EM下导通，将第一电源电压信号端VDD输出的电源电压写入第一晶体管T1的第一端，第一晶体管T1在第三存储电容C3放电的作用下维持导通，从而得以向第一存储电容C1进行充电，并将电压耦合至第二晶体管T2的第一端，以通过第一存储电容C1的电压和第二晶体管T2的控制端电压间的压差变化影响后续第二晶体管T2的开启或者关闭的程度。

在第二发光控制阶段t5中，第二发光控制信号端EM2输出导通电平。第十二晶体管T12在第二发光控制信号端EM2的控制下导通，将第一电源电压信号端VDD输出的电源电压写入第一晶体管T1的第一端。类似地，第十三晶体管T13在第二发光控制信号端EM2的控制下导通，将第二晶体管T2的第二端的电压写入发光元件的第一电极，从而驱动发光元件D发光。

在该第二发光控制阶段t5中，第二晶体管T2的第一端的电位受到第一存储电容C1的第二端的电位的影响，并根据第一存储模块的第二端的电位调整其驱动电流。第二晶体管T2根据其控制端电连接的第二数据信号端提供的斜坡信号以及预先写入的第二数据电压来调整自身导通时间，从而可以根据导通时间和驱动电流驱动发光元件D发光。

需要补充的是，本实施例中，在第二数据电压写入阶段t2中，第十二晶体管T12和第十三晶体管T13可以响应于第二发光控制信号端EM2所提供的截断电平关断。如此，使得在第二数据电压写入阶段t2中，在对第二晶体管T2进行阈值电压补偿时，关断的第十二晶体管T12和第十三晶体管T13能够起到电压隔离的作用，从而有效保障了对第二晶体管T2的阈值电压补偿效果。

相较于现有像素结构，本实施例中的一种像素驱动电路10，其工作过程中采用数模混合驱动协调工作，兼顾数字驱动和模拟驱动各自的优点来实现像素驱动电路稳定有效的工作，其能够通过模拟驱动到数字驱动的转换，有效提升数字驱动的稳定性及实现灰阶调制的可靠性。

以及，本申请中的模拟驱动模块101能够通过第一存储模块102的耦合作用来间接调整数字驱动模块103的第一端电位大小，从而能够实现对驱动电流大小的调节，数字驱动模块103还能根据第二数据信号端data2提供的信号调整其导通时间，这样在进行驱动发光控制时稳定性更好，能够实现更好的灰阶展开及亮度均一性，以此更好地提升显示面板性能，提升显示面板的显示效果以及竞争力。

需要说明的是，除上述列出的晶体管之外，本申请像素电路10还可以包括其他晶体管，这些晶体管共同构成多种类型的像素电路，本申请对此不做具体限制。

基于相同的发明构思，相应地，本申请还提供了一种像素驱动电路的驱动方法，应用于本申请上述任一实施例提供的像素驱动电路10。请参考图12，图12为本申请实施例提供的像素驱动电路的驱动方法的一种流程示意图。

如图12所示，该像素驱动电路的驱动方法包括：

S1210、控制第一数据信号端输出第一数据电压信号，以使模拟驱动模块用于响应于第一数据信号端输出的第一数据电压信号，调节第一存储模块的第一端的电位；

S1220、控制第二数据信号端提供信号，以使数字驱动模块用于根据第二数据信号端提供的信号调整其导通时间，根据第一存储模块的第二端的电位调整其驱动电流，以及根据导通时间和驱动电流驱动发光元件发光。

具体实现时，结合实际灰阶调制需求来对上述号第一数据信端输出的第一数据电压信号，以及第二数据信号端提供的信号(包括第二数据电压信号或/和斜坡信号)进行控制调整，从而可以使得发光元件在相应的驱动电流下驱动发光，并根据数字驱动模块的导通时间调整相应地改变其发光时间。

本申请实施例提供的一种像素驱动电路的驱动方法，通过对第一数据信端输出的第一数据电压信号，以及第二数据信号端提供的信号进行控制调整，从而使得模拟驱动模块响应于第一数据信号端输出的第一数据电压信号，通过第一存储模块的耦合作用来间接调整数字驱动模块的第一端电位大小，从而能够实现对驱动电流大小的调节。

以及，还能够使得数字驱动模块可以根据第二数据信号端提供的信号调整其导通时间，这样在进行驱动发光控制时稳定性更好，能够实现更好的灰阶展开及亮度均一性，以此更好地提升显示面板性能，提升显示面板的显示效果以及竞争力。

基于上述任一实施例提供的像素驱动电路，相应地，本申请还提供了一种显示面板，包括本申请提供的像素驱动电路10。请参考图13，图13为本申请实施例提供的显示面板的一种结构示意图。如图13所示，本申请实施例提供的显示面板100可以包括上述任一实施例所述的像素驱动电路。图13所示的显示面板可以为有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板。

本领域内技术人员应该理解，在本申请的其他实现方式中，显示面板还可以微型发光二极管(Micro LED)显示面板，量子点显示面板等。

本申请实施例提供的显示面板，具有本申请实施例提供的像素驱动电路10的有益效果，具体可以参考上述各实施例对于像素驱动电路10的具体说明，本实施例在此不再赘述。

基于上述实施例提供的显示面板，相应地，本申请还提供了一种显示装置，包括本申请提供的显示面板。请参考图14，图14为本申请实施例提供的显示装置的一种结构示意图。图14提供的显示装置1000包括本申请上述任一实施例提供的显示面板100。图14实施例例如以手机为例，对显示装置1000进行说明，可以理解的是，本申请实施例提供的显示装置，可以是可穿戴产品、电脑、电视、车载显示装置等其他具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的显示面板100的有益效果，具体可以参考上述各实施例对于显示面板100的具体说明，本实施例在此不再赘述。

应当理解的是，本申请实施例附图提供的电路的具体结构以及显示面板结构仅仅是一些示例，并不用于限定本申请。另外，在不矛盾的情况下，本申请提供的上述各实施例可以相互结合。

需要明确的是，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。

本领域技术人员应能理解，上述实施例均是示例性而非限制性的。在不同实施例中出现的不同技术特征可以进行组合，以取得有益效果。本领域技术人员在研究附图、说明书及权利要求书的基础上，应能理解并实现所揭示的实施例的其他变化的实施例。在权利要求书中，术语“包括”并不排除其他结构；数量涉及“一个”但不排除多个；术语“第一”、“第二”用于标示名称而非用于表示任何特定的顺序。权利要求中的任何附图标记均不应被理解为对保护范围的限制。某些技术特征出现在不同的从属权利要求中并不意味着不能将这些技术特征进行组合以取得有益效果。

Claims (10)

1.一种像素驱动电路，其特征在于，包括模拟驱动模块、第一存储模块、数字驱动模块；

所述模拟驱动模块的控制端与第一数据信号端电连接，所述模拟驱动模块的第一端与第一电源电压信号端电连接，所述模拟驱动模块的第二端与所述第一存储模块的第一端电连接；

所述数字驱动模块的控制端与第二数据信号端电连接，所述数字驱动模块的第一端与所述第一存储模块的第二端电连接，所述数字驱动模块的第二端与发光元件的第一电极电连接；

其中，所述模拟驱动模块用于响应于所述第一数据信号端输出的第一数据电压信号，调节所述第一存储模块的第一端的电位；所述第一存储模块用于响应于所述第一存储模块的第一端的电位变化，通过耦合作用调节所述第一存储模块的第二端的电位；

所述数字驱动模块用于根据所述第二数据信号端提供的信号调整其导通时间，根据所述第一存储模块的第二端的电位调整其驱动电流，以及根据所述导通时间和所述驱动电流驱动所述发光元件发光。

2.根据权利要求1所述的电路，其特征在于，在发光阶段，所述第二数据信号端提供电压值逐渐降低的斜坡信号，所述数字驱动模块具体用于响应于所述斜坡信号的电压值变化，调整所述数字驱动模块的导通时间；

优选地，所述像素驱动电路还包括第二存储模块；

所述第二存储模块的第一端与所述第二数据信号端电连接，所述第二存储模块的第二端与所述数字驱动模块的控制端电连接；

在发光阶段，所述第二存储模块用于响应于所述斜坡信号的电压值变化，通过耦合作用调节所述数字驱动模块的控制端的电位；所述数字驱动模块具体用于在所述数字驱动模块的控制端的电位小于第一预设阈值时导通。

3.根据权利要求1所述的电路，其特征在于，所述像素驱动电路还包括第一初始化模块；

所述第一初始化模块的控制端与第一初始化信号端电连接，所述第一初始化模块的第一端与第一参考电压信号端电连接，所述第一初始化模块的第二端与所述第一存储模块的第一端电连接；

在第一初始化阶段，所述第一初始化模块在所述第一初始化信号端的控制下导通，将所述第一参考电压信号端输出的第一参考电压写入至所述第一存储模块的第一端，以对所述第一存储模块的第一端进行初始化。

4.根据权利要求2所述的电路，其特征在于，所述像素驱动电路还包括第三存储模块；

所述第三存储模块的第一端与所述第一数据信号端电连接，所述第三存储模块的第二端与所述模拟驱动模块的控制端电连接；

在第一数据电压写入阶段，所述第一数据信号端输出的第一数据电压由所述第三存储模块的耦合作用写入所述模拟驱动模块的控制端。

优选地，所述像素驱动电路还包括第一补偿模块；

所述第一补偿模块的控制端与第一扫描信号端电连接，所述第一补偿模块的第一端与所述模拟驱动模块的控制端电连接，所述第一补偿模块的第二端与所述模拟驱动模块的第二端电连接；

在所述第一数据电压写入阶段，所述第一补偿模块在所述第一扫描信号端的控制下导通，将所述模拟驱动模块的控制端与所述模拟驱动模块的第二端连通，以实现对所述模拟驱动模块的阈值电压补偿。

5.根据权利要求4所述的电路，其特征在于，所述像素驱动电路还包括第一电压维持模块；

所述第一电压维持模块的控制端与所述第一扫描信号端电连接，所述第一电压维持模块的第一端与所述第一电源电压信号端电连接，所述第一电压维持模块的第二端与所述模拟驱动模块的第一端电连接；

在所述第一数据电压写入阶段，所述第一电压维持模块在所述第一扫描信号端的控制下导通，将所述第一电源电压信号端输出的第一电源电压传输至所述模拟驱动模块的第一端。

6.根据权利要求2所述的电路，其特征在于，

在第二数据电压写入阶段，所述第二数据信号端输出第二数据电压信号，所述第二数据电压信号通过所述第二存储模块的耦合作用写入所述数字驱动模块的控制端。

7.根据权利要求6所述的电路，其特征在于，所述像素驱动电路还包括第二补偿模块；

所述第二补偿模块的控制端与第二扫描信号端电连接，所述第二补偿模块的第一端与所述数字驱动模块的控制端电连接，所述第二补偿模块的第二端与所述数字驱动模块的第二端电连接；

在所述第二数据电压写入阶段，所述第二补偿模块在所述第二扫描信号端的控制下导通，将所述数字驱动模块的控制端与所述数字驱动模块的第二端连通，以实现对所述数字驱动模块的阈值电压补偿。

8.根据权利要求7所述的电路，其特征在于，所述像素驱动电路还包括第四存储模块；

所述第四存储模块的第一端与所述数字驱动模块的第一端电连接，所述第四存储模块的第二端与所述数字驱动模块的控制端电连接；

在所述发光阶段，所述第四存储模块用于维持所述数字驱动模块的控制端的电位；

优选地，所述像素驱动电路还包括第二初始化模块；

所述第二初始化模块的控制端与第三扫描信号端电连接，所述第二初始化模块的第一端与第三存储模块的第二端电连接，所述第二初始化模块的第二端与第一参考电压信号端电连接；其中，所述第三存储模块的第一端与所述第一数据信号端电连接，所述第三存储模块的第二端与所述模拟驱动模块的控制端电连接；

在第二初始化阶段，所述第二初始化模块在所述第三扫描信号端的控制下导通，将所述第一参考电压信号端输出的第一参考电压写入所述第三存储模块的第二端，以对所述第三存储模块的第二端进行初始化；

优选地，所述像素驱动电路还包括第三初始化模块；

所述第三初始化模块的控制端与第一扫描信号端电连接，所述第三初始化模块的第一端与所述第二存储模块的第一端、所述第四存储模块的第二端电连接，所述第三初始化模块的第二端与第二参考电压信号端电连接；

在第三初始化阶段，所述第三初始化模块在所述第一扫描信号端的控制下导通，将所述第二参考电压信号端输出的第二参考电压写入所述第二存储模块的第一端、所述第四存储模块的第二端，以对所述第二存储模块的第一端、所述第四存储模块的第二端进行初始化；

优选地，所述像素驱动电路还包括第四初始化模块；

所述第四初始化模块的控制端与所述第一扫描信号端电连接，所述第四初始化模块的第一端与第一参考电压信号端电连接，所述第四初始化模块的第二端与所述第一存储模块的第二端、所述第四存储模块的第一端电连接；

在所述第三初始化阶段，所述第四初始化模块在所述第一扫描信号端的控制下导通，将所述第一参考电压信号端输出的第一参考电压写入所述第一存储模块的第二端、所述第四存储模块的第一端，以对所述第一存储模块的第二端、所述第四存储模块的第一端进行初始化；

优选地，所述像素驱动电路还包括第五初始化模块；

所述第五初始化模块的控制端与所述第一扫描信号端电连接，所述第五初始化模块的第一端与第一参考电压信号端电连接，所述第五初始化模块的第二端与所述第二存储模块的第二端电连接；

在所述第三初始化阶段，所述第五初始化模块在所述第一扫描信号端的控制下导通，将所述第一参考电压信号端输出的第一参考电压写入所述第二存储模块的第二端，以对所述第二存储模块的第二端进行初始化；

优选地，所述第一参考电压大于所述第二参考电压；

优选地，所述第三初始化阶段与第一数据电压写入阶段在同一阶段内完成。

9.根据权利要求8所述的电路，其特征在于，所述像素驱动电路还包括第一数字发光控制模块和第二数字发光控制模块；

所述第一数字发光控制模块的控制端与第二发光控制信号端电连接，所述第一数字发光控制模块的第一端与所述第一电源电压信号端电连接，所述第一数字发光控制模块的第二端与所述数字驱动模块的第一端电连接；

所述第二数字发光控制模块的控制端与所述第二发光控制信号端电连接，所述第二数字发光控制模块的第一端与所述数字驱动模块的第二端电连接，所述第二数字发光控制模块的第二端与所述发光元件的第一电极电连接；

所述第一数字发光控制模块用于在所述第二发光控制信号端的控制下导通，将所述第一电源电压信号端输出的电源电压写入所述模拟驱动模块的第一端；

所述第二数字发光控制模块用于在所述第二发光控制信号端的控制下导通，将所述数字驱动模块的第二端的电压写入所述发光元件的第一电极；

优选地，所述像素驱动电路还包括第一模拟发光控制模块；

所述第一模拟发光控制模块的控制端与第一发光控制信号端电连接，所述第一模拟发光控制模块的第一端与所述第一电源电压信号端电连接，所述第一模拟发光控制模块的第二端与所述模拟驱动模块的第一端电连接；

所述第一模拟发光控制模块用于在所述第一发光控制信号端的控制下导通，将所述第一电源电压信号端输出的电源电压写入所述模拟驱动模块的第一端。

10.一种像素驱动电路的驱动方法，其特征在于，应用于如权利要求1-9任一项所述的像素驱动电路；所述方法包括：

控制所述第一数据信号端输出第一数据电压信号，以使所述模拟驱动模块用于响应于所述第一数据信号端输出的第一数据电压信号，调节所述第一存储模块的第一端的电位；

控制所述第二数据信号端提供信号，以使所述数字驱动模块用于根据所述第二数据信号端提供的信号调整其导通时间，根据所述第一存储模块的第二端的电位调整其驱动电流，以及根据所述导通时间和所述驱动电流驱动所述发光元件发光。