TWI781756B - 驅動電路及驅動方法 - Google Patents

Abstract

本揭示內容係關於一種驅動電路，包含脈幅調變電路及脈寬調變電路。脈幅調變電路包含第一電晶體、第一電容以及第二電晶體。脈寬調變電路包含第二電容、第三電晶體以及第四電晶體。第一電容其第一端連接第一電晶體的閘極端。第二電晶體其第一端連接第一電容的第一端，其第二端連接第一電晶體的第二端。第三電晶體其閘極端連接第二電容的第二端。第四電晶體其第一端連接第三電晶體的閘極端，其第二端連接第三電晶體的第二端，其閘極端連接第二電晶體的閘極端並用以接收第一控制訊號。

Description

驅動電路及驅動方法

本案是關於一種驅動電路及驅動方法，特別係關於一種包含脈幅調變電路以及脈寬調變電路的驅動電路及驅動方法。

顯示器上不同位置的薄膜電晶體（thin-film transistors，TFTs）所接收的驅動訊號會有不同的延遲，因而產生亮度不均的問題。特別是在低灰階度（gray level）的情形下，亮度的一致性將可能降至80%以下。由於無法於同時切斷不同位置薄膜電晶體的驅動訊號，必須以他法解決顯示器面板亮度不均的問題。

本揭示內容之一實施例提出一種驅動電路，包含脈幅調變電路以及脈寬調變電路。脈幅調變電路用以控制驅動訊號的大小。脈寬調變電路用以控制驅動訊號的持續時間。脈幅調變電路包含第一電晶體、第一電容以及第二電晶體。脈寬調變電路包含第二電容、第三電晶體以及第四電晶體。第一電容其第一端電性連接第一電晶體的閘極端。第二電晶體，其第一端電性連接第一電容的第一端，其第二端電性連接第一電晶體的第二端。第三電晶體其閘極端電性連接第二電容的第二端。第四電晶體其第一端電性連接第三電晶體的閘極端，其第二端電性連接第三電晶體的第二端，其閘極端電性連接第二電晶體的閘極端並用以接收第一控制訊號。

本揭示內容之一實施例另提出一種驅動方法，包含：在第一模式下，調變脈寬調變電壓饋入端的電壓，並固定脈幅調變電壓饋入端的電壓；以及在第二模式下，固定脈寬調變電壓饋入端的電壓，調變脈幅調變電壓饋入端的電壓。其中，脈寬調變電壓饋入端的電壓控制驅動訊號的持續時間，脈幅調變電壓饋入端的電壓控制驅動訊號的大小。

下列係舉實施例配合所附圖示做詳細說明，但所提供之實施例並非用以限制本揭露所涵蓋的範圍，而結構運作之描述非用以限制其執行順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭露所涵蓋的範圍。另外，圖示僅以說明為目的，並未依照原尺寸作圖。為使便於理解，下述說明中相同元件或相似元件將以相同之符號標示來說明。

在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明除外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。

於本文中，除非內文對於冠詞有特別限定，否則『一』與『該』可泛指單一個或多個。此外，本文使用之『包含』、『包括』、『具有』、以及相似詞彙，係用以指明所記載的特徵、區域、整數、步驟、操作、元件及/或組件，惟其並不排除其所述的或額外的一個或多個特徵、區域、整數、步驟、操作、元件、組件、及/或其中之群組。又，本文以下使用之『及/或』之詞彙，係包含了列出的關聯項目中的一個或多個的任何組合。

於本文中，當一元件被描述為係『連接』、『耦接』或『電性連接』至另一元件時，該元件可為直接連接、直接耦接或直接電性連接至該另一元件，亦可為該二元件之間有一額外元件存在，而該元件間接連接、間接耦接或間接電性連接至該另一元件。然而，當一元件被描述為係『直接連接』、『直接耦接』或『直接電性連接』至另一元件時，該二元件應被理解為其中是沒有額外元件存在的。此外，當一元件被描述為係『連線』、『通訊連接』至另一元件時，該元件可為透過其他元件而間接與另一元件進行有線與/或無線通訊，亦可為一元件無須透過其他元件而實體連接至另一元件。此外，雖然本文中使用『第一』、『第二』、…等用語描述不同元件，該用語僅是用以區別以相同技術用語描述的元件或操作。

本揭示內容揭露一種驅動電路。請參照第1圖，第1圖為根據本揭示內容一實施例之驅動電路100的電路架構圖。驅動電路100包含脈幅調變電路PAM及脈寬調變電路PWM。脈幅調變電路PAM用以控制驅動訊號的大小，脈寬調變電路PWM用以控制驅動訊號的持續時間，驅動訊號用以驅動發光二極體。在一實施例中，驅動訊號用以驅動微型發光二極體（micro light emitting diode）。脈幅調變電路PAM包含第一電晶體T1、第一電容C1以及第二電晶體T2。如第1圖所示，第一電晶體T1的閘極端、第一電容C1的第一端以及第二電晶體T2的第一端相互電性連接，第二電晶體T2的第二端電性連接第一電晶體T1的第二端。脈寬調變電路PWM包含第二電容C2、第三電晶體T3以及第四電晶體T4。如第1圖所示，第三電晶體T3的閘極端、第二電容C2的第二端以及第四電晶體T4的第一端相互電性連接，第四電晶體T4的第二端電性連接第三電晶體T3的第二端，第四電晶體T4的閘極端電性連接第二電晶體的閘極端且用以接收第一控制訊號PG。

在一實施例中，脈幅調變電路PAM進一步包含第五電晶體T5、第六電晶體T6以及第七電晶體T7，脈寬調變電路PWM進一步包含第八電晶體T8、第九電晶體T9以及第十電晶體T10。如第1圖所示，第五電晶體T5的第一端、第一電晶體T1的第一端以及第六電晶體T6的第一端相互電性連接，第五電晶體T5的閘極端用以接收發光訊號EM，第五電晶體T5的第二端、第一電容C1的第二端以及第七電晶體T7的第一端相互電性連接，第六電晶體T6的閘極端用以接收發光訊號EM，第六電晶體T6的第二端電性連接第一系統電壓端VDD，第七電晶體T7的第二端電性連接第一系統電壓端VDD；第八電晶體T8的第一端電性連接第一系統電壓端VDD，第八電晶體T8的閘極端用以接收發光訊號EM，第八電晶體T8的第二端、第十電晶體T10的第一端以及第三電晶體T3的第一端相互電性連接，第十電晶體T10的閘極端用以接收發光訊號EM，第十電晶體T10的第二端、第九電晶體T9的第二端以及第二電容C2的第一端相互電性連接，第九電晶體T9的第一端電性連接第一系統電壓端VDD。

在一實施例中，脈幅調變電路PAM進一步包含第十一電晶體T11，脈寬調變電路PWM進一步包含第十二電晶體T12以及第三電容C3。如第1圖所示，第十一電晶體T11的第一端電性連接脈幅調變電壓饋入端VPAM，第十一電晶體T11的第二端、第一電晶體T1的第一端、第五電晶體T5的第一端以及第六電晶體T6的第一端相互電性連接，第十二電晶體T12的第一端電性連接脈寬調變電壓饋入端VPWM，第十二電晶體T12的第二端、第八電晶體T8的第二端、第十電晶體T10的第一端以及第三電晶體T3的第一端相互電性連接，第三電容C3的第一端、第二電容C2的第二端、第三電晶體T3的閘極端以及第四電晶體T4的第一端相互電性連接，第三電容C3的第二端用以接收第二控制訊號SWP。

在一實施例中，如第1圖所示，第七電晶體T7、第九電晶體T9、第十一電晶體T11及第十二電晶體T12各自的閘極端皆用以接收第三控制訊號SP。

在一實施例中，驅動電路100進一步包含發光控制電路EMC以及發光裝置EMD，發光裝置EMD包含第十三電晶體T13及發光二極體LED。如第1圖所示，發光控制電路EMC電性連接脈幅調變電路PAM及脈寬調變電路PWM，第十三電晶體T13的第一端電性連接發光控制電路EMC，第十三電晶體T13的閘極端用以接收發光訊號EM，發光二極體LED的陽極端電性連接第十三電晶體T13的第二端，發光二極體LED的陰極端電性連接第二系統電壓端VSS。在一實施例中，脈幅調變電路PAM用以控制流經發光二極體LED的電流大小，脈寬調變電路PWM用以控制開啟至關斷發光二極體LED電流的時間。

在一實施例中，發光控制電路EMC進一步包含第二十電晶體T20、第二十一電晶體T21、第二十二電晶體T22、第二十三電晶體T23以及第四電容C4。如第1圖所示，第二十電晶體T20的第一端、第一電晶體T1的第二端及第二電晶體T2的第二端相互電性連接，第二十電晶體T20的閘極端、第三電晶體T3的第二端、第四電晶體T4的第二端、第二十一電晶體T21的第一端、第二十二電晶體T22的第一端以及第四電容C4的第一端相互電性連接，第二十電晶體T20的第二端、第十三電晶體T13的第一端及第二十三電晶體T23的第一端相互電性連接，第二十一電晶體T21的閘極端用以接收重置訊號RST，第二十一電晶體T21的第二端電性連接第三系統電壓端VSET，第二十二電晶體T22的閘極端用以接收設定訊號SET，第二十二電晶體T22的第二端電性連接第三系統電壓端VSET並與第四電容C4的第二端以及第二十三電晶體T23的第二端相互電性連接，第二十三電晶體T23的閘極端用以接收重置訊號RST。

在一實施例中，驅動電路100中使用的電晶體皆為P型電晶體（p-type transistor），當其閘極端受有低電位或低邏輯位準時，其源極端至汲極端間將被導通。

在一實施例中，驅動電路100依序操作於重置期間P1、資料寫入期間P2、開啟電流路徑期間P3以及發光期間P4。請參照第2圖，第2圖為根據本揭示內容一實施例之第1圖中的驅動電路100的控制訊號時序圖。在重置期間P1內，重置訊號RST具有低邏輯位準，第一控制訊號PG具有低邏輯位準，第三控制訊號SP具有高邏輯位準，設定訊號SET具有高邏輯位準，發光訊號EM具有高邏輯位準，第二控制訊號SWP具有高邏輯位準。

請接著參照第3A圖，第3A圖為根據本揭示內容一實施例之第1圖中的驅動電路100在重置期間P1中的電路狀態圖。在重置期間P1內，根據前述重置訊號RST、第一控制訊號PG、第三控制訊號SP、設定訊號SET、發光訊號EM以及第二控制訊號SWP的邏輯位準，第十一電晶體T11、第十二電晶體T12、第六電晶體T6、第八電晶體T8、第五電晶體T5、第十電晶體T10、第七電晶體T7、第九電晶體T9、第十三電晶體T13以及第二十二電晶體T22為關閉狀態，第四電晶體T4、第二十一電晶體T21、第二電晶體T2、第二十電晶體T20以及第二十三電晶體T23為導通狀態。

在重置期間P1內，第三系統電壓端VSET的電壓位準透過第二十一電晶體T21及第四電晶體T4傳送至第三電晶體T3的閘極端，使得第三電晶體T3閘極端的電壓位準實質等於第三系統電壓端VSET的電壓位準，此外，第三系統電壓端VSET的電壓位準透過第二十三電晶體T23、第二十電晶體T20及第二電晶體T2傳送至第一電晶體T1的閘極端，使得第一電晶體T1閘極端的電壓位準實質等於第三系統電壓端VSET的電壓位準。因此，在重置期間P1內，驅動電路100將第三電晶體T3閘極端及第一電晶體T1閘極端的電壓位準重置為實質等於第三系統電壓端VSET的電壓位準，以利進行驅動電路100進行後續的發光操作。在一實施例中，第三系統電壓端VSET的電壓位準為低電位。

請再參照第2圖。在資料寫入期間P2內，重置訊號RST具有高邏輯位準，第一控制訊號PG具有低邏輯位準，第三控制訊號SP具有低邏輯位準，設定訊號SET具有高邏輯位準，發光訊號EM具有高邏輯位準，第二控制訊號SWP具有高邏輯位準。

請接著參照第3B圖，第3B圖為根據本揭示內容一實施例之第1圖中的驅動電路100在資料寫入期間P2中的電路狀態圖。在資料寫入期間P2內，根據前述重置訊號RST、第一控制訊號PG、第三控制訊號SP、設定訊號SET、發光訊號EM以及第二控制訊號SWP的邏輯位準，第六電晶體T6、第八電晶體T8、第五電晶體T5、第十電晶體T10、第二十電晶體T20、第二十一電晶體T21、第二十二電晶體T22、第二十三電晶體T23以及第十三電晶體T13為關閉狀態，第七電晶體T7、第九電晶體T9、第十二電晶體T12、第三電晶體T3、第四電晶體T4、第十一電晶體T11、第一電晶體T1以及第二電晶體T2為導通狀態。

在資料寫入期間P2內，第一系統電壓端VDD的電壓位準透過第七電晶體T7傳送至第一電容C1的第二端，並透過第九電晶體T9傳送至第二電容C2的第一端，使得第一電容C1第二端以及第二電容C2第一端的電壓位準實質等於第一系統電壓端VDD的電壓位準。同時，脈幅調變電壓饋入端VPAM的電壓位準透過第十一電晶體T11、第一電晶體T1以及第二電晶體T2傳送至第一電晶體T1的閘極端（亦為第一電容C1的第一端），使得第一電晶體T1閘極端的電壓位準實質等於脈幅調變電壓饋入端VPAM的電壓位準。同時，脈寬調變電壓饋入端VPWM的電壓位準將透過第十二電晶體T12、第三電晶體T3以及第四電晶體T4傳送至第三電晶體T3的閘極端（亦為第二電容C2的第二端），使得第三電晶體T3閘極端的電壓位準實質等於脈寬調變電壓饋入端VPWM的電壓位準。

請再參照第2圖。在開啟電流路徑期間P3內，重置訊號RST具有高邏輯位準，第一控制訊號PG具有高邏輯位準，第三控制訊號SP具有高邏輯位準，設定訊號SET具有低邏輯位準，發光訊號EM具有高邏輯位準，第二控制訊號SWP具有高邏輯位準。

請接著參照第3C圖，第3C圖為根據本揭示內容一實施例之第1圖中的驅動電路100在開啟電流路徑期間P3中的電路狀態圖。在開啟電流路徑期間P3內，根據前述重置訊號RST、第一控制訊號PG、第三控制訊號SP、設定訊號SET、發光訊號EM以及第二控制訊號SWP的邏輯位準，第十一電晶體T11、第十二電晶體T12、第六電晶體T6、第八電晶體T8、第五電晶體T5、第十電晶體T10、第七電晶體T7、第九電晶體T9、第二電晶體T2、第四電晶體T4、第二十一電晶體T21、第二十三電晶體T23以及第十三電晶體T13為關閉狀態，第二十二電晶體T22為導通狀態。

在開啟電流路徑期間P3內，第三系統電壓端VSET的電壓位準透過第二十二電晶體T22傳送至第二十電晶體T20的閘極端，使得第二十電晶體T20閘極端的電壓位準實質等於第三系統電壓端VSET的電壓位準。因此，在開啟電流路徑期間P3內，第二十電晶體T20的閘極端具有低電位，第二十電晶體T20因而被導通。

請再參照第2圖。在發光期間P4內，重置訊號RST具有高邏輯位準，第一控制訊號PG具有高邏輯位準，第三控制訊號SP具有高邏輯位準，設定訊號SET具有高邏輯位準，發光訊號EM具有低邏輯位準，第二控制訊號SWP具有由高至低下降的邏輯位準。在一實施例中，第二控制訊號SWP具有三角波之波形。

請接著參照第3D圖，第3D圖為根據本揭示內容一實施例之第1圖中的驅動電路100在發光期間P4中的電路狀態圖。在發光期間P4內，根據前述重置訊號RST、第一控制訊號PG、第三控制訊號SP、設定訊號SET、發光訊號EM以及第二控制訊號SWP的邏輯位準，第十一電晶體T11、第十二電晶體T12、第七電晶體T7、第九電晶體T9、第二電晶體T2、第四電晶體T4、第二十一電晶體T21、第二十二電晶體T22以及第二十三電晶體T23為關閉狀態，第六電晶體T6、第一電晶體T1、第二十電晶體T20、第十三電晶體T13、第八電晶體T8、第三電晶體T3、第五電晶體T5以及第十電晶體T10為導通狀態。

在發光期間P4內，第一系統電壓端VDD的電壓位準透過第六電晶體T6、第一電晶體T1、第二十電晶體T20及第十三電晶體T13傳送至發光二極體LED的陽極端，以產生驅動訊號來驅動發光二極體LED進行發光。在發光期間P4的初始，第二控制訊號SWP為高邏輯位準，且第三電晶體T3為關閉狀態；而在發光期間P4內，由於第三電容C3電性連接第三電晶體T3的閘極端，隨著第二控制訊號SWP降低，第三電晶體T3閘極端的電壓位準亦會開始降低，而當第三電晶體T3閘極端的電壓位準降低至一定程度時，第三電晶體T3即會被導通，第一系統電壓端VDD的電壓位準將會透過第八電晶體T8及第三電晶體T3傳送至第二十電晶體T20的閘極端。當第二十電晶體T20閘極端的電壓位準升高至一定程度時，第二十電晶體T20即會被關閉，發光二極體LED亦不再進行發光。脈寬調變電路PWM即是透過以上機制來關斷脈幅調變電路PAM所提供用以驅動發光二極體LED的電流。

此外，在發光期間P4內，當電流流經發光二極體LED時驅動電路100將出現大的電壓降（IR drop），此時透過第一電容C1耦合至第一電晶體T1的閘極端以及透過第二電容C2耦合至第三電晶體T3的閘極端，將可補償如此之電壓降情形。詳細言之，第一系統電壓端VDD的電壓位準透過第六電晶體T6及第五電晶體T5傳送至第一電容C1的第二端，因此第一電容C1的第一端可與第二端維持在與資料寫入期間P2時相同的電壓差，使第一電晶體T1的閘極汲極電壓差(VGD)不因電壓降而產生變異；第一系統電壓端VDD的電壓位準將透過第八電晶體T8及第十電晶體T10傳送至第二電容C2的第一端，因此第二電容C2的第一端與第二端將可維持在與資料寫入期間P2時相同的電壓差，使第三電晶體T3的閘極汲極電壓差不因電壓降而產生變異。因此，第一電容C1可以穩定第一電晶體T1閘極端的電壓位準，第二電容C2可以穩定第一電晶體T3閘極端的電壓位準，進而補償驅動電路100的電壓降。

綜上所述，驅動電路100透過以上電路配置及訊號傳輸方式可達到穩壓的功效並防止電壓降對驅動電路100造成的影響。

在一實施例中，驅動電路100具有兩種驅動模式，並根據不同的灰階度（gray level）來決定使用哪一種驅動模式。驅動模式包含第一模式及第二模式，在一實施例中，在八位元灰階（8-bit grayscale）下，當灰階度大於等於第十一階（L11）時，驅動電路100使用第一模式來驅動發光二極體LED，當灰階度小於第十一階時，驅動電路100使用第二模式來驅動發光二極體LED。應注意的是，前述實施例中的第十一階不應被理解為限制本揭示內容，本技術領域中具有通常知識者可根據實際需求及/或顯示器之設計，決定應在何種的條件下切換為不同模式。

承前實施例，在第一模式下，脈寬調變電壓饋入端VPWM的電壓為可調變的（adjustable），脈幅調變電壓饋入端VPAM的電壓為固定的；在第二模式下，脈寬調變電壓饋入端VPWM的電壓為固定的，脈幅調變電壓饋入端VPAM的電壓為可調變的。換言之，在第一模式下，脈寬調變電路PWM以可調變的脈寬調變電壓饋入端VPWM電壓來控制驅動訊號的持續時間（亦即控制何時關閉發光二極體LED），脈幅調變電路PAM以固定的脈幅調變電壓饋入端VPAM電壓來控制驅動訊號的大小（亦即控制發光二極體LED的驅動電流大小）。而當灰階度較小而切換為第二模式時，脈寬調變電路PWM以固定的脈寬調變電壓饋入端VPWM電壓來控制驅動訊號的持續時間，脈幅調變電路PAM以可調變的脈幅調變電壓饋入端VPAM電壓來控制驅動訊號的大小。

在一實施例中，在第二模式下，固定的脈寬調變電壓饋入端VPWM電壓用以使發光時間延長，可調變的脈幅調變電壓饋入端VPAM電壓用以使流經發光二極體LED的電流降低，如此一來，當驅動電路100用以驅動一顯示器上的多個發光二極體LED時，發光二極體LED位置差異所導致的訊號延遲對於顯示器亮度一致性（uniformity）的影響即可被降低。

以下段落說明可藉由何種電路配置及訊號傳輸使驅動電路100得於第一模式及第二模式之間切換。請參照第4A圖，第4A圖為根據本揭示內容一實施例之驅動電路400的電路架構圖。在一實施例中，驅動電路400包含子畫素驅動電路PXr、子畫素驅動電路PXg、子畫素驅動電路PXb，此三者分別對應至顯示器中紅色、綠色、藍色的子畫素（sub-pixel），此外驅動電路400尚包含第十四電晶體T14r、T14g、T14b，第一多工器M1r、M1g、M1b，第十五電晶體T15r、T15g、T15b，以及第二多工器M2r、M2g、M2b。第十四電晶體T14r、第一多工器M1r、第十五電晶體T15r以及第二多工器M2r對應至子畫素驅動電路PXr，第十四電晶體T14g、第一多工器M1g、第十五電晶體T15g以及第二多工器M2g對應至子畫素驅動電路PXg，第十四電晶體T14b、第一多工器M1b、第十五電晶體T15b以及第二多工器M2b對應至子畫素驅動電路PXb。

承前實施例，請同時參照第1圖及第4A圖，驅動電路400的子畫素驅動電路PXr、PXg、PXb與第1圖實施例中的驅動電路100具有相同的電路配置，其每一者皆包含脈寬調變電路PWM、脈幅調變電路PAM、發光控制電路EMC及發光裝置EMD，且其中的所有元件（即電晶體、電容、發光二極體等）及其連接關係亦相同。

承前實施例，請同時參照第1圖及第4A圖，在子畫素驅動電路PXr中的脈寬調變電壓饋入端VPWM及脈幅調變電壓饋入端VPAM的電壓是透過第一積體電路IC1來提供，以下說明驅動電路400中子畫素驅動電路PXr與第一積體電路IC1之間的電路配置。第十四電晶體T14r其第一端電性連接第一積體電路IC1，其第二端電性連接脈寬調變電路PWM中的脈寬調變電壓饋入端VPWM；第一多工器M1r電性連接第十四電晶體T14r的閘極端並用以控制第十四電晶體T14r導通的時點；第十五電晶體T15r其第一端電性連接第一積體電路IC1，其第二端電性連接脈幅調變電路PAM中的脈幅調變電壓饋入端VPAM；第二多工器M2r電性連接第十五電晶體T15r的閘極端並用以控制第十五電晶體T15r導通的時點。

如第4A圖所示，子畫素驅動電路PXg與第一積體電路IC1間的電路配置，相似於上述子畫素驅動電路PXr與第一積體電路IC1間的電路配置。換言之，子畫素驅動電路PXg的脈寬調變電路PWM透過第十四電晶體T14g電性連接第一積體電路IC1，子畫素驅動電路PXg的脈幅調變電路PAM透過第十五電晶體T15g電性連接第一積體電路IC，第一多工器M1g電性連接第十四電晶體T14g的閘極端，第二多工器M2g電性連接第十五電晶體T15g的閘極端。同樣地，子畫素驅動電路PXb與第一積體電路IC1間的電路配置相似於子畫素驅動電路PXr、PXg與第一積體電路IC1間的電路配置，其電路配置及連接關係請參照以上說明，不再贅述。

在一實施例中，如第4A圖所示，第十四電晶體T14r、T14g、T14b各自的第一端，以及第十五電晶體T15r、T15g、T15b各自的第一端相互電性連接。

接著說明驅動電路400在第一模式下的控制訊號。請同時參照第4A圖及第4B圖，第4B圖為根據本揭示內容一實施例之第4A圖中的驅動電路400在第一模式下的控制訊號時序圖。在一實施例中，第一積體電路IC1用以對子畫素驅動電路PXr、PXg、PXb傳送訊號Sic1，且訊號Sic1包含訊號SigR1、SigG1、SigB1、SigR2、SigG2、SigB2，第一多工器M1r用以傳送控制訊號Sm1r至第十四電晶體T14r的閘極端，第一多工器M1g用以傳送控制訊號Sm1g至第十四電晶體T14g的閘極端，第一多工器M1b用以傳送控制訊號Sm1b至第十四電晶體T14b的閘極端，第二多工器M2r用以傳送控制訊號Sm2r至第十五電晶體T15r的閘極端，第二多工器M2g用以傳送控制訊號Sm2g至第十五電晶體T15g的閘極端，第二多工器M2b用以傳送控制訊號Sm2b至第十五電晶體T15b的閘極端。

如第4B圖所示，在此實施例中，當第三控制訊號SP具有低邏輯位準時（亦即子畫素驅動電路PXr、PXg、PXb操作於如第3B圖實施例之資料寫入期間P2），第一積體電路IC1傳送訊號Sic1至子畫素驅動電路PXr、PXg、PXb，以將訊號SigR1、SigG1、SigB1、SigR2、SigG2、SigB2分別寫入子畫素驅動電路PXr、PXg、PXb中的第三電晶體T3及第一電晶體T1的閘極端（請參照第3B圖）。

詳細來說，如第4B圖所示，第一積體電路IC1首先輸出訊號SigR1，此時除了第三控制訊號SP外，僅有控制訊號Sm1r具有低邏輯位準，因此第一多工器M1r傳送控制訊號Sm1r至第十四電晶體T14r的閘極端，使第十四電晶體T14r被導通，訊號SigR1因此被傳送至子畫素驅動電路PXr的脈寬調變電路PWM。

接著，第一積體電路IC1輸出訊號SigG1，此時除了第三控制訊號SP外，僅有控制訊號Sm1g具有低邏輯位準，因此第一多工器M1g傳送控制訊號Sm1g至第十四電晶體T14g的閘極端，使第十四電晶體T14g被導通，訊號SigG1被傳送至子畫素驅動電路PXg的脈寬調變電路PWM。類似地，第一積體電路IC1輸出訊號SigB1，且訊號SigB1將被傳送至子畫素驅動電路PXb的脈寬調變電路PWM。

第一積體電路IC1在輸出訊號SigB1後，將依序輸出訊號SigR2、SigG2、SigB2，此些訊號分別被傳送至子畫素驅動電路PXr、PXg、PXb的脈幅調變電路PAM。詳細來說，首先，第一積體電路IC1輸出訊號SigR2，第二多工器M2r傳送控制訊號Sm2r至第十五電晶體T15r的閘極端使第十五電晶體T15r被導通，因此訊號SigR2被傳送至子畫素驅動電路PXr的脈幅調變電路PAM。接著，第一積體電路IC1輸出訊號SigG2，第二多工器M2g傳送控制訊號Sm2g至第十五電晶體T15g的閘極端使第十五電晶體T15g被導通，因此訊號SigG2被傳送至子畫素驅動電路PXg的脈幅調變電路PAM。最後，第一積體電路IC1輸出訊號SigB2，第二多工器M2b傳送控制訊號Sm2b至第十五電晶體T15b的閘極端使第十五電晶體T15b被導通，因此訊號SigB2被傳送至子畫素驅動電路PXb的脈幅調變電路PAM。

值得注意的是，由於在第一模式下，脈寬調變電壓饋入端VPWM的電壓為可調變的，脈幅調變電壓饋入端VPAM的電壓為固定的，因此第一積體電路IC1所輸出至子畫素驅動電路PXr、PXg、PXb各自脈寬調變電路PWM的訊號SigR1、SigG1、SigB1可具有不同的訊號大小（如第4B圖所示），另一方面，第一積體電路IC1所輸出至子畫素驅動電路PXr、PXg、PXb各自脈幅調變電路PAM的訊號SigR2、SigG2、SigB2具有固定的訊號大小（如第4B圖所示）。應注意的是，第4B圖中訊號SigR1、SigG1、SigB1、SigR2、SigG2、SigB2之相對大小並非意欲限制本揭示內容，而僅為例示說明訊號SigR1、SigG1、SigB1具有可調變的大小，訊號SigR2、SigG2、SigB2則具有相同且固定的大小。

關於驅動電路400在第二模式下的控制訊號，請同時參照第4A圖及第4C圖，第4C圖為根據本揭示內容一實施例之第4A圖中的驅動電路400在第二模式下的控制訊號時序圖。類似於第4B圖之實施例，在第4C圖之實施例中，控制訊號Sm1r、Sm1g、Sm1b、Sm2r、Sm2g、Sm2b分別在不同的時段具有低邏輯位準，第一積體電路C1則針對不同的時段輸出對應的訊號SigR1、SigG1、SigB1、SigR2、SigG2、SigB2。例如，第一積體電路IC1首先輸出訊號SigR1，此時除了第三控制訊號SP外，僅有控制訊號Sm1r具有低邏輯位準，因此第十四電晶體T14r被導通，訊號SigR1將被傳送至子畫素驅動電路PXr的脈寬調變電路PWM。關於其他訊號（即訊號SigG1、SigB1、SigR2、SigG2、SigB2）在第二模式下之傳輸，可參照前述相關說明，不再贅述。

值得注意的是，由於在第二模式下，脈寬調變電壓饋入端VPWM的電壓為固定的，脈幅調變電壓饋入端VPAM的電壓為可調變的，因此第一積體電路IC1所輸出至子畫素驅動電路PXr、PXg、PXb各自脈寬調變電路PWM的訊號SigR1、SigG1、SigB1具有固定的訊號大小（如第4C圖所示），另一方面，第一積體電路IC1所輸出至子畫素驅動電路PXr、PXg、PXb各自脈幅調變電路PAM的訊號SigR2、SigG2、SigB2可具有不同的訊號大小（如第4C圖所示）。應注意的是，第4C圖中訊號SigR1、SigG1、SigB1、SigR2、SigG2、SigB2之相對大小並非意欲限制本揭示內容，而僅為例示說明訊號SigR1、SigG1、SigB1具有相同且固定的大小，訊號SigR2、SigG2、SigB2則具有可調變的大小。

請參照第4D圖，第4D圖為根據本揭示內容一實施例之第一模式及第二模式下的驅動電流-時間關係圖。如前所述，本揭示內容之驅動電路在高灰階度（即高亮度）時使用第一模式。在第4D圖中，曲線C1及曲線C2代表顯示器中不同位置的發光二極體在第一模式下驅動電路與時間的關係。在第一模式下，脈幅調變電壓饋入端VPAM的電壓為固定的，因此可以提供大的驅動電流以提高發光二極體至最大亮度，進而提升顯示器的對比度。

另一方面，本揭示內容在低灰階度（即低亮度）時使用第二模式。在第4D圖中，曲線C3及曲線C4代表顯示器中不同位置的發光二極體在第二模式下驅動電路與時間的關係。由於曲線C4所代表的發光二極體相對於曲線C3所代表的發光二極體，與顯示器中驅動電路的控制訊號具有較遠之距離，因此驅動電路控制訊號關斷兩個發光二極體的時間將有一時間差dT（或者說訊號延遲）。如此的時間差dT即會造成兩個發光二極體的亮度不一致，此亮度不一致等同於曲線C3所形成面積與曲線C4所形成面積之間的差異（即第4D圖中的面積A1）。

值得注意的是，在低灰階時使用第二模式，相較於不使用第二模式，能夠降低不同位置發光二極體的亮度不一致。曲線C5及曲線C6代表顯示器中不同位置的發光二極體在低灰階時使用第一模式之驅動電路與時間的關係。曲線C5及曲線C6所代表發光二極體接收的控制訊號同樣地會有時間差dT，且其亮度不一致等同面積A2。從曲線C5及曲線C6可看出，在低灰階時若使用大的驅動電流則其發光時間將較短，因此時間差dT所造成的不同位置發光二極體的亮度差異將影響較大。由於面積A2相比於曲線C5所形成面積具有較高的比值，面積A1相比於曲線C3所形成面積具有較低的比值，因此在低灰階時使用第一模式的亮度不一致將大於使用第二模式的亮度不一致，代表在低灰階時使用第二模式有助於提高不同位置發光二極體的亮度一致性。

在另一實施例中，驅動電路100可透過不同的電路配置及訊號傳輸以於第一模式及第二模式之間切換。請參照第5A圖，第5A圖為根據本揭示內容一實施例之驅動電路500的電路架構圖。在一實施例中，驅動電路500包含子畫素驅動電路PXr、子畫素驅動電路PXg、子畫素驅動電路PXb，此外驅動電路500尚包含第十六電晶體T16r、T16g、T16b，第三多工器M3r、M3g、M3b，以及第十七電晶體T17r、T17g、T17b。子畫素驅動電路PXr、PXg、PXb與第1圖實施例的驅動電路100具有相同元件及其連接關係，第十六電晶體T16r、第三多工器M3r以及第十七電晶體T17r對應至子畫素驅動電路PXr，第十六電晶體T16g、第三多工器M3g以及第十七電晶體T17g對應至子畫素驅動電路PXg，第十六電晶體T16b、第三多工器M3b以及第十七電晶體T17b對應至子畫素驅動電路PXb。子畫素驅動電路PXr、PXg、PXb與第1圖實施例中的驅動電路100具有相同的電路配置。

承前實施例，請同時參照第1圖及第5A圖，子畫素驅動電路PXr、PXg、PXb中各自的脈寬調變電壓饋入端VPWM的電壓是透過第二積體電路IC2來提供，而其各自的脈幅調變電壓饋入端VPAM的電壓是透過第三積體電路IC3來提供。

以下說明子畫素驅動電路PXr與第二積體電路IC2及第三積體電路IC3間的電路配置。第十六電晶體T16r其第一端電性連接第二積體電路IC2，其第二端電性連接脈寬調變電路PWM中的脈寬調變電壓饋入端VPWM；第十七電晶體T17r其第一端電性連接第三積體電路IC3，其第二端電性連接脈幅調變電路PAM中的脈幅調變電壓饋入端VPAM；第三多工器M3r電性連接第十六電晶體T16r以及第十七電晶體T17r的閘極端，且用以控制第十六電晶體T16r以及第十七電晶體T17r導通的時點。

如第5A圖所示，子畫素驅動電路PXg與第二積體電路IC2及第三積體電路IC3間的電路配置，相似於上述子畫素驅動電路PXr與第二積體電路IC2及第三積體電路IC3間的電路配置。換言之，子畫素驅動電路PXg的脈寬調變電路PWM透過第十六電晶體T16g電性連接第二積體電路IC2，子畫素驅動電路PXg的脈幅調變電路PAM透過第十七電晶體T17g電性連第三積體電路IC3，第三多工器M3g電性連接第十六電晶體T16g以及第十七電晶體T17g的閘極端。同樣地，子畫素驅動電路PXb與第二積體電路IC2及第三積體電路IC3間的電路配置相似於子畫素驅動電路PXr、PXg與第二積體電路IC2及第三積體電路IC3間的電路配置，請參照以上說明。

在一實施例中，如第5A圖所示，第十六電晶體T16r、T16g、T16b各自的第一端，以及第十七電晶體T17r、T17g、T17b各自的第一端相互電性連接。

接著說明驅動電路500在第一模式下的控制訊號。請同時參照第5A圖及第5B圖，第5B圖為根據本揭示內容一實施例之第5A圖中的驅動電路500在第一模式下的控制訊號時序圖。在一實施例中，第二積體電路IC2用以對子畫素驅動電路PXr、PXg、PXb傳送訊號Sic2，且訊號Sic2包含訊號SigR3、SigG3、SigB3，第三積體電路IC3用以對子畫素驅動電路PXr、PXg、PXb傳送訊號Sic3，且訊號Sic3包含訊號SigR4、SigG4、SigB4，第一多工器M3r用以傳送控制訊號Sm3r至第十七電晶體T17r的閘極端，第一多工器M3g用以傳送控制訊號Sm3g至第十七電晶體T17g的閘極端，第一多工器M3b用以傳送控制訊號Sm3b至第十七電晶體T17b的閘極端。

如第5B圖所示，在此實施例中，當第三控制訊號SP具有低邏輯位準時（亦即子畫素驅動電路PXr、PXg、PXb操作於如第3B圖實施例之資料寫入期間P2時），第二積體電路IC2傳送訊號Sic2至子畫素驅動電路PXr、PXg、PXb，第三積體電路IC3傳送訊號Sic3至子畫素驅動電路PXr、PXg、PXb，以將訊號SigR3、SigG3、SigB3、SigR4、SigG4、SigB4分別寫入子畫素驅動電路PXr、PXg、PXb中的第三電晶體T3及第一電晶體T1的閘極端（請參照第3B圖）。

詳細來說，如第5B圖所示，首先，第二積體電路IC2輸出訊號SigR3，同時第三積體電路IC3輸出訊號SigR4，此時除了第三控制訊號SP外，僅有控制訊號Sm3r具有低邏輯位準，因此第十六電晶體T16r及第十七電晶體T17r被導通，訊號SigR3進而被傳送至子畫素驅動電路PXr的脈寬調變電路PWM，訊號SigR4被傳送至子畫素驅動電路PXr的脈幅調變電路PAM。

接著，第二積體電路IC2輸出訊號SigG3，同時第三積體電路IC3輸出訊號SigG4，此時除了第三控制訊號SP外，僅有控制訊號Sm3g具有低邏輯位準，因此第十六電晶體T16g及第十七電晶體T17g被導通，訊號SigG3進而被傳送至子畫素驅動電路PXg的脈寬調變電路PWM，訊號SigG4被傳送至子畫素驅動電路PXg的脈幅調變電路PAM。

接著，第二積體電路IC2輸出訊號SigB3，同時第三積體電路IC3輸出訊號SigB4，此時除了第三控制訊號SP外，僅有控制訊號Sm3b具有低邏輯位準，因此第十六電晶體T16b及第十七電晶體T17b被導通，訊號SigB3進而被傳送至子畫素驅動電路PXb的脈寬調變電路PWM，訊號SigB4被傳送至子畫素驅動電路PXb的脈幅調變電路PAM。

值得注意的是，由於在第一模式下，脈寬調變電壓饋入端VPWM的電壓為可調變的，脈幅調變電壓饋入端VPAM的電壓為固定的，因此第二積體電路IC2所輸出至子畫素驅動電路PXr、PXg、PXb各自脈寬調變電路PWM的訊號SigR3、SigG3、SigB3可具有不同的訊號大小（如第5B圖所示），另一方面，第三積體電路IC3所輸出至子畫素驅動電路PXr、PXg、PXb各自脈幅調變電路PAM的訊號SigR4、SigG4、SigB4具有固定的訊號大小（如第5B圖所示）。應注意的是，第5B圖中訊號SigR3、SigG3、SigB3、SigR4、SigG4、SigB4之相對大小並非意欲限制本揭示內容，而僅為例示說明訊號SigR3、SigG3、SigB3具有可調變的大小，訊號SigR4、SigG4、SigB4則具有相同且固定的大小。

關於驅動電路500在第二模式下的控制訊號，請參照第5C圖，第5C圖為根據本揭示內容一實施例之第5A圖中的驅動電路500在第二模式下的控制訊號時序圖。類似於第5B圖之實施例，在第5C圖之實施例中，控制訊號Sm3r、Sm3g、Sm3b分別在不同的時段具有低邏輯位準，第二積體電路IC2及第三積體電路IC3則針對不同的時段輸出對應的訊號SigR3、SigG3、SigB3、SigR4、SigG4、SigB4。例如，首先，第二積體電路IC2輸出訊號SigR3，同時第三積體電路IC3輸出訊號SigR4，此時除了第三控制訊號SP外，僅有控制訊號Sm3r具有低邏輯位準，因此第十六電晶體T16r及第十七電晶體T17r被導通，訊號SigR3將被傳送至子畫素驅動電路PXr的脈寬調變電路PWM，訊號SigR4將被傳送至子畫素驅動電路PXr的脈幅調變電路PAM。關於後續其他訊號（SigG3、SigB3、SigG4、SigB4）之傳輸，可參照前述相關說明。

值得注意的是，由於在第二模式下，脈寬調變電壓饋入端VPWM的電壓為固定的，脈幅調變電壓饋入端VPAM的電壓為可調變的，因此第二積體電路IC2所輸出至子畫素驅動電路PXr、PXg、PXb中各自脈寬調變電路PWM的訊號SigR3、SigG3、SigB3具有固定的訊號大小（如第5C圖所示），另一方面，第三積體電路IC3所輸出至子畫素驅動電路PXr、PXg、PXb各自脈幅調變電路PAM的訊號SigR4、SigG4、SigB4可具有不同的訊號大小（如第5C圖所示）。應注意的是，第5C圖中訊號SigR3、SigG3、SigB3、SigR4、SigG4、SigB4之相對大小並非意欲限制本揭示內容，而僅為例示說明訊號SigR3、SigG3、SigB3具有相同且固定的大小，訊號SigR4、SigG4、SigB4則具有可調變的大小。

同樣地，驅動電路500透過在低灰階時切換為使用第二模式，有助於提升顯示器上不同位置發光二極體的亮度一致性。請參照前述關於第4D圖之說明。

在另一實施例中，驅動電路100可透過不同的電路配置及訊號傳輸以於第一模式及第二模式之間切換。請參照第6A圖，第6A圖為根據本揭示內容一實施例之驅動電路600的電路架構圖。在一實施例中，驅動電路600包含子畫素驅動電路PXr、子畫素驅動電路PXg、子畫素驅動電路PXb，此外驅動電路600尚包含第十八電晶體T18r、T18g、T18b，第四多工器M4r、M4g、M4b，以及第十九電晶體T19r、T19g、T19b。第十八電晶體T18r、第四多工器M4r以及第十九電晶體T19r對應至子畫素驅動電路PXr，第十八電晶體T18g、第四多工器M4g以及第十九電晶體T19g對應至子畫素驅動電路PXg，第十八電晶體T18b、第四多工器M4b以及第十九電晶體T19b對應至子畫素驅動電路PXb。

第6A圖實施例中的子畫素驅動電路PXr、PXg、PXb與第1圖實施例中的驅動電路100具有類似的元件及其連接關係，不過其控制訊號之接收則有不同。請同時參照第1圖及第6B圖，第6B圖為根據本揭示內容一實施例之驅動電路100’的電路架構圖。驅動電路100’即為第6A圖實施例中子畫素驅動電路PXr、PXg、PXb三者各自的電路結構。驅動電路100’與第1圖的驅動電路100具有同樣的元件及連接關係，兩者的不同點在於在驅動電路100’中，如第6B圖所示，第九電晶體T9及第十二電晶體T12的閘極端用以接收第四控制訊號SP1，第七電晶體T7及第十一電晶體T11的閘極端用以接收第五控制訊號SP2。相反地，在第1圖的驅動電路100中，第九電晶體T9、第十二電晶體T12、第七電晶體T7及第十一電晶體T11的閘極端皆用以接收相同的第三控制訊號SP。

請同時參照第6A圖及第6B圖，在子畫素驅動電路PXr、PXg、PXb中，其各自的脈寬調變電壓饋入端VPWM及脈幅調變電壓饋入端VPAM的電壓是透過第四積體電路IC4來提供。以下說明在驅動電路600中子畫素驅動電路PXr與第四積體電路IC4間的電路配置。第十八電晶體T18r其第一端電性連接第四積體電路IC4，其第二端電性連接脈寬調變電路PWM中的脈寬調變電壓饋入端VPWM；第十九電晶體T19r其第一端電性連接第四積體電路IC4，其第二端電性連接脈幅調變電路PAM中的脈幅調變電壓饋入端VPAM；第四多工器M4r電性連接第十八電晶體T18r以及第十九電晶體T19r的閘極端，且用以控制第十八電晶體T18r以及第十九電晶體T19r導通的時點。

如第6A圖所示，子畫素驅動電路PXg與第四積體電路IC4間的電路配置，相似於上述子畫素驅動電路PXr與第四積體電路IC4間的電路配置。換言之，子畫素驅動電路PXg的脈寬調變電路PWM透過第十八電晶體T18g電性連接第四積體電路IC4，子畫素驅動電路PXg的脈幅調變電路PAM透過第十九電晶體T19g電性連接第四積體電路IC4，第四多工器M4g電性連接第十八電晶體T18g以及第十九電晶體T19g的閘極端。同樣地，子畫素驅動電路PXb與第四積體電路IC4間的電路配置相似於子畫素驅動電路PXr、PXg與第四積體電路IC4間的電路配置，請參照以上說明。

在一實施例中，如第6A圖所示，第十八電晶體T18r、T18g、T18b各自的第一端，以及第十九電晶體T19r、T19g、T19b各自的第一端相互電性連接。

接著說明驅動電路600在第一模式下的控制訊號。請同時參照第6A圖及第6C圖，第6C圖為根據本揭示內容一實施例之第6A圖中的驅動電路600在第一模式下的控制訊號時序圖。在一實施例中，第四積體電路IC4用以對子畫素驅動電路PXr、PXg、PXb傳送訊號Sic4，且訊號Sic4包含訊號SigR5、SigG5、SigB5、SigR6、SigG6、SigB6，第四多工器M4r用以傳送控制訊號Sm4r至第十八電晶體T18r及第十九電晶體T19r的閘極端，第四多工器M4g用以傳送控制訊號Sm4g至第十八電晶體T18g及第十九電晶體T19g的閘極端，第四多工器M4b用以傳送控制訊號Sm4b至第十八電晶體T18b及第十九電晶體T19b的閘極端。

請同時參照第6A圖、第6B圖及第6C圖，當第四控制訊號SP1具有低邏輯位準時，第四積體電路IC4傳送訊號SigR5、SigG5、SigB5至子畫素驅動電路PXr、PXg、PXb的脈寬調變電路PWM，以將訊號SigR5、SigG5、SigB5分別寫入子畫素驅動電路PXr、PXg、PXb中的第三電晶體T3的閘極端。而當第五控制訊號SP2具有低邏輯位準時，第四積體電路IC4傳送訊號SigR6、SigG6、SigB6至子畫素驅動電路PXr、PXg、PXb的脈幅調變電路PAM，以將訊號SigR6、SigG6、SigB6分別寫入子畫素驅動電路PXr、PXg、PXb中的第一電晶體T1的閘極端。

詳細來說，如第6C圖所示，首先，第四積體電路IC4輸出訊號SigR5，此時除了第四控制訊號SP1外，僅有控制訊號Sm4r具有低邏輯位準，因此第十八電晶體T18r及第十九電晶體T19r被導通，訊號SigR5被傳送至子畫素驅動電路PXr的脈寬調變電路PWM及脈幅調變電路PAM，不過由於此時第五控制訊號SP2為高邏輯位準，因此子畫素驅動電路PXr的脈幅調變電路PAM的第十一電晶體T11並不會被導通（請參照第6B圖），訊號SigR5不會被寫入至第一電晶體T1的閘極端。

接著，第四積體電路IC4輸出訊號SigG5，此時除了第四控制訊號SP1外，僅有控制訊號Sm4g具有低邏輯位準，因此第十八電晶體T18g及第十九電晶體T19g被導通，訊號SigG5被傳送至子畫素驅動電路PXg的脈寬調變電路PWM及脈幅調變電路PAM，不過由於此時第五控制訊號SP2為高邏輯位準，因此子畫素驅動電路PXg的脈幅調變電路PAM的第十一電晶體T11並不會被導通（請參照第6B圖），訊號SigG5不會被寫入至第一電晶體T1的閘極端。

接著，第四積體電路IC4輸出訊號SigB3，此時除了第四控制訊號SP1外，僅有控制訊號Sm4b具有低邏輯位準，因此第十八電晶體T18b及第十九電晶體T19b被導通，訊號SigB5被傳送至子畫素驅動電路PXb的脈寬調變電路PWM及脈幅調變電路PAM，不過由於此時第五控制訊號SP2為高邏輯位準，因此子畫素驅動電路PXb的脈幅調變電路PAM的第十一電晶體T11並不會被導通（請參照第6B圖），訊號SigB5不會被寫入至第一電晶體T1的閘極端。

接著，第四積體電路IC4輸出訊號SigR6，此時除了第五控制訊號SP2外，僅有控制訊號Sm4r具有低邏輯位準，因此第十八電晶體T18r及第十九電晶體T19r被導通，訊號SigR6被傳送至子畫素驅動電路PXr的脈寬調變電路PWM及脈幅調變電路PAM，不過由於此時第四控制訊號SP1為高邏輯位準，因此子畫素驅動電路PXr的脈寬調變電路PWM的第十二電晶體T12並不會被導通（請參照第6B圖），訊號SigR6不會被寫入至第三電晶體T3的閘極端。

接著，第四積體電路IC4輸出訊號SigG6，此時除了第五控制訊號SP2外，僅有控制訊號Sm4g具有低邏輯位準，因此第十八電晶體T18g及第十九電晶體T19g被導通，訊號SigG6被傳送至子畫素驅動電路PXg的脈寬調變電路PWM及脈幅調變電路PAM，不過由於此時第四控制訊號SP1為高邏輯位準，因此子畫素驅動電路PXg的脈寬調變電路PWM的第十二電晶體T12並不會被導通（請參照第6B圖），訊號SigG6不會被寫入至第三電晶體T3的閘極端。

接著，第四積體電路IC4輸出訊號SigB6，此時除了第五控制訊號SP2外，僅有控制訊號Sm4b具有低邏輯位準，因此第十八電晶體T18b及第十九電晶體T19b被導通，訊號SigB6被傳送至子畫素驅動電路PXb的脈寬調變電路PWM及脈幅調變電路PAM，不過由於此時第四控制訊號SP1為高邏輯位準，因此子畫素驅動電路PXb的脈寬調變電路PWM的第十二電晶體T12並不會被導通（請參照第6B圖），訊號SigB6不會被寫入至第三電晶體T3的閘極端。

值得注意的是，由於在第一模式下，脈寬調變電壓饋入端VPWM的電壓為可調變的，脈幅調變電壓饋入端VPAM的電壓為固定的，因此第四積體電路IC4所輸出至子畫素驅動電路PXr、PXg、PXb中各自脈寬調變電路PWM的訊號SigR5、SigG5、SigB5可具有不同的訊號大小（如第6C圖所示），另一方面，第四積體電路IC4所輸出至子畫素驅動電路PXr、PXg、PXb中各自脈幅調變電路PAM的訊號SigR6、SigG6、SigB6具有固定的訊號大小（如第6C圖所示）。應注意的是，第6C圖中訊號SigR5、SigG5、SigB5、SigR6、SigG6、SigB6之相對大小並非意欲限制本揭示內容，而僅為例示說明訊號SigR5、SigG5、SigB5具有可調變的大小，訊號SigR6、SigG6、SigB6則具有相同且固定的大小。

關於驅動電路600在第二模式下的控制訊號，請參照第6D圖，第6D圖為根據本揭示內容一實施例之第6A圖中的驅動電路600在第二模式下的控制訊號時序圖。類似於第6C圖之實施例，在第6D圖之實施例中，控制訊號Sm4r、Sm4g、Sm4b分別在不同的時段具有低邏輯位準，第四積體電路IC4則針對不同的時段輸出對應的訊號SigR5、SigG5、SigB5、SigR6、SigG6、SigB6。例如，首先，第四積體電路IC4輸出訊號SigR5，此時除了第四控制訊號SP1外，僅有控制訊號Sm4r具有低邏輯位準，因此第十八電晶體T18r及第十九電晶體T19r被導通，訊號SigR5將被傳送至子畫素驅動電路PXr的脈寬調變電路PWM及脈幅調變電路PAM，不過由於此時第五控制訊號SP2為高邏輯位準，因此子畫素驅動電路PXr的脈幅調變電路PAM的第十一電晶體T11並不會被導通（請參照第6B圖），訊號SigR5不會被寫入至第一電晶體T1的閘極端。關於後續其他訊號（亦即SigG5、SigB5、SigR6、SigG6、SigB6）之傳輸，可參照前述相關說明，不再贅述。

值得注意的是，由於在第二模式下，脈寬調變電壓饋入端VPWM的電壓為固定的，脈幅調變電壓饋入端VPAM的電壓為可調變的，因此第四積體電路IC4所輸出至子畫素驅動電路PXr、PXg、PXb中各自脈寬調變電路PWM的訊號SigR5、SigG5、SigB5具有固定的訊號大小（如第6D圖所示），另一方面，第四積體電路IC4所輸出至子畫素驅動電路PXr、PXg、PXb中各自脈幅調變電路PAM的訊號SigR6、SigG6、SigB6可具有不同的訊號大小（如第6D圖所示）。應注意的是，第6D圖中訊號SigR5、SigG5、SigB5、SigR6、SigG6、SigB6之相對大小並非意欲限制本揭示內容，而僅為例示說明訊號SigR5、SigG5、SigB5具有相同且固定的大小，訊號SigR6、SigG6、SigB6則具有可調變的大小。

同樣地，驅動電路600透過在低灰階時切換為使用第二模式，有助於提升顯示器上不同位置發光二極體的亮度一致性。請參照前述關於第4D圖之說明。

綜上所述，透過如第4A圖、第5A圖、第6A圖及第6B圖所示之電路配置，以及如第4B圖、第4C圖、第5B圖、第5C圖、第6C圖、第6D圖所示之控制訊號時序，本揭示內容之驅動電路可具有第一模式及第二模式，以根據不同的灰階度採取不同驅動模式，進而改善顯示器的亮度一致性。

根據前揭實施例之說明，本揭示內容亦揭露一種驅動方法。請參照第7圖，第7圖為根據本揭示內容一實施例之驅動方法700的流程圖。驅動方法700用以驅動畫素電路（如第1圖之驅動電路100或第6B圖實施例之驅動電路100’）。如第7圖所示，驅動方法700包含步驟S710及步驟S720。

在步驟S710中，在第一模式下，調變畫素電路的脈寬調變電壓饋入端的電壓，並固定變畫素電路的脈幅調變電壓饋入端的電壓。關於如何調變脈寬調變電壓饋入端的電壓並固定脈幅調變電壓饋入端的電壓，可參照前述第4A圖、第4B圖、第5A圖、第5B圖、第6A圖、第6C圖實施例之相關說明，應注意的是，此些實施例僅作為可執行驅動方法700的例示電路結構及控制訊號時序，相關技術領域具有通常知識者若以其他類似的電路配置及控制訊號執行驅動方法700，應理解為仍為本揭示內容所涵括。

在步驟S720中，在第二模式下，固定變畫素電路的脈寬調變電壓饋入端的電壓，調變變畫素電路的脈幅調變電壓饋入端的電壓。可參照前述第4A圖、第4C圖、第5A圖、第5C圖、第6A圖、第6D圖實施例之相關說明，應注意的是，此些實施例僅作為可執行驅動方法700的例示電路結構及控制訊號時序，相關技術領域具有通常知識者若以其他類似的電路配置及控制訊號執行驅動方法700，應理解為仍為本揭示內容所涵括。

其中，脈寬調變電壓饋入端的電壓控制驅動訊號的持續時間，脈幅調變電壓饋入端的電壓控制驅動訊號的大小。驅動訊號用以驅動畫素電路中的發光二極體進行發光。

應注意的是，在一實施例中，步驟S710及步驟S720之順序可以交換。在一實施例中，驅動方法700是根據顯示器的灰階度以決定進行第一模式或第二模式中之一者，例如在八位元灰階下，當灰階度大於等於第十一階時，驅動方法使用第一模式來驅動發光二極體，當灰階度小於第十一階時，驅動方法使用第二模式來驅動發光二極體。

綜上所述，驅動方法700在第一模式及第二模式下，對顯示器驅動面板的脈寬調變電壓饋入端及脈幅調變電壓饋入端施以不同的電壓，進而改善顯示器的亮度一致性。

雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本發明。任何熟習此技藝之人，在不脫離本揭示內容之精神及範圍內，當可作各種更動及潤飾。本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。

100: 驅動電路 100’: 驅動電路 400: 驅動電路 500: 驅動電路 600: 驅動電路 700: 驅動方法 C1: 第一電容 C2: 第二電容 C3: 第三電容 C4: 第四電容 EM: 發光訊號 EMC: 發光控制電路 EMD: 發光裝置 IC1: 第一積體電路 IC2: 第二積體電路 IC3: 第三積體電路 IC4: 第四積體電路 LED: 發光二極體 M1r、M1g、M1b: 第一多工器 M2r、M2g、M2b: 第二多工器 M3r、M3g、M3b: 第三多工器 M4r、M4g、M4b: 第四多工器 P1: 重置期間 P2: 資料寫入期間 P3: 開啟電流路徑期間 P4: 發光期間 PAM: 脈幅調變電路 PG: 第一控制訊號 PXr、PXg、PXb: 子畫素驅動電路 PWM: 脈寬調變電路 RST: 重置訊號 S710、S720: 步驟 Sic1: 訊號 Sic2: 訊號 Sic3: 訊號 Sic4: 訊號 SigR1、SigG1、SigB1、SigR2、SigG2、SigB2: 訊號 SigR3、SigG3、SigB3、SigR4、SigG4、SigB4: 訊號 SigR5、SigG5、SigB5、SigR6、SigG6、SigB6: 訊號 SET: 設定訊號 Sm1r、Sm1g、Sm1b、Sm2r、Sm2g、Sm2b: 控制訊號 Sm3r、Sm3g、Sm3b: 控制訊號 Sm4r、Sm4g、Sm4b: 控制訊號 SP: 第三控制訊號 SP1: 第四控制訊號 SP2: 第五控制訊號 SWP: 第二控制訊號 T1: 第一電晶體 T2: 第二電晶體 T3: 第三電晶體 T4: 第四電晶體 T5: 第五電晶體 T6: 第六電晶體 T7: 第七電晶體 T8: 第八電晶體 T9: 第九電晶體 T10: 第十電晶體 T11: 第十一電晶體 T12: 第十二電晶體 T13: 第十三電晶體 T14r、T14g、T14b: 第十四電晶體 T15r、T15g、T15b: 第十五電晶體 T16r、T16g、T16b: 第十六電晶體 T17r、T17g、T17b: 第十七電晶體 T18r、T18g、T18b: 第十八電晶體 T19r、T19g、T19b: 第十九電晶體 T20: 第二十電晶體 T21: 第二十一電晶體 T22: 第二十二電晶體 T23: 第二十三電晶體 VDD: 第一系統電壓端 VPAM: 脈幅調變電壓饋入端 VPWM: 脈寬調變電壓饋入端 VSET: 第三系統電壓端 VSS: 第二系統電壓端

為使本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下： 第1圖為根據本揭示內容一實施例之驅動電路的電路架構圖。 第2圖為根據本揭示內容一實施例之第1圖中的驅動電路的控制訊號時序圖。 第3A圖為根據本揭示內容一實施例之第1圖中的驅動電路在重置期間中的電路狀態圖。 第3B圖為根據本揭示內容一實施例之第1圖中的驅動電路在資料寫入期間中的電路狀態圖。 第3C圖為根據本揭示內容一實施例之第1圖中的驅動電路在開啟電流路徑期間中的電路狀態圖。 第3D圖為根據本揭示內容一實施例之第1圖中的驅動電路在發光期間中的電路狀態圖。 第4A圖為根據本揭示內容一實施例之驅動電路的電路架構圖。 第4B圖為根據本揭示內容一實施例之第4A圖中的驅動電路在第一模式下的控制訊號時序圖。 第4C圖為根據本揭示內容一實施例之第4A圖中的驅動電路在第二模式下的控制訊號時序圖。 第4D圖為根據本揭示內容一實施例之第一模式及第二模式下的驅動電流-時間關係圖。 第5A圖為根據本揭示內容一實施例之驅動電路的電路架構圖。 第5B圖為根據本揭示內容一實施例之第5A圖中的驅動電路在第一模式下的控制訊號時序圖。 第5C圖為根據本揭示內容一實施例之第5A圖中的驅動電路在第二模式下的控制訊號時序圖。 第6A圖為根據本揭示內容一實施例之驅動電路的電路架構圖。 第6B圖為根據本揭示內容一實施例之驅動電路的電路架構圖。 第6C圖為根據本揭示內容一實施例之第6A圖中的驅動電路在第一模式下的控制訊號時序圖。 第6D圖為根據本揭示內容一實施例之第6A圖中的驅動電路在第二模式下的控制訊號時序圖。 第7圖為根據本揭示內容一實施例之驅動方法的流程圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100: 驅動電路 C1: 第一電容 C2: 第二電容 C3: 第三電容 C4: 第四電容 EM: 發光訊號 EMC: 發光控制電路 EMD: 發光裝置 LED: 發光二極體 PAM: 脈幅調變電路 PG: 第一控制訊號 PWM: 脈寬調變電路 RST: 重置訊號 SET: 設定訊號 SP: 第三控制訊號 SWP: 第二控制訊號 T1: 第一電晶體 T2: 第二電晶體 T3: 第三電晶體 T4: 第四電晶體 T5: 第五電晶體 T6: 第六電晶體 T7: 第七電晶體 T8: 第八電晶體 T9: 第九電晶體 T10: 第十電晶體 T11: 第十一電晶體 T12: 第十二電晶體 T13: 第十三電晶體 T20: 第二十電晶體 T21: 第二十一電晶體 T22: 第二十二電晶體 T23: 第二十三電晶體 VDD: 第一系統電壓端 VPAM: 脈幅調變電壓饋入端 VPWM: 脈寬調變電壓饋入端 VSET: 第三系統電壓端 VSS: 第二系統電壓端

Claims (10)

1. 一種驅動電路，包含：一脈幅調變電路，用以控制一驅動訊號的大小，包含：一第一電晶體；一第一電容，其第一端電性連接該第一電晶體的閘極端；以及一第二電晶體，其第一端電性連接該第一電容的第一端，其第二端電性連接該第一電晶體的第二端；以及一脈寬調變電路，用以控制該驅動訊號的持續時間，包含：一第二電容；一第三電晶體，其閘極端電性連接該第二電容的第二端；以及一第四電晶體，其第一端電性連接該第三電晶體的閘極端，其第二端電性連接該第三電晶體的第二端，其閘極端電性連接該第二電晶體的閘極端並用以接收一第一控制訊號。
2. 如請求項1所述的驅動電路，其中，該脈幅調變電路進一步包含：一第五電晶體，其第一端電性連接該第一電晶體的第一端，其第二端電性連接該第一電容的第二端，其閘極端用以接收一發光訊號；一第六電晶體，其第一端電性連接該第五電晶體的第 一端，其第二端電性連接一第一系統電壓端，其閘極端用以接收該發光訊號；以及一第七電晶體，其第一端電性連接該第五電晶體的第二端，其第二端電性連接該第一系統電壓端；以及該脈寬調變電路進一步包含：一第八電晶體，其第一端電性連接該第一系統電壓端，其第二端電性連接該第三電晶體的第一端，其閘極端用以接收該發光訊號；一第九電晶體，其第一端電性連接該第一系統電壓端，其第二端電性連接該第二電容的第一端；以及一第十電晶體，其第一端電性連接該第八電晶體的第二端，其第二端電性連接該第九電晶體的第二端，其閘極端用以接收該發光訊號。
3. 如請求項2所述的驅動電路，其中，該脈幅調變電路進一步包含：一第十一電晶體，其第一端電性連接一脈幅調變電壓饋入端，其第二端電性連接該第一電晶體的第一端；以及該脈寬調變電路進一步包含：一第十二電晶體，其第一端電性連接一脈寬調變電壓饋入端，其第二端電性連接該第三電晶體的第一端；以及一第三電容，其第一端電性連接該第三電晶體的閘極 端，其第二端用以接收一第二控制訊號。
4. 如請求項3所述的驅動電路，其中：該第七電晶體、該第九電晶體、該第十一電晶體及該第十二電晶體的閘極端皆用以接收一第三控制訊號。
5. 如請求項1所述的驅動電路，進一步包含：一發光控制電路，電性連接該脈幅調變電路及該脈寬調變電路；一第五電晶體，其第一端電性連接該發光控制電路，其閘極端用以接收一發光訊號；以及一發光二極體，其陽極端電性連接該第五電晶體的第二端，其陰極端電性連接一第二系統電壓端。
6. 如請求項3所述的驅動電路，其中根據不同的灰階度使用一第一模式及一第二模式來驅動一發光二極體，在該第一模式下，該脈寬調變電壓饋入端的電壓為可調變的，該脈幅調變電壓饋入端的電壓為固定的，在該第二模式下，該脈寬調變電壓饋入端的電壓為固定的，該脈幅調變電壓饋入端的電壓為可調變的。
7. 如請求項6所述的驅動電路，進一步包含：一第十四電晶體，其第一端電性連接一第一積體電路， 其第二端電性連接該脈寬調變電壓饋入端；一第一多工器，電性連接該第十四電晶體的閘極端，該第一多工器用以控制該第十四電晶體導通的時點；一第十五電晶體，其第一端電性連接該第一積體電路，其第二端電性連接該脈幅調變電壓饋入端；以及一第二多工器，電性連接該第十五電晶體的閘極端，該第二多工器用以控制該第十五電晶體導通的時點。
8. 如請求項6所述的驅動電路，進一步包含：一第十六電晶體，其第一端電性連接一第二積體電路，其第二端電性連接該脈寬調變電壓饋入端；一第十七電晶體，其第一端電性連接一第三積體電路，其第二端電性連接該脈幅調變電壓饋入端；以及一第三多工器，電性連接該第十六電晶體的閘極端及該第十七電晶體的閘極端，該第三多工器用以控制該第十六電晶體及該第十七電晶體導通的時點。
9. 如請求項6所述的驅動電路，進一步包含：一第十八電晶體，其第一端電性連接一第四積體電路，其第二端電性連接該脈寬調變電壓饋入端；一第十九電晶體，其第一端電性連接該第四積體電路，其第二端電性連接該脈幅調變電壓饋入端；以及一第四多工器，電性連接該第十八電晶體的閘極端及該第十九電晶體的閘極端，該第四多工器用以控制該第十八 電晶體及該第十九電晶體導通的時點，其中，該第九電晶體及該第十二電晶體的閘極端用以接收一第四控制訊號，該第七電晶體及該第十一電晶體的閘極端用以接收一第五控制訊號。
10. 一種驅動方法，用以驅動一畫素電路，包含：在一第一模式下，調變該畫素電路的一脈寬調變電壓饋入端的電壓，並固定該畫素電路的一脈幅調變電壓饋入端的電壓；以及在一第二模式下，固定該脈寬調變電壓饋入端的電壓，調變該脈幅調變電壓饋入端的電壓，其中，該脈寬調變電壓饋入端的電壓控制一驅動訊號的持續時間，該脈幅調變電壓饋入端的電壓控制該驅動訊號的大小。

Images