CN114203081B - 栅极驱动单元、驱动方法、栅极驱动电路和显示装置 - Google Patents

栅极驱动单元、驱动方法、栅极驱动电路和显示装置 Download PDF

Info

Publication number
CN114203081B
CN114203081B CN202010908595.6A CN202010908595A CN114203081B CN 114203081 B CN114203081 B CN 114203081B CN 202010908595 A CN202010908595 A CN 202010908595A CN 114203081 B CN114203081 B CN 114203081B
Authority
CN
China
Prior art keywords
node
electrically connected
control
input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010908595.6A
Other languages
English (en)
Other versions
CN114203081A (zh
Inventor
商广良
张洁
卢江楠
李梅
刘利宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010908595.6A priority Critical patent/CN114203081B/zh
Priority to PCT/CN2021/112322 priority patent/WO2022048425A1/zh
Priority to US17/905,620 priority patent/US11798458B2/en
Publication of CN114203081A publication Critical patent/CN114203081A/zh
Priority to US18/466,619 priority patent/US20230419878A1/en
Application granted granted Critical
Publication of CN114203081B publication Critical patent/CN114203081B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electronic Switches (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明提供一种栅极驱动单元、驱动方法、栅极驱动电路和显示装置。栅极驱动单元包括第一输入节点控制电路和电荷泵电路；第一输入节点控制电路在时钟信号的控制下，导通或断开输入端与第一输入节点之间的连接；电荷泵电路当第一输入节点的电压信号为第一电压信号时，在输入时钟信号的控制下，控制将第一输入节点的电压信号转换为第一节点的电压信号，且使得第一节点的电压信号的极性与第一输入节点的电压信号的极性相同，第一节点的电压信号的电压值的绝对值大于第一输入节点的电压信号的电压值的绝对值。本发明能够在保持阶段充分拉低或升高第一节点的电位，使得输出的栅极驱动信号的电位不受噪声干扰的影响。

Description

栅极驱动单元、驱动方法、栅极驱动电路和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种栅极驱动单元、驱动方法、栅极驱动电路和显示装置。
背景技术
为了使保持像素亮度波动在合理的范围内，静态画面时仍然需要刷新数据，因为控制亮度的电压会由于漏电而随时间变化。为了降低功耗，降低刷新频率是比较有效的方法，同时还需要保持显示质量，就需要减少像素漏电速度，而氧化物半导体具有超低漏电的特性，满足这种需求。为了保证像素充电速度和较小的寄生电容，比较好的办法是结合采用LTPO(Low Temperature Polycrystalline Oxide，低温多晶氧化物)工艺。现有的栅极驱动单元在工作时，不能在保持阶段使得输出的栅极驱动信号的电位不受噪声干扰的影响。
发明内容
本发明的主要目的在于提供一种栅极驱动单元、驱动方法、栅极驱动电路和显示装置，以解决现有的栅极驱动单元不能在保持阶段控制输出的栅极驱动信号的电位不受噪声干扰的影响的问题。
为了达到上述目的，本发明提供了一种栅极驱动单元，包括第一输入节点控制电路和电荷泵电路；
所述第一输入节点控制电路分别与时钟信号端、输入端和第一输入节点电连接，用于在所述时钟信号端提供的时钟信号的控制下，导通或断开所述输入端与所述第一输入节点之间的连接；
所述电荷泵电路分别与所述第一输入节点、输入时钟信号端和第一节点电连接，用于当所述第一输入节点的电压信号为第一电压信号时，在所述输入时钟信号端提供的输入时钟信号的控制下，控制将所述第一输入节点的电压信号转换为所述第一节点的电压信号，且使得所述第一节点的电压信号的极性与所述第一输入节点的电压信号的极性相同，所述第一节点的电压信号的电压值的绝对值大于所述第一输入节点的电压信号的电压值的绝对值。
可选的，所述栅极驱动单元包括输出电路，所述输出电路包括第一输出晶体管，所述第一输出晶体管的控制极与所述第一节点电连接，所述第一输出晶体管的第一极与输出电压端电连接，所述第一输出晶体管的第二极与栅极驱动信号输出端电连接。
可选的，所述电荷泵电路包括输入储能子电路、通断控制子电路和第一储能子电路；
所述输入储能子电路的第一端与所述输入时钟信号端电连接，所述输入储能子电路的第二端与所述第一输入节点电连接，用于储存电能且根据所述输入时钟信号的电位控制所述第一输入节点的电位；
所述通断控制子电路分别与所述第一输入节点和所述第一节点电连接，用于在所述第一输入节点的电位的控制下，导通或断开所述第一输入节点与所述第一节点之间的连接；
所述第一储能子电路与所述第一节点电连接，用于储存电能且维持所述第一节点的电位。
可选的，所述电荷泵电路包括输入储能子电路、通断控制子电路、开关控制子电路和第一储能子电路；
所述输入储能子电路的第一端与第一控制节点电连接，所述输入储能子电路的第二端与所述第一输入节点电连接，用于储存电能且根据第一控制节点的电位控制所述第一输入节点的电位；
所述通断控制子电路分别与所述第一输入节点和所述第一节点电连接，用于在所述第一输入节点的电位的控制下，导通或断开所述第一输入节点与所述第一节点之间的连接；
所述第一储能子电路与所述第一节点电连接，用于储存电能且维持所述第一节点的电位；
所述开关控制子电路分别与所述第一输入节点、输入时钟信号端和所述第一控制节点电连接，用于在所述第一输入节点的电位的控制下，导通或断开所述输入时钟信号端与所述第一控制节点之间的连接。
可选的，所述输入储能子电路包括输入电容，所述第一储能子电路包括第一存储电容，所述通断控制子电路包括通断控制晶体管；
所述输入电容的第一端与所述输入时钟信号端电连接，所述输入电容的第二端与所述第一输入节点电连接；
所述第一存储电容的第一端与所述第一节点电连接，所述第一存储电容的第二端与第二电压端电连接；
所述通断控制晶体管的控制极和所述通断控制晶体管的第一极与所述第一输入节点电连接，所述通断控制晶体管的第二极与所述第一节点电连接。
可选的，所述输入储能子电路包括输入电容，所述第一储能子电路包括第一存储电容，所述通断控制子电路包括通断控制晶体管；
所述输入电容的第一端与所述第一控制节点电连接，所述输入电容的第二端与所述第一输入节点电连接；
所述第一存储电容的第一端与所述第一节点电连接，所述第一存储电容的第二端与第二电压端电连接；
所述通断控制晶体管的控制极和所述通断控制晶体管的第一极与所述第一输入节点电连接，所述通断控制晶体管的第二极与所述第一节点电连接。
可选的，所述输入电容的电容值与所述第一存储电容的电容值之间的比值大于或等于1而小于或等于10。
可选的，所述开关控制子电路包括开关控制晶体管；
所述开关控制晶体管的控制极与所述第一输入节点电连接，所述开关控制晶体管的第一极与所述输入时钟信号端电连接，所述开关控制晶体管的第二极与所述第一控制节点电连接。
可选的，所述第一输入节点控制电路包括第一隔离节点控制子电路和第一隔离子电路；
所述第一隔离节点控制子电路分别与时钟信号端、输入端和第一隔离节点电连接，用于在所述时钟信号端提供的时钟信号的控制下，导通或断开所述输入端与所述第一隔离节点之间的连接；
所述第一隔离子电路分别与第二电压端、所述第一隔离节点和所述第一输入节点电连接，用于在第二电压端提供的第二电压信号的控制下，控制所述第一隔离节点与所述第一输入节点之间连通。
可选的，所述时钟信号端包括第一时钟信号端和第二时钟信号端；第一隔离节点控制子电路包括第一控制晶体管和第二控制晶体管；所述第一控制晶体管的控制极与所述第二时钟信号端电连接，所述第一控制晶体管的第一极与所述输入端电连接；所述第二控制晶体管的控制极与所述第一时钟信号端电连接，所述第二控制晶体管的第一极与所述第一控制晶体管的第二极电连接，所述第二控制晶体管的第二极与所述第一隔离节点电连接；或者，
所述时钟信号端包括第二时钟信号端，所述第一隔离节点控制子电路包括第一控制晶体管；所述第一控制晶体管的控制极与所述第二时钟信号端电连接，所述第一控制晶体管的第一极与所述输入端电连接，所述第一控制晶体管的第二极与所述第一隔离节点电连接；或者，
所述时钟信号端包括第一时钟信号端，所述第一隔离节点控制子电路包括第二控制晶体管；所述第二控制晶体管的控制极与所述第一时钟信号端电连接，所述第一控制晶体管的第一极与所述输入端电连接，所述第二控制晶体管的第二极与所述第一隔离节点电连接。
可选的，所述第一隔离子电路包括第一隔离晶体管；
所述第一隔离晶体管的控制极与所述第二电压端电连接，所述第一隔离晶体管的第一极与所述第一隔离节点电连接，所述第一隔离晶体管的第二极与所述第一输入节点电连接。
可选的，本发明实施例所述的栅极驱动单元还包括第一节点控制电路；
所述第一节点控制电路分别与第二输入节点、第三电压端和第一节点电连接，用于在所述第二输入节点的电位的控制下，控制将第三电压端输入的第三电压信号写入所述第一节点。
可选的，所述第一节点控制电路包括第一节点控制晶体管；
所述第一节点控制晶体管的控制极与所述第二输入节点电连接，所述第一节点控制晶体管的第一极与第三电压端电连接，所述第一节点控制晶体管的第二极与所述第一节点电连接。
可选的，本发明实施例所述的栅极驱动单元还包括第一储能电路；
所述第一储能电路分别与第二节点和第二时钟信号端电连接，用于根据第二时钟信号控制所述第二节点的电位。
可选的，本发明实施例所述的栅极驱动单元还包括栅极驱动信号输出端和第一储能电路；
所述第一储能电路分别与第二节点和所述栅极驱动信号输出端电连接，用于根据所述栅极驱动信号输出端输出的栅极驱动信号，控制第二节点的电位。
可选的，本发明实施例所述的栅极驱动单元还包括输出电路；
所述输出电路分别与第一节点、第二节点、栅极驱动信号输出端、输出电压端和第二时钟信号输出端电连接，用于在第一节点的电位的控制下，控制将输出电压信号写入所述栅极驱动信号输出端，并在第二节点的电位的控制下，将第二时钟信号写入所述栅极驱动信号输出端；
所述输出电压端用于提供输出电压信号。
可选的，所述输出电路包括第一输出晶体管和第二输出晶体管；
所述第一输出晶体管的控制极与所述第一节点电连接，所述第一输出晶体管的第一极与所述输出电压端电连接，所述第一输出晶体管的第二极与所述栅极驱动信号输出端电连接；
所述第二输出晶体管的控制极与所述第二节点电连接，所述第二输出晶体管的第一极与所述栅极驱动信号输出端电连接，所述第二输出晶体管的第二极与所述第二时钟信号端电连接。
可选的，本发明实施例所述的栅极驱动单元还包括第二节点控制电路；
所述第二节点控制电路包括第三输入节点控制子电路、第二输入节点控制子电路和第二节点控制子电路；
所述第三输入节点控制子电路分别与第一时钟信号端、第二电压端、第一输入节点和第三输入节点电连接，用于在第一时钟信号的控制下，将第二电压信号写入所述第三输入节点，并用于在第一输入节点的电位的控制下，将第一时钟信号写入所述第三输入节点；
所述第二输入节点控制子电路分别与所述第三输入节点、第二输入节点和输入时钟信号端电连接，用于在所述第三输入节点的电位的控制下将输入时钟信号写入所述第二输入节点，并用于根据所述第三输入节点的电位控制第二输入节点的电位；
所述第二节点控制子电路分别与所述第二输入节点、第一输入节点、第二节点和输入时钟信号端电连接，所述第二节点控制子电路还与第二时钟信号端或第三电压端电连接，用于在输入时钟信号的控制下，导通或断开所述第二输入节点与所述第二节点之间的连接，并用于在所述第一输入节点的电位的控制下，将第二时钟信号或第三电压信号写入第二节点。
可选的，所述第三输入节点控制子电路包括第三控制晶体管和第四控制晶体管，其中，
所述第三控制晶体管的控制极与第一时钟信号端电连接，所述第三控制晶体管的第一极与第二电压端电连接，所述第三控制晶体管的第二极与第三输入节点电连接；
所述第四控制晶体管的控制极与所述第一输入节点电连接，所述第四控制晶体管的第一极与所述第一时钟信号端电连接，所述第四控制晶体管的第二极与所述第三输入节点电连接。
可选的，本发明实施例所述的栅极驱动单元还包括第二节点控制电路；
所述第二节点控制电路包括第三输入节点控制子电路、第二输入节点控制子电路和第二节点控制子电路；
所述第三输入节点控制子电路分别与第一时钟信号端、第二电压端、第一隔离节点和第三输入节点电连接，用于在第一时钟信号的控制下，将第二电压信号写入所述第三输入节点，并用于在第一隔离节点的电位的控制下，将第一时钟信号写入所述第三输入节点；
所述第二输入节点控制子电路分别与所述第三输入节点、第二输入节点和输入时钟信号端电连接，用于在所述第三输入节点的电位的控制下将输入时钟信号写入所述第二输入节点，并用于根据所述第三输入节点的电位控制第二输入节点的电位；
所述第二节点控制子电路分别与所述第二输入节点、第一隔离节点、第二节点和输入时钟信号端电连接，所述第二节点控制子电路还与第二时钟信号端或第三电压端电连接，用于在输入时钟信号的控制下，导通或断开所述第二输入节点与所述第二节点之间的连接，并用于在所述第一输入节点的电位的控制下，将第二时钟信号或第三电压信号写入第二节点。
可选的，所述第三输入节点控制子电路包括第三控制晶体管和第四控制晶体管，其中，
所述第三控制晶体管的控制极与第一时钟信号端电连接，所述第三控制晶体管的第一极与第二电压端电连接，所述第三控制晶体管的第二极与第三输入节点电连接；
所述第四控制晶体管的控制极与所述第一隔离节点电连接，所述第四控制晶体管的第一极与所述第一时钟信号端电连接，所述第四控制晶体管的第二极与所述第三输入节点电连接。
可选的，所述第三输入节点控制子电路包括第三控制晶体管、第四控制晶体管和第二隔离晶体管；
所述第三控制晶体管的控制极与第一时钟信号端电连接，所述第三控制晶体管的第一极与第二电压端电连接，所述第三控制晶体管的第二极与第二隔离节点电连接；
所述第四控制晶体管的控制极与所述第一隔离节点电连接，所述第四控制晶体管的第一极与所述第一时钟信号端电连接，所述第四控制晶体管的第二极与所述第二隔离节点电连接；
所述第二隔离晶体管的控制极与第二电压端电连接，所述第二隔离晶体管的第一极与第二隔离节点电连接，所述第二隔离晶体管的第二极与第三输入节点电连接。
可选的，所述第二输入节点控制子电路包括第五控制晶体管和第一电容；
所述第五控制晶体管的控制极与所述第三输入节点电连接，所述第五控制晶体管的第一极与所述第二输入节点电连接，所述第五控制晶体管的第二极与输入时钟信号端电连接；
所述第一电容的第一端与所述第三输入节点电连接，所述第一电容的第二端与所述第二输入节点电连接。
可选的，所述第二节点控制子电路包括第六控制晶体管和第七控制晶体管；
所述第六控制晶体管的控制极与输入时钟信号端电连接，所述第六控制晶体管的第一极与所述第二输入节点电连接，所述第六控制晶体管的第二极与所述第二节点电连接；
所述第七控制晶体管的控制极与所述第一隔离节点电连接，所述第七控制晶体管的第一极与第二时钟信号端或第三电压端电连接，所述第七控制晶体管的第二极与所述第二节点电连接。
本发明还提供了一种驱动方法，应用于上述的栅极驱动单元，所述驱动方法包括：
第一输入节点控制电路在时钟信号端提供的时钟信号的控制下，导通或断开输入端与第一输入节点之间的连接；
当所述第一输入节点的电压信号为第一电压信号时，电荷泵电路在输入时钟信号端提供的输入时钟信号的控制下，控制将所述第一输入节点的电压信号转换为所述第一节点的电压信号，且使得所述第一节点的电压信号的极性与所述第一输入节点的电压信号的极性相同，所述第一节点的电压信号的电压值的绝对值大于所述第一输入节点的电压信号的电压值的绝对值。
本发明还提供了一种栅极驱动电路，包括上述的栅极驱动单元。
本发明还提供了一种显示装置，包括上述的栅极驱动电路。
与现有技术相比，本发明所述的栅极驱动单元、驱动方法、栅极驱动电路和显示装置能够在保持阶段充分拉低或升高第一节点的电位，使得在保持阶段，由第一节点控制的第一输出晶体管保持开启，进而使得在保持阶段，能够使得输出的栅极驱动信号的电位不受噪声干扰的影响。
附图说明
图1是本发明实施例所述的栅极驱动单元的结构图；
图2是本发明另一实施例所述的栅极驱动单元的结构图；
图3是本发明又一实施例所述的栅极驱动单元的结构图；
图4是本发明再一实施例所述的栅极驱动单元的结构图；
图5是本发明另一实施例所述的栅极驱动单元的结构图；
图6是本发明又一实施例所述的栅极驱动单元的结构图；
图7是本发明再一实施例所述的栅极驱动单元的结构图；
图8是本发明另一实施例所述的栅极驱动单元的结构图；
图9是本发明又一实施例所述的栅极驱动单元的结构图；
图10是本发明又一实施例所述的栅极驱动单元的结构图；
图11是本发明再一实施例所述的栅极驱动单元的结构图；
图12是本发明另一实施例所述的栅极驱动单元的结构图；
图13是本发明又一实施例所述的栅极驱动单元的结构图；
图14是本发明所述的栅极驱动单元的第一具体实施例的电路图；
图15是本发明所述的栅极驱动单元的第一具体实施例的工作时序图；
图16是本发明所述的栅极驱动单元的第二具体实施例的电路图；
图17是本发明所述的栅极驱动单元的第三具体实施例的电路图；
图18是本发明所述的栅极驱动单元的第三具体实施例的工作时序图；
图19是本发明所述的栅极驱动单元的第四具体实施例的电路图；
图20是本发明所述的栅极驱动单元的第五具体实施例的电路图；
图21是本发明所述的栅极驱动单元的第五具体实施例的工作时序图；
图22是本发明所述的栅极驱动单元的第六具体实施例的电路图；
图23是本发明所述的栅极驱动单元的第七具体实施例的电路图；
图24是本发明所述的栅极驱动单元的第八具体实施例的电路图；
图25是本发明所述的栅极驱动单元的第九具体实施例的电路图；
图26是本发明所述的栅极驱动单元的第十具体实施例的电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
如图1所示，本发明实施例所述的栅极驱动单元包括第一输入节点控制电路10和电荷泵电路11；
所述第一输入节点控制电路10分别与时钟信号端K0、输入端I1和第一输入节点P11电连接，用于在所述时钟信号端K0提供的时钟信号的控制下，导通或断开所述输入端I1与所述第一输入节点P11之间的连接；
所述电荷泵电路11分别与所述第一输入节点P11、输入时钟信号端KI和第一节点P1电连接，用于当所述第一输入节点P11的电压信号为第一电压信号时，在所述输入时钟信号端KI提供的输入时钟信号的控制下，控制将所述第一输入节点P11的电压信号转换为所述第一节点P1的电压信号，且使得所述第一节点P1的电压信号的极性与所述第一输入节点P11的电压信号的极性相同，所述第一节点P1的电压信号的电压值的绝对值大于所述第一输入节点P11的电压信号的电压值的绝对值。
本发明实施例所述的栅极驱动单元能够通过电荷泵电路11在保持阶段充分拉低或升高第一节点P1的电位，使得在保持阶段，由P1控制的第一输出晶体管保持开启，进而使得在保持阶段，能够使得输出的栅极驱动信号的电位不受噪声干扰的影响。
所述第一节点P1的电压信号的极性与所述第一输入节点P11的电压信号的极性相同指的是：当P1的电压信号为正电压信号时，P11的电压信号为正电压信号；当P1的电压信号为负电压信号时，P11的电压信号为负电压信号。
所述第一节点P1的电压信号的电压值的绝对值大于所述第一输入节点P11的电压信号的电压值的绝对值指的是：
当P11的电压信号为正电压信号时，P1的电压信号的电压值大于P11的电压信号的电压值；
当P11的电压信号为负电压信号时，P1的电压信号的电压值小于P11的电压信号的电压值。
本发明实施例所述的栅极驱动单元在工作时，电荷泵结构能够在保持阶段进一步拉低或升高第一节点的电位。
本发明实施例所述的栅极驱动单元在工作时，当P11的电位为-5V，P1的电位大于或等于-15V而小于或等于-10V，也即所述电荷泵电路可以将P11的电位泵低2-3倍，但不以此为限。
在具体实施时，所述栅极驱动单元可以包括输出电路，所述输出电路包括第一输出晶体管，所述第一输出晶体管的控制极与所述第一节点电连接，所述第一输出晶体管的第一极与输出电压端电连接，所述第一输出晶体管的第二极与栅极驱动信号输出端电连接。
可选的，所述第一输出晶体管为p型晶体管，第一电压信号为负电压信号；或者，
所述第一输出晶体管的n型晶体管，第一电压信号为正电压信号。
在具体实施时，当所述第一输出晶体管为p型晶体管时，第一电压信号可以为负电压信号，所述电荷泵结构需要进一步拉低第一节点的电位；当所述第一输出晶体管为n型晶体管时，第一电压信号可以为正电压信号，所述电荷泵结构需要进一步升高第一节点的电位；但不以此为限。在本发明实施例中，栅极驱动单元的一工作周期可以包括依次设置的输入阶段、输出阶段、复位阶段和保持阶段，在输入阶段，输入端提供输入信号；在输出阶段，栅极驱动单元输出有效的栅极驱动信号；在复位阶段，对所述栅极驱动信号进行复位，使得栅极驱动单元输出无效的栅极驱动信号；在保持阶段，栅极驱动单元需要保持输出无效的栅极驱动信号。
在具体实施时，当像素电路包括的栅极接入所述栅极驱动信号的晶体管为n型晶体管时，有效的栅极驱动信号的电位为高电压，无效的栅极驱动信号的电位为低电压；
当像素电路包括的栅极接入所述栅极驱动信号的晶体管为p型晶体管时，有效的栅极驱动信号的电位为低电压，无效的栅极驱动信号的电位为高电压。
根据一种具体实施方式，如图2所示，在图1所示的栅极驱动单元的实施例的基础上，所述电荷泵电路包括输入储能子电路21、通断控制子电路22和第一储能子电路23；
所述输入储能子电路21的第一端与所述输入时钟信号端KI电连接，所述输入储能子电路21的第二端与所述第一输入节点P11电连接，用于储存电能且根据所述输入时钟信号的电位控制所述第一输入节点P11的电位；
所述通断控制子电路22分别与所述第一输入节点P11和所述第一节点P1电连接，用于在所述第一输入节点P11的电位的控制下，导通或断开所述第一输入节点P11与所述第一节点P1之间的连接；
所述第一储能子电路23与所述第一节点P1电连接，用于储存电能且维持所述第一节点P1的电位。
在图2所示的栅极驱动单元的实施例中，所述输入储能子电路21、所述通断控制子电路22和所述第一储能子电路23组成电荷泵电路。
在本发明实施例中，所述输入储能子电路21包括的输入电容的电容值与所述第一储能子电路包括的第一存储电容的电容值之间的比值可以大于或等于1:1而小于或等于10:1，但不以此为限。
可选的，所述输入储能子电路包括输入电容，所述第一储能子电路包括第一存储电容，所述通断控制子电路包括通断控制晶体管；
所述输入电容的第一端与所述输入时钟信号端电连接，所述输入电容的第二端与所述第一输入节点电连接；
所述第一存储电容的第一端与所述第一节点电连接，所述第一存储电容的第二端与第二电压端电连接；
所述通断控制晶体管的控制极和所述通断控制晶体管的第一极与所述第一输入节点电连接，所述通断控制晶体管的第二极与所述第一节点电连接。
在具体实施时，所述输入储能子电路21和所述第一储能子电路23可以包括电容，所述通断控制子电路22可以包括二极管连接的晶体管，但不以此为限。
根据另一种具体实施方式，如图3所示，在图1所示的栅极驱动单元的实施例的基础上，所述电荷泵电路包括输入储能子电路21、通断控制子电路22、开关控制子电路20和第一储能子电路23；
所述输入储能子电路21的第一端与第一控制节点P21电连接，所述输入储能子电路21的第二端与所述第一输入节点P11电连接，用于储存电能且根据第一控制节点P21的电位控制所述第一输入节点P11的电位；
所述通断控制子电路22分别与所述第一输入节点P11和所述第一节点P1电连接，用于在所述第一输入节点P11的电位的控制下，导通或断开所述第一输入节点P11与所述第一节点P1之间的连接；
所述第一储能子电路23与所述第一节点P1电连接，用于储存电能且维持所述第一节点P1的电位；
所述开关控制子电路20分别与所述第一输入节点P11、输入时钟信号端KI和所述第一控制节点P21电连接，用于在所述第一输入节点P11的电位的控制下，导通或断开所述输入时钟信号端KI与所述第一控制节点P21之间的连接。
在图3所示的栅极驱动单元的实施例中，所述输入储能子电路21、所述通断控制子电路22、所述开关控制子电路20和所述第一储能子电路23组成电荷泵电路。
与图2所示的栅极驱动单元的实施例相比，在图3所示的栅极驱动电路的实施例中，所述电荷泵电路增设了开关控制子电路20，所述开关控制子电路20在所述第一输入节点P11的电位的控制下，导通或断开所述输入时钟信号端KI与所述第一控制节点P21之间的连接；所述开关控制子电路20能够控制输入时钟信号端KI是否与输入储能子电路21连通，控制是否通过输入时钟信号控制P11的电位。
可选的，所述输入储能子电路包括输入电容，所述第一储能子电路包括第一存储电容，所述通断控制子电路包括通断控制晶体管；
所述输入电容的第一端与所述第一控制节点电连接，所述输入电容的第二端与所述第一输入节点电连接；
所述第一存储电容的第一端与所述第一节点电连接，所述第一存储电容的第二端与第二电压端电连接；
所述通断控制晶体管的控制极和所述通断控制晶体管的第一极与所述第一输入节点电连接，所述通断控制晶体管的第二极与所述第一节点电连接。
可选的，所述开关控制子电路包括开关控制晶体管；
所述开关控制晶体管的控制极与所述第一输入节点电连接，所述开关控制晶体管的第一极与所述输入时钟信号端电连接，所述开关控制晶体管的第二极与所述第一控制节点电连接。
在本发明实施例中，所述输入电容的电容值与所述第一存储电容的电容值之间的比值大于或等于1而小于或等于10，但不以此为限。
在具体实施时，如图4所示，在图1所示的栅极驱动单元的实施例的基础上，所述第一输入节点控制电路可以包括第一隔离节点控制子电路41和第一隔离子电路42；
所述第一隔离节点控制子电路41分别与时钟信号端K0、输入端I1和第一隔离节点P31电连接，用于在所述时钟信号端K0提供的时钟信号的控制下，导通或断开所述输入端I1与所述第一隔离节点P31之间的连接；
所述第一隔离子电路42分别与第二电压端V2、所述第一隔离节点P31和所述第一输入节点P11电连接，用于在第二电压端V2提供的第二电压信号的控制下，控制所述第一隔离节点P31与所述第一输入节点P11之间连通。
在图4所示的栅极驱动单元的实施例工作时，所述第一隔离子电路42控制所述第一隔离节点P31与所述第一输入节点P11之间连通，第一隔离节点控制子电路41在K0提供的时钟信号的控制下，控制是否将输入信号写入第一隔离节点P31。
根据一种具体实施方式，所述时钟信号端可以包括第一时钟信号端和第二时钟信号端；第一隔离节点控制子电路包括第一控制晶体管和第二控制晶体管；所述第一控制晶体管的控制极与所述第二时钟信号端电连接，所述第一控制晶体管的第一极与所述输入端电连接；所述第二控制晶体管的控制极与所述第一时钟信号端电连接，所述第二控制晶体管的第一极与所述第一控制晶体管的第二极电连接，所述第二控制晶体管的第二极与所述第一隔离节点电连接。
根据另一种具体实施方式，所述时钟信号端可以包括第二时钟信号端，所述第一隔离节点控制子电路可以包括第一控制晶体管；所述第一控制晶体管的控制极与所述第二时钟信号端电连接，所述第一控制晶体管的第一极与所述输入端电连接，所述第一控制晶体管的第二极与所述第一隔离节点电连接。
根据再一种具体实施方式，所述时钟信号端可以包括第一时钟信号端，所述第一隔离节点控制子电路可以包括第二控制晶体管；所述第二控制晶体管的控制极与所述第一时钟信号端电连接，所述第一控制晶体管的第一极与所述输入端电连接，所述第二控制晶体管的第二极与所述第一隔离节点电连接。
在实际操作时，所述第一隔离节点控制子电路可以仅包括第一控制晶体管，该第一控制晶体管的控制极与所述第二时钟信号端电连接，前提是第二时钟信号的上升沿不早于输入端提供的输入信号的下降沿；或者，
所述第一隔离节点控制子电路可以仅包括第二控制晶体管，该第二控制晶体管的控制极与所述第一时钟信号端电连接，前提是第一时钟信号的上升沿不早于输入端提供的输入信号的下降沿。
可选的，所述第一隔离子电路包括第一隔离晶体管；
所述第一隔离晶体管的控制极与所述第二电压端电连接，所述第一隔离晶体管的第一极与所述第一隔离节点电连接，所述第一隔离晶体管的第二极与所述第一输入节点电连接。
在具体实施时，当所述第一隔离晶体管为p型晶体管时，所述第二电压端可以为低电压端；当所述第一隔离晶体管为n型晶体管时，所述第二电压端可以为高电压端，以使得所述第一隔离晶体管常开。
在优选情况下，在所述第一输入节点控制电路中，可以增加第一隔离晶体管，以能够减小降低第一隔离节点的漏电，提升输出响应速度。
如图5所示，在图1所示的栅极驱动单元的实施例的基础上，本发明实施例所述的栅极驱动单元的实施例还包括第一节点控制电路12；所述第一节点控制电路12分别与第二输入节点P12、第三电压端V3和第一节点P1电连接，用于在所述第二输入节点P12的电位的控制下，控制将第三电压信号写入所述第一节点P1；
所述第三电压端V3用于提供所述第三电压信号。
在本发明实施例中，所述第三电压端V3可以为高电压端，所述第三电压信号可以为高电压信号，但不以此为限。
在图5所示的栅极驱动单元的实施例中，本发明实施例所述的栅极驱动单元还可以包括第一节点控制电路12，第一节点控制电路12在第二输入节点P12的电位的控制下，控制第一节点P1的电位。
根据一种具体实施方式，本发明实施例所述的栅极驱动单元还可以包括第一储能电路；
所述第一储能电路分别与第二节点和第二时钟信号端电连接，用于根据第二时钟信号控制所述第二节点的电位。
在本发明实施例中，所述栅极驱动单元还可以包括第一储能电路，在优选情况下，所述第一储能电路可以根据第二时钟信号控制第二节点的电位，以使得在复位阶段，可以通过第二时钟信号改变第二节点的电位，以能够通过第一节点控制的第一输出晶体管和第二节点控制的第二输出晶体管同时对栅极驱动单元输出的栅极驱动信号进行复位，实现对栅极驱动信号的完全、快速的复位。
根据另一种具体实施方式，本发明实施例所述的栅极驱动单元还可以包括栅极驱动信号输出端和第一储能电路；
所述第一储能电路分别与第二节点和栅极驱动信号输出端电连接，用于根据所述栅极驱动信号输出端输出的栅极驱动信号，控制第二节点的电位。
在本发明实施例中，所述栅极驱动单元还可以包括第一储能电路，在优选情况下，第一储能电路与栅极驱动单元的栅极驱动信号输出端电连接，减少了第一储能电路的电容负载，有利于降低功耗。
具体的，本发明实施例所述的栅极驱动单元还可以包括栅极驱动信号输出端和输出电路；
所述输出电路分别与第一节点、第二节点、栅极驱动信号输出端、输出电压端和第二时钟信号输出端电连接，用于在第一节点的电位的控制下，控制将输出电压信号写入所述栅极驱动信号输出端，并在第二节点的电位的控制下，将第二时钟信号写入所述栅极驱动信号输出端；
所述输出电压端用于提供输出电压信号。
在具体实施时，所述栅极驱动单元可以包括栅极驱动信号输出端和输出电路，输出电路在第一节点的电位和第二节点的电位的控制下，控制输出栅极驱动信号。
可选的，所述输出电路包括第一输出晶体管和第二输出晶体管；
所述第一输出晶体管的控制极与所述第一节点电连接，所述第一输出晶体管的第一极与所述输出电压端电连接，所述第一输出晶体管的第二极与所述栅极驱动信号输出端电连接；
所述第二输出晶体管的控制极与所述第二节点电连接，所述第二输出晶体管的第一极与所述栅极驱动信号输出端电连接，所述第二输出晶体管的第二极与所述第二时钟信号端电连接。
具体的，本发明实施例所述的栅极驱动单元还可以包括第二节点控制电路；
所述第二节点控制电路包括第三输入节点控制子电路、第二输入节点控制子电路和第二节点控制子电路；
所述第三输入节点控制子电路分别与第一时钟信号端、第二电压端、第一输入节点和第三输入节点电连接，用于在第一时钟信号的控制下，将第二电压信号写入所述第三输入节点，并用于在第一输入节点的电位的控制下，将第一时钟信号写入所述第三输入节点；
所述第二输入节点控制子电路分别与所述第三输入节点、第二输入节点和输入时钟信号端电连接，用于在所述第三输入节点的电位的控制下将输入时钟信号写入所述第二输入节点，并用于根据所述第三输入节点的电位控制第二输入节点的电位；
所述第二节点控制子电路分别与所述第二输入节点、第一输入节点、第二节点和输入时钟信号端电连接，所述第二节点控制子电路还与第二时钟信号端或第三电压端电连接，用于在输入时钟信号的控制下，导通或断开所述第二输入节点与所述第二节点之间的连接，并用于在所述第一输入节点的电位的控制下，将第二时钟信号或第三电压信号写入第二节点。
在具体实施时，所述栅极驱动单元还可以包括第二节点控制电路，第二节点控制电路包括第三输入节点控制子电路、第二输入节点控制子电路和第二节点控制子电路，第三输入节点控制子电路控制第三输入节点的电位，第二输入节点控制子电路控制第二输入节点的电位，第二节点控制子电路控制第二节点的电位。
可选的，所述第三输入节点控制子电路包括第三控制晶体管和第四控制晶体管，其中，
所述第三控制晶体管的控制极与第一时钟信号端电连接，所述第三控制晶体管的第一极与第二电压端电连接，所述第三控制晶体管的第二极与第三输入节点电连接；
所述第四控制晶体管的控制极与所述第一输入节点电连接，所述第四控制晶体管的第一极与所述第一时钟信号端电连接，所述第四控制晶体管的第二极与所述第三输入节点电连接。
在具体实施时，本发明实施例所述的栅极驱动单元还可以包括第二节点控制电路；
所述第二节点控制电路包括第三输入节点控制子电路、第二输入节点控制子电路和第二节点控制子电路；
所述第三输入节点控制子电路分别与第一时钟信号端、第二电压端、第一隔离节点和第三输入节点电连接，用于在第一时钟信号的控制下，将第二电压信号写入所述第三输入节点，并用于在第一隔离节点的电位的控制下，将第一时钟信号写入所述第三输入节点；
所述第二输入节点控制子电路分别与所述第三输入节点、第二输入节点和输入时钟信号端电连接，用于在所述第三输入节点的电位的控制下将输入时钟信号写入所述第二输入节点，并用于根据所述第三输入节点的电位控制第二输入节点的电位；
所述第二节点控制子电路分别与所述第二输入节点、第一输入节点、第二节点和输入时钟信号端电连接，所述第二节点控制子电路还与第二时钟信号端或第三电压端电连接，用于在输入时钟信号的控制下，导通或断开所述第二输入节点与所述第二节点之间的连接，并用于在所述第一输入节点的电位的控制下，将第二时钟信号或第三电压信号写入第二节点。
可选的，所述第三输入节点控制子电路包括第三控制晶体管和第四控制晶体管，其中，
所述第三控制晶体管的控制极与第一时钟信号端电连接，所述第三控制晶体管的第一极与第二电压端电连接，所述第三控制晶体管的第二极与第三输入节点电连接；
所述第四控制晶体管的控制极与所述第一隔离节点电连接，所述第四控制晶体管的第一极与所述第一时钟信号端电连接，所述第四控制晶体管的第二极与所述第三输入节点电连接。
可选的，所述第三输入节点控制子电路包括第三控制晶体管、第四控制晶体管和第二隔离晶体管；
所述第三控制晶体管的控制极与第一时钟信号端电连接，所述第三控制晶体管的第一极与第二电压端电连接，所述第三控制晶体管的第二极与第二隔离节点电连接；
所述第四控制晶体管的控制极与所述第一隔离节点电连接，所述第四控制晶体管的第一极与所述第一时钟信号端电连接，所述第四控制晶体管的第二极与所述第二隔离节点电连接；
所述第二隔离晶体管的控制极与第二电压端电连接，所述第二隔离晶体管的第一极与第二隔离节点电连接，所述第二隔离晶体管的第二极与第三输入节点电连接。
在优选情况下，所述第三输入节点控制子电路可以采用第二隔离晶体管，以防止对第三输入节点的漏电。
可选的，所述第二输入节点控制子电路包括第五控制晶体管和第一电容；
所述第五控制晶体管的控制极与所述第三输入节点电连接，所述第五控制晶体管的第一极与所述第二输入节点电连接，所述第五控制晶体管的第二极与输入时钟信号端电连接；
所述第一电容的第一端与所述第三输入节点电连接，所述第一电容的第二端与所述第二输入节点电连接。
可选的，所述第二节点控制子电路包括第六控制晶体管和第七控制晶体管；
所述第六控制晶体管的控制极与输入时钟信号端电连接，所述第六控制晶体管的第一极与所述第二输入节点电连接，所述第六控制晶体管的第二极与所述第二节点电连接；
所述第七控制晶体管的控制极与所述第一隔离节点电连接，所述第七控制晶体管的第一极与第二时钟信号端或第三电压端电连接，所述第七控制晶体管的第二极与所述第二节点电连接。
如图6所示，在图5所示的栅极驱动单元的实施例的基础上，本发明实施例所述的栅极驱动单元还可以包括第一储能电路31、栅极驱动信号输出端O1、输出电路30和第二节点控制电路；
所述第一储能电路31分别与第二节点P2和第二时钟信号端K2电连接，用于根据第二时钟信号控制所述第二节点P2的电位；所述第二时钟信号端K2用于提供所述第二时钟信号；
所述输出电路30分别与第一节点P1、第二节点P2、栅极驱动信号输出端O1、输出电压端V0和第二时钟信号输出端K2电连接，用于在第一节点P1的电位的控制下，控制将输出电压信号写入所述栅极驱动信号输出端O1，并在第二节点P2的电位的控制下，将第二时钟信号写入所述栅极驱动信号输出端O1；所述输出电压端V0用于提供输出电压信号；
所述第二节点控制电路包括第三输入节点控制子电路32、第二输入节点控制子电路33和第二节点控制子电路34；
所述第三输入节点控制子电路32分别与第一时钟信号端K1、第二电压端V2、第一输入节点P11和第三输入节点P13电连接，用于在第一时钟信号的控制下，将第二电压信号写入所述第三输入节点P13，并用于在第一输入节点P11的电位的控制下，将第一时钟信号写入所述第三输入节点P13；所述第一时钟信号端K1用于提供所述第一时钟信号；
所述第二输入节点控制子电路33分别与所述第三输入节点P13、第二输入节点P12和输入时钟信号端KI电连接，用于在所述第三输入节点P13的电位的控制下将输入时钟信号写入所述第二输入节点P12，并用于根据所述第三输入节点P13的电位控制第二输入节点P12的电位；所述输入时钟信号端KI用于提供所述输入时钟信号；
所述第二节点控制子电路34分别与输入时钟信号端KI、第二输入节点P12、第二节点P2、第一输入节点P11和第二时钟信号端K2电连接，用于在输入时钟信号的控制下，导通或断开所述第二输入节点P12与所述第二节点P2之间的连接，并用于在所述第一输入节点P11的电位的控制下，将第二时钟信号写入第二节点P2。
在本发明实施例中，所述输出电压信号可以为低电压信号，但不以此为限。
如图7所示，在图5所示的栅极驱动单元的实施例的基础上，本发明实施例所述的栅极驱动单元还可以包括第一储能电路31、栅极驱动信号输出端O1、输出电路30和第二节点控制电路；
所述第一储能电路31分别与第二节点P2和所述栅极驱动信号输出端O1电连接，用于根据所述栅极驱动信号输出端O1输出的栅极驱动信号，控制第二节点P2的电位；
所述输出电路30分别与第一节点P1、第二节点P2、栅极驱动信号输出端O1、输出电压端V0和第二时钟信号输出端K2电连接，用于在第一节点P1的电位的控制下，控制将输出电压信号写入所述栅极驱动信号输出端O1，并在第二节点P2的电位的控制下，将第二时钟信号写入所述栅极驱动信号输出端O1；所述输出电压端V0用于提供输出电压信号；
所述第二节点控制电路包括第三输入节点控制子电路32、第二输入节点控制子电路33和第二节点控制子电路34；
所述第三输入节点控制子电路32分别与第一时钟信号端K1、第二电压端V2、第一输入节点P11和第三输入节点P13电连接，用于在第一时钟信号的控制下，将第二电压信号写入所述第三输入节点P13，并用于在第一输入节点P11的电位的控制下，将第一时钟信号写入所述第三输入节点P13；所述第一时钟信号端K1用于提供所述第一时钟信号；
所述第二输入节点控制子电路33分别与所述第三输入节点P13、第二输入节点P12和输入时钟信号端KI电连接，用于在所述第三输入节点P13的电位的控制下将输入时钟信号写入所述第二输入节点P12，并用于根据所述第三输入节点P13的电位控制第二输入节点P12的电位；所述输入时钟信号端KI用于提供所述输入时钟信号；
所述第二节点控制子电路34分别与输入时钟信号端KI、第二输入节点P12、第二节点P2、第一输入节点P11、第二时钟信号端K2和第二节点P2电连接，用于在输入时钟信号的控制下，导通或断开所述第二输入节点P12与所述第二节点P2之间的连接，并用于在所述第一输入节点P11的电位的控制下，将第二时钟信号写入第二节点P2。
图7所示的栅极驱动单元的实施例与图6所示的栅极驱动单元的实施例的区别在于：所述第一储能电路31与所述栅极驱动信号输出端O1电连接，用于根据所述栅极驱动信号输出端O1输出的栅极驱动信号，控制第二节点P2的电位。
如图8所示，在图5所示的栅极驱动单元的实施例的基础上，本发明实施例所述的栅极驱动单元还可以包括第一储能电路31、栅极驱动信号输出端O1、输出电路30和第二节点控制电路；
所述第一储能电路31分别与第二节点P2和第二时钟信号端K2电连接，用于根据第二时钟信号控制所述第二节点P2的电位；所述第二时钟信号端K2用于提供所述第二时钟信号；
所述输出电路30分别与第一节点P1、第二节点P2、栅极驱动信号输出端O1、输出电压端V0和第二时钟信号输出端K2电连接，用于在第一节点P1的电位的控制下，控制将输出电压信号写入所述栅极驱动信号输出端O1，并在第二节点P2的电位的控制下，将第二时钟信号写入所述栅极驱动信号输出端O1；所述输出电压端V0用于提供输出电压信号；
所述第二节点控制电路包括第三输入节点控制子电路32、第二输入节点控制子电路33和第二节点控制子电路34；
所述第三输入节点控制子电路32分别与第一时钟信号端K1、第二电压端V2、第一输入节点P11和第三输入节点P13电连接，用于在第一时钟信号的控制下，将第二电压信号写入所述第三输入节点P13，并用于在第一输入节点P11的电位的控制下，将第一时钟信号写入所述第三输入节点P13；所述第一时钟信号端K1用于提供所述第一时钟信号；
所述第二输入节点控制子电路33分别与所述第三输入节点P13、第二输入节点P12和输入时钟信号端KI电连接，用于在所述第三输入节点P13的电位的控制下将输入时钟信号写入所述第二输入节点P12，并用于根据所述第三输入节点P13的电位控制第二输入节点P12的电位；所述输入时钟信号端KI用于提供所述输入时钟信号；
所述第二节点控制子电路34分别与输入时钟信号端KI、第二输入节点P12、第二节点P2、第一输入节点P11、第三电压端V3和第二节点P2电连接，用于在输入时钟信号的控制下，导通或断开所述第二输入节点P12与所述第二节点P2之间的连接，并用于在所述第一输入节点P11的电位的控制下，将第三电压信号写入第二节点P2；所述第三电压端V3用于提供所述第三电压信号。
图8所示的栅极驱动单元的实施例与图6所示的栅极驱动单元的实施例的区别在于：所述第二节点控制子电路34与第三电压端V3电连接，用于在所述第一输入节点P11的电位的控制下，将第三电压信号写入第二节点P2。
如图9所示，在图5所示的栅极驱动单元的实施例的基础上，本发明实施例所述的栅极驱动单元还可以包括第一储能电路31、栅极驱动信号输出端O1、输出电路30和第二节点控制电路；
所述第一储能电路31分别与第二节点P2和所述栅极驱动信号输出端O1电连接，用于根据所述栅极驱动信号输出端O1输出的栅极驱动信号，控制第二节点P2的电位；
所述输出电路30分别与第一节点P1、第二节点P2、栅极驱动信号输出端O1、输出电压端V0和第二时钟信号输出端K2电连接，用于在第一节点P1的电位的控制下，控制将输出电压信号写入所述栅极驱动信号输出端O1，并在第二节点P2的电位的控制下，将第二时钟信号写入所述栅极驱动信号输出端O1；所述输出电压端V0用于提供输出电压信号；
所述第二节点控制电路包括第三输入节点控制子电路32、第二输入节点控制子电路33和第二节点控制子电路34；
所述第三输入节点控制子电路32分别与第一时钟信号端K1、第二电压端V2、第一输入节点P11和第三输入节点P13电连接，用于在第一时钟信号的控制下，将第二电压信号写入所述第三输入节点P13，并用于在第一输入节点P11的电位的控制下，将第一时钟信号写入所述第三输入节点P13；所述第一时钟信号端K1用于提供所述第一时钟信号；
所述第二输入节点控制子电路33分别与所述第三输入节点P13、第二输入节点P12和输入时钟信号端KI电连接，用于在所述第三输入节点P13的电位的控制下将输入时钟信号写入所述第二输入节点P12，并用于根据所述第三输入节点P13的电位控制第二输入节点P12的电位；所述输入时钟信号端KI用于提供所述输入时钟信号；
所述第二节点控制子电路34分别与输入时钟信号端KI、第二输入节点P12、第二节点P2、第一输入节点P11、第三电压端V3和第二节点P2电连接，用于在输入时钟信号的控制下，导通或断开所述第二输入节点P12与所述第二节点P2之间的连接，并用于在所述第一输入节点P11的电位的控制下，将第三电压信号写入第二节点P2。
图9所示的栅极驱动单元的实施例与图7所示的栅极驱动单元的实施例的区别在于：所述第二节点控制子电路34与第三电压端V3电连接，用于在所述第一输入节点P11的电位的控制下，将第三电压信号写入第二节点P2。
如图10所示，在图5所示的栅极驱动单元的实施例的基础上，本发明实施例所述的栅极驱动单元还可以包括第一储能电路31、栅极驱动信号输出端O1、输出电路30和第二节点控制电路；
所述第一输入节点控制电路可以包括第一隔离节点控制子电路41和第一隔离子电路42；
所述第一隔离节点控制子电路41分别与时钟信号端K0、输入端I1和第一隔离节点P31电连接，用于在所述时钟信号端K0提供的时钟信号的控制下，导通或断开所述输入端I1与所述第一隔离节点P31之间的连接；
所述第一隔离子电路42分别与第二电压端V2、所述第一隔离节点P31和所述第一输入节点P11电连接，用于在第二电压端V2提供的第二电压信号的控制下，控制所述第一隔离节点P31与所述第一输入节点P11之间连通；
所述第一储能电路31分别与第二节点P2和第二时钟信号端K2电连接，用于根据第二时钟信号控制所述第二节点P2的电位；所述第二时钟信号端K2用于提供所述第二时钟信号；
所述输出电路30分别与第一节点P1、第二节点P2、栅极驱动信号输出端O1、输出电压端V0和第二时钟信号输出端K2电连接，用于在第一节点P1的电位的控制下，控制将输出电压信号写入所述栅极驱动信号输出端O1，并在第二节点P2的电位的控制下，将第二时钟信号写入所述栅极驱动信号输出端O1；所述输出电压端V0用于提供输出电压信号；
所述第二节点控制电路包括第三输入节点控制子电路32、第二输入节点控制子电路33和第二节点控制子电路34；
所述第三输入节点控制子电路32分别与第一时钟信号端K1、第二电压端V2、第一隔离节点P31和第三输入节点P13电连接，用于在第一时钟信号的控制下，将第二电压信号写入所述第三输入节点P13，并用于在第一隔离节点P31的电位的控制下，将第一时钟信号写入所述第三输入节点P13；所述第一时钟信号端K1用于提供所述第一时钟信号；
所述第二输入节点控制子电路33分别与所述第三输入节点P13、第二输入节点P12和输入时钟信号端KI电连接，用于在所述第三输入节点P13的电位的控制下将输入时钟信号写入所述第二输入节点P12，并用于根据所述第三输入节点P13的电位控制第二输入节点P12的电位；所述输入时钟信号端KI用于提供所述输入时钟信号；
所述第二节点控制子电路34分别与输入时钟信号端KI、第二输入节点P12、第二节点P2、第一输入节点P11和第二时钟信号端K2电连接，用于在输入时钟信号的控制下，导通或断开所述第二输入节点P12与所述第二节点P2之间的连接，并用于在所述第一输入节点P11的电位的控制下，将第二时钟信号写入第二节点P2。
本发明如图10所示的栅极驱动单元的实施例与本发明如图6所示的栅极驱动单元的实施例的区别如下：所述第一输入节点控制电路包括第一隔离节点控制子电路41和第一隔离子电路42，所述第三输入节点控制子电路32与第一隔离节点P31电连接，而非与第一输入节点电连接。
如图11所示，在图5所示的栅极驱动单元的实施例的基础上，本发明实施例所述的栅极驱动单元还可以包括第一储能电路31、栅极驱动信号输出端O1、输出电路30和第二节点控制电路；
所述第一输入节点控制电路可以包括第一隔离节点控制子电路41和第一隔离子电路42；
所述第一隔离节点控制子电路41分别与时钟信号端K0、输入端I1和第一隔离节点P31电连接，用于在所述时钟信号端K0提供的时钟信号的控制下，导通或断开所述输入端I1与所述第一隔离节点P31之间的连接；
所述第一隔离子电路42分别与第二电压端V2、所述第一隔离节点P31和所述第一输入节点P11电连接，用于在第二电压端V2提供的第二电压信号的控制下，控制所述第一隔离节点P31与所述第一输入节点P11之间连通；
所述第一储能电路31分别与第二节点P2和所述栅极驱动信号输出端O1电连接，用于根据所述栅极驱动信号输出端O1输出的栅极驱动信号，控制第二节点P2的电位；
所述输出电路30分别与第一节点P1、第二节点P2、栅极驱动信号输出端O1、输出电压端V0和第二时钟信号输出端K2电连接，用于在第一节点P1的电位的控制下，控制将输出电压信号写入所述栅极驱动信号输出端O1，并在第二节点P2的电位的控制下，将第二时钟信号写入所述栅极驱动信号输出端O1；所述输出电压端V0用于提供输出电压信号；
所述第二节点控制电路包括第三输入节点控制子电路32、第二输入节点控制子电路33和第二节点控制子电路34；
所述第三输入节点控制子电路32分别与第一时钟信号端K1、第二电压端V2、第一隔离节点P31和第三输入节点P13电连接，用于在第一时钟信号的控制下，将第二电压信号写入所述第三输入节点P13，并用于在第一隔离节点P31的电位的控制下，将第一时钟信号写入所述第三输入节点P13；所述第一时钟信号端K1用于提供所述第一时钟信号；
所述第二输入节点控制子电路33分别与所述第三输入节点P13、第二输入节点P12和输入时钟信号端KI电连接，用于在所述第三输入节点P13的电位的控制下将输入时钟信号写入所述第二输入节点P12，并用于根据所述第三输入节点P13的电位控制第二输入节点P12的电位；所述输入时钟信号端KI用于提供所述输入时钟信号；
所述第二节点控制子电路34分别与输入时钟信号端KI、第二输入节点P12、第二节点P2、第一输入节点P11、第二时钟信号端K2和第二节点P2电连接，用于在输入时钟信号的控制下，导通或断开所述第二输入节点P12与所述第二节点P2之间的连接，并用于在所述第一输入节点P11的电位的控制下，将第二时钟信号写入第二节点P2。
本发明如图11所示的栅极驱动单元的实施例与本发明如图7所示的栅极驱动单元的实施例的区别如下：所述第一输入节点控制电路包括第一隔离节点控制子电路41和第一隔离子电路42，所述第三输入节点控制子电路32与第一隔离节点P31电连接，而非与第一输入节点电连接。
如图12所示，在图5所示的栅极驱动单元的实施例的基础上，本发明实施例所述的栅极驱动单元还可以包括第一储能电路31、栅极驱动信号输出端O1、输出电路30和第二节点控制电路；
所述第一输入节点控制电路可以包括第一隔离节点控制子电路41和第一隔离子电路42；
所述第一隔离节点控制子电路41分别与时钟信号端K0、输入端I1和第一隔离节点P31电连接，用于在所述时钟信号端K0提供的时钟信号的控制下，导通或断开所述输入端I1与所述第一隔离节点P31之间的连接；
所述第一隔离子电路42分别与第二电压端V2、所述第一隔离节点P31和所述第一输入节点P11电连接，用于在第二电压端V2提供的第二电压信号的控制下，控制所述第一隔离节点P31与所述第一输入节点P11之间连通；
所述第一储能电路31分别与第二节点P2和第二时钟信号端K2电连接，用于根据第二时钟信号控制所述第二节点P2的电位；所述第二时钟信号端K2用于提供所述第二时钟信号；
所述输出电路30分别与第一节点P1、第二节点P2、栅极驱动信号输出端O1、输出电压端V0和第二时钟信号输出端K2电连接，用于在第一节点P1的电位的控制下，控制将输出电压信号写入所述栅极驱动信号输出端O1，并在第二节点P2的电位的控制下，将第二时钟信号写入所述栅极驱动信号输出端O1；所述输出电压端V0用于提供输出电压信号；
所述第二节点控制电路包括第三输入节点控制子电路32、第二输入节点控制子电路33和第二节点控制子电路34；
所述第三输入节点控制子电路32分别与第一时钟信号端K1、第二电压端V2、第一隔离节点P31和第三输入节点P13电连接，用于在第一时钟信号的控制下，将第二电压信号写入所述第三输入节点P13，并用于在第一隔离节点P31的电位的控制下，将第一时钟信号写入所述第三输入节点P13；所述第一时钟信号端K1用于提供所述第一时钟信号；
所述第二输入节点控制子电路33分别与所述第三输入节点P13、第二输入节点P12和输入时钟信号端KI电连接，用于在所述第三输入节点P13的电位的控制下将输入时钟信号写入所述第二输入节点P12，并用于根据所述第三输入节点P13的电位控制第二输入节点P12的电位；所述输入时钟信号端KI用于提供所述输入时钟信号；
所述第二节点控制子电路34分别与输入时钟信号端KI、第二输入节点P12、第二节点P2、第一输入节点P11、第三电压端V3和第二节点P2电连接，用于在输入时钟信号的控制下，导通或断开所述第二输入节点P12与所述第二节点P2之间的连接，并用于在所述第一输入节点P11的电位的控制下，将第三电压信号写入第二节点P2；所述第三电压端V3用于提供所述第三电压信号。
本发明如图12所示的栅极驱动单元的实施例与本发明如图8所示的栅极驱动单元的实施例的区别如下：所述第一输入节点控制电路包括第一隔离节点控制子电路41和第一隔离子电路42，所述第三输入节点控制子电路32与第一隔离节点P31电连接，而非与第一输入节点电连接。
如图13所示，在图5所示的栅极驱动单元的实施例的基础上，本发明实施例所述的栅极驱动单元还可以包括第一储能电路31、栅极驱动信号输出端O1、输出电路30和第二节点控制电路；
所述第一输入节点控制电路可以包括第一隔离节点控制子电路41和第一隔离子电路42；
所述第一隔离节点控制子电路41分别与时钟信号端K0、输入端I1和第一隔离节点P31电连接，用于在所述时钟信号端K0提供的时钟信号的控制下，导通或断开所述输入端I1与所述第一隔离节点P31之间的连接；
所述第一隔离子电路42分别与第二电压端V2、所述第一隔离节点P31和所述第一输入节点P11电连接，用于在第二电压端V2提供的第二电压信号的控制下，控制所述第一隔离节点P31与所述第一输入节点P11之间连通；
所述第一储能电路31分别与第二节点P2和所述栅极驱动信号输出端O1电连接，用于根据所述栅极驱动信号输出端O1输出的栅极驱动信号，控制第二节点P2的电位；
所述输出电路30分别与第一节点P1、第二节点P2、栅极驱动信号输出端O1、输出电压端V0和第二时钟信号输出端K2电连接，用于在第一节点P1的电位的控制下，控制将输出电压信号写入所述栅极驱动信号输出端O1，并在第二节点P2的电位的控制下，将第二时钟信号写入所述栅极驱动信号输出端O1；所述输出电压端V0用于提供输出电压信号；
所述第二节点控制电路包括第三输入节点控制子电路32、第二输入节点控制子电路33和第二节点控制子电路34；
所述第三输入节点控制子电路32分别与第一时钟信号端K1、第二电压端V2、第一输入节点P11和第三输入节点P13电连接，用于在第一时钟信号的控制下，将第二电压信号写入所述第三输入节点P13，并用于在第一输入节点P11的电位的控制下，将第一时钟信号写入所述第三输入节点P13；所述第一时钟信号端K1用于提供所述第一时钟信号；
所述第二输入节点控制子电路33分别与所述第三输入节点P13、第二输入节点P12和输入时钟信号端KI电连接，用于在所述第三输入节点P13的电位的控制下将输入时钟信号写入所述第二输入节点P12，并用于根据所述第三输入节点P13的电位控制第二输入节点P12的电位；所述输入时钟信号端KI用于提供所述输入时钟信号；
所述第二节点控制子电路34分别与输入时钟信号端KI、第二输入节点P12、第二节点P2、第一隔离节点P31、第三电压端V3和第二节点P2电连接，用于在输入时钟信号的控制下，导通或断开所述第二输入节点P12与所述第二节点P2之间的连接，并用于在所述第一隔离节点P31的电位的控制下，将第三电压信号写入第二节点P2。
本发明如图13所示的栅极驱动单元的实施例与本发明如图9所示的栅极驱动单元的实施例的区别如下：所述第一输入节点控制电路包括第一隔离节点控制子电路41和第一隔离子电路42，所述第三输入节点控制子电路32与第一隔离节点P31电连接，而非与第一输入节点电连接。
下面通过五个具体实施例来说明本发明所述的栅极驱动单元。
如图14所示，在图6所示的栅极驱动单元的实施例的基础上，在本发明所述的栅极驱动单元的第一具体实施例中，
所述第一输入节点控制电路10包括第一控制晶体管T12和第二控制晶体管T1，其中，
所述第一控制晶体管T12的栅极与所述第二时钟信号端K2电连接，所述第一控制晶体管T12的源极与所述输入端电连接；
所述第二控制晶体管T1的栅极与所述第一时钟信号端K1电连接，所述第二控制晶体管T1的源极与所述第一控制晶体管T12的漏极电连接，所述第二控制晶体管T1的漏极与所述第一输入节点P11电连接；
所述输入储能子电路21包括输入电容C4，所述通断控制子电路22包括通断控制晶体管T5，所述第一储能子电路23包括第一存储电容C3；C4的第一端与输入时钟信号端KI电连接，C4的第二端与所述第一输入节点P11电连接；
T5的栅极与T5的源极都与所述第一输入节点P11电连接，T5的漏极与所述第一节点P1电连接；
C3的第一端与所述第一节点P1电连接，C3的第二端与低电压端电连接；所述低电压端用于提供低电压VSS；
所述第一节点控制电路12包括第一节点控制晶体管T11；
T11的栅极与所述第二输入节点P12电连接，T11的源极与高电压端电连接，T11的漏极与所述第一节点P1电连接；所述高电压端用于提供高电压VDD；
所述第一储能电路31包括第二存储电容C2；
C2的第一端与第二节点P2电连接，C2的第二端与第二时钟信号输出端K2电连接；
所述输出电路30包括第一输出晶体管T10和第二输出晶体管T9；
所述第一输出晶体管T10的栅极与所述第一节点P1电连接，所述第一输出晶体管T10的源极与所述低电压端电连接，所述第一输出晶体管T10的漏极与所述栅极驱动信号输出端O1电连接；
所述第二输出晶体管T9的栅极与所述第二节点P2电连接，所述第二输出晶体管T9的源极与所述栅极驱动信号输出端O1电连接，所述第二输出晶体管T9的第二极与所述第二时钟信号端K2电连接；
所述第三输入节点控制子电路32包括第三控制晶体管T3和第四控制晶体管T2，其中，
T3的栅极与第一时钟信号端K1电连接，T3的源极与所述低电压端电连接，T3的漏极与第三输入节点P13电连接；
T2的栅极与所述第一输入节点P11电连接，T2的源极与所述第一时钟信号端K1电连接，T2的漏极与所述第三输入节点P13电连接；
所述第二输入节点控制子电路33包括第五控制晶体管T6和第一电容C1；
T6的栅极与所述第三输入节点P13电连接，所述第八控制晶体管T6的源极与所述第二输入节点P12电连接，所述第八控制晶体管T6的漏极与输入时钟信号端KI电连接；
所述第一电容C1的第一端与所述第三输入节点P13电连接，所述第一电容C1的第二端与所述第二输入节点P12电连接；
所述第二节点控制子电路34包括第六控制晶体管T7和第七控制晶体管T8；
T7的栅极与输入时钟信号端KI电连接，T7的源极与所述第二输入节点P12电连接，T7的漏极与所述第二节点P2电连接；
T8的栅极与所述第一隔离节点P31电连接，T8的源极与第二时钟信号端K2电连接，T8的漏极与所述第二节点P2电连接。
在图14所示的第一具体实施例中，所有的晶体管都为p型薄膜晶体管，第一电压信号为负电压信号，第二电压端为低电压端，第三电压端为高电压端，输出电压端为低电压端，但不以此为限。
在图14所示的第一具体实施例中，C4的电容值与C1的电容值的比值可以大于或等于1而小于或等于10，但不以此为限。
本发明实施例所述的栅极驱动单元在工作时，P1的电位与C3的电容值、C4的电容值、T13的寄生电容、T4的寄生电容，以及T5的寄生电容有关，而不是直接与C4的电容值与C3的电容值的比值相关，通过增大C4的电容值，会降低P1的电位，但是P1的电位不会无限制的降低。
如图15所示，如图14所示的栅极驱动单元的第一具体实施例在工作时，
在输入阶段t1，K1提供低电压，KI提供高电压，K2提供低电压，I1提供高电压，T12和T1打开，P11的电位为高电压，T5关断；T2关断，T3打开，P13的电位为低电压，T6打开，P12的电位为高电压，T7关闭，T8关闭，T11关闭，P1的电位维持为低电压，P2的电位维持为高电压，T10打开，T9关闭，O1输出低电压；
在输出阶段t2，K1提供高电压，KI提供低电压，K2提供高电压，I1提供低电压，T12和T1都关断，P11的电位维持为高电压，T5关闭，P13的电位被C1进一步拉低，T6打开，P12的电位为低电压，T7打开，T8关闭，T11打开，P1的电位为高电压，P2的电位为低电压，T9打开，T10关闭，O1输出高电压；
在复位阶段t3，K1提供低电压，KI提供高电压，K2提供低电压，I1提供低电压，T12和T1都打开，P11的电位被拉低，T5打开，P1的电位被拉低；T10打开；并此时T8打开，并P2的电位被K2提供的第二时钟信号拉低，T9也打开，通过T9和T10同时为栅极驱动信号输出端放电，可以提升栅极驱动信号输出端的放电速度，从而实现对栅极驱动信号的完全、快速的复位；
在保持阶段包括的第一保持时间段t4，K1提供高电压，KI提供低电压，K2提供高电压，I1提供低电压，T12和T1都关闭，KI通过C4拉低P11的电位，T5打开，进而使得P1的电位维持为低于VSS+Vth，Vth为T10的阈值电压，使得T10开启，进而使得O1输出的栅极驱动信号的电位维持为VSS，不受噪声干扰影响；T3关断，T2打开，P13的电位为高电压，T6关断，P12的电位为高电压，T7打开，P2的电位为高电压，T9关断；
在保持阶段包括的第二保持时间段t5，K1提供低电压，KI提供高电压，K2提供低电压，I1提供低电压，T12和T1都打开，KI提供的输入时钟信号的电位升高，从而拉升P11的电位，T5关闭，不影响P1的电位，使得P1的电位维持为低于VSS+Vth，Vth为T10的阈值电压，使得T10开启，进而使得O1输出的栅极驱动信号的电位维持为VSS，不受噪声干扰影响；T3打开，P13的电位为低电压，T6打开，P12的电位为高电压，T7关断，T8关断，P2的电位被第二时钟信号拉低，T9打开；
在保持阶段包括的第三保持时间段t6，K1提供高电压，KI提供低电压，K2提供高电压，I1提供低电压，T12和T1都关闭，KI通过C4拉低P11的电位，T5打开，进而使得P1的电位维持为低于VSS+Vth，Vth为T10的阈值电压，使得T10开启，进而使得O1输出的栅极驱动信号的电位维持为VSS，不受噪声干扰影响；T3关断，T2打开，P13的电位为高电压，T6关断，P12的电位为高电压，T7打开，T8打开，P2的电位为高电压，T9关断；
在保持阶段，P1的电位可以维持为低于VSS+Vth，Vth为T10的阈值电压，使得T10开启，进而使得O1输出的栅极驱动信号的电位维持为VSS，不受噪声干扰影响。
在图14所示的栅极驱动单元的第一具体实施例中，C4、T5和C3组成电荷泵结构，电荷泵是电路中一种类似水泵的结构，主要通过电容、时钟信号和二极管整流结构(在图7中，T5采用二极管连接方式)，实现对电荷的再分配，实现升压(或降压)的目的。
图14所示的栅极驱动单元的第一具体实施例在工作时，在I1提供的输入信号的电位为低电压，T1和T12用来初始化P11的电位，使P11的电位为VSS，C4用于在输入时钟信号的下降沿进一步拉低P11电位，通过T5将低电压保存到P1，同时通过C3存储电荷，保持电位；
在保持阶段，当输入时钟信号的电位升高时，P11的电位被推高，T5截止，不影响P1的电位；当第一时钟信号的电位和第二时钟信号的电位为低电压时，多余的电荷通过T1和T12放到输入端I1，后续循环以上过程。
在本发明实施例中，标号为K4的为第四时钟信号端提供的第四时钟信号。
如图16所示，在图14所示的栅极驱动电路的第一具体实施例的基础上，在本发明所述的栅极驱动电路的第二具体实施例中，所述电荷泵电路还包括开关控制子电路20；
所述开关控制子电路20包括开关控制晶体管T4；
T4的栅极与所述第一输入节点P11电连接，T4的源极与所述输入时钟信号端KI电连接，T4的漏极与第一控制节点P21电连接；
所述第一控制节点P21与C4的第一端电连接。
在图16所示的栅极驱动电路的第二具体实施例中，T4为p型薄膜晶体管，但不以此为限。
如图15所示，如图16所示的栅极驱动单元的第二具体实施例在工作时，
在输入阶段t1，K1提供低电压，KI提供高电压，K2提供低电压，I1提供高电压，T12和T1打开，P11的电位为高电压，T5和T4都关断；T2关断，T3打开，P13的电位为低电压，T6打开，P12的电位为高电压，T7关闭，T8关闭，T11关闭，P1的电位维持为低电压，P2的电位维持为高电压，T10打开，T9关闭，O1输出低电压；
在输出阶段t2，K1提供高电压，KI提供低电压，K2提供高电压，I1提供低电压，T12和T1都关断，P11的电位维持为高电压，T4关闭，T5关闭，P13的电位被C1进一步拉低，T6打开，P12的电位为低电压，T7打开，T8关闭，T11打开，P1的电位为高电压，P2的电位为低电压，T9打开，T10关闭，O1输出高电压；
在复位阶段t3，K1提供低电压，KI提供高电压，K2提供低电压，I1提供低电压，T12和T1都打开，P11的电位被拉低，T5打开，P1的电位被拉低；T10打开；并此时T8打开，并P2的电位被K2提供的第二时钟信号拉低，T9也打开，通过T9和T10同时为栅极驱动信号输出端放电，可以提升栅极驱动信号输出端的放电速度，从而实现对栅极驱动信号的完全、快速的复位；
在保持阶段包括的第一保持时间段t4，K1提供高电压，KI提供低电压，K2提供高电压，I1提供低电压，T12和T1都关闭，T4打开，KI通过C4拉低P11的电位，T5打开，进而使得P1的电位维持为低于VSS+Vth，Vth为T10的阈值电压，使得T10开启，进而使得O1输出的栅极驱动信号的电位维持为VSS，不受噪声干扰影响；T3关断，T2打开，P13的电位为高电压，T6关断，P12的电位为高电压，T7打开，P2的电位为高电压，T9关断；
在保持阶段包括的第二保持时间段t5，K1提供低电压，KI提供高电压，K2提供低电压，I1提供低电压，T12和T1都打开，T4打开，KI提供的输入时钟信号的电位升高，从而拉升P11的电位，T5关闭，不影响P1的电位，使得P1的电位维持为低于VSS+Vth，Vth为T10的阈值电压，使得T10开启，进而使得O1输出的栅极驱动信号的电位维持为VSS，不受噪声干扰影响；T3打开，P13的电位为低电压，T6打开，P12的电位为高电压，T7关断，T8关断，P2的电位被第二时钟信号拉低，T9打开；
在保持阶段包括的第三保持时间段t6，K1提供高电压，KI提供低电压，K2提供高电压，I1提供低电压，T12和T1都关闭，T4打开，KI通过C4拉低P11的电位，T5打开，进而使得P1的电位维持为低于VSS+Vth，Vth为T10的阈值电压，使得T10开启，进而使得O1输出的栅极驱动信号的电位维持为VSS，不受噪声干扰影响；T3关断，T2打开，P13的电位为高电压，T6关断，P12的电位为高电压，T7打开，T8打开，P2的电位为高电压，T9关断；
在保持阶段，P1的电位可以维持为低于VSS+Vth，Vth为T10的阈值电压，使得T10开启，进而使得O1输出的栅极驱动信号的电位维持为VSS，不受噪声干扰影响。
在图16所示的栅极驱动单元的第二具体实施例中，T4、C4、T5和C3组成电荷泵结构，电荷泵是电路中一种类似水泵的结构，主要通过电容、时钟信号和二极管整流结构(在图12中，T5采用二极管连接方式)，实现对电荷的再分配，实现升压(或降压)的目的。
图16所示的栅极驱动单元的第二具体实施例在工作时，在I1提供的输入信号的电位为低电压，T1和T12用来初始化P11的电位，使P11的电位为VSS，C4用于在输入时钟信号的下降沿进一步拉低P11电位，通过T5将低电压保存到P1，同时通过C3存储电荷，保持电位；
在保持阶段，当输入时钟信号的电位升高时，P11的电位被推高，T5截止，不影响P1的电位；当第一时钟信号的电位和第二时钟信号的电位为低电压时，多余的电荷通过T1和T12放到输入端I1，后续循环以上过程。
如图17所示，在图10所示的栅极驱动单元的实施例的基础上，在本发明所述的栅极驱动单元的第三具体实施例中，
所述电荷泵电路还包括开关控制子电路20；所述开关控制子电路20包括开关控制晶体管T4；
所述第一隔离节点控制子电路41包括第一控制晶体管T12和第二控制晶体管T1，其中，
所述第一控制晶体管T12的栅极与所述第二时钟信号端K2电连接，所述第一控制晶体管T12的源极与所述输入端电连接；
所述第二控制晶体管T1的栅极与所述第一时钟信号端K1电连接，所述第二控制晶体管T1的源极与所述第一控制晶体管T12的漏极电连接，所述第二控制晶体管T1的漏极与所述第一隔离节点P31电连接；
所述第一隔离子电路42包括第一隔离晶体管T13；
T13的栅极与低电压端电连接，T13的源极与第一隔离节点P31电连接，T13的漏极与所述第一输入节点P11电连接；所述低电压端用于提供低电压VSS；
所述输入储能子电路21包括输入电容C4，所述通断控制子电路22包括通断控制晶体管T5，所述第一储能子电路23包括第一存储电容C3；
T4的栅极与所述第一输入节点P11电连接，T4的源极与所述输入时钟信号端KI电连接，T4的漏极与第一控制节点P21电连接；
所述第一控制节点P21与C4的第一端电连接，C4的第二端与所述第一输入节点P11电连接；T5的栅极与T5的源极都与所述第一输入节点P11电连接，T5的漏极与所述第一节点P1电连接；
C3的第一端与所述第一节点P1电连接，C3的第二端与低电压端电连接；所述低电压端用于提供低电压VSS；
所述第一节点控制电路12包括第一节点控制晶体管T11；
T11的栅极与所述第二输入节点P12电连接，T11的源极与高电压端电连接，T11的漏极与所述第一节点P1电连接；所述高电压端用于提供高电压VDD；
所述第一储能电路31包括第二存储电容C2；
C2的第一端与第二节点P2电连接，C2的第二端与第二时钟信号输出端K2电连接；
所述输出电路30包括第一输出晶体管T10和第二输出晶体管T9；
所述第一输出晶体管T10的栅极与所述第一节点P1电连接，所述第一输出晶体管T10的源极与所述低电压端电连接，所述第一输出晶体管T10的漏极与所述栅极驱动信号输出端O1电连接；
所述第二输出晶体管T9的栅极与所述第二节点P2电连接，所述第二输出晶体管T9的源极与所述栅极驱动信号输出端O1电连接，所述第二输出晶体管T9的第二极与所述第二时钟信号端K2电连接；
所述第三输入节点控制子电路包括第三隔离节点控制子电路321和第二隔离子电路40；所述第三隔离节点控制子电路321包括第三控制晶体管T3和第四控制晶体管T2；所述第二隔离子电路40包括第二隔离晶体管T14，其中，
T3的栅极与第一时钟信号端K1电连接，T3的源极与所述低电压端电连接，T3的漏极与第二隔离节点P32电连接；
T2的栅极与所述第一隔离节点P31电连接，T2的源极与所述第一时钟信号端K1电连接，T2的漏极与所述第二隔离节点P32电连接；
T14的栅极与低电压端电连接，T14的源极与所述第二隔离节点P32电连接，T14的漏极与所述第三输入节点P13电连接；
所述第二输入节点控制子电路33包括第五控制晶体管T6和第一电容C1；
T6的栅极与所述第三输入节点P13电连接，所述第八控制晶体管T6的源极与所述第二输入节点P12电连接，所述第八控制晶体管T6的漏极与输入时钟信号端KI电连接；
所述第一电容C1的第一端与所述第三输入节点P13电连接，所述第一电容C1的第二端与所述第二输入节点P12电连接；
所述第二节点控制子电路34包括第六控制晶体管T7和第七控制晶体管T8；
T7的栅极与输入时钟信号端KI电连接，T7的源极与所述第二输入节点P12电连接，T7的漏极与所述第二节点P2电连接；
T8的栅极与所述第一隔离节点P31电连接，T8的源极与第二时钟信号端K2电连接，T8的漏极与所述第二节点P2电连接。
在图17所示的第三具体实施例中，C4的电容值与C1的电容值的比值可以大于或等于1而小于或等于10，但不以此为限。
在图17所示的第三具体实施例中，所有的晶体管都为p型薄膜晶体管，第一电压信号为负电压信号，第二电压端为低电压端，第三电压端为高电压端，输出电压端为低电压端，但不以此为限。
在图17所示的第三具体实施例中，T7可以防止对第三输入节点P13的漏电，并隔离C1对第二节点P2的影响，增强第二时钟信号端K2提供的第二时钟信号对第二节点P2的耦合作用，使得当第二时钟信号的电位降低时，第二节点P2的电位可以更低，从而加快第二输出晶体管T9对栅极驱动信号输出端O1的放电速度。
图17所示的栅极驱动单元的第三具体实施例与图14所示的栅极驱动单元的第一具体实施例的区别在于：增加了第一隔离晶体管T13和第二隔离晶体管T14；
T13以降低P11漏电，T14可以降低P13漏电，使得栅极驱动信号输出的响应速度更快。
如图18所示，本发明图17所示的栅极驱动单元的第三具体实施例在工作时，
在输入阶段t1，K1提供低电压，KI提供高电压，K2提供低电压，I1提供高电压，T12和T1打开，T13打开，P11的电位为高电压，P31的电位为高电压，T5和T4都关断；T2关断，T3打开，T14打开，P32的电位为低电压，P13的电位为低电压，T6打开，P12的电位为高电压，T7关闭，T8关闭，T11关闭，P1的电位维持为低电压，P2的电位维持为高电压，T10打开，T9关闭，O1输出低电压；
在输出阶段t2，K1提供高电压，KI提供低电压，K2提供高电压，I1提供低电压，T12和T1都关断，P11的电位维持为高电压，T13打开，P31的电位为高电压；T4关闭，T5关闭，P32的电位维持为低电压，T14由打开变为关闭，P13的电位被C1进一步拉低，T6打开，P12的电位为低电压，T7打开，T8关闭，T11打开，P1的电位为高电压，P2的电位为低电压，T9打开，T10关闭，O1输出高电压；
在复位阶段t3，K1提供低电压，KI提供高电压，K2提供低电压，I1提供低电压，T12和T1都打开，P11的电位被拉低，T13打开，P31的电位被拉低，T5打开，P1的电位被拉低；T10打开；T3打开，P32的电位为低电压，T14打开，P13的电位和P12的电位被拉高，T7关断；并此时T8打开，并P2的电位被K2提供的第二时钟信号拉低，T9也打开，通过T9和T10同时为栅极驱动信号输出端放电，可以提升栅极驱动信号输出端的放电速度，从而实现对栅极驱动信号的完全、快速的复位；
在保持阶段包括的第一保持时间段t4，K1提供高电压，KI提供低电压，K2提供高电压，I1提供低电压，T12和T1都关闭，P11的电位维持为低电压，T13由打开变为关闭，T4打开，KI通过C4拉低P31的电位，T5打开，进而使得P1的电位维持为低于VSS+Vth，Vth为T10的阈值电压，使得T10开启，进而使得O1输出的栅极驱动信号的电位维持为VSS，不受噪声干扰影响；T3关断，T2打开，P32的电位为高电压，T14打开，P13的电位为高电压，P12的电位为高电压，T7打开，T8打开，P2的电位为高电压，T9关断；
在保持阶段包括的第二保持时间段t5，K1提供低电压，KI提供高电压，K2提供低电压，I1提供低电压，T12和T1都打开，P11的电位为低电压，T13打开，T4由打开变为关闭，KI提供的输入时钟信号的电位升高，从而拉升P31的电位，T5关闭，不影响P1的电位，使得P1的电位维持为低于VSS+Vth，Vth为T10的阈值电压，使得T10开启，进而使得O1输出的栅极驱动信号的电位维持为VSS，不受噪声干扰影响；T3打开，P32的电位为低电压，T2关断，T14打开，P13的电位为低电压，T6打开，P12的电位为高电压，T7关断，T8关断，P2的电位被第二时钟信号拉低，T9打开；
在保持阶段包括的第三保持时间段t6，K1提供高电压，KI提供低电压，K2提供高电压，I1提供低电压，T12和T1都关闭，P11的电位维持为低电压，T4打开，KI通过C4拉低P31的电位，T5打开，进而使得P1的电位维持为低于VSS+Vth，Vth为T10的阈值电压，使得T10开启，进而使得O1输出的栅极驱动信号的电位维持为VSS，不受噪声干扰影响；T3关断，T2打开，P32的电位为高电压，T14打开，P13的电位为高电压，T6关闭，P12的电位为高电压，T7打开，T8打开，P2的电位为高电压，T9关断；
在所述第三保持时间段t6，T13由打开变为关闭；
在保持阶段，P1的电位可以维持为低于VSS+Vth，Vth为T10的阈值电压，使得T10开启，进而使得O1输出的栅极驱动信号的电位维持为VSS，不受噪声干扰影响。
在图17所示的栅极驱动单元的第三具体实施例中，T4、C4、T5和C3组成电荷泵结构，电荷泵是电路中一种类似水泵的结构，主要通过电容、时钟信号和二极管整流结构(在图17中，T5采用二极管连接方式)，实现对电荷的再分配，实现升压(或降压)的目的。
如图19所示，本发明所述的栅极驱动单元的第四具体实施例，与本发明所述的栅极驱动单元的第三具体实施例的区别在于：
C2的第一端与第二节点P2电连接，C2的第二端与所述栅极驱动信号输出端O1电连接。
在图19所示的第四具体实施例中，第一电压信号为负电压信号，第二电压端为低电压端，第三电压端为高电压端，输出电压端为低电压端，但不以此为限。
图19所示的栅极驱动单元的第四具体实施例与所述栅极驱动单元的第三具体实施例的区别在于：C2的第二端与栅极驱动信号输出端O1电连接，减少了第二时钟信号端的电容负载，有利于降低功耗。
图19所示的栅极驱动单元的第四具体实施例的工作时序图如图18所示。
如图20所示，在图12所示的栅极驱动单元的实施例的基础上，在本发明所述的栅极驱动单元的第五具体实施例中，所述电荷泵电路还包括开关控制子电路20；所述开关控制子电路20包括开关控制晶体管T4；
所述第一隔离节点控制子电路41包括第一控制晶体管T12和第二控制晶体管T1，其中，
所述第一控制晶体管T12的栅极与所述第二时钟信号端K2电连接，所述第一控制晶体管T12的源极与所述输入端电连接；
所述第二控制晶体管T1的栅极与所述第一时钟信号端K1电连接，所述第二控制晶体管T1的源极与所述第一控制晶体管T12的漏极电连接，所述第二控制晶体管T1的漏极与所述第一隔离节点P31电连接；
所述第一隔离子电路42包括第一隔离晶体管T13；
所述第一隔离晶体管T13的电极与低电压端电连接，所述第一隔离晶体管T13的源极与所述第一隔离节点P31电连接，所述第一隔离晶体管T13的漏极与所述第一输入节点P11电连接；所述低电压端用于提供低电压VSS；
所述输入储能子电路21包括输入电容C4，所述通断控制子电路22包括通断控制晶体管T5，所述第一储能子电路23包括第一存储电容C3；
T4的栅极与第一输入节点P11电连接，T4的源极与输入时钟信号端KI电连接，T4的漏极与C4的第一端电连接；C4的第二端与所述第一输入节点P11电连接；C4的第一端与第一控制节点P21电连接；
T5的栅极与T5的源极都与所述第一输入节点P11电连接，T5的漏极与所述第一节点P1电连接；
C3的第一端与所述第一节点P1电连接，C3的第二端与低电压端电连接；所述低电压端用于提供低电压VSS；
所述第一节点控制电路12包括第一节点控制晶体管T11；
T11的栅极与所述第二输入节点P12电连接，T11的源极与高电压端电连接，T11的漏极与所述第一节点P1电连接；所述高电压端用于提供高电压VDD；
所述第一储能电路31包括第二存储电容C2；
C2的第一端与第二节点P2电连接，C2的第二端与第二时钟信号输出端K2电连接；
所述输出电路30包括第一输出晶体管T10和第二输出晶体管T9；
所述第一输出晶体管T10的栅极与所述第一节点P1电连接，所述第一输出晶体管T10的源极与所述低电压端电连接，所述第一输出晶体管T10的漏极与所述栅极驱动信号输出端O1电连接；
所述第二输出晶体管T9的栅极与所述第二节点P2电连接，所述第二输出晶体管T9的源极与所述栅极驱动信号输出端O1电连接，所述第二输出晶体管T9的第二极与所述第二时钟信号端K2电连接；
所述第三输入节点控制子电路包括第三隔离节点控制子电路321和第二隔离子电路40；所述第三隔离节点控制子电路321包括第三控制晶体管T3和第四控制晶体管T2；所述第二隔离子电路40包括第二隔离晶体管T14，其中，
T3的栅极与第一时钟信号端K1电连接，T3的源极与所述低电压端电连接，T3的漏极与第二隔离节点P32电连接；
T2的栅极与所述第一隔离节点P31电连接，T2的源极与所述第一时钟信号端K1电连接，T2的漏极与所述第二隔离节点P32电连接；
T14的栅极与低电压端电连接，T14的源极与所述第二隔离节点P32电连接，T14的漏极与所述第三输入节点P13电连接；所述低电压端用于提供低电压VSS；
所述第二输入节点控制子电路33包括第五控制晶体管T6和第一电容C1；
T6的栅极与所述第三输入节点P13电连接，所述第八控制晶体管T6的源极与所述第二输入节点P12电连接，所述第八控制晶体管T6的漏极与输入时钟信号端KI电连接；
所述第一电容C1的第一端与所述第三输入节点P13电连接，所述第一电容C1的第二端与所述第二输入节点P12电连接；
所述第二节点控制子电路34包括第六控制晶体管T7和第七控制晶体管T8；
T7的栅极与输入时钟信号端KI电连接，T7的源极与所述第二输入节点P12电连接，T7的漏极与所述第二节点P2电连接；
T8的栅极与所述第一隔离节点P31电连接，T8的源极与高电压端电连接，T8的漏极与所述第二节点P2电连接；所述高电压端用于提供高电压VDD。
在图20所示的第五具体实施例中，C4的电容值与C1的电容值的比值可以大于或等于1而小于或等于10，但不以此为限。
在图20所示的第五具体实施例中，所有的晶体管都为p型薄膜晶体管，第一电压信号为负电压信号，第二电压端为低电压端，第三电压端为高电压端，输出电压端为低电压端，但不以此为限。
图20所示的栅极驱动单元的第五具体实施例与图17所示的栅极驱动单元的第三具体实施例的区别在于：T8的源极与高电压端(所述高电压端用于提供高电压VDD)电连接，减少了第二时钟信号端的负载，不用反复的对P2充放电，有利于进一步降低负载。
如图21所示，图20所示的栅极驱动单元的第五具体实施例在工作时，
在输入阶段t1，K1提供低电压，KI提供高电压，K2提供低电压，I1提供高电压，T12和T1打开，T13打开，P11的电位为高电压，P31的电位为高电压，T5和T4都关断；T2关断，T3打开，T14打开，P32的电位为低电压，P13的电位为低电压，T6打开，P12的电位为高电压，T7关闭，T8关闭，T11关闭，P1的电位维持为低电压，P2的电位维持为高电压，T10打开，T9关闭，O1输出低电压；
在输出阶段t2，K1提供高电压，KI提供低电压，K2提供高电压，I1提供低电压，T12和T1都关断，P11的电位维持为高电压，T13打开，P31的电位为高电压；T4关闭，T5关闭，P32的电位维持为低电压，T14打开，P13的电位被C1进一步拉低，T6打开，P12的电位为低电压，T7打开，T8关闭，T11打开，P1的电位为高电压，P2的电位为低电压，T9打开，T10关闭，O1输出高电压；
在复位阶段t3，K1提供低电压，KI提供高电压，K2提供低电压，I1提供低电压，T12和T1都打开，P11的电位被拉低，T13打开，P31的电位被拉低，T5打开，P1的电位被拉低；T10打开；T3打开，P32的电位为低电压，T14打开，P13的电位和P12的电位被拉高，T7关断；并此时T8打开，并P2的电位为高电压，T9也打开，通过T9和T10同时为栅极驱动信号输出端放电，可以提升栅极驱动信号输出端的放电速度，从而实现对栅极驱动信号的完全、快速的复位；
在保持阶段包括的第一保持时间段t4，K1提供高电压，KI提供低电压，K2提供高电压，I1提供低电压，T12和T1都关闭，P11的电位维持为低电压，T13打开，T4打开，KI通过C4拉低P31的电位，T5打开，进而使得P1的电位维持为低于VSS+Vth，Vth为T10的阈值电压，使得T10开启，进而使得O1输出的栅极驱动信号的电位维持为VSS，不受噪声干扰影响；T3关断，T2打开，P32的电位为高电压，T14打开，P13的电位为高电压，P12的电位为高电压，T7打开，T8打开，P2的电位为高电压，T9关断；
在保持阶段包括的第二保持时间段t5，K1提供低电压，KI提供高电压，K2提供低电压，I1提供低电压，T12和T1都打开，P11的电位为低电压，T13打开，T4打开，KI提供的输入时钟信号的电位升高，从而拉升P31的电位，T5关闭，不影响P1的电位，使得P1的电位维持为低于VSS+Vth，Vth为T10的阈值电压，使得T10开启，进而使得O1输出的栅极驱动信号的电位维持为VSS，不受噪声干扰影响；T3打开，P32的电位为低电压，T2关断，T14打开，P13的电位为低电压，T6打开，P12的电位为高电压，T7关断，T8打开，P2的电位为高电压，T9关断；
在保持阶段包括的第三保持时间段t6，K1提供高电压，KI提供低电压，K2提供高电压，I1提供低电压，T12和T1都关闭，P11的电位维持为低电压，T4打开，KI通过C4拉低P31的电位，T5打开，进而使得P1的电位维持为低于VSS+Vth，Vth为T10的阈值电压，使得T10开启，进而使得O1输出的栅极驱动信号的电位维持为VSS，不受噪声干扰影响；T3关断，T2打开，P32的电位为高电压，T14打开，P13的电位为高电压，T6关闭，P12的电位为高电压，T7打开，T8打开，P2的电位为高电压，T9关断；
在保持阶段，P1的电位可以维持为低于VSS+Vth，Vth为T10的阈值电压，使得T10开启，进而使得O1输出的栅极驱动信号的电位维持为VSS，不受噪声干扰影响。
如图22所示，在图12所示的栅极驱动单元的实施例的基础上，在本发明所述的栅极驱动单元的第六具体实施例中，
所述第一隔离节点控制子电路41包括第一控制晶体管T12和第二控制晶体管T1，其中，
所述第一控制晶体管T12的栅极与所述第二时钟信号端K2电连接，所述第一控制晶体管T12的源极与所述输入端电连接；
所述第二控制晶体管T1的栅极与所述第一时钟信号端K1电连接，所述第二控制晶体管T1的源极与所述第一控制晶体管T12的漏极电连接，所述第二控制晶体管T1的漏极与所述第一隔离节点P31电连接；
所述第一隔离子电路42包括第一隔离晶体管T13；
所述第一隔离晶体管T13的电极与低电压端电连接，所述第一隔离晶体管T13的源极与所述第一隔离节点P31电连接，所述第一隔离晶体管T13的漏极与所述第一输入节点P11电连接；所述低电压端用于提供低电压VSS；
所述输入储能子电路21包括输入电容C4，所述通断控制子电路22包括通断控制晶体管T5，所述第一储能子电路23包括第一存储电容C3；
C4的第一端与输入时钟信号KI电连接，C4的第二端与所述第一输入节点P11电连接；
T5的栅极与T5的源极都与所述第一输入节点P11电连接，T5的漏极与所述第一节点P1电连接；
C3的第一端与所述第一节点P1电连接，C3的第二端与低电压端电连接；所述低电压端用于提供低电压VSS；
所述第一节点控制电路12包括第一节点控制晶体管T11；
T11的栅极与所述第二输入节点P12电连接，T11的源极与高电压端电连接，T11的漏极与所述第一节点P1电连接；所述高电压端用于提供高电压VDD；
所述第一储能电路31包括第二存储电容C2；
C2的第一端与第二节点P2电连接，C2的第二端与第二时钟信号输出端K2电连接；
所述输出电路30包括第一输出晶体管T10和第二输出晶体管T9；
所述第一输出晶体管T10的栅极与所述第一节点P1电连接，所述第一输出晶体管T10的源极与所述低电压端电连接，所述第一输出晶体管T10的漏极与所述栅极驱动信号输出端O1电连接；
所述第二输出晶体管T9的栅极与所述第二节点P2电连接，所述第二输出晶体管T9的源极与所述栅极驱动信号输出端O1电连接，所述第二输出晶体管T9的第二极与所述第二时钟信号端K2电连接；
所述第三输入节点控制子电路包括第三隔离节点控制子电路321和第二隔离子电路40；所述第三隔离节点控制子电路321包括第三控制晶体管T3和第四控制晶体管T2；所述第二隔离子电路40包括第二隔离晶体管T14，其中，
T3的栅极与第一时钟信号端K1电连接，T3的源极与所述低电压端电连接，T3的漏极与第二隔离节点P32电连接；
T2的栅极与所述第一隔离节点P31电连接，T2的源极与所述第一时钟信号端K1电连接，T2的漏极与所述第二隔离节点P32电连接；
T14的栅极与低电压端电连接，T14的源极与所述第二隔离节点P32电连接，T14的漏极与所述第三输入节点P13电连接；
所述第二输入节点控制子电路33包括第五控制晶体管T6和第一电容C1；
T6的栅极与所述第三输入节点P13电连接，所述第八控制晶体管T6的源极与所述第二输入节点P12电连接，所述第八控制晶体管T6的漏极与输入时钟信号端KI电连接；
所述第一电容C1的第一端与所述第三输入节点P13电连接，所述第一电容C1的第二端与所述第二输入节点P12电连接；
所述第二节点控制子电路34包括第六控制晶体管T7和第七控制晶体管T8；
T7的栅极与输入时钟信号端KI电连接，T7的源极与所述第二输入节点P12电连接，T7的漏极与所述第二节点P2电连接；
T8的栅极与所述第一隔离节点P31电连接，T8的源极与高电压端电连接，T8的漏极与所述第二节点P2电连接；所述高电压端用于提供高电压VDD。
在图22所示的第六具体实施例中，C4的电容值与C1的电容值的比值可以大于或等于1而小于或等于10，但不以此为限。
在图22所示的第六具体实施例中，所有的晶体管都为p型薄膜晶体管，第一电压信号为负电压信号，第二电压端为低电压端，第三电压端为高电压端，输出电压端为低电压端，但不以此为限。
本发明所述的栅极驱动单元的第六具体实施例与本发明所述的栅极驱动单元的第五具体实施例的区别如下：所述电荷泵电路不包含开关控制子电路。
如图23所示，在图8所示的栅极驱动单元的实施例的基础上，在本发明所述的栅极驱动单元的第七具体实施例中，所述电荷泵电路还包括开关控制子电路20；所述开关控制子电路20包括开关控制晶体管T4；所述第一输入节点控制电路10包括第一控制晶体管T12和第二控制晶体管T1，其中，
所述第一控制晶体管T12的栅极与所述第二时钟信号端K2电连接，所述第一控制晶体管T12的源极与所述输入端电连接；
所述第二控制晶体管T1的栅极与所述第一时钟信号端K1电连接，所述第二控制晶体管T1的源极与所述第一控制晶体管T12的漏极电连接，所述第二控制晶体管T1的漏极与所述第一输入节点P11电连接；所述输入储能子电路21包括输入电容C4，所述通断控制子电路22包括通断控制晶体管T5，所述第一储能子电路23包括第一存储电容C3；
T4的栅极与第一输入节点P11电连接，T4的源极与输入时钟信号端KI电连接，T4的漏极与C4的第一端电连接；C4的第二端与所述第一输入节点P11电连接；C4的第一端与第一控制节点P21电连接；
T5的栅极与T5的源极都与所述第一输入节点P11电连接，T5的漏极与所述第一节点P1电连接；
C3的第一端与所述第一节点P1电连接，C3的第二端与低电压端电连接；所述低电压端用于提供低电压VSS；
所述第一节点控制电路12包括第一节点控制晶体管T11；
T11的栅极与所述第二输入节点P12电连接，T11的源极与高电压端电连接，T11的漏极与所述第一节点P1电连接；所述高电压端用于提供高电压VDD；
所述第一储能电路31包括第二存储电容C2；
C2的第一端与第二节点P2电连接，C2的第二端与第二时钟信号输出端K2电连接；
所述输出电路30包括第一输出晶体管T10和第二输出晶体管T9；
所述第一输出晶体管T10的栅极与所述第一节点P1电连接，所述第一输出晶体管T10的源极与所述低电压端电连接，所述第一输出晶体管T10的漏极与所述栅极驱动信号输出端O1电连接；
所述第二输出晶体管T9的栅极与所述第二节点P2电连接，所述第二输出晶体管T9的源极与所述栅极驱动信号输出端O1电连接，所述第二输出晶体管T9的第二极与所述第二时钟信号端K2电连接；
所述第三输入节点控制子电路32包括第三控制晶体管T3和第四控制晶体管T2，其中，
T3的栅极与第一时钟信号端K1电连接，T3的源极与所述低电压端电连接，T3的漏极与第三输入节点P13电连接；
T2的栅极与所述第一输入节点P11电连接，T2的源极与所述第一时钟信号端K1电连接，T2的漏极与所述第三输入节点P13电连接；所述第二输入节点控制子电路33包括第五控制晶体管T6和第一电容C1；
T6的栅极与所述第三输入节点P13电连接，所述第八控制晶体管T6的源极与所述第二输入节点P12电连接，所述第八控制晶体管T6的漏极与输入时钟信号端KI电连接；
所述第一电容C1的第一端与所述第三输入节点P13电连接，所述第一电容C1的第二端与所述第二输入节点P12电连接；
所述第二节点控制子电路34包括第六控制晶体管T7和第七控制晶体管T8；
T7的栅极与输入时钟信号端KI电连接，T7的源极与所述第二输入节点P12电连接，T7的漏极与所述第二节点P2电连接；
T8的栅极与所述第一隔离节点P31电连接，T8的源极与高电压端电连接，T8的漏极与所述第二节点P2电连接；所述高电压端用于提供高电压VDD。
在图23所示的第七具体实施例中，C4的电容值与C1的电容值的比值可以大于或等于1而小于或等于10，但不以此为限。
在图23所示的第七具体实施例中，所有的晶体管都为p型薄膜晶体管，第一电压信号为负电压信号，第二电压端为低电压端，第三电压端为高电压端，输出电压端为低电压端，但不以此为限。
本发明所述的栅极驱动单元的第七具体实施例与本发明所述的栅极驱动单元的第未具体实施例的区别如下：所述栅极驱动单元不包含第一隔离晶体管和第二隔离晶体管。
如图24所示，在图12所示的栅极驱动单元的实施例的基础上，在本发明所述的栅极驱动单元的第八具体实施例中，所述电荷泵电路还包括开关控制子电路20；所述开关控制子电路20包括开关控制晶体管T4；
所述第一隔离节点控制子电路41包括第一控制晶体管T12，其中，
所述第一控制晶体管T12的栅极与所述第二时钟信号端K2电连接，所述第一控制晶体管T12的源极与所述输入端电连接；
所述第一隔离子电路42包括第一隔离晶体管T13；
所述第一隔离晶体管T13的电极与低电压端电连接，所述第一隔离晶体管T13的源极与所述第一隔离节点P31电连接，所述第一隔离晶体管T13的漏极与所述第一输入节点P11电连接；所述低电压端用于提供低电压VSS；
所述输入储能子电路21包括输入电容C4，所述通断控制子电路22包括通断控制晶体管T5，所述第一储能子电路23包括第一存储电容C3；
T4的栅极与第一输入节点P11电连接，T4的源极与输入时钟信号端KI电连接，T4的漏极与C4的第一端电连接；C4的第二端与所述第一输入节点P11电连接；C4的第一端与第一控制节点P21电连接；
T5的栅极与T5的源极都与所述第一输入节点P11电连接，T5的漏极与所述第一节点P1电连接；
C3的第一端与所述第一节点P1电连接，C3的第二端与低电压端电连接；所述低电压端用于提供低电压VSS；
所述第一节点控制电路12包括第一节点控制晶体管T11；
T11的栅极与所述第二输入节点P12电连接，T11的源极与高电压端电连接，T11的漏极与所述第一节点P1电连接；所述高电压端用于提供高电压VDD；
所述第一储能电路31包括第二存储电容C2；
C2的第一端与第二节点P2电连接，C2的第二端与第二时钟信号输出端K2电连接；
所述输出电路30包括第一输出晶体管T10和第二输出晶体管T9；
所述第一输出晶体管T10的栅极与所述第一节点P1电连接，所述第一输出晶体管T10的源极与所述低电压端电连接，所述第一输出晶体管T10的漏极与所述栅极驱动信号输出端O1电连接；
所述第二输出晶体管T9的栅极与所述第二节点P2电连接，所述第二输出晶体管T9的源极与所述栅极驱动信号输出端O1电连接，所述第二输出晶体管T9的第二极与所述第二时钟信号端K2电连接；
所述第三输入节点控制子电路包括第三隔离节点控制子电路321和第二隔离子电路40；所述第三隔离节点控制子电路321包括第三控制晶体管T3和第四控制晶体管T2；所述第二隔离子电路40包括第二隔离晶体管T14，其中，
T3的栅极与第一时钟信号端K1电连接，T3的源极与所述低电压端电连接，T3的漏极与第二隔离节点P32电连接；
T2的栅极与所述第一隔离节点P31电连接，T2的源极与所述第一时钟信号端K1电连接，T2的漏极与所述第二隔离节点P32电连接；
T14的栅极与低电压端电连接，T14的源极与所述第二隔离节点P32电连接，T14的漏极与所述第三输入节点P13电连接；所述低电压端用于提供低电压VSS；
所述第二输入节点控制子电路33包括第五控制晶体管T6和第一电容C1；
T6的栅极与所述第三输入节点P13电连接，所述第八控制晶体管T6的源极与所述第二输入节点P12电连接，所述第八控制晶体管T6的漏极与输入时钟信号端KI电连接；
所述第一电容C1的第一端与所述第三输入节点P13电连接，所述第一电容C1的第二端与所述第二输入节点P12电连接；
所述第二节点控制子电路34包括第六控制晶体管T7和第七控制晶体管T8；
T7的栅极与输入时钟信号端KI电连接，T7的源极与所述第二输入节点P12电连接，T7的漏极与所述第二节点P2电连接；
T8的栅极与所述第一隔离节点P31电连接，T8的源极与高电压端电连接，T8的漏极与所述第二节点P2电连接；所述高电压端用于提供高电压VDD。
在图24所示的第八具体实施例中，C4的电容值与C1的电容值的比值可以大于或等于1而小于或等于10，但不以此为限。
在图24所示的第八具体实施例中，所有的晶体管都为p型薄膜晶体管，第一电压信号为负电压信号，第二电压端为低电压端，第三电压端为高电压端，输出电压端为低电压端，但不以此为限。
本发明所述的栅极驱动单元的第八具体实施例与本发明所述的栅极驱动单元的第五具体实施例的区别如下：所述第一隔离节点控制子电路41仅包括第一控制晶体管T12，所述第一隔离节点控制子电路41不包括第二控制晶体管T1，前提是第二时钟信号的上升沿不早于I1提供的输入信号的下降沿。
如图25所示，在图12所示的栅极驱动单元的实施例的基础上，在本发明所述的栅极驱动单元的第九具体实施例中，所述电荷泵电路还包括开关控制子电路20；所述开关控制子电路20包括开关控制晶体管T4；
所述第一隔离节点控制子电路41包括第二控制晶体管T1，其中，
所述第二控制晶体管T1的栅极与所述第一时钟信号端K1电连接，所述第二控制晶体管T1的源极与所述第一控制晶体管T12的漏极电连接，所述第二控制晶体管T1的漏极与所述第一输入节点P11电连接；
所述第一隔离子电路42包括第一隔离晶体管T13；
所述第一隔离晶体管T13的电极与低电压端电连接，所述第一隔离晶体管T13的源极与所述第一隔离节点P31电连接，所述第一隔离晶体管T13的漏极与所述第一输入节点P11电连接；所述低电压端用于提供低电压VSS；
所述输入储能子电路21包括输入电容C4，所述通断控制子电路22包括通断控制晶体管T5，所述第一储能子电路23包括第一存储电容C3；
T4的栅极与第一输入节点P11电连接，T4的源极与输入时钟信号端KI电连接，T4的漏极与C4的第一端电连接；C4的第二端与所述第一输入节点P11电连接；C4的第一端与第一控制节点P21电连接；
T5的栅极与T5的源极都与所述第一输入节点P11电连接，T5的漏极与所述第一节点P1电连接；
C3的第一端与所述第一节点P1电连接，C3的第二端与低电压端电连接；所述低电压端用于提供低电压VSS；
所述第一节点控制电路12包括第一节点控制晶体管T11；
T11的栅极与所述第二输入节点P12电连接，T11的源极与高电压端电连接，T11的漏极与所述第一节点P1电连接；所述高电压端用于提供高电压VDD；
所述第一储能电路31包括第二存储电容C2；
C2的第一端与第二节点P2电连接，C2的第二端与第二时钟信号输出端K2电连接；
所述输出电路30包括第一输出晶体管T10和第二输出晶体管T9；
所述第一输出晶体管T10的栅极与所述第一节点P1电连接，所述第一输出晶体管T10的源极与所述低电压端电连接，所述第一输出晶体管T10的漏极与所述栅极驱动信号输出端O1电连接；
所述第二输出晶体管T9的栅极与所述第二节点P2电连接，所述第二输出晶体管T9的源极与所述栅极驱动信号输出端O1电连接，所述第二输出晶体管T9的第二极与所述第二时钟信号端K2电连接；
所述第三输入节点控制子电路包括第三隔离节点控制子电路321和第二隔离子电路40；所述第三隔离节点控制子电路321包括第三控制晶体管T3和第四控制晶体管T2；所述第二隔离子电路40包括第二隔离晶体管T14，其中，
T3的栅极与第一时钟信号端K1电连接，T3的源极与所述低电压端电连接，T3的漏极与第二隔离节点P32电连接；
T2的栅极与所述第一隔离节点P31电连接，T2的源极与所述第一时钟信号端K1电连接，T2的漏极与所述第二隔离节点P32电连接；
T14的栅极与低电压端电连接，T14的源极与所述第二隔离节点P32电连接，T14的漏极与所述第三输入节点P13电连接；所述低电压端用于提供低电压VSS；
所述第二输入节点控制子电路33包括第五控制晶体管T6和第一电容C1；
T6的栅极与所述第三输入节点P13电连接，所述第八控制晶体管T6的源极与所述第二输入节点P12电连接，所述第八控制晶体管T6的漏极与输入时钟信号端KI电连接；
所述第一电容C1的第一端与所述第三输入节点P13电连接，所述第一电容C1的第二端与所述第二输入节点P12电连接；
所述第二节点控制子电路34包括第六控制晶体管T7和第七控制晶体管T8；
T7的栅极与输入时钟信号端KI电连接，T7的源极与所述第二输入节点P12电连接，T7的漏极与所述第二节点P2电连接；
T8的栅极与所述第一隔离节点P31电连接，T8的源极与高电压端电连接，T8的漏极与所述第二节点P2电连接；所述高电压端用于提供高电压VDD。
在图25所示的第九具体实施例中，C4的电容值与C1的电容值的比值可以大于或等于1而小于或等于10，但不以此为限。
在图25所示的第九具体实施例中，所有的晶体管都为p型薄膜晶体管，第一电压信号为负电压信号，第二电压端为低电压端，第三电压端为高电压端，输出电压端为低电压端，但不以此为限。
本发明所述的栅极驱动单元的第九具体实施例与本发明所述的栅极驱动单元的第五具体实施例的区别如下：所述第一隔离节点控制子电路41仅包括第二控制晶体管T1，所述第一隔离节点控制子电路41不包括第一控制晶体管T12，前提是第一时钟信号的上升沿不早于I1提供的输入信号的下降沿。
如图26所示，在图13所示的栅极驱动单元的实施例的基础上，在本发明所述的栅极驱动单元的第十具体实施例中，
所述电荷泵电路还包括开关控制子电路20；所述开关控制子电路20包括开关控制晶体管T4；
所述第一隔离节点控制子电路41包括第一控制晶体管T12和第二控制晶体管T1，其中，
所述第一控制晶体管T12的栅极与所述第二时钟信号端K2电连接，所述第一控制晶体管T12的源极与所述输入端电连接；
所述第二控制晶体管T1的栅极与所述第一时钟信号端K1电连接，所述第二控制晶体管T1的源极与所述第一控制晶体管T12的漏极电连接，所述第二控制晶体管T1的漏极与所述第一隔离节点P31电连接；
所述第一隔离子电路42包括第一隔离晶体管T13；
所述第一隔离晶体管T13的电极与低电压端电连接，所述第一隔离晶体管T13的源极与所述第一隔离节点P31电连接，所述第一隔离晶体管T13的漏极与所述第一输入节点P11电连接；所述低电压端用于提供低电压VSS；
所述输入储能子电路21包括输入电容C4，所述通断控制子电路22包括通断控制晶体管T5，所述第一储能子电路23包括第一存储电容C3；
T4的栅极与第一输入节点P11电连接，T4的源极与输入时钟信号端KI电连接，T4的漏极与C4的第一端电连接；C4的第二端与所述第一输入节点P11电连接；C4的第一端与第一控制节点P21电连接；
T5的栅极与T5的源极都与所述第一输入节点P11电连接，T5的漏极与所述第一节点P1电连接；
C3的第一端与所述第一节点P1电连接，C3的第二端与低电压端电连接；所述低电压端用于提供低电压VSS；
所述第一节点控制电路12包括第一节点控制晶体管T11；
T11的栅极与所述第二输入节点P12电连接，T11的源极与高电压端电连接，T11的漏极与所述第一节点P1电连接；所述高电压端用于提供高电压VDD；
所述第一储能电路31包括第二存储电容C2；
C2的第一端与第二节点P2电连接，C2的第二端与栅极驱动信号输出端O1电连接；
所述输出电路30包括第一输出晶体管T10和第二输出晶体管T9；
所述第一输出晶体管T10的栅极与所述第一节点P1电连接，所述第一输出晶体管T10的源极与所述低电压端电连接，所述第一输出晶体管T10的漏极与所述栅极驱动信号输出端O1电连接；
所述第二输出晶体管T9的栅极与所述第二节点P2电连接，所述第二输出晶体管T9的源极与所述栅极驱动信号输出端O1电连接，所述第二输出晶体管T9的第二极与所述第二时钟信号端K2电连接；
所述第三输入节点控制子电路包括第三隔离节点控制子电路321和第二隔离子电路40；所述第三隔离节点控制子电路321包括第三控制晶体管T3和第四控制晶体管T2；所述第二隔离子电路40包括第二隔离晶体管T14，其中，
T3的栅极与第一时钟信号端K1电连接，T3的源极与所述低电压端电连接，T3的漏极与第二隔离节点P32电连接；
T2的栅极与所述第一隔离节点P31电连接，T2的源极与所述第一时钟信号端K1电连接，T2的漏极与所述第二隔离节点P32电连接；
T14的栅极与低电压端电连接，T14的源极与所述第二隔离节点P32电连接，T14的漏极与所述第三输入节点P13电连接；所述低电压端用于提供低电压VSS；
所述第二输入节点控制子电路33包括第五控制晶体管T6和第一电容C1；
T6的栅极与所述第三输入节点P13电连接，所述第八控制晶体管T6的源极与所述第二输入节点P12电连接，所述第八控制晶体管T6的漏极与输入时钟信号端KI电连接；
所述第一电容C1的第一端与所述第三输入节点P13电连接，所述第一电容C1的第二端与所述第二输入节点P12电连接；
所述第二节点控制子电路34包括第六控制晶体管T7和第七控制晶体管T8；
T7的栅极与输入时钟信号端KI电连接，T7的源极与所述第二输入节点P12电连接，T7的漏极与所述第二节点P2电连接；
T8的栅极与所述第一隔离节点P31电连接，T8的源极与高电压端电连接，T8的漏极与所述第二节点P2电连接；所述高电压端用于提供高电压VDD。
在图26所示的第十具体实施例中，C4的电容值与C1的电容值的比值可以大于或等于1而小于或等于10，但不以此为限。
在图26所示的第十具体实施例中，所有的晶体管都为p型薄膜晶体管，第一电压信号为负电压信号，第二电压端为低电压端，第三电压端为高电压端，输出电压端为低电压端，但不以此为限。
图26所示的栅极驱动单元的第十具体实施例与图20所示的栅极驱动单元的第五具体实施例的区别在于：C2的第二端与栅极驱动信号输出端电连接，减少了第二时钟信号端的电容负载，有利于降低功耗。
图26所示的栅极驱动单元的第十具体实施例的工作时序图可以如图21所示。
本发明实施例所述的驱动方法，应用于上述的栅极驱动单元，所述驱动方法包括：
第一输入节点控制电路在时钟信号端提供的时钟信号的控制下，导通或断开输入端与第一输入节点之间的连接；
当所述第一输入节点的电压信号为第一电压信号时，电荷泵电路在输入时钟信号端提供的输入时钟信号的控制下，控制将所述第一输入节点的电压信号转换为所述第一节点的电压信号，且使得所述第一节点的电压信号的极性与所述第一输入节点的电压信号的极性相同，所述第一节点的电压信号的电压值的绝对值大于所述第一输入节点的电压信号的电压值的绝对值。
在本发明实施例所述的驱动方法中，所述栅极驱动单元能够在保持阶段充分拉低或升高第一节点的电位，使得在保持阶段，由第一节点控制的第一输出晶体管保持开启，进而使得在保持阶段，能够使得输出的栅极驱动信号的电位不受噪声干扰的影响。
本发明实施例所述的栅极驱动电路包括上述的栅极驱动单元。
本发明实施例所述的显示装置包括上述的栅极驱动电路。
本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (27)

1.一种栅极驱动单元，其特征在于，包括第一输入节点控制电路和电荷泵电路；
所述第一输入节点控制电路分别与时钟信号端、输入端和第一输入节点电连接，用于在所述时钟信号端提供的时钟信号的控制下，导通或断开所述输入端与所述第一输入节点之间的连接；
所述电荷泵电路分别与所述第一输入节点、输入时钟信号端和第一节点电连接，用于当所述第一输入节点的电压信号为第一电压信号时，在所述输入时钟信号端提供的输入时钟信号的控制下，控制将所述第一输入节点的电压信号转换为所述第一节点的电压信号，且使得所述第一节点的电压信号的极性与所述第一输入节点的电压信号的极性相同，所述第一节点的电压信号的电压值的绝对值大于所述第一输入节点的电压信号的电压值的绝对值。
2.如权利要求1所述的栅极驱动单元，其特征在于，所述栅极驱动单元包括输出电路，所述输出电路包括第一输出晶体管，所述第一输出晶体管的控制极与所述第一节点电连接，所述第一输出晶体管的第一极与输出电压端电连接，所述第一输出晶体管的第二极与栅极驱动信号输出端电连接。
3.如权利要求1所述的栅极驱动单元，其特征在于，所述电荷泵电路包括输入储能子电路、通断控制子电路和第一储能子电路；
所述输入储能子电路的第一端与所述输入时钟信号端电连接，所述输入储能子电路的第二端与所述第一输入节点电连接，用于储存电能且根据所述输入时钟信号的电位控制所述第一输入节点的电位；
所述通断控制子电路分别与所述第一输入节点和所述第一节点电连接，用于在所述第一输入节点的电位的控制下，导通或断开所述第一输入节点与所述第一节点之间的连接；
所述第一储能子电路与所述第一节点电连接，用于储存电能且维持所述第一节点的电位。
4.如权利要求1所述的栅极驱动单元，其特征在于，所述电荷泵电路包括输入储能子电路、通断控制子电路、开关控制子电路和第一储能子电路；
所述输入储能子电路的第一端与第一控制节点电连接，所述输入储能子电路的第二端与所述第一输入节点电连接，用于储存电能且根据第一控制节点的电位控制所述第一输入节点的电位；
所述通断控制子电路分别与所述第一输入节点和所述第一节点电连接，用于在所述第一输入节点的电位的控制下，导通或断开所述第一输入节点与所述第一节点之间的连接；
所述第一储能子电路与所述第一节点电连接，用于储存电能且维持所述第一节点的电位；
所述开关控制子电路分别与所述第一输入节点、输入时钟信号端和所述第一控制节点电连接，用于在所述第一输入节点的电位的控制下，导通或断开所述输入时钟信号端与所述第一控制节点之间的连接。
5.如权利要求3所述的栅极驱动单元，其特征在于，所述输入储能子电路包括输入电容，所述第一储能子电路包括第一存储电容，所述通断控制子电路包括通断控制晶体管；
所述输入电容的第一端与所述输入时钟信号端电连接，所述输入电容的第二端与所述第一输入节点电连接；
所述第一存储电容的第一端与所述第一节点电连接，所述第一存储电容的第二端与第二电压端电连接；
所述通断控制晶体管的控制极和所述通断控制晶体管的第一极与所述第一输入节点电连接，所述通断控制晶体管的第二极与所述第一节点电连接。
6.如权利要求4所述的栅极驱动单元，其特征在于，所述输入储能子电路包括输入电容，所述第一储能子电路包括第一存储电容，所述通断控制子电路包括通断控制晶体管；
所述输入电容的第一端与所述第一控制节点电连接，所述输入电容的第二端与所述第一输入节点电连接；
所述第一存储电容的第一端与所述第一节点电连接，所述第一存储电容的第二端与第二电压端电连接；
所述通断控制晶体管的控制极和所述通断控制晶体管的第一极与所述第一输入节点电连接，所述通断控制晶体管的第二极与所述第一节点电连接。
7.如权利要求5或6所述的栅极驱动单元，其特征在于，所述输入电容的电容值与所述第一存储电容的电容值之间的比值大于或等于1而小于或等于10。
8.如权利要求4所述的栅极驱动单元，其特征在于，所述开关控制子电路包括开关控制晶体管；
所述开关控制晶体管的控制极与所述第一输入节点电连接，所述开关控制晶体管的第一极与所述输入时钟信号端电连接，所述开关控制晶体管的第二极与所述第一控制节点电连接。
9.如权利要求1所述的栅极驱动单元，其特征在于，所述第一输入节点控制电路包括第一隔离节点控制子电路和第一隔离子电路；
所述第一隔离节点控制子电路分别与时钟信号端、输入端和第一隔离节点电连接，用于在所述时钟信号端提供的时钟信号的控制下，导通或断开所述输入端与所述第一隔离节点之间的连接；
所述第一隔离子电路分别与第二电压端、所述第一隔离节点和所述第一输入节点电连接，用于在第二电压端提供的第二电压信号的控制下，控制所述第一隔离节点与所述第一输入节点之间连通。
10.如权利要求9所述的栅极驱动单元，其特征在于，所述时钟信号端包括第一时钟信号端和第二时钟信号端；第一隔离节点控制子电路包括第一控制晶体管和第二控制晶体管；所述第一控制晶体管的控制极与所述第二时钟信号端电连接，所述第一控制晶体管的第一极与所述输入端电连接；所述第二控制晶体管的控制极与所述第一时钟信号端电连接，所述第二控制晶体管的第一极与所述第一控制晶体管的第二极电连接，所述第二控制晶体管的第二极与所述第一隔离节点电连接；或者，
所述时钟信号端包括第二时钟信号端，所述第一隔离节点控制子电路包括第一控制晶体管；所述第一控制晶体管的控制极与所述第二时钟信号端电连接，所述第一控制晶体管的第一极与所述输入端电连接，所述第一控制晶体管的第二极与所述第一隔离节点电连接；或者，
所述时钟信号端包括第一时钟信号端，所述第一隔离节点控制子电路包括第二控制晶体管；所述第二控制晶体管的控制极与所述第一时钟信号端电连接，所述第一控制晶体管的第一极与所述输入端电连接，所述第二控制晶体管的第二极与所述第一隔离节点电连接。
11.如权利要求9所述的栅极驱动单元，其特征在于，所述第一隔离子电路包括第一隔离晶体管；
所述第一隔离晶体管的控制极与所述第二电压端电连接，所述第一隔离晶体管的第一极与所述第一隔离节点电连接，所述第一隔离晶体管的第二极与所述第一输入节点电连接。
12.如权利要求1或2所述的栅极驱动单元，其特征在于，还包括第一节点控制电路；
所述第一节点控制电路分别与第二输入节点、第三电压端和第一节点电连接，用于在所述第二输入节点的电位的控制下，控制将第三电压端输入的第三电压信号写入所述第一节点。
13.如权利要求12所述的栅极驱动单元，其特征在于，所述第一节点控制电路包括第一节点控制晶体管；
所述第一节点控制晶体管的控制极与所述第二输入节点电连接，所述第一节点控制晶体管的第一极与第三电压端电连接，所述第一节点控制晶体管的第二极与所述第一节点电连接。
14.如权利要求1或2所述的栅极驱动单元，其特征在于，还包括第一储能电路；
所述第一储能电路分别与第二节点和第二时钟信号端电连接，用于根据第二时钟信号控制所述第二节点的电位。
15.如权利要求1或2所述的栅极驱动单元，其特征在于，还包括栅极驱动信号输出端和第一储能电路；
所述第一储能电路分别与第二节点和所述栅极驱动信号输出端电连接，用于根据所述栅极驱动信号输出端输出的栅极驱动信号，控制第二节点的电位。
16.如权利要求1所述的栅极驱动单元，其特征在于，还包括输出电路；
所述输出电路分别与第一节点、第二节点、栅极驱动信号输出端、输出电压端和第二时钟信号输出端电连接，用于在第一节点的电位的控制下，控制将输出电压信号写入所述栅极驱动信号输出端，并在第二节点的电位的控制下，将第二时钟信号写入所述栅极驱动信号输出端；
所述输出电压端用于提供输出电压信号。
17.如权利要求16所述的栅极驱动单元，其特征在于，所述输出电路包括第一输出晶体管和第二输出晶体管；
所述第一输出晶体管的控制极与所述第一节点电连接，所述第一输出晶体管的第一极与所述输出电压端电连接，所述第一输出晶体管的第二极与所述栅极驱动信号输出端电连接；
所述第二输出晶体管的控制极与所述第二节点电连接，所述第二输出晶体管的第一极与所述栅极驱动信号输出端电连接，所述第二输出晶体管的第二极与第二时钟信号端电连接。
18.如权利要求1所述的栅极驱动单元，其特征在于，还包括第二节点控制电路；
所述第二节点控制电路包括第三输入节点控制子电路、第二输入节点控制子电路和第二节点控制子电路；
所述第三输入节点控制子电路分别与第一时钟信号端、第二电压端、第一输入节点和第三输入节点电连接，用于在第一时钟信号的控制下，将第二电压信号写入所述第三输入节点，并用于在第一输入节点的电位的控制下，将第一时钟信号写入所述第三输入节点；
所述第二输入节点控制子电路分别与所述第三输入节点、第二输入节点和输入时钟信号端电连接，用于在所述第三输入节点的电位的控制下将输入时钟信号写入所述第二输入节点，并用于根据所述第三输入节点的电位控制第二输入节点的电位；
所述第二节点控制子电路分别与所述第二输入节点、第一输入节点、第二节点和输入时钟信号端电连接，所述第二节点控制子电路还与第二时钟信号端或第三电压端电连接，用于在输入时钟信号的控制下，导通或断开所述第二输入节点与所述第二节点之间的连接，并用于在所述第一输入节点的电位的控制下，将第二时钟信号或第三电压信号写入第二节点。
19.如权利要求18所述的栅极驱动单元，其特征在于，所述第三输入节点控制子电路包括第三控制晶体管和第四控制晶体管，其中，
所述第三控制晶体管的控制极与第一时钟信号端电连接，所述第三控制晶体管的第一极与第二电压端电连接，所述第三控制晶体管的第二极与第三输入节点电连接；
所述第四控制晶体管的控制极与所述第一输入节点电连接，所述第四控制晶体管的第一极与所述第一时钟信号端电连接，所述第四控制晶体管的第二极与所述第三输入节点电连接。
20.如权利要求9所述的栅极驱动单元，其特征在于，还包括第二节点控制电路；
所述第二节点控制电路包括第三输入节点控制子电路、第二输入节点控制子电路和第二节点控制子电路；
所述第三输入节点控制子电路分别与第一时钟信号端、第二电压端、第一隔离节点和第三输入节点电连接，用于在第一时钟信号的控制下，将第二电压信号写入所述第三输入节点，并用于在第一隔离节点的电位的控制下，将第一时钟信号写入所述第三输入节点；
所述第二输入节点控制子电路分别与所述第三输入节点、第二输入节点和输入时钟信号端电连接，用于在所述第三输入节点的电位的控制下将输入时钟信号写入所述第二输入节点，并用于根据所述第三输入节点的电位控制第二输入节点的电位；
所述第二节点控制子电路分别与所述第二输入节点、第一隔离节点、第二节点和输入时钟信号端电连接，所述第二节点控制子电路还与第二时钟信号端或第三电压端电连接，用于在输入时钟信号的控制下，导通或断开所述第二输入节点与所述第二节点之间的连接，并用于在所述第一输入节点的电位的控制下，将第二时钟信号或第三电压信号写入第二节点。
21.如权利要求20所述的栅极驱动单元，其特征在于，所述第三输入节点控制子电路包括第三控制晶体管和第四控制晶体管，其中，
所述第三控制晶体管的控制极与第一时钟信号端电连接，所述第三控制晶体管的第一极与第二电压端电连接，所述第三控制晶体管的第二极与第三输入节点电连接；
所述第四控制晶体管的控制极与所述第一隔离节点电连接，所述第四控制晶体管的第一极与所述第一时钟信号端电连接，所述第四控制晶体管的第二极与所述第三输入节点电连接。
22.如权利要求20所述的栅极驱动单元，其特征在于，所述第三输入节点控制子电路包括第三控制晶体管、第四控制晶体管和第二隔离晶体管；
所述第三控制晶体管的控制极与第一时钟信号端电连接，所述第三控制晶体管的第一极与第二电压端电连接，所述第三控制晶体管的第二极与第二隔离节点电连接；
所述第四控制晶体管的控制极与所述第一隔离节点电连接，所述第四控制晶体管的第一极与所述第一时钟信号端电连接，所述第四控制晶体管的第二极与所述第二隔离节点电连接；
所述第二隔离晶体管的控制极与第二电压端电连接，所述第二隔离晶体管的第一极与第二隔离节点电连接，所述第二隔离晶体管的第二极与第三输入节点电连接。
23.如权利要求18至22中任一权利要求所述的栅极驱动单元，其特征在于，所述第二输入节点控制子电路包括第五控制晶体管和第一电容；
所述第五控制晶体管的控制极与所述第三输入节点电连接，所述第五控制晶体管的第一极与所述第二输入节点电连接，所述第五控制晶体管的第二极与输入时钟信号端电连接；
所述第一电容的第一端与所述第三输入节点电连接，所述第一电容的第二端与所述第二输入节点电连接。
24.如权利要求20至22中任一权利要求所述的栅极驱动单元，其特征在于，所述第二节点控制子电路包括第六控制晶体管和第七控制晶体管；
所述第六控制晶体管的控制极与输入时钟信号端电连接，所述第六控制晶体管的第一极与所述第二输入节点电连接，所述第六控制晶体管的第二极与所述第二节点电连接；
所述第七控制晶体管的控制极与所述第一隔离节点电连接，所述第七控制晶体管的第一极与第二时钟信号端或第三电压端电连接，所述第七控制晶体管的第二极与所述第二节点电连接。
25.一种驱动方法，应用于如权利要求1至24中任一权利要求所述的栅极驱动单元，其特征在于，所述驱动方法包括：
第一输入节点控制电路在时钟信号端提供的时钟信号的控制下，导通或断开输入端与第一输入节点之间的连接；
当所述第一输入节点的电压信号为第一电压信号时，电荷泵电路在输入时钟信号端提供的输入时钟信号的控制下，控制将所述第一输入节点的电压信号转换为所述第一节点的电压信号，且使得所述第一节点的电压信号的极性与所述第一输入节点的电压信号的极性相同，所述第一节点的电压信号的电压值的绝对值大于所述第一输入节点的电压信号的电压值的绝对值。
26.一种栅极驱动电路，其特征在于，包括如权利要求1至24中任一权利要求所述的栅极驱动单元。
27.一种显示装置，其特征在于，包括如权利要求26所述的栅极驱动电路。
CN202010908595.6A 2020-09-02 2020-09-02 栅极驱动单元、驱动方法、栅极驱动电路和显示装置 Active CN114203081B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010908595.6A CN114203081B (zh) 2020-09-02 2020-09-02 栅极驱动单元、驱动方法、栅极驱动电路和显示装置
PCT/CN2021/112322 WO2022048425A1 (zh) 2020-09-02 2021-08-12 栅极驱动单元、驱动方法、栅极驱动电路和显示装置
US17/905,620 US11798458B2 (en) 2020-09-02 2021-08-12 Gate driving unit, driving method, gate driving circuit and display device
US18/466,619 US20230419878A1 (en) 2020-09-02 2023-09-13 Gate driving unit, driving method, gate driving circuit, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010908595.6A CN114203081B (zh) 2020-09-02 2020-09-02 栅极驱动单元、驱动方法、栅极驱动电路和显示装置

Publications (2)

Publication Number Publication Date
CN114203081A CN114203081A (zh) 2022-03-18
CN114203081B true CN114203081B (zh) 2023-12-22

Family

ID=80492163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010908595.6A Active CN114203081B (zh) 2020-09-02 2020-09-02 栅极驱动单元、驱动方法、栅极驱动电路和显示装置

Country Status (3)

Country Link
US (2) US11798458B2 (zh)
CN (1) CN114203081B (zh)
WO (1) WO2022048425A1 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996369A (zh) * 2014-05-14 2014-08-20 京东方科技集团股份有限公司 电荷泵电路的控制系统、方法、装置及显示装置
CN105185294A (zh) * 2015-10-23 2015-12-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN106652918A (zh) * 2017-03-20 2017-05-10 京东方科技集团股份有限公司 一种goa单元及其驱动方法、goa电路、显示装置
CN109686292A (zh) * 2019-01-25 2019-04-26 鄂尔多斯市源盛光电有限责任公司 栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置
CN109802561A (zh) * 2019-02-14 2019-05-24 京东方科技集团股份有限公司 一种电荷泵及其电压控制方法和显示面板
CN109903715A (zh) * 2019-04-09 2019-06-18 京东方科技集团股份有限公司 栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置
KR102047973B1 (ko) * 2018-12-03 2019-12-02 성균관대학교산학협력단 게이트 구동 회로 및 이를 포함하는 디스플레이 장치
CN110796981A (zh) * 2018-07-31 2020-02-14 乐金显示有限公司 栅极驱动器和使用栅极驱动器的电致发光显示装置
CN111445833A (zh) * 2020-05-09 2020-07-24 合肥京东方卓印科技有限公司 移位寄存器单元及其控制方法、和栅极驱动电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101061855B1 (ko) * 2004-10-01 2011-09-02 삼성전자주식회사 구동 전압 생성 회로 및 이를 포함하는 표시 장치
KR101490476B1 (ko) * 2007-11-19 2015-02-05 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 디스플레이장치
KR101485584B1 (ko) * 2008-08-06 2015-01-28 삼성디스플레이 주식회사 액정 표시 장치 및 그것의 구동 방법
KR101712070B1 (ko) * 2010-05-06 2017-03-06 삼성디스플레이 주식회사 전압 발생회로 및 이를 구비한 표시장치
CN104505013B (zh) * 2014-12-24 2017-06-27 深圳市华星光电技术有限公司 驱动电路
TWI537932B (zh) * 2015-04-01 2016-06-11 矽創電子股份有限公司 電源電路、閘極驅動電路及顯示模組
KR102519822B1 (ko) * 2015-12-31 2023-04-12 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102404766B1 (ko) * 2017-06-13 2022-06-03 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
US10339887B1 (en) * 2017-12-08 2019-07-02 Wuhan China Star Optoelectronics Technology Co., Ltd. Gate driver on array circuit
CN109935187B (zh) * 2019-01-18 2020-08-18 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
EP4036900A4 (en) * 2019-09-25 2022-09-07 BOE Technology Group Co., Ltd. SHIFT REGISTER UNIT, DRIVE METHOD, GATE DRIVE CIRCUIT AND DISPLAY DEVICE
CN111415624B (zh) * 2020-04-29 2021-05-14 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、栅极驱动电路、显示装置
CN111445832B (zh) * 2020-05-07 2023-05-16 合肥京东方卓印科技有限公司 移位寄存单元、信号生成单元电路、驱动方法和显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996369A (zh) * 2014-05-14 2014-08-20 京东方科技集团股份有限公司 电荷泵电路的控制系统、方法、装置及显示装置
CN105185294A (zh) * 2015-10-23 2015-12-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN106652918A (zh) * 2017-03-20 2017-05-10 京东方科技集团股份有限公司 一种goa单元及其驱动方法、goa电路、显示装置
CN110796981A (zh) * 2018-07-31 2020-02-14 乐金显示有限公司 栅极驱动器和使用栅极驱动器的电致发光显示装置
KR102047973B1 (ko) * 2018-12-03 2019-12-02 성균관대학교산학협력단 게이트 구동 회로 및 이를 포함하는 디스플레이 장치
CN109686292A (zh) * 2019-01-25 2019-04-26 鄂尔多斯市源盛光电有限责任公司 栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置
CN109802561A (zh) * 2019-02-14 2019-05-24 京东方科技集团股份有限公司 一种电荷泵及其电压控制方法和显示面板
CN109903715A (zh) * 2019-04-09 2019-06-18 京东方科技集团股份有限公司 栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置
CN111445833A (zh) * 2020-05-09 2020-07-24 合肥京东方卓印科技有限公司 移位寄存器单元及其控制方法、和栅极驱动电路

Also Published As

Publication number Publication date
WO2022048425A1 (zh) 2022-03-10
US20230140411A1 (en) 2023-05-04
CN114203081A (zh) 2022-03-18
US20230419878A1 (en) 2023-12-28
US11798458B2 (en) 2023-10-24

Similar Documents

Publication Publication Date Title
CN112053661B (zh) 像素电路、像素驱动方法、显示面板和显示装置
CN111508433B (zh) 信号生成电路、信号生成方法、信号生成模组和显示装置
CN113196368B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN113421528B (zh) 驱动电路、驱动方法和显示装置
CN113436585B (zh) 驱动电路、驱动方法和显示装置
KR20170042744A (ko) 저온 폴리 실리콘 박막 트랜지스터 goa회로
CN112397008B (zh) Goa电路及显示面板
CN109671385B (zh) 栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置
CN108288450A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN113870786B (zh) 像素电路、驱动发光和显示装置
CN113053297A (zh) 像素电路、像素驱动方法和显示装置
CN112927645A (zh) 驱动电路、驱动方法和显示装置
CN114203081B (zh) 栅极驱动单元、驱动方法、栅极驱动电路和显示装置
CN113053317B (zh) 驱动电路、驱动方法和显示装置
US20230028312A1 (en) Pixel circuit, pixel driving method and display device
CN112951308A (zh) 移位寄存器单元、驱动方法、驱动电路和显示装置
CN112365851A (zh) 一种goa电路及显示面板
CN111243482A (zh) 移位寄存单元、移位寄存器、显示面板和显示装置
CN113724636B (zh) 驱动电路和显示装置
US11574597B2 (en) Gate driving unit having node isolation
CN112562566B (zh) 栅极驱动单元、栅极驱动方法和显示装置
CN109817153B (zh) 栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置
US12014683B2 (en) Pixel circuit, pixel driving method and display device
CN110189695B (zh) 稳压电路、显示面板及其驱动方法
CN112785959B (zh) 反相器及其驱动方法、驱动电路和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant