CN114141744B - 一种SiC MOSFET子模组单元压接型封装 - Google Patents
一种SiC MOSFET子模组单元压接型封装 Download PDFInfo
- Publication number
- CN114141744B CN114141744B CN202111204285.7A CN202111204285A CN114141744B CN 114141744 B CN114141744 B CN 114141744B CN 202111204285 A CN202111204285 A CN 202111204285A CN 114141744 B CN114141744 B CN 114141744B
- Authority
- CN
- China
- Prior art keywords
- sic mosfet
- sub
- source
- terminal
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002788 crimping Methods 0.000 title description 6
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 230000006835 compression Effects 0.000 claims abstract description 10
- 238000007906 compression Methods 0.000 claims abstract description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 34
- 229910052802 copper Inorganic materials 0.000 claims description 34
- 239000010949 copper Substances 0.000 claims description 34
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 30
- 239000000919 ceramic Substances 0.000 claims description 22
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 12
- 238000005245 sintering Methods 0.000 claims description 12
- 238000003491 array Methods 0.000 claims description 8
- 238000003466 welding Methods 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229920001296 polysiloxane Polymers 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- 239000000741 silica gel Substances 0.000 abstract description 2
- 229910002027 silica gel Inorganic materials 0.000 abstract description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 22
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 21
- 238000004806 packaging method and process Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000000499 gel Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000003754 machining Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 108010001267 Protein Subunits Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
Abstract
本发明公开了一种SiC MOSFET子模组单元压接型封装，包括SiCMOSFET子单元阵列、栅极碟簧及连接部件、PCB基板、栅极端子、辅助源极端子和源极底板；所述SiCMOSFET子单元阵列由M个SiC MOSFET子单元组成；每个SiC MOSFET子单元均通过若干栅极碟簧及连接部件与PCB基板的上表面连接，所述PCB基板的下表面连接至源极底板，所述栅极端子设置在PCB基板的一侧，所述辅助源极端子设置在源极底板的一侧，且栅极端子和辅助源极端子位于同一方位。本发明提高了模块的功率密度，优化了芯片的应力分布，提高了装置可靠性，模块内部使用硅凝胶填充提高了模块的绝缘水平，可以应用在高压领域。
Description
技术领域
本发明属于电力半导体封装技术领域，具体涉及一种SiC MOSFET子模组单元压接型封装。
背景技术
SiCMOSFET作为宽禁带功率半导体器件，相比于传统的硅器件具有很多优势，比如工作温度更高、通态损耗更低、开关频率更高和临界击穿场强更大等特点。随着碳化硅功率器件应用的逐渐推广，目前针对高压碳化硅功率器件的封装，还没有成熟统一的形式。
对于硅器件的传统压接式结构，主要以凸台式硬压接为主。采用凸台式硬压接结构的主要有Toshiba的IEGT系列和Westcode的PressPack系列，最高电压电流等级达到4.5kV/3kA。该种结构虽然解决了焊接型封装中脆弱的键合引线面临的问题，但在实际应用中依然存在新的挑战。
首先，该结构利用一体式的钼盘凸台，对芯片施加刚性压力。为了保证接触电阻尽可能的低，施加的压力往往很大，这就对钼盘凸台的加工精度和芯片尺寸的一致性提出了非常高的要求，如果加工精度不够高或者同一个模块内部芯片之间的尺寸一致性不好，就会出现不同的芯片之间所受应力差别很大的情况，会导致芯片受力超过限度从而发生物理损坏。
另外，即便是加工精度和芯片尺寸的一致性符合要求，在功率模块实际运行中，由于芯片之间的布局在整体上不可能完全一致，以及模块运行中内部温度分布也不可能完全相同。这两个因素导致了不同位置的芯片和钼盘凸台会发生不同程度的微观形变，而由于凸台式硬压接结构给整体施加固定的应力，在面对不同程度的微观形变时无法保证芯片之间受力平均，最终可能引起界面接触电阻相差过大或者芯片出现物理层面的损坏。
最后，由于芯片和电极的连接界面没有了传统的焊层和键合线，全靠施加应力来保证接触可靠，导致在功率模块内部无法使用硅凝胶作为绝缘介质，只能使用气体绝缘，而气体的绝缘性能往往不如硅凝胶介质，从而导致模块在高压应用领域内会面临绝缘的问题。
以上这三点都是凸台式硬压接封装结构面临的新问题。因此针对高压碳化硅功率器件的封装，既要实现其压接型封装结构，也要面对传统凸台式硬压接型封装所存在的种种缺陷，提出新的压接型封装结构，才能充分发挥高压碳化硅器件本身性能的优势。
发明内容
本发明的目的在于提供一种SiC MOSFET子模组单元压接型封装，以克服碳化硅器件难以进行压接型封装的问题，同时解决了传统凸台式硬压接封装结构存在的内部芯片受力不均和无法使用硅凝胶绝缘的问题，本发明提高了模块的功率密度，采用硅凝胶作为填充绝缘材料，提高了装置可靠性，可以应用在高压领域。
为达到上述目的，本发明采用如下技术方案：
一种SiC MOSFET子模组单元压接型封装，包括：SiCMOSFET子单元阵列、栅极碟簧及连接部件、PCB基板、栅极端子、辅助源极端子和源极底板；
所述SiCMOSFET子单元阵列由M个SiC MOSFET子单元组成；每个SiC MOSFET子单元均通过若干栅极碟簧及连接部件与PCB基板的上表面连接，所述PCB基板的下表面连接至源极底板，所述栅极端子设置在PCB基板的一侧，所述辅助源极端子设置在源极底板的一侧，且栅极端子和辅助源极端子位于同一方位；
所述SiC MOSFET子单元包括SiCMOSFET子模组阵列、漏极端子、DBC陶瓷基板、外壳、源极碟簧及连接部件和源极端子；所述SiCMOSFET子模组阵列包括若干SiCMOSFET子模组，所述SiCMOSFET子模组包括源极钼片、SiCMOSFET芯片阵列和漏极钼片；
所述源极钼片下表面对称设有N个第一凸起，所述第一凸起分别与N个SiCMOSFET芯片阵列相连，并露出SiCMOSFET芯片阵列的栅极和部分源极；所述漏极钼片上表面设置有N个用于连接和定位SiCMOSFET芯片阵列的第二凸起，第二凸起与所述SiCMOSFET芯片阵列的漏极相连；所述SiCMOSFET芯片阵列由N个SiCMOSFET芯片组成；
所述SiCMOSFET子模组阵列由X个SiCMOSFET子模组组成，分布成Y行；所述DBC陶瓷基板设置有Y+1个，且Y+1个DBC陶瓷基板和Y行SiCMOSFET子模组间隔设置，所述漏极钼片下表面和DBC陶瓷基板下表面均与漏极端子上表面相连，所述外壳底部边缘与漏极端子边缘相连，所述源极端子通过X个源极碟簧及连接部件分别与X个SiCMOSFET子模组连接，所述源极底板上表面与源极端子相接触。
进一步地，所述第一凸起、第二凸起和SiCMOSFET芯片阵列的数量均为4个、6个或8个。
进一步地，所述第一凸起与SiCMOSFET芯片阵列通过纳米银烧结相连，所述第二凸起与SiCMOSFET芯片阵列通过纳米银烧结相连。
进一步地，所述SiC MOSFET子模组的数量为8个，分布成2行。
进一步地，所述SiCMOSFET芯片阵列的栅极通过键合线与DBC陶瓷基板相连；所述漏极端子的上表面和漏极钼片的下表面通过纳米银烧结相连；所述漏极端子的上表面和DBC陶瓷基板的下表面通过纳米银烧结相连。
进一步地，所述源极碟簧及连接部件包括第一铜柱，第一铜柱上套设有第一碟簧，第一碟簧的外侧设置有第一铜片，所述第一铜柱与源极钼片的上表面相接触，所述第一铜片和源极端子通过焊接相连，形成一个整体。
进一步地，所述漏极端子一侧填充有能够覆盖SiCMOSFET子模组阵列和第一铜柱的硅凝胶。
进一步地，所述SiC MOSFET子单元的数量为4个。
进一步地，所述栅极碟簧及连接部件包括第二铜柱，第二铜柱上套设有第二碟簧，第二碟簧的外侧设置有第二铜片；所述PCB基板上表面有覆铜，所述第二铜片和PCB基板的上表面覆铜通过焊接相连；所述第二铜柱和DBC陶瓷基板相接触。
进一步地，所述辅助源极端子设置有两个，且两个辅助源极端子对称设置在栅极端子两侧，辅助源极端子和栅极端子和外电路相连。
与现有技术相比，本发明具有以下有益的技术效果：
本发明在SiCMOSFET子单元内部，同时将X个SiCMOSFET子模组排列组成Y行SiCMOSFET子模组阵列，使用源极碟簧及连接部件分别对每一个SiCMOSFET子模组施加均匀可调的弹性压力，进一步优化了SiC芯片压接时的受力分布，同时可以使用硅凝胶作为绝缘，实现了更高的可靠性，也增加了功率密度，多个SiCMOSFET子单元共同组成功率模块，可以结合实际应用所需，自由调节SiCMOSFET子模组和SiCMOSFET子单元的数量，整体结构实现了模块化封装，安装容易，故障排查和缺陷模块更换简单。
附图说明
说明书附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。
图1为本发明SiCMOSFET子模组的结构示意图；
图2为本发明SiCMOSFET子模组的分解示意图；
图3位本发明SiCMOSFET子单元的结构示意图；
图4为本发明SiCMOSFET子单元的分解示意图；
图5为本发明SiCMOSFET子模组单元压接型封装的结构示意图；
图6和7为本发明SiCMOSFET子模组单元压接型封装的分解示意图。
其中，1-源极钼片，2-SiCMOSFET芯片阵列，3-漏极钼片，4-栅极，5-部分源极，6-SiCMOSFET子模组阵列，7-漏极端子，8-DBC陶瓷基板，9-外壳，10-源极碟簧及连接部件，11-源极端子，12-SiCMOSFET子单元阵列，13-栅极碟簧及连接部件，14-PCB基板，15-栅极端子，16-辅助源极端子，17-源极底板，18-SiC MOSFET子单元，19-SiCMOSFET子模组。
具体实施方式
下面结合附图和实施例对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1和图2所示，本发明所设计的SiCMOSFET子模组，包括源极钼片1、SiCMOSFET芯片阵列2和漏极钼片3。所述源极钼片1下表面对称设有N个第一凸起，所述第一凸起分别与N个SiCMOSFET芯片阵列2相连，并露出SiCMOSFET芯片阵列2的栅极4和部分源极5；所述漏极钼片3上表面设置有N个用于连接和定位SiCMOSFET芯片阵列2的第二凸起，第二凸起与所述SiCMOSFET芯片阵列2的漏极相连；所述SiCMOSFET芯片阵列2由N个SiCMOSFET芯片组成；所述第一凸起、第二凸起和SiCMOSFET芯片阵列2的数量均为4个、6个或8个；所述第一凸起与SiCMOSFET芯片阵列2通过纳米银烧结相连；所述第二凸起与SiCMOSFET芯片阵列2通过纳米银烧结相连。
如图3和图4所示，本发明所设计的SiCMOSFET子单元18，包括SiCMOSFET子模组阵列6、漏极端子7、DBC陶瓷基板8、外壳9、源极碟簧及连接部件10和源极端子11。所述漏极端子7上表面和漏极钼片3下表面相连；所述DBC陶瓷基板8下表面和漏极端子7相连；所述外壳9底部边缘与漏极端子7边缘相连；所述源极碟簧及连接部件10的数量和SiCMOSFET子模组19的数量相等；所述源极碟簧及连接部件10由第一碟簧、第一铜柱和第一铜片组成；所述SiCMOSFET子模组阵列6由X个SiCMOSFET子模组19组成，分布成Y行；所述漏极端子7和源极端子11的材质均为钼；所述SiC MOSFET子模组19的数量为8个，分布成2行；所述SiC MOSFET子模组阵列6所包含的SiCMOSFET芯片阵列2的栅极4通过键合线与DBC陶瓷基板8相连；所述DBC陶瓷基板8和所述SiC MOSFET子模组阵列6间隔排列；所述漏极端子7的上表面和漏极钼片3的下表面通过纳米银烧结相连；述漏极端子7的上表面和DBC陶瓷基板8的下表面通过纳米银烧结相连；所述源极碟簧及连接部件10的第一铜柱与源极钼片1的上表面相接触；所述源极碟簧及连接部件10的第一铜片和源极端子11通过焊接相连，形成一个整体；所述漏极端子7一侧填充硅凝胶，硅凝胶覆盖住SiCMOSFET子模组阵列6和源极碟簧及连接部件10的第一铜柱。
如图5、图6和图7所示，本发明所设计的压接型封装，包括SiCMOSFET子单元阵列12、栅极碟簧及连接部件13、PCB基板14、栅极端子15、辅助源极端子16和源极底板17。所述SiCMOSFET子单元阵列12由M个SiC MOSFET子单元18组成；所述栅极碟簧及连接部件13的数量和DBC陶瓷基板8的数量相等；所述栅极碟簧及连接部件13由第二碟簧、第二铜柱和第二铜片组成；所述PCB基板14下表面与源极底板15相接触；所述源极底板17的材质为钼；所述SiCMOSFET子单元阵列12的数量为4个；所述栅极碟簧及连接部件13的第二铜片和PCB基板14的上表面覆铜通过焊接相连；所述栅极碟簧及连接部件13的第二铜柱和DBC陶瓷基板8相接触；所述PCB基板14下表面与源极底板17相接触；所述PCB基板14在侧面设置有栅极端子15；所述源极底板17在侧面设置有辅助源极端子16；所述源极底板17上表面与源极端子11相接触。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种SiC MOSFET子模组单元压接型封装，其特征在于，包括：SiC MOSFET子单元阵列(12)、栅极碟簧及连接部件(13)、PCB基板(14)、栅极端子(15)、辅助源极端子(16)和源极底板(17)；
所述SiC MOSFET子单元阵列(12)由M个SiC MOSFET子单元(18)组成；每个SiC MOSFET子单元(18)均通过若干栅极碟簧及连接部件(13)与PCB基板(14)的上表面连接，所述PCB基板(14)的下表面连接至源极底板(17)，所述栅极端子(15)设置在PCB基板(14)的一侧，所述辅助源极端子(16)设置在源极底板(17)的一侧，且栅极端子(15)和辅助源极端子(16)位于同一方位；
所述SiC MOSFET子单元(18)包括SiC MOSFET子模组阵列(6)、漏极端子(7)、DBC陶瓷基板(8)、外壳(9)、源极碟簧及连接部件(10)和源极端子(11)；所述SiC MOSFET子模组阵列(6)包括若干SiC MOSFET子模组(19)，所述SiC MOSFET子模组(19)包括源极钼片(1)、SiCMOSFET芯片阵列(2)和漏极钼片(3)；
所述源极钼片(1)下表面对称设有N个第一凸起，所述第一凸起分别与N个SiC MOSFET芯片阵列(2)相连，并露出SiC MOSFET芯片阵列(2)的栅极(4)和部分源极(5)；所述漏极钼片(3)上表面设置有N个用于连接和定位SiC MOSFET芯片阵列(2)的第二凸起，第二凸起与所述SiC MOSFET芯片阵列(2)的漏极相连；所述SiC MOSFET芯片阵列(2)由N个SiC MOSFET芯片组成；
所述SiC MOSFET子模组阵列(6)由X个SiC MOSFET子模组(19)组成，分布成Y行；所述DBC陶瓷基板(8)设置有Y+1个，且Y+1个DBC陶瓷基板(8)和Y行SiC MOSFET子模组(19)间隔设置，所述漏极钼片(3)下表面和DBC陶瓷基板(8)下表面均与漏极端子(7)上表面相连，所述外壳(9)底部边缘与漏极端子(7)边缘相连，所述源极端子(11)通过X个源极碟簧及连接部件(10)分别与X个SiC MOSFET子模组(19)连接，所述源极底板(17)上表面与源极端子(11)相接触。
2.根据权利要求1所述的一种SiC MOSFET子模组单元压接型封装，其特征在于，所述第一凸起、第二凸起和SiC MOSFET芯片阵列(2)的数量均为4个、6个或8个。
3.根据权利要求1所述的一种SiC MOSFET子模组单元压接型封装，其特征在于，所述第一凸起与SiC MOSFET芯片阵列(2)通过纳米银烧结相连，所述第二凸起与SiC MOSFET芯片阵列(2)通过纳米银烧结相连。
4.根据权利要求1所述的一种SiC MOSFET子模组单元压接型封装，其特征在于，所述SiC MOSFET子模组(19)的数量为8个，分布成2行。
5.根据权利要求1所述的一种SiC MOSFET子模组单元压接型封装，其特征在于，所述SiC MOSFET芯片阵列(2)的栅极(4)通过键合线与DBC陶瓷基板(8)相连；所述漏极端子(7)的上表面和漏极钼片(3)的下表面通过纳米银烧结相连；所述漏极端子(7)的上表面和DBC陶瓷基板(8)的下表面通过纳米银烧结相连。
6.根据权利要求1所述的一种SiC MOSFET子模组单元压接型封装，其特征在于，所述源极碟簧及连接部件(10)包括第一铜柱，第一铜柱上套设有第一碟簧，第一碟簧的外侧设置有第一铜片，所述第一铜柱与源极钼片(1)的上表面相接触，所述第一铜片和源极端子(11)通过焊接相连，形成一个整体。
7.根据权利要求6所述的一种SiC MOSFET子模组单元压接型封装，其特征在于，所述漏极端子(7)一侧填充有能够覆盖SiC MOSFET子模组阵列(6)和第一铜柱的硅凝胶。
8.根据权利要求1所述的一种SiC MOSFET子模组单元压接型封装，其特征在于，所述SiC MOSFET子单元的数量为4个。
9.根据权利要求1所述的一种SiC MOSFET子模组单元压接型封装，其特征在于，所述栅极碟簧及连接部件(13)包括第二铜柱，第二铜柱上套设有第二碟簧，第二碟簧的外侧设置有第二铜片；所述PCB基板(14)上表面有覆铜，所述第二铜片和PCB基板(14)的上表面覆铜通过焊接相连；所述第二铜柱和DBC陶瓷基板(8)相接触。
10.根据权利要求1所述的一种SiC MOSFET子模组单元压接型封装，其特征在于，所述辅助源极端子(16)设置有两个，且两个辅助源极端子(16)对称设置在栅极端子(15)两侧，辅助源极端子(16)和栅极端子(15)和外电路相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111204285.7A CN114141744B (zh) | 2021-10-15 | 2021-10-15 | 一种SiC MOSFET子模组单元压接型封装 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111204285.7A CN114141744B (zh) | 2021-10-15 | 2021-10-15 | 一种SiC MOSFET子模组单元压接型封装 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114141744A CN114141744A (zh) | 2022-03-04 |
| CN114141744B true CN114141744B (zh) | 2024-05-24 |
Family
ID=80395110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111204285.7A Active CN114141744B (zh) | 2021-10-15 | 2021-10-15 | 一种SiC MOSFET子模组单元压接型封装 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114141744B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117238901B (zh) * | 2023-11-16 | 2024-03-08 | 西安西电电力系统有限公司 | 压接式igbt结构及功率组件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101594067A (zh) * | 2009-06-26 | 2009-12-02 | 天津大学 | 混合动力汽车双面冷却平面高温逆变器 |
| CN112435997A (zh) * | 2020-12-03 | 2021-03-02 | 华芯威半导体科技(北京)有限责任公司 | 一种碳化硅功率模块结构 |
| CN112638105A (zh) * | 2020-12-25 | 2021-04-09 | 华北电力大学 | 一种功率模块及其封装方法 |
| CN113345871A (zh) * | 2021-04-25 | 2021-09-03 | 华中科技大学 | 一种低寄生电感串联功率模块 |
| CN113380879A (zh) * | 2021-05-25 | 2021-09-10 | 西安交通大学 | 一种SiC MOSFET子模组单元及其压接型封装 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110246835B (zh) * | 2019-05-22 | 2020-08-18 | 西安交通大学 | 一种三维集成高压碳化硅模块封装结构 |
-
2021
- 2021-10-15 CN CN202111204285.7A patent/CN114141744B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101594067A (zh) * | 2009-06-26 | 2009-12-02 | 天津大学 | 混合动力汽车双面冷却平面高温逆变器 |
| CN112435997A (zh) * | 2020-12-03 | 2021-03-02 | 华芯威半导体科技(北京)有限责任公司 | 一种碳化硅功率模块结构 |
| CN112638105A (zh) * | 2020-12-25 | 2021-04-09 | 华北电力大学 | 一种功率模块及其封装方法 |
| CN113345871A (zh) * | 2021-04-25 | 2021-09-03 | 华中科技大学 | 一种低寄生电感串联功率模块 |
| CN113380879A (zh) * | 2021-05-25 | 2021-09-10 | 西安交通大学 | 一种SiC MOSFET子模组单元及其压接型封装 |
Non-Patent Citations (2)
| Title |
|---|
| 压接型IGBT器件单芯片子模组功率循环试验仿真;张经纬;邓二平;赵志斌;李金元;黄永章;;半导体技术;20171003(第10期);全文 * |
| 双面散热SiC MOSFET模块的封装结构强度设计;陆国权;刘文;梅云辉;;电工电能新技术;20181018(第10期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114141744A (zh) | 2022-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7291869B2 (en) | Electronic module with stacked semiconductors | |
| CN113380879B (zh) | 一种SiC MOSFET子模组单元及其压接型封装 | |
| CN100373604C (zh) | 高功率mcm封装 | |
| US7884455B2 (en) | Semiconductor device | |
| CN1307699C (zh) | 基于压接互连技术的电力电子集成模块的制备方法 | |
| CN100562999C (zh) | 电路模块 | |
| US7479693B2 (en) | Arrangement of conductive connectors in a power semiconductor device | |
| JP3129020B2 (ja) | 半導体装置 | |
| CN114141744B (zh) | 一种SiC MOSFET子模组单元压接型封装 | |
| CN111463191B (zh) | 一种碳化硅dsrd的堆叠式压接封装结构 | |
| CN116565007A (zh) | 一种高压大功率压接器件封装结构 | |
| US11211373B1 (en) | Double-sided chip stack assembly | |
| CN110265385B (zh) | 一种功率器件的封装结构及其制造方法 | |
| CN112086420A (zh) | 一种用于功率器件内部连接的弹性组件 | |
| CN108281406B (zh) | 一种功率器件封装结构及其制造方法 | |
| CN110190049B (zh) | 一种高压功率模块封装结构 | |
| CN113192938B (zh) | 一种大电流无极性的肖特基二极管 | |
| CN214203676U (zh) | 贴片式光伏旁路模块的封装框架 | |
| CN114628375A (zh) | 一种压接式半导体子模组及模块 | |
| CN114334857A (zh) | 一种芯片封装结构和方法 | |
| CN112928090A (zh) | 一种功率半导体芯片封装结构、封装方法及封装模块 | |
| CN113097186A (zh) | 一种功率芯片压接封装结构及其制造方法 | |
| CN116072660A (zh) | 一种SiCMOSFET多芯片并联子单元压接封装结构 | |
| CN220895500U (zh) | 一种半导体功率模块 | |
| CN220556592U (zh) | 一种dpim三相整流模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |