CN116072660A - 一种SiCMOSFET多芯片并联子单元压接封装结构 - Google Patents

一种SiCMOSFET多芯片并联子单元压接封装结构 Download PDF

Info

Publication number
CN116072660A
CN116072660A CN202310077150.1A CN202310077150A CN116072660A CN 116072660 A CN116072660 A CN 116072660A CN 202310077150 A CN202310077150 A CN 202310077150A CN 116072660 A CN116072660 A CN 116072660A
Authority
CN
China
Prior art keywords
dbc ceramic
sic mosfet
sided
ceramic plate
sided dbc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310077150.1A
Other languages
English (en)
Inventor
王来利
李磊
龚泓舟
马良俊
袁天舒
马定坤
聂延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong University
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN202310077150.1A priority Critical patent/CN116072660A/zh
Publication of CN116072660A publication Critical patent/CN116072660A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及电力半导体封装技术领域，尤其涉及一种SiC MOSFET多芯片并联子单元压接封装结构，包括双面DBC陶瓷板、弹性组合、栅极钼片端子、源极钼片端子、漏极钼片端子、单面DBC陶瓷板、SiC MOSFET芯片和散热器，多个SiC MOSFET芯片均与单面DBC陶瓷板表面连接，且露出SiC MOSFET芯片表面的栅极和源极；SiC MOSFET芯片的漏极电极与单面DBC陶瓷板相连，SiC MOSFET芯片的栅极电极分别通过四个栅极钼片端子引出，漏极钼片端子与单面DBC陶瓷板连接，栅极钼片端子与双面DBC陶瓷板上的栅极部分连接，源极钼片端子与双面DBC陶瓷板上的源极部分连接；单面DBC陶瓷板和双面DBC陶瓷板均采用Al2O3材料制成。本发明解决了传统层叠型封装无法适应硅器件的高温、高压、高频等要求的问题。

Description

一种SiCMOSFET多芯片并联子单元压接封装结构
技术领域
本发明涉及电力半导体封装技术领域，具体为一种SiC MOSFET多芯片并联子单元压接封装结构。
背景技术
碳化硅功率器件具有高耐压、通态低损耗、耐热与导热能力更强以及更高的开关速度等优势，正因如此，碳化硅功率器件在工业、能源、交通等领域展现出了光明的应用前景。然而应用于碳化硅功率器件的封装模块仍停留在传统硅基芯片的焊接性封装模型阶段，仍未形成统一、成熟、性能合格的设计模型与工艺制作流程，因此需要对碳化硅功率器件的封装模型做出研究与探索。
SiC MOSFET的封装结构主要分为引线键合型和压接型。传统层叠结构与DBC+PCB混合封装结构是典型的引线键合型结构。金属键合线向模块中引入了较大的寄生电感，同时键合线的连接失效是封装模块损坏的主要原因之一，如大功率循环与温度循环下焊点松动脱落、高温下焊接处金属软化或者发生化学反应形成金属间相，从而引起电导率显著下降等；压接型封装结构具有易于串联，双面散热能力，高功率密度，高可靠性以及独特的失效短路模式等优点。
压接型封装目前多用于硅IGBT芯片的封装，由于频率、散热性能的提高，碳化硅器件整体尺寸及栅极面积相比硅器件更小，栅极尺寸多为mm量级，面积过小因此难以通过弹簧引出；功率密度更大，对模块的绝缘及散热能力提出来更高的要求，因此其难以直接应用传统硅器件的压接型封装技术进行封装，而目前针对高压碳化硅器件的封装技术尚不成熟，难以充分发挥器件本身性能的优势。
发明内容
针对现有技术中存在的问题，本发明提供一种SiC MOSFET多芯片并联子单元压接封装结构，以解决传统层叠型封装无法适应硅器件的高温、高压、高频等要求的问题。
本发明是通过以下技术方案来实现：
一种SiC MOSFET多芯片并联子单元压接封装结构，包括双面DBC陶瓷板、弹性组合、四个栅极钼片端子、两个源极钼片端子、两个漏极钼片端子、两个单面DBC陶瓷板、四个SiC MOSFET芯片和两个散热器，两个单面DBC陶瓷板相对设置，双面DBC陶瓷板设置于两个单面DBC陶瓷板之间；单面DBC陶瓷板远离双面DBC陶瓷板的一侧与散热器连接，单面DBC陶瓷板与散热器一一对应；
四个SiC MOSFET芯片平均分为两组分别与两个单面DBC陶瓷板连接，且露出SiCMOSFET芯片表面的栅极和源极，两组SiC MOSFET芯片对称设置；SiC MOSFET芯片的漏极电极与单面DBC陶瓷板相连，SiC MOSFET芯片的栅极电极分别通过四个栅极钼片端子引出，弹性组合设置于SiC MOSFET芯片与双面DBC陶瓷板之间；漏极钼片端子与单面DBC陶瓷板连接，栅极钼片端子与双面DBC陶瓷板上的栅极部分连接，源极钼片端子与双面DBC陶瓷板上的源极部分连接；单面DBC陶瓷板和双面DBC陶瓷板均采用Al2O3材料制成。
优选的，两个单面DBC陶瓷板正对平行设置。
优选的，双面DBC陶瓷板与单面DBC陶瓷板平行设置。
优选的，单面DBC陶瓷板上设置有两个对称的固定凸起，SiC MOSFET芯片与固定凸起连接。
优选的，固定凸起与SiC MOSFET芯片上表面通过纳米银烧结方式相连。
优选的，弹性组合包括配套的铜柱和压力弹簧，铜柱的一端与SiC MOSFET芯片的表面源极连接，另一端与压力弹簧配合，压力弹簧的另一端与双面DBC陶瓷板表面连接。
优选的，铜柱表面上开设有固定凹槽，SiC MOSFET芯片的表面源极与固定凹槽配合。
优选的，还包括位于单面DBC陶瓷板与双面DBC陶瓷板之间的支撑壳体，支撑壳体靠近单面DBC陶瓷板的一侧开设有安装凹槽，漏极钼片端子设置于安装凹槽中。
优选的，漏极钼片端子与单面DBC陶瓷板之间通过键合线连接，栅极钼片端子、源极钼片端子与双面DBC陶瓷板之间均通过键合线连接。
优选的，SiC MOSFET多芯片并联子单元压接封装结构内部以硅凝胶填充作为绝缘介质。
与现有技术相比，本发明具有以下有益效果：
本发明一种SiC MOSFET多芯片并联子单元压接封装结构合理选择各个器件的材料，调整模块布局，从而实现了在提高散热能力的同时，显著降低了模块整体电感，模型结构简单，适合大面积的市场推广。
本发明采用双面散热的同时将4片SiC MOSFET对称放置，并将其压接在上下层的单面DBC基板上，而非中间层双面DBC基板，如此布置可以使模块发热源更加靠近两侧散热器以充分发挥散热器的散热功能。
此外，在模型两侧的单面DBC陶瓷由于靠近散热器，采用散热性能较为一般的Al2O3材料制作的即可满足要求，可以在优化模型性能的同时降低成本。双面DBC陶瓷基板的陶瓷材料为AlN，单面DBC陶瓷基板的陶瓷材料为Al2O3，可以充分发挥AlN优异的散热性能与绝缘性能，但其价格较高。
进一步的，SiC MOSFET芯片在于微型铜柱压接之前，先采用纳米银烧结将漏极焊接在DBC金属板上，之后在其与微型铜柱连接时，微型铜柱上具有与电极表面形状相符的凹陷，用于确定电极位置，防止了压接时与压接后的芯片位移造成链接失效的问题。采用弹簧式的封装结构，具有双面散热与低寄生的优点。
附图说明
图1为本发明SiC MOSFET多芯片并联子单元压接封装结构的主视图；
图2为本发明SiC MOSFET多芯片并联子单元压接封装结构的正等轴测图；
图3本发明SiC MOSFET多芯片并联子单元压接封装结构的分解示意图；
图中，1、单面DBC陶瓷板；2、SiC MOSFET芯片；3、支撑壳体；4、双面DBC陶瓷板；5、弹性组合；6、栅极钼片端子；7、源极钼片端子；8、漏极钼片端子；9、散热器。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
本发明公开了一种SiC MOSFET多芯片并联子单元压接封装结构，参照图1，包括支撑壳体3、双面DBC陶瓷板4、弹性组合5、四个栅极钼片端子6、两个源极钼片端子7、两个漏极钼片端子8、两个单面DBC陶瓷板1、四个SiC MOSFET芯片2和两个散热器9，两个单面DBC陶瓷板1正对平行设置，双面DBC陶瓷板4设置于两个单面DBC陶瓷板1之间，双面DBC陶瓷板4与单面DBC陶瓷板1平行。
单面DBC陶瓷板1远离双面DBC陶瓷板4的一侧与散热器9连接，单面DBC陶瓷板1与散热器9一一对应。
四个SiC MOSFET芯片2平均分为两组分别与两个单面DBC陶瓷板1连接，且露出SiCMOSFET芯片2表面的栅极和源极，两组SiC MOSFET芯片2对称设置；单面DBC陶瓷板1上设置有两个对称的固定凸起，SiC MOSFET芯片2与固定凸起通过纳米银烧结方式进行连接。
SiC MOSFET芯片2的漏极电极与单面DBC陶瓷板1相连，SiC MOSFET芯片2的栅极电极分别通过四个栅极钼片端子6引出，弹性组合5设置于SiC MOSFET芯片2与双面DBC陶瓷板4之间。
弹性组合5包括配套的铜柱和压力弹簧，铜柱的一端与SiC MOSFET芯片2的表面源极连接，另一端与压力弹簧配合，压力弹簧的另一端与双面DBC陶瓷板4表面连接。其中，铜柱表面上开设有固定凹槽，SiC MOSFET芯片2的表面源极与固定凹槽配合。
漏极钼片端子8与单面DBC陶瓷板1通过键合线连接，栅极钼片端子6与双面DBC陶瓷板4上的栅极部分通过键合线连接，源极钼片端子7与双面DBC陶瓷板4上的源极部分通过键合线连接；单面DBC陶瓷板1和双面DBC陶瓷板4均采用Al2O3材料制成。
支撑壳体3位于单面DBC陶瓷板1与双面DBC陶瓷板4之间，支撑壳体3靠近单面DBC陶瓷板1的一侧开设有安装凹槽，漏极钼片端子8设置于安装凹槽中。
SiC MOSFET多芯片并联子单元压接封装结构内部以硅凝胶填充作为绝缘介质。
压接型结构以电极间的压力连接代替了引线键合，一方面无需考虑焊接键合线和芯片表面铝金属电极时的相关问题，如焊接时产生结构致密、熔点极高、导电性能极差的金属氧化膜、电极与DBC的接触面上发生较为剧烈的共晶反应等，一方面避免了使用金属键合线从而减少了寄生电感，因此该结构采用压接作为电气互联方式。同时在设计中通过对称布置芯片和散热器9实现双面散热。对比双面冷却结构与芯片堆叠结构，三者均采用了双面散热结构，而该模块的改进之处在于将SiC MOSFET芯片2分别压接在上下基板上，而非中间层DBC，如此布置可以使模块发热源更加靠近两侧散热器9以充分发挥散热器9的散热功能。
压接型封装结构主要分为两种：凸台式压接和弹簧式压接，本发明采用弹簧式压接，ABB是StakPak系列则是采用弹簧式压接结构的主要代表，每个芯片单独承接由位移决定的弹簧压力，弹簧压接柱配以两个有缓冲作用的金属薄片,对直接焊接在基板上的芯片释放出很确切和均匀的压力，因此在保证芯片不因机械应力集中而受创伤的同时创造了一个低电阻导通路径，并且对模块底板加工精度要求有所降低。但是由于弹簧侧的热阻较高，使得此种压接结构为单面散热，同时在长时间工作后，容易出现弹簧应力松弛，降低了可靠性。
本发明通过若干结构的优化将模块的寄生电感限制在了合理范围内，包括：调整陶瓷厚度、调整DBC铜层布局与间距、调整壳体厚度与高度、测试填充材料对模块的影响、设计与调整端子结构与形状。
通过电场仿真与分析，综合考虑绝缘强度、通流能力、成本等因素，本发明某一实施例中双面DBC陶瓷板4大小为50*21.6*1.8mm，其中陶瓷层厚度为0.8mm，双面DBC陶瓷板4表面铜层厚度为0.5mm，为避免铜层局部击穿，导电铜层最小间距为1mm，且需在转角处采用圆角设计，单面DBC陶瓷板1与双面DBC陶瓷板4的设计参数相同。为降低支撑壳体3内部的电场强度，金属微柱与压力弹簧的总高度设计为2.5mm。最终模型整体高度为11.72mm。
以上所述的仅仅是本发明的较佳实施例，并不用以对本发明的技术方案进行任何限制，本领域技术人员应当理解的是，在不脱离本发明精神和原则的前提下，该技术方案还可以进行若干简单的修改和替换，这些修改和替换也均属于权利要求书所涵盖的保护范围之内。

Claims (10)

1.一种SiC MOSFET多芯片并联子单元压接封装结构，其特征在于，包括双面DBC陶瓷板(4)、弹性组合(5)、四个栅极钼片端子(6)、两个源极钼片端子(7)、两个漏极钼片端子(8)、两个单面DBC陶瓷板(1)、四个SiC MOSFET芯片(2)和两个散热器(9)，两个单面DBC陶瓷板(1)相对设置，双面DBC陶瓷板(4)设置于两个单面DBC陶瓷板(1)之间；单面DBC陶瓷板(1)远离双面DBC陶瓷板(4)的一侧与散热器(9)连接，单面DBC陶瓷板(1)与散热器(9)一一对应；
四个SiC MOSFET芯片(2)平均分为两组分别与两个单面DBC陶瓷板(1)连接，且露出SiCMOSFET芯片(2)表面的栅极和与源极，两组SiC MOSFET芯片(2)对称设置；SiC MOSFET芯片(2)的漏极电极与单面DBC陶瓷板(1)相连，SiC MOSFET芯片(2)的栅极电极分别通过四个栅极钼片端子(6)引出，弹性组合(5)设置于SiC MOSFET芯片(2)与双面DBC陶瓷板(4)之间；漏极钼片端子(8)与单面DBC陶瓷板(1)连接，栅极钼片端子(6)与双面DBC陶瓷板(4)上的栅极部分连接，源极钼片端子(7)与双面DBC陶瓷板(4)上的源极部分连接；单面DBC陶瓷板(1)和双面DBC陶瓷板(4)均采用Al2O3材料制成。
2.根据权利要求1所述的SiC MOSFET多芯片并联子单元压接封装结构，其特征在于，两个单面DBC陶瓷板(1)正对平行设置。
3.根据权利要求2所述的SiC MOSFET多芯片并联子单元压接封装结构，其特征在于，双面DBC陶瓷板(4)与单面DBC陶瓷板(1)平行设置。
4.根据权利要求1所述的SiC MOSFET多芯片并联子单元压接封装结构，其特征在于，单面DBC陶瓷板(1)上设置有两个对称的固定凸起，SiC MOSFET芯片(2)与固定凸起连接。
5.根据权利要求4所述的SiC MOSFET多芯片并联子单元压接封装结构，其特征在于，固定凸起与SiC MOSFET芯片(2)上表面通过纳米银烧结方式相连。
6.根据权利要求1所述的SiC MOSFET多芯片并联子单元压接封装结构，其特征在于，弹性组合(5)包括配套的铜柱和压力弹簧，铜柱的一端与SiC MOSFET芯片(2)的表面源极连接，另一端与压力弹簧配合，压力弹簧的另一端与双面DBC陶瓷板(4)表面连接。
7.根据权利要求1所述的SiC MOSFET多芯片并联子单元压接封装结构，其特征在于，铜柱表面上开设有固定凹槽，SiC MOSFET芯片(2)的表面源极与固定凹槽配合。
8.根据权利要求1所述的SiC MOSFET多芯片并联子单元压接封装结构，其特征在于，还包括位于单面DBC陶瓷板(1)与双面DBC陶瓷板(4)之间的支撑壳体(3)，支撑壳体(3)靠近单面DBC陶瓷板(1)的一侧开设有安装凹槽，漏极钼片端子(8)设置于安装凹槽中。
9.根据权利要求1所述的SiC MOSFET多芯片并联子单元压接封装结构，其特征在于，漏极钼片端子(8)与单面DBC陶瓷板(1)之间通过键合线连接，栅极钼片端子(6)、源极钼片端子(7)与双面DBC陶瓷板(4)之间均通过键合线连接。
10.根据权利要求1所述的SiC MOSFET多芯片并联子单元压接封装结构，其特征在于，SiC MOSFET多芯片并联子单元压接封装结构内部以硅凝胶填充作为绝缘介质。
CN202310077150.1A 2023-01-28 2023-01-28 一种SiCMOSFET多芯片并联子单元压接封装结构 Pending CN116072660A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310077150.1A CN116072660A (zh) 2023-01-28 2023-01-28 一种SiCMOSFET多芯片并联子单元压接封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310077150.1A CN116072660A (zh) 2023-01-28 2023-01-28 一种SiCMOSFET多芯片并联子单元压接封装结构

Publications (1)

Publication Number Publication Date
CN116072660A true CN116072660A (zh) 2023-05-05

Family

ID=86183411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310077150.1A Pending CN116072660A (zh) 2023-01-28 2023-01-28 一种SiCMOSFET多芯片并联子单元压接封装结构

Country Status (1)

Country Link
CN (1) CN116072660A (zh)

Similar Documents

Publication Publication Date Title
CN107170714B (zh) 一种低寄生电感功率模块及双面散热低寄生电感功率模块
US7948069B2 (en) Surface mountable hermetically sealed package
EP2722879B1 (en) Semiconductor unit and semiconductor device using the same
CN107195623B (zh) 一种双面散热高可靠功率模块
CN112701095B (zh) 一种功率芯片堆叠封装结构
EP2889902B1 (en) Electric power semiconductor device
JP2008259267A5 (zh)
US10217690B2 (en) Semiconductor module that have multiple paths for heat dissipation
WO2005119896A1 (ja) インバータ装置
CN112435997A (zh) 一种碳化硅功率模块结构
JP2004006603A (ja) 半導体パワーデバイス
CN113380879B (zh) 一种SiC MOSFET子模组单元及其压接型封装
CN110265385B (zh) 一种功率器件的封装结构及其制造方法
CN112701094A (zh) 一种功率器件封装结构及电力电子设备
CN108281406B (zh) 一种功率器件封装结构及其制造方法
EP3513432B1 (en) Press-pack power module
CN113725199B (zh) 一种低电感压接型半导体模块
CN116072660A (zh) 一种SiCMOSFET多芯片并联子单元压接封装结构
CN112687676B (zh) 压接式igbt子模组及压接式igbt模块
CN114141744A (zh) 一种SiC MOSFET子模组单元压接型封装
JP2013102065A (ja) 半導体モジュール及び電極部材
JP5724415B2 (ja) 半導体モジュール
JPH05211259A (ja) 半導体装置
CN110190049B (zh) 一种高压功率模块封装结构
CN220895500U (zh) 一种半导体功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination