CN113345871A - 一种低寄生电感串联功率模块 - Google Patents
一种低寄生电感串联功率模块 Download PDFInfo
- Publication number
- CN113345871A CN113345871A CN202110447441.6A CN202110447441A CN113345871A CN 113345871 A CN113345871 A CN 113345871A CN 202110447441 A CN202110447441 A CN 202110447441A CN 113345871 A CN113345871 A CN 113345871A
- Authority
- CN
- China
- Prior art keywords
- conducting strip
- parasitic inductance
- power
- module
- low parasitic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Power Conversion In General (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明属于电子电力器件领域,提供了一种低寄生电感串联功率模块,包括多个功率单元、外壳和第一衬板,各个功率单元包括裸芯片和功率端子,各个裸芯片依次串联后设置于所述第一衬板上,所述外壳上设置有通孔,所述功率端子一端穿过所述通孔伸出到所述外壳外部,另一端与所述第一衬板电连接。本发明低寄生电感串联功率模块在达到高电压等级同时,大大减小了模块功率回路内部的寄生电感,降低了可能的关断电压过冲以及EMI噪声,并大大提高了模块的散热性能。
Description
技术领域
本发明属于电子电力器件技术领域,更具体地,涉及一种低寄生电感串联功率模块。
背景技术
随着数十兆瓦功率变换器实现兆伏电机调速、固态变压器实现配电网及输电线路潮流控制等现代电力电子技术的兴起,具有高压的全控器件具有越来越大的吸引力。但是,对于传统的硅基器件而言,其电压等级已经接近材料极限,因此若想获取更高电压,对于宽禁带半导体器件-碳化硅(SiC)器件的研究是必然的趋势。但是由于传统硅基器件的封装结构无法发挥出碳化硅器件的优势,所以发展新型封装技术对于研究高压SiC器件是必要的。
目前出现的碳化硅(SiC)器件最高电压已经达到15kV甚至25kV,但是高电压等级的SiC器件依然处于实验室研发阶段。商品化的SiC MOSFET器件大多是1.2kV或1.7kV,最高的就是三菱电机的3.3kVSiC MOSFET模块。由于SiC器件的研究依然处于起步阶段,SiC的材料晶元的生长难度较大,所以高压SiC MOSFET芯片的成本非常高,而商用的多是1.2kV,因此相较于现今在中大功率电力电子装置中广泛使用的IGBT,单个商用IGBT可以达到6.5kV的电压等级,为在高压场合使用SiC MOSFET,需要对其进行串联连接。但是工程中常用的串联基本都是不同模块间的串联,这样会引入较大的寄生电感,这对于开关速度很快的SiCMOSFET器件而言是十分不利的,会严重影响模块的均压性能、动态性能,甚至引起较大电磁干扰问题。
发明内容
针对现有技术的缺陷,本发明的目的在于提供一种低寄生电感串联功率模块,旨在解决现有高压功率模块由于采用模块与模块之间串联结构而导致寄生电感大的问题。
为实现上述目的,本发明提供了一种低寄生电感串联功率模块,其包括:多个功率单元、外壳和第一衬板,各个功率单元包括裸芯片和功率端子,各个裸芯片依次串联后设置于所述第一衬板上,所述外壳上设置有通孔,所述功率端子一端穿过所述通孔伸出到所述外壳外部,另一端与所述第一衬板电连接。本发明采用模块内多个裸芯片串联,相较于模块间串联结构更加紧凑,大大降低了寄生电感,降低引起芯片间的电压不均衡、电磁干扰以及关断时电压过冲等问题。
优选地,所述低寄生电感串联功率模块还包括印制电路板,所述印制电路板通过螺丝固定连接在所述外壳外部并将所述功率端子按压固定在所述外壳内部,所述印制电路板上集成驱动电路、均压电路和保护电路。
优选地,所述每个功率单元还包括第一导电片、第二导电片和第三导电片,所述第一导电片两端分别连接所述裸芯片与所述第一衬板,所述第二导电片和第三导电片分别与所述裸芯片和所述第一衬板连接,所述第二导电片远离所述裸芯片的一端与串联的下一个功率单元中的第三导电片远离所述第一衬板的一端电连接。本发明优选金属导电片替代横截面积小的键合线,进一步减小模块寄生电感。
进一步优选地,所述第二导电片为钼片,其厚度为1mm~7.5mm。
进一步优选地,所述功率单元还包括第四导电片,所述第四导电片两端分别连接所述裸芯片与所述第一衬板,通过第四导电片引出开尔文电极,所述第四导电片与第一导电片共同构成驱动回路的连接。本发明通过引出开尔文电极,把串联模块驱动回路和均压回路分开,以降低两回路之间的耦合作用,提高模块性能。
优选地,所述功率端子为弹簧,所述弹簧靠近所述外壳的一端为弹性部分。
进一步优选地,所述弹簧数量为至少两个,至少两个弹簧并联设置。本发明优选弹簧作为功率端子,由于弹簧占用面积小,通过增加弹簧数量并使多个弹簧并联连接,减小了寄生电感。
优选地,所述各个功率单元依次围成环形,使得模块内部的电流路径相互重叠,将电流产生的磁场相互抵消,可减小寄生电感。
优选地,所述第一衬板采用覆铜陶瓷板,所述覆铜陶瓷板包括顶部铜层、中间绝缘层和底部铜层,所述中间绝缘层采用氮化铝陶瓷或氧化铝陶瓷,所述顶部铜层图形化用于各个功率单元布局。
优选地,所述低寄生电感串联功率模块还包括第二衬板,第二导电片远离所述裸芯片的一端、所述第三导电片远离所述第一衬板的一端均与所述第二衬板连接,所述第二衬板采用覆铜陶瓷板。本发明通过串联裸芯片两侧的DBC散热,增大散热途径,加速热量散失,提高模块散热性能。
总体而言,通过本发明所构思的以上技术方案与现有技术相比,具有以下有益效果:
(1)本发明通过对模块内部的裸芯片进行串联,在保证功率模块达到高阻断电压等级的条件下,相较于模块间串联,寄生电感显著降低,有效降低了器件关断时由于寄生电感引起的电压过冲以及高频工况下的电磁干扰问题;同时,这样使得模块的体积大幅度减小,功率密度得到显著提高。
(2)本发明通过在外壳顶部设置集成了串联均压电路、驱动电路以及保护电路的印制电路板,使模块的驱动回路与芯片尽量靠近,减小驱动回路寄生电感,提高模块抗干扰能力;同时,PCB板将功率端子端部压在模块内部,可以避免端子在外部时端子之间、端子和铜基板之间的爬电距离和电气间隙的设计问题,提高了模块的绝缘性能。
(3)本发明通过采用导电片连接模块各部件,采用弹簧作为输入输出端子,并增加弹簧数目以并联连接,进一步减小模块寄生电感。
(4)本发明通过将各个功率单元依次围成环形的设计,将模块的输入输出端子靠近,电流路径重叠,将电流产生的磁场相互抵消,也减小了串联模块的寄生电感。
(5)本发明通过设置上下两块覆铜陶瓷板,实现双面散热,增大芯片的散热路径,减小模块的热阻,加速热量耗散,降低由芯片结温过高产生的损坏概率。
附图说明
图1是本发明实施例1提供的低寄生电感串联功率模块的结构示意图;
图2是本发明实施例1提供的低寄生电感串联功率模块的爆炸示意图;
图3是本发明实施例1提供的低寄生电感串联功率模块的等效电路拓扑图;
图4是本发明实施例2提供的低寄生电感串联功率模块的三维模型示意图;
图5是现有技术中的单个低压功率模块的三维模型示意图;
图6是本发明实施例1提供的低寄生电感串联功率模块的寄生参数提取路径示意图;
图7是本发明实施例2提供的低寄生电感串联功率模块的寄生参数提取路径示意图;
图8是现有技术中的单个低压功率模块的寄生参数提取路径示意图;
图9是本发明实施例1提供的低寄生电感串联功率模块的温度分布示意图;
图10是本发明实施例2提供的低寄生电感串联功率模块的温度分布示意图;
在所有附图中,相同的附图标记用来表示相同的元件或结构,其中:
1-外壳,2-第一衬板,3-裸芯片,4-功率端子,5-第一导电片,6-第二导电片,7-第三导电片,8-第四导电片,9-第二衬板,10-印制电路板,11-螺丝,12-硅凝胶,13-基板。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
实施例1
如图1所示,本实施例提供了一种低寄生电感串联功率模块,其包括多个功率单元、外壳1、第一衬板2、第二衬板9和印制电路板10;每个功率单元包括裸芯片3、功率端子4、第一导电片5、第二导电片6、第三导电片7和第四导电片8,各个裸芯片3依次串联。
外壳1可以是采用传递模一体化成型的外壳,即借助塑封压机将融化的热固性塑料注入到型腔内,型腔内放置有经过烧结或焊接的功率模块半成品,融化的热固性塑料达到固化温度后会快速固化成型,形成外壳。可以理解的是,本实施例串联功率模块还包括基板13,外壳1是一种凹型壳体,外壳1与基板13固定连接并围成具有内部空腔的立体结构,串联的各个功率单元位于所述空腔中,空腔内其余部分灌注硅凝胶12,以保证模块内部绝缘。基板13采用铜基板,能起到良好的导热效果,有利于空腔内的各模块部件散热。
第一衬板2焊接在基板13上表面。优选地,第一衬板2为覆铜陶瓷板(DBC),所述覆铜陶瓷板包括顶部铜层、中间绝缘层和底部铜层,所述中间绝缘层采用氮化铝陶瓷或氧化铝陶瓷,所述顶部铜层表面安装裸芯片3,通过图形化刻蚀分离芯片不同的电极连接,所述底部铜层与基板13焊接在一起。第一衬板2可以为贴覆所有功率单元的一整块DBC,也可以分割成多块小的DBC,一只裸芯片3对应设置一块DBC,所有小块DBC均焊接在基板13上。本实施例中优选后者方案,这样可以防止在模块加工过程中由于某一只芯片破损而影响到其他芯片,更有利于规模化生产以及降低损失。第二衬板9为与第一衬板2相同结构的覆铜陶瓷板,其覆盖所有串联芯片,其底部铜层也通过图形化刻蚀,与第二导电片6、第三导电片7连接。在实际应用中,第一衬板2和第二衬板9也可不采用DBC,也可以采用绝缘陶瓷板两侧覆铝(DBA),或者一侧覆铜一侧覆铝等金属覆盖在绝缘介质两侧的结构。在串联功率模块上下方均设置衬板,使芯片产生的热量可以通过上下两条路径散热,减小热阻,增大模块散热能力。
第一导电片5和第四导电片8的两端均分别连接裸芯片3与第一衬板2,第二导电片6的两端分别连接裸芯片3与第二衬板9,第三导电片7的两端分别与第一衬板2和第二衬板9连接。
本发明中使用的裸芯片3可以为MOSFET、IGBT、IGCT、GTO、GTR等全控型功率器件中的任意一种,常用的是MOSFET和IGBT。
当裸芯片3为MOSFET时,第一导电片5连接MOSFET芯片的栅极,第二导电片6连接MOSFET芯片的源极,第一衬板2的顶部铜层连接MOSFET芯片的漏极,通过第一衬板2、第三导电片7、第二衬板9及第二导电片6使得相邻两个功率单元MOSFET芯片的漏极和源极串联。优选地,设置第四导电片8连接MOSFET芯片的源极,引出开尔文源极,把驱动回路和均压回路分开,以降低两回路之间的耦合作用,提高模块性能。
当裸芯片3为IGBT时,第一导电片5连接IGBT芯片的栅极(或门极),第二导电片6连接IGBT芯片的发射极,第一衬板2的顶部铜层连接IGBT芯片的集电极,通过第一衬板2、第三导电片7、第二衬板9及第二导电片6使得相邻两个功率单元IGBT芯片的集电极和发射极串联。优选地,设置第四导电片8连接IGBT芯片的发射极,引出开尔文发射极,将驱动回路和均压回路完全解耦。
本发明提供的低寄生电感串联功率模块对硅基器件和SiC器件均适用,但对于SiC器件优势更明显。结合图2所示,本实施例以六只1.2kVSiCMOSFET芯片串联为例,本发明不限制串联芯片的数量,根据实际应用的电压需求,可设置不同数量低压芯片串联以适应高压场合。
第一导电片5、第三导电片7、第四导电片8可以为铜片或铝片等导电性能较好的金属片。第二导电片6优选钼片,除了金属钼具有良好的导热、导电性能外,由于钼与硅材料的线性热膨胀系数接近,起到很好的缓冲作用,可减小芯片受到的热应力,提高模块可靠性。本实施例采用导电片替代传统封装工艺中截面积小的键合线来引出电极,可大幅度降低寄生电感。
作为一个优选实施例,综合考虑模块散热性能、寄生电感和芯片的表面应力等因素,第二导电片6的厚度设置为1mm~7.5mm,优选2.5mm。
外壳1远离基板13的一面设置有通孔,功率端子4一端分别穿过所述通孔伸出到外壳1外部,用于与外部电路连接,另一端与第一衬板2电连接。优选地,功率端子4采用弹簧,弹簧表面镀金,且弹簧靠近外壳1的一端为弹性部分,通过外壳1顶部的印制电路板(PCB)将弹簧端部压在模块内部,可以避免在模块外部的功率端子之间、功率端子和基板之间的爬电距离和电气间隙的设计问题,提高高压模块的绝缘能力。每个功率单元有3束弹簧端子,分别引出芯片的漏极/集电极、栅极和开尔文源极/开尔文发射极,并与外部电路板连接,每一束弹簧端子中可以设置多个弹簧并联,增加端子中的弹簧数目能够进一步减小模块寄生电感。
作为一个优选实施例,串联的多个功率单元围成一个环形,使得首尾功率单元中的功率端子4相互靠近,将模块的输入输出端子靠近,电流路径重叠,将电流产生的磁场相互抵消,可减小寄生电感。
印制电路板10通过螺丝11固定连接在外壳1顶部外表面并将功率端子4按压固定在外壳1内部,印制电路板10上集成串联均压电路、驱动电路和保护电路。将PCB板设置在外壳顶部,使模块的驱动回路与芯片尽可能靠近,提高了模块的抗干扰能力。图3显示了本实施例提供的低压SiC MOSFET模块串联得到的高压SiC MOSFET模块的等效电路拓扑图。
本实施例提供一种上述低寄生电感串联功率模块的制备方法,包括如下步骤:
S1、根据设计布局对第一衬板2顶部金属层和第二衬板9底部金属层进行图形化;
S2、将待串联的各裸芯片3对应电极分别与第一衬板2、第一导电片5、第二导电片6、第四导电片8高温回流焊接或烧结在一起,将第一衬板2分别与第一导电片5、第三导电片7高温回流焊接或烧结在一起;
S3、将第一衬板2与基板13中温回流焊接或烧结在一起;
S4、将功率端子4与第一衬板2低温回流焊接或烧结在一起,将第二衬板9分别与第二导电片6、第三导电片7低温回流焊接或烧结在一起;
S5、将带有通孔的外壳1用胶水沾粘到基板13上,功率端子4顶端从通孔穿出,通孔直径略大于功率端子4顶端直径,从通孔处向外壳1内部灌注硅凝胶12,然后抽真空排出气泡,并烘干;
S6、将集成了模块均压电路、驱动电路和保护电路的PCB板10通过螺丝11固定在外壳1顶部,最终得到低寄生电感串联功率模块。
实施例2
如图4所示,本实施例提供了一种低寄生电感串联功率模块,其包括多个功率单元、外壳1、第一衬板2和印制电路板10;每个功率单元包括裸芯片3、功率端子4和键合线,各个裸芯片3依次串联后设置于第一衬板2上,裸芯片3各电极均通过键合线引出。本实施例以六只1.2kVSiCMOSFET芯片串联为例,一个功率单元中SiCMOSFET芯片的源极和下一个功率单元中芯片的漏极通过键合线、第一衬板2串联。其中,键合线可采用铝线或铜线。
印制电路板10固定连接在外壳1顶部,集成串联均压电路、驱动电路和保护电路。外壳1顶部设置有通孔,功率端子4的一端穿过所述通孔伸出到外壳1外部,与外部印制电路板10连接,功率端子4的另一端与第一衬板2电连接。其中,功率端子4采用铜排,通过铜排引出SiCMOSFET芯片的栅极、漏极和开尔文源极。
第一衬板2为覆铜陶瓷板(DBC),所述覆铜陶瓷板包括顶部铜层、中间绝缘层和底部铜层,所述中间绝缘层采用氮化铝陶瓷或氧化铝陶瓷,所述顶部铜层表面安装裸芯片3,通过图形化刻蚀分离芯片不同的电极连接,所述底部铜层与基板13连接。
本发明对实施例1、实施例2及现有技术的高压SiC MOSFET模块进行仿真测试,其中现有技术的高压SiC MOSFET模块是对多个如图5所示的单个低压SiC MOSFET模块进行模块之间的串联,同样以六只芯片串联为例。如图6-图8所示,分别对三种高压串联SiCMOSFET模块提取寄生参数,并且测试各模块工作时温度分布,结果见下表。
表1本发明实施例1、2和现有技术串联SiC MOSFET模块多项指标测试结果
由上表可见,现有技术高压SiC MOSFET模块是模块与模块间进行串联,寄生电感会得到累加,而本发明实施例1和实施例2的串联SiC MOSFET模块结构更加紧凑,寄生电感大幅减小,实施例1和实施例2模块寄生电感(有端子)分别减小了约89.4%和73.4%。而实施例1与实施例2比较,用金属导电片、弹簧替代传统的键合铝线、铜排,寄生电感(无端子)减小了约40.3%,寄生电感(有端子)减小了约60.0%,明显减小整个串联模块的寄生电感,这对于串联芯片均压以及模块的动态性能具有较好的作用。
结合图9和图10所示,相较于实施例2中采用单面DBC,实施例1的串联SiC MOSFET模块温度峰值减小许多,从64.35℃降到52.77℃,降低了约18%,热阻更小,散热性能更优。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种低寄生电感串联功率模块,其特征在于,包括:多个功率单元、外壳(1)和第一衬板(2),各个功率单元包括裸芯片(3)和功率端子(4),各个裸芯片(3)依次串联后设置于所述第一衬板(2)上,所述外壳(1)上设置有通孔,所述功率端子(4)一端穿过所述通孔伸出到所述外壳(1)外部,另一端与所述第一衬板(2)电连接。
2.根据权利要求1所述的低寄生电感串联功率模块,其特征在于:还包括印制电路板(10),所述印制电路板(10)通过螺丝(12)固定连接在所述外壳(1)外部并将所述功率端子(4)按压固定在所述外壳(1)内部,所述印制电路板(10)上集成驱动电路、均压电路和保护电路。
3.根据权利要求1或2所述的低寄生电感串联功率模块,其特征在于:所述功率单元还包括第一导电片(5)、第二导电片(6)和第三导电片(7),所述第一导电片(5)两端分别连接所述裸芯片(3)与所述第一衬板(2),所述第二导电片(6)和第三导电片(7)分别与所述裸芯片(3)和所述第一衬板(2)连接,所述第二导电片(6)远离所述裸芯片(3)的一端与串联的下一个功率单元中的所述第三导电片(7)远离所述第一衬板(2)的一端电连接。
4.根据权利要求3所述的低寄生电感串联功率模块,其特征在于:所述第二导电片(6)为钼片,其厚度为1mm~7.5mm。
5.根据权利要求3所述的低寄生电感串联功率模块,其特征在于:所述功率单元还包括第四导电片(8),所述第四导电片(8)两端分别连接所述裸芯片(3)与所述第一衬板(2),通过第四导电片(8)引出开尔文电极,所述第四导电片(8)与第一导电片(5)共同构成驱动回路的连接。
6.根据权利要求1或2所述的低寄生电感串联功率模块,其特征在于:所述功率端子(4)为弹簧,所述弹簧靠近所述外壳(1)的一端为弹性部分。
7.根据权利要求6所述的低寄生电感串联功率模块,其特征在于:所述弹簧数量为至少两个,至少两个弹簧并联设置。
8.根据权利要求1或2所述的低寄生电感串联功率模块,其特征在于:所述各个功率单元依次围成环形,使得模块内部的电流路径相互重叠。
9.根据权利要求1或2所述的低寄生电感串联功率模块,其特征在于:所述第一衬板(2)采用覆铜陶瓷板,所述覆铜陶瓷板包括顶部铜层、中间绝缘层和底部铜层,所述中间绝缘层采用氮化铝陶瓷或氧化铝陶瓷,所述顶部铜层图形化用于各个功率单元布局。
10.根据权利要求3所述的低寄生电感串联功率模块,其特征在于:还包括第二衬板(9),第二导电片(6)远离所述裸芯片(3)的一端、所述第三导电片(7)远离所述第一衬板(2)的一端均与所述第二衬板(9)连接,所述第二衬板(9)采用覆铜陶瓷板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110447441.6A CN113345871B (zh) | 2021-04-25 | 2021-04-25 | 一种低寄生电感串联功率模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110447441.6A CN113345871B (zh) | 2021-04-25 | 2021-04-25 | 一种低寄生电感串联功率模块 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113345871A true CN113345871A (zh) | 2021-09-03 |
CN113345871B CN113345871B (zh) | 2022-09-13 |
Family
ID=77468587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110447441.6A Active CN113345871B (zh) | 2021-04-25 | 2021-04-25 | 一种低寄生电感串联功率模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113345871B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114141744A (zh) * | 2021-10-15 | 2022-03-04 | 西安交通大学 | 一种SiC MOSFET子模组单元压接型封装 |
CN115148692A (zh) * | 2022-05-12 | 2022-10-04 | 重庆大学 | 一种压接型分立式SiC MOSFET器件封装结构 |
CN115360178A (zh) * | 2022-07-15 | 2022-11-18 | 田世鹏 | 一种多SiC MOSFET芯片串联的固态直流断路器的模块化封装结构 |
CN115763409A (zh) * | 2022-11-10 | 2023-03-07 | 北京智慧能源研究院 | 芯片电极引出结构及其封装结构、功率半导体器件模块 |
CN115911011A (zh) * | 2022-11-10 | 2023-04-04 | 北京智慧能源研究院 | 一种功率半导体器件串联均压结构及功率半导体器件 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1649146A (zh) * | 2004-01-28 | 2005-08-03 | 株式会社瑞萨科技 | 半导体器件 |
JP2012019510A (ja) * | 2010-06-09 | 2012-01-26 | Honda Motor Co Ltd | 半導体装置 |
CN203746828U (zh) * | 2014-01-24 | 2014-07-30 | 嘉兴斯达微电子有限公司 | 一种高频大功率碳化硅mosfet模块 |
CN106486458A (zh) * | 2015-08-31 | 2017-03-08 | 台达电子企业管理(上海)有限公司 | 多功率芯片的功率封装模块及功率芯片单元的制造方法 |
CN107155372A (zh) * | 2014-11-28 | 2017-09-12 | 日产自动车株式会社 | 半桥功率半导体模块及其制造方法 |
CN107464785A (zh) * | 2017-08-30 | 2017-12-12 | 扬州国扬电子有限公司 | 一种多支路交错排布的双面散热功率模块 |
WO2018091852A1 (fr) * | 2016-11-21 | 2018-05-24 | Exagan | Circuit intégré forme de deux puces connectées en série |
CN112701111A (zh) * | 2020-12-28 | 2021-04-23 | 华中科技大学 | 一种三电平电路碳化硅功率模块 |
CN112701112A (zh) * | 2020-12-29 | 2021-04-23 | 华中科技大学 | 一种buck电路碳化硅功率模块 |
-
2021
- 2021-04-25 CN CN202110447441.6A patent/CN113345871B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1649146A (zh) * | 2004-01-28 | 2005-08-03 | 株式会社瑞萨科技 | 半导体器件 |
JP2012019510A (ja) * | 2010-06-09 | 2012-01-26 | Honda Motor Co Ltd | 半導体装置 |
CN203746828U (zh) * | 2014-01-24 | 2014-07-30 | 嘉兴斯达微电子有限公司 | 一种高频大功率碳化硅mosfet模块 |
CN107155372A (zh) * | 2014-11-28 | 2017-09-12 | 日产自动车株式会社 | 半桥功率半导体模块及其制造方法 |
CN106486458A (zh) * | 2015-08-31 | 2017-03-08 | 台达电子企业管理(上海)有限公司 | 多功率芯片的功率封装模块及功率芯片单元的制造方法 |
WO2018091852A1 (fr) * | 2016-11-21 | 2018-05-24 | Exagan | Circuit intégré forme de deux puces connectées en série |
CN107464785A (zh) * | 2017-08-30 | 2017-12-12 | 扬州国扬电子有限公司 | 一种多支路交错排布的双面散热功率模块 |
CN112701111A (zh) * | 2020-12-28 | 2021-04-23 | 华中科技大学 | 一种三电平电路碳化硅功率模块 |
CN112701112A (zh) * | 2020-12-29 | 2021-04-23 | 华中科技大学 | 一种buck电路碳化硅功率模块 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114141744A (zh) * | 2021-10-15 | 2022-03-04 | 西安交通大学 | 一种SiC MOSFET子模组单元压接型封装 |
CN114141744B (zh) * | 2021-10-15 | 2024-05-24 | 西安交通大学 | 一种SiC MOSFET子模组单元压接型封装 |
CN115148692A (zh) * | 2022-05-12 | 2022-10-04 | 重庆大学 | 一种压接型分立式SiC MOSFET器件封装结构 |
CN115360178A (zh) * | 2022-07-15 | 2022-11-18 | 田世鹏 | 一种多SiC MOSFET芯片串联的固态直流断路器的模块化封装结构 |
CN115763409A (zh) * | 2022-11-10 | 2023-03-07 | 北京智慧能源研究院 | 芯片电极引出结构及其封装结构、功率半导体器件模块 |
CN115911011A (zh) * | 2022-11-10 | 2023-04-04 | 北京智慧能源研究院 | 一种功率半导体器件串联均压结构及功率半导体器件 |
CN115911011B (zh) * | 2022-11-10 | 2023-09-22 | 北京智慧能源研究院 | 一种功率半导体器件串联均压结构及功率半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN113345871B (zh) | 2022-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113345871B (zh) | 一种低寄生电感串联功率模块 | |
CN107195623B (zh) | 一种双面散热高可靠功率模块 | |
CN110838480A (zh) | 一种碳化硅mosfet模块的封装结构和制作方法 | |
DiMarino et al. | Design and development of a high-density, high-speed 10 kV SiC MOSFET module | |
CN108281406B (zh) | 一种功率器件封装结构及其制造方法 | |
Ma et al. | A Double-Sided Cooling 6.5 kV SiC MOSFET Power Module With Insulation Enhancement Design | |
CN114121909B (zh) | 一种多芯片并联的高温功率模块的封装结构及封装方法 | |
CN220822876U (zh) | 一种新型低杂散电感车用功率模块 | |
CN112911799A (zh) | 一种低寄生参数功率模块的封装结构及封装方法 | |
CN220172121U (zh) | 一种基于sot-227封装模块的封装结构 | |
CN218887180U (zh) | 一种基于交错结构的低寄生电感高压串联功率模块 | |
CN111710671A (zh) | 一种高压功率半导体芯片的封装结构和封装方法 | |
CN217822755U (zh) | 采用石墨铜垫块的双面散热模块的封装结构和电动汽车 | |
CN116072660A (zh) | 一种SiCMOSFET多芯片并联子单元压接封装结构 | |
CN115910950A (zh) | 功率半导体器件封装结构和功率半导体器件模块 | |
CN214381606U (zh) | 一种低寄生参数功率模块的封装结构 | |
CN115360178A (zh) | 一种多SiC MOSFET芯片串联的固态直流断路器的模块化封装结构 | |
CN114664810A (zh) | 一种基于旁路铜柱散热的宽禁带功率半导体模块 | |
CN212517200U (zh) | 一种高压功率半导体芯片的封装结构 | |
CN209199924U (zh) | 高压功率模块封装结构 | |
CN219144168U (zh) | 一种超低热阻的大功率SiC功率模块 | |
CN115911011B (zh) | 一种功率半导体器件串联均压结构及功率半导体器件 | |
CN220672562U (zh) | 一种氮化镓半桥模块 | |
CN218996706U (zh) | 一种铜带键合的环氧塑封车用功率模块封装结构 | |
CN211828762U (zh) | 一种可控硅复合装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |