CN114122132A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114122132A
CN114122132A CN202010890229.2A CN202010890229A CN114122132A CN 114122132 A CN114122132 A CN 114122132A CN 202010890229 A CN202010890229 A CN 202010890229A CN 114122132 A CN114122132 A CN 114122132A
Authority
CN
China
Prior art keywords
layer
mask
side wall
sidewall
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010890229.2A
Other languages
English (en)
Inventor
曹志军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010890229.2A priority Critical patent/CN114122132A/zh
Publication of CN114122132A publication Critical patent/CN114122132A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底，包括目标层，所述基底包括用于形成目标图形的目标区和与切割位置对应的切割区；在目标层上形成分立的核心层；在所述核心层的侧壁上形成伪侧墙；在所述核心层和伪侧墙露出的目标层上形成填充层；去除部分高度的所述伪侧墙，剩余所述伪侧墙与所述填充层和核心层与围成沟槽；在所述沟槽中填充掩膜侧墙；去除位于所述切割区的掩膜侧墙；去除位于所述切割区的掩膜侧墙后，去除所述核心层和填充层；以所述掩膜侧墙为掩膜，去除位于所述切割区的剩余所述伪侧墙；以所述掩膜侧墙为掩膜，图形化目标层，形成位于所述目标区的目标图形。本发明实施例有利于增大去除切割区的掩膜侧墙的工艺窗口。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极结构电压夹断(Pinch Off)沟道的难度也越来越大，使得亚阈值漏电(Subthreshold Leakage)现象，即所谓的短沟道效应(Short-Channel Effects，SCE)更容易发生。
因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。
在半导体领域中，根据工艺要求，通常还需要形成具有不同间距的鳍部，或者，将不需要位置处的伪鳍部去除，以使鳍部的图形层满足设计要求。目前一种做法是通过鳍切(Fin cut)工艺实现以上目的。其中，鳍切工艺一般包括鳍先切(Cut first)工艺和鳍后切(Cut last)工艺。但是，目前切割工艺的工艺窗口越来越小。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，增大切割工艺的工艺窗口。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括目标层，所述基底包括用于形成目标图形的目标区和与切割位置对应的切割区；在所述目标层上形成分立的核心层；在所述核心层的侧壁上形成伪侧墙；在所述核心层和伪侧墙露出的目标层上形成填充层；去除部分高度的所述伪侧墙，剩余所述伪侧墙与所述填充层和核心层与围成沟槽；在所述沟槽中填充掩膜侧墙；去除位于所述切割区的掩膜侧墙；去除位于所述切割区的掩膜侧墙后，去除所述核心层和填充层；以所述掩膜侧墙为掩膜，去除位于所述切割区的剩余所述伪侧墙；以所述掩膜侧墙为掩膜，图形化所述目标层，形成位于所述目标区的目标图形。
相应的，本发明实施例还提供一种半导体结构，包括：基底，包括目标层，所述基底包括用于形成目标图形的目标区和与切割位置对应的切割区；核心层，分立于所述目标层上；填充层，位于所述核心层露出的目标层上；侧墙结构层，位于所述核心层与所述填充层之间，所述侧墙结构层包括伪侧墙和位于所述目标区的伪侧墙上的掩膜侧墙，所述掩膜侧墙用于作为图形化所述目标层的掩膜，所述切割区的伪侧墙顶部与所述核心层、以及所述填充层围成切割开口。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的半导体结构的形成方法中，在形成填充层后，去除部分高度的伪侧墙以形成沟槽，之后在所述沟槽中填充掩膜侧墙；在形成伪侧墙的步骤中，所述伪侧墙具有整体高度，本发明实施例通过去除部分高度的伪侧墙，再形成掩膜侧墙，在去除位于所述切割区的掩膜侧墙的步骤中，仅需去除位于剩余的伪侧墙上的掩膜侧墙，与未去除部分高度的伪侧墙和未在沟槽中形成掩膜侧墙相比，本发明实施例需要去除的掩膜侧墙高度小于所述整体高度，需要去除的膜层的高度更小，有利于增大去除切割区的掩膜侧墙的工艺窗口，相应增大切割(Cut)工艺的工艺窗口，例如：刻蚀工艺的刻蚀深宽比较小以及去除切割区的掩膜侧墙所需的掩膜层厚度更薄，进而有利于减小去除切割区的掩膜侧墙的过程中产生的缺陷，相应还有利于提高以所述掩膜侧墙为掩膜图形化所述目标层的图形传递精度，进而提高目标图形的图形精度和形貌质量。
附图说明
图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图；
图6至图19是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，通常还需要利用切割(Cut)工艺来将不需要的图形去除，以使目标图形之间实现不同的间距或满足其他设计要求，例如：在半导体领域中，通常利用鳍切(Fin cut)工艺来形成具有不同间距的鳍部。
但是，目前切割工艺的工艺窗口越来越小，而且难以适应器件的关键尺寸逐步缩小的需求。现以先切(Cut first)工艺为示例，分析切割工艺的工艺窗口越来越小的原因。
图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，提供基底，包括用于形成目标图形的目标层1，基底包括用于形成目标图形的目标区i和与切割位置对应的切割区ii；在目标层1上形成分立的侧墙2。
参考图2至图4，去除位于切割区ii的侧墙2；去除位于切割区ii的侧墙2的步骤包括：在基底1上形成掩膜层3，掩膜层3具有露出位于切割区ii的侧墙2的掩膜开口4；以掩膜层3为掩膜沿掩膜开口4刻蚀侧墙2；去除掩膜层3。
参考图5，以侧墙2为掩膜，图形化基底1，形成鳍部5。
上述形成方法中，去除位于切割区ii的侧墙2的工艺窗口较小，而且随着器件关键尺寸的进一步缩小，位于切割区ii的侧墙2的工艺窗口越来越小。
具体地，随着器件关键尺寸的进一步缩小，掩膜开口4的开口尺寸也越来越小，这导致形成掩膜开口4的难度较大，形成掩膜开口4的过程包括光刻工艺，掩膜开口4的开口尺寸越来越小，对光刻工艺的套刻偏移精度的要求也越来越高，光刻工艺的工艺窗口较小；而且，为保证掩膜层3对位于目标区i的侧墙2具有足够的保护能力，掩膜层3通常需要具有较大的厚度，形成掩膜开口4的过程还包括刻蚀工艺，掩膜层3的厚度较大，同时掩膜开口4的尺寸较小，容易导致刻蚀工艺的高宽比较大，刻蚀工艺的工艺窗口也越来越小。
为了解决所述技术问题，本发明实施例提供的半导体结构的形成方法中，在形成填充层后，去除部分高度的伪侧墙以形成沟槽，之后在所述沟槽中填充掩膜侧墙；在形成伪侧墙的步骤中，所述伪侧墙具有整体高度，本发明实施例通过去除部分高度的伪侧墙，再形成掩膜侧墙，在去除位于所述切割区的掩膜侧墙的步骤中，仅需去除位于剩余的伪侧墙上的掩膜侧墙，与未去除部分高度的伪侧墙和未在沟槽中形成掩膜侧墙相比，本发明实施例需要去除的掩膜侧墙高度小于所述整体高度，需要去除的膜层的高度更小，有利于增大去除切割区的掩膜侧墙的工艺窗口，相应增大切割工艺的工艺窗口，例如：刻蚀工艺的刻蚀深宽比较小以及去除切割区的掩膜侧墙所需的掩膜层厚度更薄，进而有利于减小去除切割区的掩膜侧墙的过程中产生的缺陷，相应还有利于提高以所述掩膜侧墙为掩膜图形化所述目标层的图形传递精度，进而提高目标图形的图形精度和形貌质量。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。图6至图19是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图6，提供基底，包括目标层100，所述基底包括用于形成目标图形的目标区I和与切割位置对应的切割区II。基底用于为工艺制程提供平台。
目标层100为待进行图形化以形成目标图形的膜层。本实施例中，所述目标层100为初始衬底，后续图形化初始衬底，形成衬底以及凸出于衬底的鳍部，相应地，所述目标图形为鳍部。所述鳍部用于形成鳍式场效应晶体管(FinFET)。
所述目标区I为后续目标图形层所在的区域，所述基底上除所述目标区I之外的区域为所述切割区II。相应地，本实施例中，所述目标区I为有源区(Active Area，AA)，切割区II为隔离区。
本实施例中，初始衬底的材料为硅。在其他实施例中，初始衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，初始衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
在其他实施例中，目标图形还可以为栅极结构、后段制程中的互连槽、全包围栅极(GAA)晶体管中的沟道叠层或硬掩膜(Hard Mask，HM)层等图形。根据实际需要形成的目标图形，所述目标层的材料还可以为其他相应的材料。
本实施例中，基底还包括依次堆叠于目标层100上的黏附层101和硬掩膜材料层102。黏附层101用于提高硬掩膜材料层102和目标层100之间的粘附性、减小膜层之间产生的应力。本实施例中，所述黏附层101的材料为氧化硅。
后续先以掩膜侧墙为掩膜图形化硬掩膜材料层102，形成硬掩膜层，即使在图形化目标层100的过程中掩膜侧墙发生损耗，还能够继续以硬掩膜层作为图形化目标层100的掩膜，有利于提高图形化目标层100的工艺稳定性，相应提高图形传递的精度。此外，后续在目标层100上形成核心层、去除所述核心层和填充层、以及以掩膜侧墙为掩膜刻蚀伪侧墙的过程均包括刻蚀工艺，硬掩膜材料层102还能够在这些刻蚀工艺中定义刻蚀停止位置，以免对其下方膜层造成刻蚀损伤，从而降低其下方待刻蚀膜层的顶面出现高度不一致问题的概率，相应提高后续图形化目标层100的刻蚀均一性。所述硬掩膜材料层102的材料包括氮化硅、氮化钛、碳化钨、氧化硅、碳氧化硅和碳氮氧化硅中的一种或多种。本实施例中，所述硬掩膜材料层102的材料为氮化硅。
本实施例中，所述形成方法还包括：在目标层100上形成刻蚀缓冲层110。具体地，所述刻蚀缓冲层110形成于硬掩膜材料层102上。
本实施例中，后续步骤还包括：在所述目标层100上形成分立的核心层；形成保形覆盖所述核心层和目标层100的侧墙膜，位于所述核心层侧壁上的侧墙膜用于作为伪侧墙；在所述核心层和伪侧墙露出的侧墙膜上形成填充层；去除部分高度的所述伪侧墙，形成沟槽；在所述沟槽中填充掩膜侧墙；去除所述核心层和填充层；以所述掩膜侧墙为掩膜，图形化目标层，形成目标图形。
通过形成刻蚀缓冲层110，后续侧墙膜形成在刻蚀缓冲层110上，从而后续图形化目标层100之前，还能够以掩膜侧墙为掩膜，刻蚀侧墙膜、刻蚀缓冲层110和伪侧墙；在去除填充层和核心层后，掩膜侧墙的一侧暴露出侧墙膜，另一侧暴露出基底表面，刻蚀缓冲层110用于减小掩膜侧墙两侧的膜层高度差异对刻蚀侧墙膜和伪侧墙的影响，以免出现刻蚀深度不一致的问题，从而有利于防止对位于刻蚀缓冲层110下方的膜层造成损伤，相应提高后续图形化目标层100的工艺效果，而且，还能够将掩膜侧墙的图形传递至伪侧墙、侧墙膜以及刻蚀缓冲层110中，有利于将伪侧墙的底部缺陷刻蚀去除，以防止伪侧墙的图形缺陷对图形化目标层100造成不良影响，使被刻蚀后的伪侧墙、侧墙膜和刻蚀缓冲层110的侧壁垂直度较高，进而提高图形传递的精度。
本实施例中，刻蚀缓冲层110与伪侧墙之间的刻蚀选择比为1:2至2：1，刻蚀缓冲层110与伪侧墙的刻蚀性质接近，从而保证后续能够在同一步骤中，以掩膜侧墙为掩膜，刻蚀侧墙膜、伪侧墙和刻蚀缓冲层110，有利于降低膜刻蚀侧墙膜、伪侧墙和刻蚀缓冲层110的难度，相应提高伪侧墙底部的侧壁垂直度。作为一种示例，所述刻蚀缓冲层110与伪侧墙之间的刻蚀选择比为1：1.1。
根据后续伪侧墙的材料，所述刻蚀缓冲层110的材料包括氧化硅、硅、碳化硅、氮氧化硅、碳氧化硅或碳氮氧化硅。本实施例中，所述刻蚀缓冲层110的材料为氧化硅。
刻蚀缓冲层110的厚度不宜过小，否则容易导致减小掩膜侧墙两侧的膜层高度差异对刻蚀侧墙膜和伪侧墙的影响的效果不明显；刻蚀缓冲过层110的厚度也不宜过大，否则后续以掩膜侧墙为掩膜刻蚀伪侧墙、侧墙膜和刻蚀缓冲层110所需的时间过长，容易增加额外的工艺时间。为此，本实施例中，沿垂直于基底表面的方向，后续侧墙膜的厚度为参考厚度，刻蚀缓冲层110的厚度是参考厚度的3倍至8倍。
本实施例中，采用沉积工艺，形成所述刻蚀缓冲层110。所述沉积工艺可以为原子层沉积工艺或化学气相沉积工艺等。
继续参考图6，在目标层100上形成分立的核心层120。核心层120用于为后续形成伪侧墙提供支撑作用。具体地，核心层120分立于刻蚀缓冲层110上。
后续还会去除核心层120，因此，核心层120为易于被去除的材料，且核心层120的材料与刻蚀缓冲层110、以及后续伪侧墙和掩膜侧墙具有刻蚀选择性，从而有利于减小去除核心层120的工艺对其他膜层的损伤以及降低去除核心层120的去除难度。核心层120的材料包括无定形硅、氮化硅、氧化硅和无定型碳中的一种或几种。本实施例中，核心层120的材料为无定形硅。
核心层120可以通过沉积和刻蚀相结合的工艺形成。核心层120也可以通过SAQP或SADP等图形化工艺形成，以使核心层120具有更小的间距和尺寸。
参考图7，在核心层120的侧壁上形成伪侧墙130。
伪侧墙130靠近顶端的部分用于为后续形成掩膜侧墙占据空间位置。
具体地，伪侧墙130形成在刻蚀缓冲层110上。
本实施例中，伪侧墙130选用与刻蚀缓冲层110刻蚀性质接近的材料，具体地，刻蚀缓冲层110和伪侧墙130之间的刻蚀选择比为1：2至2：1，而且，伪侧墙130的材料与核心层120材料也具有刻蚀选择性。伪侧墙130的材料包括氧化硅、氮化硅、氮氧化硅、硅、氧化铝、氮化钛或氧化钛等材料。
本实施例中，伪侧墙130的材料与刻蚀缓冲层110的材料相同，有利于进一步降低后续在同一步骤中，以掩膜侧墙为掩膜刻蚀伪侧墙130的和刻蚀缓冲层110的工艺难度，提高工艺兼容性。
本实施例中，形成伪侧墙130的步骤中，伪侧墙130的高度为整体高度H1。
本实施例中，形成所述伪侧墙130的步骤包括：形成保形覆盖所述核心层120和目标层100的侧墙膜125，位于所述核心层120侧壁上的侧墙膜125用于作为所述伪侧墙130。本实施例中，采用原子层沉积工艺，形成侧墙膜125。原子层沉积工艺具有较高的阶梯覆盖能力，从而提高侧墙膜125在核心层120的顶面和侧壁、以及刻蚀缓冲层110上的覆盖能力，相应有利于提高侧墙膜125的厚度均匀性，同时还有利于提高伪侧墙130的侧壁垂直度。
本实施例中，所述形成方法还包括：去除位于核心层120顶面上的侧墙膜125，从而暴露出核心层120的顶部，以便于后续去除核心层120，而且，还能够暴露出位于核心层120侧壁的伪侧墙130的顶面，以便于后续能够通过露出的伪侧墙130顶面，去除部分高度的伪侧墙130。
参考图8至图10，在核心层120和伪侧墙130露出的目标层100上形成填充层140。后续去除部分高度的伪侧墙130，形成由填充层140与核心层120以及剩余的伪侧墙130围成的沟槽，填充层140用于为后续在沟槽中形成掩膜侧墙提供支撑的作用。
后续还会去除填充层140，因此，填充层140选用易于被去除的材料。填充层140的材料包括无定形硅、氮化硅、氧化硅和无定型碳中的一种或几种。本实施例中，填充层140的材料与核心层120的材料相同，填充层140的材料为无定形硅，不仅有利于避免引入新的材料种类，以提高工艺兼容性、降低工艺风险，而且，后续形成掩膜侧墙后，能够在同一步骤中去除核心层120和填充层140，有利于简化工艺步骤。
所述形成方法还包括：去除位于核心层120顶面上的侧墙膜125，从而暴露出核心层120的顶部，以便于后续去除核心层120。
本实施例中，在形成填充层140的步骤中，去除位于核心层120顶面上的侧墙膜125，有利于将形成填充层140与去除位于核心层120顶面的侧墙膜125相整合，从而简化工艺、提高工艺兼容性。
本实施例中，形成填充层140的步骤包括：如图8所示，形成覆盖侧墙膜125的填充材料层135；如图9所示，以位于核心层120顶面的侧墙膜125为停止位置，平坦化填充材料层135；如图10所示，在平坦化填充材料层135后，去除高于核心层120顶面的填充材料层135，形成填充层140。
其中，在去除高于核心层120顶面的填充材料层135的步骤中，去除位于核心层120顶面的侧墙膜125。
本实施例中，形成填充材料层135的工艺包括旋涂工艺、化学气相沉积工艺和原子层沉积工艺中的一种或几种。作为一种示例，采用化学气相沉积(CVD)工艺，形成填充材料层135。化学气相沉积工艺的填充能力高，有利于提高填充材料层135在侧墙130之间的填充质量，降低填充材料层135中产生缺陷的概率，且化学气相沉积工艺的成本低。
本实施例中，以位于核心层120顶面的侧墙膜125为停止位置，平坦化填充材料层135，有利于降低平坦化填充材料层135的难度，进而有利于提高平坦化后的填充材料层135的顶面平坦度。具体地，平坦化填充材料层135的工艺包括化学机械研磨工艺。
本实施例中，采用刻蚀工艺，去除高于核心层120顶面的填充材料层135和位于核心层120顶面的侧墙膜125。具体地，刻蚀工艺可以为干法刻蚀工艺。干法刻蚀工艺的刻蚀精度和刻蚀效率高。
其他实施例中，还能够在形成伪侧墙后，形成填充层之前，去除位于核心层顶面和目标层上的侧墙膜。相应地，采用各向异性的刻蚀工艺去除位于核心层顶面和目标层上的侧墙膜。具体地，各向异性的刻蚀工艺可以为各向异性的干法刻蚀工艺。形成填充层的步骤相应包括：在基底上形成覆盖核心层和伪侧墙的填充材料层；以伪侧墙的顶面为停止位置平坦化填充材料层，形成填充层。
参考图11，去除部分高度的伪侧墙130，剩余的伪侧墙130与填充层140和核心层120围成沟槽300。沟槽300用于为后续形成掩膜侧墙提供空间位置。
去除部分高度的伪侧墙130后，位于沟槽300底部的剩余伪侧墙130用于为后续的掩膜侧墙提供支撑的作用，从而在后续去除填充层140和核心层120后，位于剩余的伪侧墙130上的掩膜侧墙不易倒塌或倾斜。
本实施例通过去除部分高度的伪侧墙130以形成沟槽300，之后再在沟槽300中形成掩膜侧墙，掩膜侧墙与伪侧墙130具有刻蚀选择比，从而后续仅需在切割区II去除位于剩余的伪侧墙130上的掩膜侧墙。
而且，在形成伪侧墙130的步骤中，伪侧墙130的侧壁具有一定的倾斜度，越靠近伪侧墙130的底部，伪侧墙130的横向尺寸越大，伪侧墙130的横向尺寸与设计尺寸之间的偏差越大，通过去除部分高度的伪侧墙130，从而在沟槽300中形成掩膜侧墙后，能够使掩膜侧墙的横向尺寸比伪侧墙130的横向尺寸更小，相应减小掩膜侧墙的横向尺寸与设计尺寸之间的偏差。
因此，去除部分高度的伪侧墙130的步骤中，剩余伪侧墙130的高度H2不宜过小，否则沟槽300的深度相应过大，后续掩膜侧墙的高度也过大，容易导致在去除位于切割区II的掩膜侧墙的步骤中，需要去除的掩膜侧墙高度也较大，相应导致降低去除切割区II的掩膜侧墙的工艺难度的效果不明显；剩余伪侧墙130的高度H2也不宜过大，否则沟槽300的深度相应过小，容易导致后续掩膜侧墙的高度过小，进而导致掩膜侧墙容易在后续刻蚀伪侧墙130和图形化目标层100的过程中被损耗去除，相应容易降低后续以掩膜侧墙为掩膜刻蚀伪侧墙130和图形化目标层100的效果。为此，本实施例中，去除30％至60％高度的伪侧墙130。相应地，剩余伪侧墙130的高度H2为整体高度H1的40％至70％，例如：剩余伪侧墙130的高度H2是整体高度H1的50％。
本实施例中，在去除部分高度的伪侧墙130的过程中，由于伪侧墙130与核心层120或填充层140之间均具有刻蚀选择比，因此，在沿平行于基底且垂直于伪侧墙130侧壁的方向，核心层120和填充层140能够定义刻蚀的停止位置，从而有利于降低去除部分高度的伪侧墙130的工艺难度，使得本实施例能够灵活选用刻蚀伪侧墙130的工艺。
本实施例中，去除部分高度的伪侧墙130的工艺为各向同性的刻蚀工艺。在沿垂直于核心层120侧壁的方向上，伪侧墙130的尺寸一致性高，各区域暴露出的伪侧墙130的顶部面积一致性高，因此，在采用各向同性的刻蚀工艺刻蚀伪侧墙130的过程中，对伪侧墙130的去除高度一致性也较高，且采用各向同性的刻蚀工艺还有利于降低对其他膜层的损伤，例如：降低对核心层120或填充层140造成误刻蚀的概率，以免扩大沟槽300的开口尺寸，相应保证沟槽300的开口尺寸与设计尺寸之间的偏差小。具体地，各向同性的刻蚀工艺包括干法刻蚀和湿法刻蚀中的一种或两种工艺。作为一种示例，伪侧墙130的材料为氧化硅，采用湿法刻蚀工艺，去除部分高度的伪侧墙130，湿法刻蚀工艺的刻蚀溶液为氢氟酸溶液。
参考图12至图13，在沟槽300中填充掩膜侧墙150。位于目标区I的掩膜侧墙150用于作为后续刻蚀伪侧墙130以及图形化目标层100的掩膜。
本实施例中，掩膜侧墙150的高度小于整体高度H1，且掩膜侧墙150与伪侧墙130之间具有刻蚀选择比，与未去除部分高度的伪侧墙和未在沟槽中形成掩膜侧墙相比，本实施例后续需要去除的掩膜侧墙150高度小于整体高度H1，需要去除的膜层的高度更小，有利于增大去除切割区II的掩膜侧墙150的工艺窗口，例如：刻蚀工艺的刻蚀深宽比较小以及去除切割区II的掩膜侧墙150所需的掩膜层厚度更薄，进而有利于减小去除切割区II的掩膜侧墙150的过程中产生的缺陷，相应还有利于提高以掩膜侧墙150为掩膜图形化目标层100的图形传递精度，进而提高目标图形的图形精度和形貌质量
而且，由前述可知，沟槽300的开口尺寸和设计尺寸的偏差小，相应地，在沟槽300中形成掩膜侧墙150后，和伪侧墙130的横向尺寸相比，掩膜侧墙150的横向尺寸与设计尺寸之间的偏差更小，从而在以掩膜侧墙150为掩膜图形化目标层100的过程中，有利于提高图形传递的精度、减小目标图形的关键尺寸与设计尺寸之间的偏差，进而提高目标图形的图形精度(例如：关键尺寸精度)和形貌质量，还有利于改善间距摆动(Pitch walking)的问题，相应有利于增大后续制程的工艺窗口、提高工艺制程良率以及半导体结构的性能。
本实施例中，掩膜侧墙150的材料与伪侧墙130、填充层140和核心层120中的任一个的材料均不同，从而保证掩膜侧墙150与伪侧墙130、填充层140和核心层120中的任一个均具有刻蚀选择性，进而保证后续去除填充层140和核心层120的工艺对掩膜侧墙150造成误刻蚀的概率低，且保证掩膜侧墙150用于作为刻蚀伪侧墙130和图形化目标层100的掩膜效果。
具体地，伪侧墙130与掩膜侧墙150之间的刻蚀选择比至少为10:1。
掩膜侧墙150的材料包括氮化硅、氧化硅、氮化钛、氧化钛和钛中的一种或多种。作为一种示例，掩膜侧墙150的材料为氮化硅。
本实施例中，形成掩膜侧墙150的步骤包括：如图12所示，在沟槽300中填充掩膜侧墙材料145，掩膜侧墙材料145还覆盖于填充层140和核心层120的顶面上；如图13所示，去除高于填充层140和核心层120的顶面的掩膜侧墙材料145，形成掩膜侧墙150。
本实施例中，形成掩膜侧墙材料145的工艺包括原子层沉积工艺。原子层沉积工艺具有较高的间隙填充能力，从而易于使掩膜侧墙材料145填充满沟槽300，而且原子层沉积工艺形成的膜层具有致密度高的特点，有利于提高掩膜侧墙的致密度，相应提高后续以掩膜侧墙为掩膜续刻蚀伪侧墙130和图形化目标层100的图形传递效果。本实施例中，采用刻蚀工艺，去除高于填充层140和核心层120的顶面的掩膜侧墙材料145；刻蚀工艺包括干法刻蚀工艺。干法刻蚀工艺的刻蚀精度和刻蚀效率高。
本实施例中，伪侧墙130以及位于伪侧墙130上的掩膜侧墙150构成侧墙结构层200，侧墙结构层200位于核心层120的侧壁上。
参考图14至图16，去除位于切割区II的掩膜侧墙150，剩余位于目标区I的掩膜侧墙150用于作为后续图形化目标层100的掩膜。
去除位于切割区II的掩膜侧墙150，从而在后续以掩膜侧墙150为掩膜图形化目标层100的过程中，不会形成伪目标图形(例如：伪鳍部等)，相应后续不需进行去除伪目标图形的步骤，而且，去除位于切割区的掩膜侧墙150，相应使得剩余的掩膜侧墙150之间具有不同的间距，在形成目标图形时，目标图形之间也具有不同的间距，进而使目标图形之间的间距满足设计要求。
本实施例中，仅需去除位于剩余的伪侧墙130上的掩膜侧墙150，本实施例需要去除的掩膜侧墙150高度小于整体高度H1，需要去除的膜层的高度更小，有利于增大去除切割区II的掩膜侧墙150的工艺窗口，相应还有利于提高以掩膜侧墙150为掩膜图形化目标层100的图形传递精度，进而提高目标图形的图形精度和形貌质量。
本实施例中，去除位于切割区II的掩膜侧墙150后，切割区II的伪侧墙130顶部与核心层120、以及填充层140围成切割开口60。
本实施例中，去除切割区II的掩膜侧墙150包括以下步骤。
如图14所示，在填充层140和核心层120、以及目标区I的掩膜侧墙150上形成掩膜层155，掩膜层155中形成有暴露出切割区II的掩膜侧墙150的掩膜开口50。掩膜层155用于作为刻蚀切割区II的掩膜侧墙150的掩膜。
与在去除核心层之后且未形成填充层时刻蚀切割区的掩膜侧墙相比，本实施例中，掩膜层155位于填充层140和核心层120、以及目标区I的掩膜侧墙150上，填充层140和核心层120能够为形成掩膜层155提供平坦的表面，掩膜层155不需覆盖侧墙结构层200的侧壁，掩膜层155所需的厚度较小，有利于降低形成掩膜层155的工艺难度、增大形成掩膜层155的工艺窗口。
因此，本实施例掩膜层155材料的选择灵活度高。本实施例中，掩膜层155为有机掩膜层。作为一种示例，掩膜层155的材料为光刻胶。
在其他实施例中，掩膜层还可以为无机硬掩膜层。
如图15所示，以掩膜层155为掩膜，去除掩膜开口50露出的掩膜侧墙150。
本实施例中，掩膜侧墙150与伪侧墙130之间具有刻蚀选择比，因此不需将切割区II的侧墙结构层200全部去除，仅需去除位于剩余伪侧墙130上的掩膜侧墙150，刻蚀工艺需要刻蚀的膜层高度小，刻蚀的高宽比小，刻蚀工艺的难度低，有利于防止去除切割区II的掩膜侧墙150的过程中产生缺陷。
作为一种示例，采用各向异性的干法刻蚀工艺，去除掩膜开口50露出的掩膜侧墙150。各向异性的干法刻蚀工艺具有各向的刻蚀特性，横向刻蚀速率低，有利于防止对与切割区II的掩膜侧墙150相邻的侧墙结构层200造成误刻蚀。
本实施例中，掩膜开口50还暴露出部分的填充层140和核心层120，因此，采用各向异性的干法刻蚀工艺，刻蚀掩膜开口50露出的掩膜侧墙150的步骤中，还刻蚀掩膜开口50露出的部分核心层120和填充层140，刻蚀工艺的刻蚀高宽比较小，有利于增大去除掩膜开口50露出的掩膜侧墙150的工艺窗口。
在其他实施例中，还能够采用各向同性的刻蚀工艺，去除掩膜开口露出的掩膜侧墙。各向同性的刻蚀工艺能够实现较高的刻蚀选择比，有利于减小对其他膜层造成误刻蚀的概率。
如图16所示，去除掩膜层155。本实施例中，采用灰化工艺和湿法去胶工艺中的一种或两种，去除掩膜层155。
参考图17，去除位于切割区II的掩膜侧墙150后，去除核心层120和填充层140。本实施例中，去除核心层120和填充层140后，暴露出位于基底上的侧墙膜125。
去除核心层120和填充层140，以便于后续以目标区I的掩膜侧墙150为掩膜图形化目标层100。本实施例中，去除核心层120和填充层140的工艺包括干法刻蚀和湿法刻蚀中的一种或两种工艺。
参考图18，以掩膜侧墙150为掩膜，去除位于切割区II的剩余伪侧墙130，从而防止切割区II的剩余伪侧墙130对后续图形化目标层100产生不良影响。
本实施例中，以掩膜侧墙150为掩膜，采用各向异性的刻蚀工艺，去除位于切割区II的剩余伪侧墙130。各向异性的刻蚀工艺具有各向异性刻蚀的特性，具体地，该刻蚀工艺的纵向刻蚀速率大于横向刻蚀速率，通过采用各向异性的刻蚀工艺，从而降低对位于掩膜侧墙150下方的伪侧墙130造成横向误刻蚀的概率，使位于目标区I的伪侧墙130能够在掩膜侧墙150的遮挡下被保留，进而使得位于目标区I的伪侧墙130能够对掩膜侧墙150起到支撑的作用，保证掩膜侧墙150不易倾斜或倒塌。
本实施例中，在以掩膜侧墙150为掩膜，去除位于切割区II的剩余伪侧墙130的步骤中，还以掩膜侧墙150为掩膜，刻蚀侧墙膜125以及刻蚀缓冲层110和目标区I的伪侧墙130。
刻蚀缓冲层110能够减小掩膜侧墙150两侧的膜层高度差异对刻蚀侧墙膜125和伪侧墙130的影响，以免出现刻蚀深度不一致的问题，从而有利于防止对位于刻蚀缓冲层110下方的膜层造成损伤，相应提高后续图形化目标层100的工艺效果，而且，还能够将掩膜侧墙150的图形传递至伪侧墙130、侧墙膜125以及刻蚀缓冲层110中，有利于将伪侧墙130的底部缺陷刻蚀去除，以防止伪侧墙130的图形缺陷对图形化目标层100造成不良影响。
具体地，本实施例中，各向异性的刻蚀工艺为各向异性的干法刻蚀工艺。干法刻蚀工艺易于实现各向异性的刻蚀，且干法刻蚀工艺的工艺可控性高、刻蚀剖面控制性好。
参考图19，以掩膜侧墙150为掩膜，图形化目标层100，形成位于目标区I的目标图形。
由前述可知，去除切割区II的掩膜侧墙150的工艺窗口较大，去除切割区II的掩膜侧墙150的过程中产生缺陷的概率低，有利于提高以掩膜侧墙150为掩膜图形化目标层100的图形传递精度，进而提高目标图形的图形精度和形貌质量。而且，掩膜侧墙150的横向尺寸与设计尺寸之间的偏差小，掩膜侧墙150的图形精度高，从而在以掩膜侧墙150为掩膜图形化目标层100的过程中，有利于提高图形传递的精度、减小目标图形的关键尺寸与设计尺寸之间的偏差，相应提高图形化目标层100的图形化效果，进而提高目标图形的图形精度(例如：关键尺寸精度)和形貌质量，还有利于改善间距摆动的问题，相应有利于增大后续制程的工艺窗口、提高工艺制程良率以及半导体结构的性能。
本实施例中，目标层100为初始衬底，因此，以掩膜侧墙150为掩膜图形化初始衬底，形成衬底180和凸出于衬底180的鳍部170，相应地，目标图形为鳍部170。鳍部170用于形成鳍式场效应晶体管。本实施例形成的鳍部170的图形质量和尺寸精度高，有利于提高FinFET的性能。
在其他实施中，目标图形还可以为栅极结构、后段制程中的互连槽、全包围栅极晶体管中的沟道叠层或硬掩膜层等图形。当目标图形为其他图形时，本实施例也有利于提高目标图形的图形质量和尺寸精度，相应提高器件的性能。
本实施例中，图形化目标层100之前，还以掩膜侧墙150为掩膜，依次图形化硬掩膜材料层102和黏附层101，剩余的硬掩膜材料层102用于作为硬掩膜层160。因此，即使在图形化目标层100的过程中，掩膜侧墙150被损耗，硬掩膜层160也能够继续作为图形化目标层100的掩膜，有利于提高图形传递的精度和稳定性。
相应的，本发明还提供一种半导体结构。参考图16，示出了本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：基底，包括目标层100，所述基底包括用于形成目标图形的目标区I和与切割位置对应的切割区II；核心层120，分立于所述目标层100上；填充层140，位于所述核心层120露出的目标层100上；侧墙结构层200，位于所述核心层120与所述填充层200之间，所述侧墙结构层200包括伪侧墙130和位于所述目标区I的伪侧墙130上的掩膜侧墙150，所述掩膜侧墙150用于作为图形化所述目标层100的掩膜，所述切割区II的伪侧墙130顶部与所述核心层120、以及所述填充层140围成切割开口60。
切割开口60通过去除位于切割区II的侧墙结构层200中的掩膜侧墙150形成。通过使侧墙结构层200包括伪侧墙130和位于目标区I的伪侧墙130上的掩膜侧墙150，掩膜侧墙150用于作为图形化目标层100的掩膜，掩膜侧墙150与伪侧墙130之间具有刻蚀选择比，在去除位于切割区II的掩膜侧墙150以形成切割开口60的步骤中，仅需去除位于切割区II的侧墙结构层200中的掩膜侧墙150，与侧墙结构层为单层结构相比，本实施例需要去除的掩膜侧墙150高度小于侧墙结构层200的高度，需要去除的膜层高度更小，有利于增大去除切割区II的掩膜侧墙150的工艺窗口，例如：刻蚀工艺的刻蚀深宽比较小以及去除切割区II的掩膜侧墙150所需的掩膜层厚度更薄，进而有利于减小去除切割区II的掩膜侧墙150的过程中产生的缺陷，相应还有利于提高以掩膜侧墙150为掩膜图形化目标层100的图形传递精度，进而提高目标图形的图形精度和形貌质量。
基底用于为工艺制程提供平台。
目标层100为待进行图形化以形成目标图形的膜层。本实施例中，目标层100为初始衬底，后续图形化初始衬底，形成衬底以及凸出于衬底的鳍部，相应地，目标图形为鳍部。鳍部用于形成鳍式场效应晶体管(FinFET)。
目标区I为后续目标图形层所在的区域，基底上除目标区I之外的区域为切割区II。相应地，本实施例中，目标区I为有源区，切割区II为隔离区。本实施例中，初始衬底的材料为硅。在其他实施例中，初始衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料。
在其他实施例中，目标图形还可以为栅极结构、后段制程中的互连槽、全包围栅极晶体管中的沟道叠层或硬掩膜层等图形。根据实际需要形成的目标图形，目标层的材料还可以为其他相应的材料。
本实施例中，基底还包括依次堆叠于目标层100上的黏附层101和硬掩膜材料层102。黏附层101用于提高硬掩膜材料层102和目标层100之间的粘附性、减小膜层之间产生的应力。本实施例中，黏附层101的材料为氧化硅。
后续先以掩膜侧墙150为掩膜图形化硬掩膜材料层102形成硬掩膜层，即使在图形化目标层100的过程中掩膜侧墙150发生损耗，还能够继续以硬掩膜层作为刻蚀掩膜，有利于提高图形化目标层100的工艺稳定性。此外，形成核心层120、去除核心层120和填充层140、以及以掩膜侧墙150为掩膜刻蚀伪侧墙130的过程均包括刻蚀工艺，硬掩膜材料层102还能够在这些刻蚀工艺中定义刻蚀停止位置，以免对其下方膜层造成刻蚀损伤。本实施例中，硬掩膜材料层102的材料为氮化硅。
核心层120用于为形成侧墙结构层200提供支撑作用。
后续还会去除核心层120，因此，核心层120为易于被去除的材料，且核心层120的材料与伪侧墙130和掩膜侧墙150具有刻蚀选择性，从而有利于减小去除核心层120的工艺对其他膜层的损伤以及降低去除核心层120的难度。核心层120的材料包括无定形硅、氮化硅、氧化硅和无定型碳中的一种或几种。本实施例中，核心层120的材料为无定形硅。
填充层140用于在形成掩膜侧墙150的过程中提供支撑的作用。
后续还会去除填充层140，因此，填充层140选用易于被去除的材料。填充层140的材料包括无定形硅、氮化硅、氧化硅和无定型碳中的一种或几种。本实施例中，填充层140的材料与核心层120的材料相同，填充层140的材料为无定形硅，不仅有利于避免引入新的材料种类，以提高工艺兼容性、降低工艺风险，而且，后续形成掩膜侧墙后，能够在同一步骤中去除核心层和填充层，有利于简化工艺步骤。
侧墙结构层200由伪侧墙130和位于目标区I的伪侧墙130上的掩膜侧墙150构成。伪侧墙130不用于作为图形化目标层100的掩膜，后续还会以掩膜侧墙150为掩膜，刻蚀伪侧墙130，有利于防止伪侧墙130的底部缺陷对图形化目标层100产生不良影响，进而提高图形传递的精度；而且，在后续去除填充层140和核心层120后，伪侧墙130位于掩膜侧墙150的底部，还用于为掩膜侧墙150提供支撑的作用。
本实施例中，伪侧墙130选用与核心层120和填充层140、以及掩膜侧墙150的材料具有刻蚀选择性的材料。伪侧墙130的材料包括氧化硅、氮化硅、氮氧化硅、硅、氧化铝、氮化钛或氧化钛等材料。本实施例中，伪侧墙130的材料为氧化硅。
伪侧墙130的高度不宜过小，否则掩膜侧墙150的高度相应过大，容易导致在去除位于切割区II的掩膜侧墙150以形成切割开口60的步骤中，需要去除的掩膜侧墙150高度也较大，难以起到降低去除切割区II的掩膜侧墙150工艺难度的效果；伪侧墙130的高度也不宜过大，否则容易导致掩膜侧墙150的高度过小，进而导致在后续刻蚀伪侧墙130和图形化目标层100的过程中，掩膜侧墙150容易被损耗去除，相应容易降低后续以掩膜侧墙150为掩膜刻蚀伪侧墙130和图形化目标层100的效果。为此，本实施例中，伪侧墙130的高度为侧墙结构层200高度的40％至70％，例如：伪侧墙130的高度是侧墙结构层200高度的50％。
掩膜侧墙150用于作为后续刻蚀伪侧墙130以及图形化目标层100的掩膜。
侧墙结构层200的侧壁具有一定的倾斜度，越靠近所墙结构层200的底部，侧墙结构层200的横向尺寸越大，侧墙结构层200的横向尺寸与设计尺寸之间的偏差也越大，因此，与伪侧墙130的横向尺寸相比，掩膜侧墙150的横向尺寸与设计尺寸之间的偏差更小、图形精度更高，在以掩膜侧墙150为掩膜图形化目标层100的过程中，有利于提高图形传递的精度、减小目标图形的关键尺寸与设计尺寸之间的偏差，相应提高图形化目标层100的图形化效果，进而提高目标图形的图形精度(例如：关键尺寸精度)和形貌质量，还有利于改善间距摆动(Pitch walking)的问题，相应有利于增大后续制程的工艺窗口、提高工艺制程良率以及半导体结构的性能。
本实施例中，掩膜侧墙150与伪侧墙130、填充层140和核心层120中的任一个的材料均不同，从而保证掩膜侧墙150与伪侧墙130、填充层110和核心层120中的任一个均具有刻蚀选择性，以保证后续去除填充层110和核心层120的工艺对掩膜侧墙150造成误刻蚀的概率低，且保证掩膜侧墙150用于作为刻蚀伪侧墙130和图形化目标层100的掩膜效果。具体地，伪侧墙130和掩膜侧墙150之间的刻蚀选择比至少为10:1。掩膜侧墙150与伪侧墙130之间的刻蚀选择比较大，有利于降低后续去除位于切割区II的掩膜侧墙150的难度。
掩膜侧墙150的材料包括氮化硅、氧化硅、氮化钛、氧化钛和钛中的一种或多种。作为一种示例，掩膜侧墙150的材料为氮化硅。
本实施例中，半导体结构还包括：侧墙膜125，位于填充层140与目标层100之间且与伪侧墙130的底部相连；刻蚀缓冲层110，位于核心层120与目标层100之间、侧墙结构层200与目标层100之间、以及侧墙膜125与目标层100之间。侧墙膜125被保留于半导体结构中，是由于在半导体结构的形成过程中，在形成填充层140的步骤中，去除位于核心层120顶面的侧墙膜125，因此，位于目标层100上的侧墙膜125被填充层140覆盖，从而保留于半导体结构中。
本实施例中，侧墙膜125与伪侧墙130为一体型结构，侧墙膜125的材料与伪侧墙130的材料相同。
侧墙膜125位于刻蚀缓冲层110上，从而在后续图形化目标层100之前，还能够以掩膜侧墙150为掩膜，刻蚀侧墙膜125、刻蚀缓冲层110和伪侧墙130；在去除填充层140和核心层120后，掩膜侧墙150的一侧暴露出侧墙膜120，另一侧暴露出基底表面，刻蚀缓冲层110用于减小掩膜侧墙150两侧的膜层高度差异对刻蚀侧墙膜125和伪侧墙130的影响，以免出现刻蚀深度不一致的问题，从而有利于防止对位于刻蚀缓冲层110下方的膜层造成损伤，相应提高后续图形化目标层100的工艺效果，而且，还能够将掩膜侧墙150的图形传递至伪侧墙130、侧墙膜125以及刻蚀缓冲层110中，有利于将伪侧墙130的底部缺陷刻蚀去除，防止伪侧墙130的图形缺陷对图形化目标层100造成不良影响。
本实施例中，刻蚀缓冲层110与伪侧墙130之间的刻蚀选择比为1：2至2：1，刻蚀缓冲层110与伪侧墙130的刻蚀性质接近，从而保证后续能够在同一步骤中，以掩膜侧墙130为掩膜，刻蚀侧墙膜125、伪侧墙130和刻蚀缓冲层110，有利于降低以掩膜侧墙150为掩膜刻蚀侧墙膜125、伪侧墙130和刻蚀缓冲层110的难度，相应提高伪侧墙130底部的侧壁垂直度。
作为一种示例，刻蚀缓冲层110与伪侧墙130之间的刻蚀选择比为1：1.1。刻蚀缓冲层110的材料包括氧化硅、硅、碳化硅、氮氧化硅、碳氧化硅或碳氮氧化硅。本实施例中，刻蚀缓冲层110和伪侧墙130的材料相同，刻蚀缓冲层110的材料为氧化硅。本实施例中，沿垂直于基底表面的方向，侧墙膜125的厚度为参考厚度，刻蚀缓冲层110的厚度是参考厚度的3倍至8倍。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，包括目标层，所述基底包括用于形成目标图形的目标区和与切割位置对应的切割区；
在所述目标层上形成分立的核心层；
在所述核心层的侧壁上形成伪侧墙；
在所述核心层和伪侧墙露出的目标层上形成填充层；
去除部分高度的所述伪侧墙，剩余所述伪侧墙与所述填充层和核心层与围成沟槽；
在所述沟槽中填充掩膜侧墙；
去除位于所述切割区的掩膜侧墙；
去除位于所述切割区的掩膜侧墙后，去除所述核心层和填充层；
以所述掩膜侧墙为掩膜，去除位于所述切割区的剩余所述伪侧墙；
以所述掩膜侧墙为掩膜，图形化所述目标层，形成位于所述目标区的目标图形。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，去除部分高度的所述伪侧墙的步骤中，去除30％至60％高度的所述伪侧墙。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，去除部分高度的所述伪侧墙的工艺包括干法刻蚀和湿法刻蚀中的一种或两种工艺。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜侧墙的材料与所述伪侧墙、填充层和核心层中的任一个的材料均不同。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述掩膜侧墙的步骤包括：在所述沟槽中填充掩膜侧墙材料，掩膜侧墙材料还覆盖于所述填充层和核心层的顶面上；去除高于所述填充层和核心层的顶面的所述掩膜侧墙材料，形成所述掩膜侧墙。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述掩膜侧墙材料的工艺包括原子层沉积工艺。
7.如权利要求5所述的半导体结构的形成方法，其特征在于，采用刻蚀工艺，去除高于所述填充层和核心层的顶面的掩膜侧墙材料；所述刻蚀工艺包括干法刻蚀工艺。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，去除位于所述切割区的掩膜侧墙的步骤包括：在所述填充层和核心层、以及所述目标区的掩膜侧墙上形成掩膜层，所述掩膜层中形成有暴露出所述切割区的掩膜侧墙的掩膜开口；以所述掩膜层为掩膜，去除所述掩膜开口露出的掩膜侧墙；去除所述掩膜层。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪侧墙和掩膜侧墙之间的刻蚀选择比至少为10:1。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述核心层和填充层的工艺包括干法刻蚀和湿法刻蚀中的一种或两种工艺。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，以所述掩膜侧墙为掩膜，采用各向异性的刻蚀工艺，去除位于所述切割区的剩余所述伪侧墙；所述各向异性的刻蚀工艺为各向异性的干法刻蚀工艺。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述填充层的材料与所述核心层的材料相同。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述伪侧墙的步骤包括：形成保形覆盖所述核心层和目标层的侧墙膜，位于所述核心层侧壁上的侧墙膜用于作为所述伪侧墙；
形成所述填充层的步骤包括：形成覆盖所述侧墙膜的填充材料层；以位于所述核心层顶面的侧墙膜为停止位置，平坦化所述填充材料层；在平坦化所述填充材料层后，去除高于所述核心层顶面的填充材料层，形成填充层；
在去除高于所述核心层顶面的填充材料层的步骤中，还去除位于所述核心层顶面的所述侧墙膜，暴露出所述伪侧墙和核心层的顶面。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述伪侧墙的步骤包括：形成保形覆盖所述核心层和目标层的侧墙膜，位于所述核心层侧壁上的侧墙膜用于作为所述伪侧墙；
所述半导体结构的形成方法还包括：在形成所述伪侧墙之后，形成所述填充层之前，去除位于所述核心层顶面和目标层上的侧墙膜。
15.一种半导体结构，其特征在于，包括：
基底，包括目标层，所述基底包括用于形成目标图形的目标区和与切割位置对应的切割区；
核心层，分立于所述目标层上；
填充层，位于所述核心层露出的目标层上；
侧墙结构层，位于所述核心层与所述填充层之间，所述侧墙结构层包括伪侧墙和位于所述目标区的伪侧墙上的掩膜侧墙，所述掩膜侧墙用于作为图形化所述目标层的掩膜，所述切割区的伪侧墙顶部与所述核心层、以及所述填充层围成切割开口。
16.如权利要求15所述的半导体结构，其特征在于，所述掩膜侧墙的材料与所述伪侧墙、填充层和核心层中的任一个的材料均不同。
17.如权利要求15所述的半导体结构，其特征在于，所述掩膜侧墙的材料包括氮化硅、氧化硅、氮化钛、氧化钛和钛中的一种或多种。
18.如权利要求15所述的半导体结构，其特征在于，所述填充层的材料与所述核心层的材料相同。
19.如权利要求15所述的半导体结构，其特征在于，所述伪侧墙的高度是所述侧墙结构层高度的40％至70％。
CN202010890229.2A 2020-08-29 2020-08-29 半导体结构及其形成方法 Pending CN114122132A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010890229.2A CN114122132A (zh) 2020-08-29 2020-08-29 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010890229.2A CN114122132A (zh) 2020-08-29 2020-08-29 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114122132A true CN114122132A (zh) 2022-03-01

Family

ID=80359642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010890229.2A Pending CN114122132A (zh) 2020-08-29 2020-08-29 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114122132A (zh)

Similar Documents

Publication Publication Date Title
US9698055B2 (en) Semiconductor fin structures and methods for forming the same
US10699939B2 (en) FinFET semiconductor structure with equal pitches and fabrication method thereof
US7442607B2 (en) Method of manufacturing transistor having recessed channel
US9159808B2 (en) Selective etch-back process for semiconductor devices
CN110690285B (zh) 半导体结构及其形成方法
CN108511523B (zh) 半导体结构及其形成方法
US20230238245A1 (en) Semiconductor structure and forming method thereof
US10971628B2 (en) FinFET device with T-shaped fin
CN110783193B (zh) 半导体结构及其形成方法
US11695062B2 (en) Semiconductor structure and forming method thereof
CN114122132A (zh) 半导体结构及其形成方法
CN114121797A (zh) 半导体结构及其形成方法
CN112397450B (zh) 半导体结构的形成方法
CN112018034B (zh) 半导体结构及其形成方法
CN111755498B (zh) 半导体结构及其形成方法
CN112447504A (zh) 半导体结构及其形成方法
CN107731917B (zh) 半导体结构的形成方法
CN112309977A (zh) 半导体结构及其形成方法
CN110858608B (zh) 半导体器件及其形成方法
CN112309979B (zh) 半导体结构及其形成方法
CN114121614A (zh) 半导体结构及其形成方法
CN110970299B (zh) 半导体器件及其形成方法
US11271111B2 (en) Source/drain structure with barrier in FinFET device and method for forming the same
CN109841527B (zh) 半导体结构及其形成方法
CN118039567A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination