CN114108047A - 用于镀覆半导体晶片的镀覆装置及镀覆方法 - Google Patents

用于镀覆半导体晶片的镀覆装置及镀覆方法 Download PDF

Info

Publication number
CN114108047A
CN114108047A CN202110214788.6A CN202110214788A CN114108047A CN 114108047 A CN114108047 A CN 114108047A CN 202110214788 A CN202110214788 A CN 202110214788A CN 114108047 A CN114108047 A CN 114108047A
Authority
CN
China
Prior art keywords
clamp ring
plating
semiconductor workpiece
workpiece
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110214788.6A
Other languages
English (en)
Inventor
蔡承佑
杨固峰
邱文智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114108047A publication Critical patent/CN114108047A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C25D17/08—Supporting racks, i.e. not for suspending
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/04—Removal of gases or vapours ; Gas or pressure control
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/10—Agitating of electrolytes; Moving of racks
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种镀覆装置包括工件固持器、镀覆槽及夹持环。镀覆槽位于工件固持器下。夹持环与工件固持器连接。夹持环包括将夹持环的内表面与夹持环的外表面连通的沟道。

Description

用于镀覆半导体晶片的镀覆装置及镀覆方法
技术领域
本发明实施例涉及一种镀覆装置及镀覆方法。更具体来说，本发明实施例涉及一种在夹持环中具有沟道的镀覆装置及使用所述镀覆装置的镀覆方法。
背景技术
在生产先进半导体集成电路(integrated circuit，IC)时，由于铜具有较低的电阻率及较高的电流携载容量，因此目前使用电镀铜。然而，铜电镀工艺可能会生产出有缺陷的导电特征。举例来说，圈闭在电镀铜层中的纳米气泡将限制导电特征的质量且因此降低IC产品的生产良率。因此，为改进IC器件的电性能而正在进行的努力之一是形成无缺陷的导电特征。
发明内容
一种镀覆装置包括工件固持器、镀覆槽及夹持环。所述镀覆槽位于所述工件固持器下。所述夹持环与所述工件固持器连接。所述夹持环包括将所述夹持环的内表面与所述夹持环的外表面连通的沟道。
一种用于镀覆半导体晶片的镀覆装置包括晶片固持器、镀覆槽及夹持环。所述镀覆槽位于所述晶片固持器下。所述夹持环与所述晶片固持器连接。所述夹持环包括本体部、与所述本体部连接的突出部、及通气口。所述突出部覆盖所述半导体晶片的底表面的一部分且具有斜的内表面。所述通气口位于所述半导体晶片的所述底表面下方。所述通气口具有入口及出口，且所述入口比所述出口更靠近所述半导体晶片。
一种镀覆方法至少包括以下步骤。将半导体工件放置在工件固持器上。通过夹持环将所述半导体工件固定到所述工件固持器。所述夹持环与所述工件固持器连接。所述夹持环包括将所述夹持环的内表面与所述夹持环的外表面连通的沟道。使所述半导体工件倾斜至第一角度。将所述半导体工件浸没到镀覆槽内的镀覆溶液中并使所述半导体工件倾斜至第二角度。镀覆所述半导体工件。
附图说明
结合附图阅读以下详细说明，会最好地理解本公开的各方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述的清晰起见，可任意增大或减小各种特征的尺寸。
图1A到图1D是根据本公开的一些实施例的形成半导体结构的导电特征的各个阶段的示意性剖视图。
图2是根据本公开的一些实施例的镀覆装置的示意性剖视图。
图3是根据本公开的一些实施例的半导体工件的镀覆工艺的流程图。
图4A是图2中的半导体工件及夹持环的示意性仰视图。
图4B是图2中的工件固持器、半导体工件及夹持环的示意性剖视图。
图4C是图2中的夹持环的局部侧视图。
图5A是根据本公开的一些替代实施例的工件固持器、半导体工件及夹持环的示意性剖视图。
图5B是根据本公开的一些替代实施例的夹持环的局部侧视图。
图6是根据本公开的一些替代实施例的半导体工件及夹持环的示意性仰视图。
图7是根据本公开的一些替代实施例的半导体工件及夹持环的示意性仰视图。
图8是根据本公开的一些替代实施例的半导体工件及夹持环的示意性仰视图。
图9A是根据本公开的一些替代实施例的半导体工件及夹持环的示意性仰视图。
图9B是根据本公开的一些替代实施例的半导体工件及夹持环的局部立体图。
图9C是根据本公开的一些替代实施例的夹持环的局部侧视图。
图10是根据本公开的一些替代实施例的半导体工件及夹持环的示意性仰视图。
图11是根据本公开的一些替代实施例的半导体工件及夹持环的示意性仰视图。
图12是根据本公开的一些替代实施例的半导体工件及夹持环的示意性仰视图。
图13A是根据本公开的一些替代实施例的半导体工件及夹持环的示意性仰视图。
图13B是根据本公开的一些替代实施例的夹持环的局部侧视图。
附图标号说明
10：半导体结构
11：基底层
11a、12a：主表面
12：导电特征
20：预湿工艺
30：镀覆工艺
40：镀覆装置
121：晶种材料层
122：导电材料层
410：倾斜机构
420：连接件
430：旋转机构
440：工件固持器
450、450a、450b、450c、450d、450e、450f、450g、450h、450i：夹持环
452：本体部
454：突出部
454a：突出图案
456、458：沟道
460：镀覆槽
BS452、BSW：底表面
d：距离
IL：入口
IS、IS1、IS2：内表面
LS440、LSW：侧表面
OL：出口
OP：开口
OS、OS1、OS2：外表面
PS：镀覆溶液
R1、R2：直径
S1、S2、S3、S4、S5、S6、S7、S8、S9：步骤
TS454：顶表面
W：半导体工件
w1、w2、w3：宽度
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的诸多不同实施例或实例。以下阐述组件及布置的具体实例以简化本公开。当然，这些仅为实例并不旨在进行限制。例如，在以下说明中，将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且还可包括其中在第一特征与第二特征之间可形成有额外特征以使得第一特征与第二特征可能不直接接触的实施例。另外，本公开可在各种实例中重复使用附图标号和/或字母。此种重复使用是出于简单及清晰的目的，且本身并不表示所论述的各种实施例和/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“在…之下(beneath)”、“在…下方(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的定向外还囊括器件在使用或操作中的不同定向。装置可具有其他定向(旋转90度或处于其他定向)，且可同样相应地对本文中所使用的空间相对性描述语加以解释。
图1A到图1D是根据本公开的一些实施例的在半导体结构10上形成导电特征12的各个阶段的示意性剖视图。参考图1A，半导体结构10的基底层11设置有开口OP。此外，在基底层11上以共形方式形成晶种材料层121。在一些实施例中，基底层11是半导体晶片(例如，硅晶片)或是半导体晶片的一部分。举例来说，基底层11包括可经掺杂或未经掺杂的半导体衬底，例如块状半导体(bulk semiconductor)等。在此情况下，随后形成的导电特征12(图1D中示出)可用作半导体结构10中的衬底穿孔(through substrate via，TSV)。然而，本公开并不仅限于此。在一些替代实施例中，基底层11是形成在半导体衬底上的介电层。在此情况下，导电特征12(图1D中示出)可形成为半导体结构10中的内连电路系统的一部分。
在一些实施例中，通过可接受的移除技术(例如，光刻及刻蚀、钻孔及/或相似技术)形成开口OP。开口OP的深度可处于约1μm到约100μm的范围内。尽管在图1A中将开口OP绘示为未穿透过基底层11，但本公开并不仅限于此。在一些替代实施例中，开口OP可穿透过基底层11以暴露出位于基底层11下的元件。应注意的是，图1A中的开口OP的剖面形状仅是实例，且根据一些替代实施例可在基底层11中形成包括与沟槽连接的介层孔的双镶嵌开口(dual damascene opening)。
在一些实施例中，晶种材料层121的材料包括Cu、Ni、Co、Ru、其组合等。举例来说，晶种材料层121可包括与在后续的镀覆工艺中所使用的导电材料相同的导电材料(例如，Cu)。在一些实施例中，首先使用障壁衬层(barrier liner，未示出)对开口OP进行衬垫(lined)，且然后在障壁衬层上沉积晶种材料层121。障壁衬层可将导电材料接合到基底层11(例如，介电层)或可防止导电材料与基底层11(例如，硅衬底)之间相互作用。在一些实施例中，障壁衬层的材料包括Ta、TaN、Ti、TiN或其组合。
参考图1B，对半导体结构10执行预湿工艺20。举例来说，使用预湿工艺20处理晶种材料层121以提高润湿能力。晶种材料层121的可润湿性对后续的镀覆工艺可为至关重要。如果晶种材料层121无法被镀覆液体润湿，那么不可能将镀覆材料沉积在晶种材料层121的那一区域上，因而会形成缺陷。预湿工艺20可涉及使用液体来润湿半导体结构10。
参考图1C，通过镀覆工艺30在晶种材料层121上形成导电材料层122。导电材料层122可以是包括金属或金属合金(例如铜、银、金、钨、钴、铝或其合金)在内的金属材料。在一些实施例中，镀覆工艺30包括电化学镀覆(electrochemical plating，ECP)等。举例来说，在预湿工艺20之后，执行ECP以使导电材料层122填充开口OP。在一些情形中，在镀覆工艺30期间可能会产生不期望的气泡。这些气泡可位于开口OP中而造成阻挡点且抑制导电材料层122形成在这些阻挡点上。将在稍后阐述可移除气泡的镀覆装置40(图2中示出)及镀覆工艺30(图3中示出)。
参考图1D，移除导电材料层122及晶种材料层121形成在基底层11的主表面11a上的过多材料，以形成具有嵌置在基底层11中的导电特征12的半导体结构10。举例来说，剩余的晶种材料层121及剩余的导电材料层122被统称为导电特征12。在一些实施例中，执行平坦化(例如，化学机械抛光、刻蚀、研磨、其组合等)以移除过多材料。在一些实施例中，在平坦化之后，导电材料层122的表面及晶种材料层121的表面形成导电特征12的主表面12a。如图1D中所示，导电特征12的主表面12a与基底层11的主表面11a实质上处于同一水平高度。在一些实施例中，也通过平坦化移除形成在基底层11与晶种材料层121之间的障壁衬层。
图2是根据本公开的一些实施例的镀覆装置40的示意性剖视图。参考图2，镀覆装置40包括倾斜机构410、连接件420、旋转机构430、工件固持器440、夹持环450及镀覆槽460。在一些实施例中，倾斜机构410包括机器人手臂、齿轮、控制器或其组合。在一些实施例中，倾斜机构410被配置成在镀覆工艺30期间使半导体工件W倾斜。在一些实施例中，旋转机构430包括马达、轴件(shaft)、控制器或其组合。在一些实施例中，旋转机构430被配置成在镀覆工艺30期间旋转或转动半导体工件W。
如图2中所示，连接件420在实体上连接倾斜机构410与旋转机构430。即，倾斜机构410通过连接件420与旋转机构430连接。连接件420可以是能够在实体上连接倾斜机构410与旋转机构430的任何连接机构。举例来说，连接件420可以是能够抬升旋转机构430、工件固持器440及夹持环450的金属块体、塑料块体等。
在一些实施例中，工件固持器440与旋转机构430连接且夹持环450与工件固持器440连接。举例来说，旋转机构430能够驱动工件固持器440与夹持环450一起移动。在一些实施例中，夹持环450啮合(engaged)到工件固持器440。举例来说，夹持环450可从工件固持器440拆除。在一些实施例中，工件固持器440包括能够在镀覆工艺30期间为夹持环450及半导体工件W提供支撑的金属块体等。在一些实施例中，夹持环450由惰性材料制成。举例来说，夹持环450由陶瓷、聚丙烯(polypropylene，PP)、聚氯乙烯(polyvinyl chloride，PVC)、聚偏二氟乙烯(polyvinylidene difluoride，PVDF)、纤维增强塑料、不锈钢、聚四氟乙烯(polytetrafluoroethene，PTFE)等制成。将在下文阐述夹持环450的详细配置。
镀覆槽460位于工件固持器440及夹持环450下。在一些实施例中，镀覆槽460装有镀覆溶液PS。在一些实施例中，镀覆溶液PS被称为电解液。如图2中所示，通过夹持环450将半导体工件W固定到工件固持器440上。在一些实施例中，半导体工件W是图1B中的半导体结构10。即，半导体工件W可以是半导体晶片。因此，在一些实施例中，工件固持器440被称为晶片固持器。在一些实施例中，半导体工件W是以面朝下方式放置。即，半导体工件W的待被镀覆的表面面向镀覆槽460及镀覆溶液PS。举例来说，如图2中所示，晶种材料层121面向镀覆槽460及镀覆溶液PS。下文将结合图2及图3阐述镀覆工艺30。
图3是根据本公开的一些实施例的半导体工件W的镀覆工艺30的流程图。参考图2及图3，在步骤S1中，将半导体工件W放置在镀覆装置40的工件固持器440上。此后，在步骤S2中，通过夹持环450将半导体工件W固定到工件固持器440。在一些实施例中，夹持环450的一部分被按压抵靠半导体工件W的一部分，以使得将半导体工件W牢固地固定到工件固持器440上。
在步骤S3中，使半导体工件W倾斜至第一角度。在一些实施例中，半导体工件W的倾斜可通过倾斜机构410来达成。举例来说，由于夹持环450、工件固持器440、旋转机构430及连接件420与倾斜机构410连接，因此倾斜机构410可驱动夹持环450、工件固持器440、旋转机构430及连接件420倾斜至第一角度，从而使得被夹持到工件固持器440的半导体工件W能够倾斜至第一角度。在一些实施例中，第一角度相对于镀覆溶液PS的液面为约3°。在一些实施例中，在使半导体工件W倾斜之后，利用旋转机构430来旋转/转动半导体工件W。在一些实施例中，在步骤S3中半导体工件W的转动速率处于约10rpm(每分钟的转数)到约120rpm的范围内。
随后，在步骤S4中，将半导体工件W浸没到镀覆槽460内的镀覆溶液PS中。举例来说，倾斜机构410降低连接件420、旋转机构430、工件固持器440、夹持环450及半导体工件W，以使得半导体工件W、工件固持器440及夹持环450浸没到镀覆溶液PS中。在一些实施例中，半导体工件W以倾斜方式进入镀覆溶液PS。即，半导体工件W在进入镀覆溶液PS时保持倾斜成第一角度。在一些实施例中，当在步骤S2中将半导体工件W夹持到工件固持器440上时，由于夹持压力而可能会在半导体工件W的表面上产生气泡。然而，在步骤S4中通过使用有角度的浸没，半导体工件W的表面上的气泡被从前导浸没边缘(leading immersion edge)朝向后浸没边缘(trailing immersion edge)推进的波纹推动。如此，倾斜半导体工件W使得一些气泡能够释放到大气。在将半导体工件W浸没到镀覆溶液PS中之后，使半导体工件W倾斜至第二角度。在一些实施例中，第二角度相对于镀覆溶液PS的液面为约0°。举例来说，在将半导体工件W浸没到镀覆溶液PS中之后，使半导体工件W重新倾斜回成水平地延伸。
在步骤S5中，镀覆半导体工件W。在一些实施例中，通过将导电材料电沉积到半导体工件W上来镀覆半导体工件W。通过将阳极及半导体工件W(阴极)配置在镀覆溶液PS中并施加电流以使得镀覆溶液PS中的金属离子镀覆到半导体工件W上来进行电沉积。在步骤S5中，利用旋转机构430旋转/转动半导体工件W。在一些实施例中，在步骤S5中半导体工件W的转动速率处于约30rpm到约200rpm的范围内。
在完成将导电材料电沉积到半导体工件W上之后，在步骤S6中从镀覆槽460取出经镀覆的半导体工件W。举例来说，倾斜机构410将半导体工件W牵引出镀覆溶液PS。此后，旋转机构430转动半导体工件W以转动式烘干(spin dry)半导体工件W。即，通过转动半导体工件W来将留在半导体工件W上的镀覆溶液PS从半导体工件W移除。在一些实施例中，在步骤S6中半导体工件W的转动速率处于约250rpm到约350rpm的范围内。在一些实施例中，步骤S6中的工艺被称为回收转动(reclaim spin)。
在步骤S7中，冲洗经镀覆的半导体工件W。在一些实施例中，通过以下方式冲洗经镀覆的半导体工件W：使用蒸馏水喷射半导体工件W的经镀覆表面以移除留在半导体工件W的经镀覆表面上的镀覆溶液PS。在一些实施例中，在步骤S7期间，旋转机构430也转动半导体工件W。在一些实施例中，在步骤S7中半导体工件W的转动速率处于约450rpm到约550rpm的范围内。此后，在步骤S8中，烘干经镀覆的半导体工件W。在一些实施例中，通过转动式烘干来烘干经镀覆的半导体工件W。在一些实施例中，在步骤S8中半导体工件W的转动速率处于约700rpm到约800rpm的范围内。在步骤S9中，在烘干经镀覆的半导体工件W之后，从镀覆装置40移除经镀覆的半导体工件W，以完成镀覆工艺30。
如上文所述，通过将半导体工件W倾斜地浸没到镀覆溶液PS中，可释放所产生的一些气泡。然而，根据所产生的气泡的数目，步骤S4中的有角度的浸没可能不足以移除所有的气泡。此外，在将半导体工件W浸没到镀覆溶液PS中期间，半导体工件W的表面上可能产生额外的气泡。半导体工件W的表面上的气泡将造成阻挡点且抑制导电材料形成在这些阻挡点上。因此，在将导电材料镀覆到半导体工件W上之前移除半导体工件W的表面上的气泡至关重要。在一些实施例中，通过在夹持环450中形成沟道，可在镀覆半导体工件W之前通过转动半导体工件W以经由这些沟道充分地移除气泡。将在下文阐述具有沟道的夹持环450的各种配置。
图4A是图2中的半导体工件W及夹持环450的示意性仰视图。图4B是图2中的工件固持器440、半导体工件W及夹持环450的示意性剖视图。图4C是图2中的夹持环450的局部侧视图。参考图4A到图4C，夹持环450与工件固持器440连接。另一方面，半导体工件W放置在工件固持器440上且被夹持环450夹持到工件固持器440。在一些实施例中，夹持环450啮合到工件固持器440且可从工件固持器440拆除。
如图4A及图4B中所示，夹持环450包括本体部452、突出部454及沟道456。在一些实施例中，本体部452与工件固持器440啮合/连接。在一些实施例中，本体部452具有内表面IS1及与内表面IS1相对的外表面OS1。在一些实施例中，本体部452的内表面IS1平行于本体部452的外表面OS1。如图4B中所示，本体部452的外表面OS1与工件固持器440的侧表面LS440对齐。另一方面，本体部452的内表面IS1与半导体工件W的侧表面LSW共面。即，本体部452覆盖半导体工件W的侧表面LSW。在一些实施例中，本体部452的底表面BS452与半导体工件W的底表面BSW实质上共面。在一些实施例中，本体部452具有矩形剖视图，如图4B中所示。
在一些实施例中，夹持环450的突出部454与夹持环450的本体部452连接。举例来说，突出部454从本体部452的底表面BS452突出。在一些实施例中，夹持环450的突出部454与本体部452为一体成形的。举例来说，突出部454与本体部452由相同的材料制成。在一些实施例中，突出部454具有内表面IS2及外表面OS2。在一些实施例中，突出部454的内表面IS2不平行于突出部454的外表面OS2。在一些实施例中，突出部454的内表面IS2是斜的表面。即，突出部454具有斜的内表面IS2。在一些实施例中，突出部454的斜的内表面IS2与突出部454的外表面OS2连接。在一些实施例中，突出部454还具有连接外表面OS2与斜的内表面IS2的顶表面TS454。在一些实施例中，突出部454具有三角形剖视图，如图4B中所示。在一些实施例中，突出部454的顶表面TS454与本体部452的底表面BS452及半导体工件W的底表面BSW共面。即，突出部454的一部分水平地延伸以覆盖半导体工件W的底表面BSW的一部分。在一些实施例中，突出部454的外表面OS2与本体部452的外表面OS1对齐。在一些实施例中，突出部454是连续的图案。举例来说，如图4A的仰视图中所示，突出部454是连续的环。
在一些实施例中，本体部452的内表面IS1与突出部454的内表面IS2被统称为夹持环450的内表面IS。类似地，本体部452的外表面OS1与突出部454的外表面OS2被统称为夹持环450的外表面OS。如图4A及图4B中所示，沟道456穿透过夹持环450以使夹持环450的内表面IS与外表面OS连通。由于沟道456使夹持环450的内表面IS与外表面OS连通，因此在镀覆工艺30期间沟道456可用作圈闭在半导体工件W的底表面BSW上的气泡的释放机构。举例来说，在镀覆半导体工件W之前(即在图3中的步骤S4与步骤S5之间)通过转动半导体工件W以经由夹持环450的沟道456移除气泡。在一些实施例中，可通过驱迫性的离心方向流动(forced centrifugal direction flow)经由夹持环450的沟道456来驱出半导体工件W的底表面BSW上的不期望的气泡。所述驱迫性的离心方向流动是当使半导体工件W在镀覆槽460中转动时，根据伯努利原理(Bernoulli’s principle)由夹持环450的内表面IS与外表面OS之间的压力差而产生。举例来说，由于内表面IS处的速度小于外表面OS处的速度，因此内表面IS处的压力大于外表面OS处的压力。内表面IS处的较大压力将把气泡推动到具有较低压力的外表面OS，且沟道456为气泡提供从夹持环450的内表面IS行进到夹持环450的外表面OS的路径。如此，可从半导体工件W驱出不期望的气泡，且可充分地提高镀覆质量。在一些实施例中，由于沟道456提供空气行进的路径，因此沟道456可被称为通气口。
在一些实施例中，沟道456穿透过夹持环450的突出部454以使突出部454的内表面IS2与外表面OS2连通。如图4B中所示，由于沟道456位于夹持环450的突出部454内，因此沟道456(即通气口)也位于半导体工件W的底表面BSW下方。如图4A及图4B中所示，每一沟道456具有位于夹持环450的内表面IS处的第一端部及位于夹持环450的外表面OS处的第二端部。在一些实施例中，第一端部被称为入口IL，且第二端部被称为出口OL。举例来说，每一通气口具有入口IL及出口OL。在一些实施例中，沟道456(即通气口)的入口IL位于突出部454的斜的内表面IS2上，而沟道456(即通气口)的出口OL位于突出部454的外表面OS2上。此外，入口IL比出口OL更靠近半导体工件W。
如图4A到图4C中所示，沟道456是圆形沟道。即，沟道456的入口IL及出口OL是圆形开口。然而，本公开并不仅限于此。在一些替代实施例中，沟道456可以是矩形沟道、三角形沟道或可具有其他几何形状。在一些实施例中，沟道456的第一端部(即入口IL)的大小实质上等于沟道456的第二端部(即出口OL)的大小。举例来说，沟道456的入口IL的直径R1实质上等于沟道456的出口OL的直径R2。在一些实施例中，直径R1及直径R2处于约3μm到约10μm的范围内。在一些实施例中，两个相邻的沟道456之间的距离d处于约5μm到约10μm的范围内。如图4A中所示，在仰视图中，每一沟道456沿着逆时针方向弯曲。在一些实施例中，当半导体工件W沿着逆时针方向转动时，沟道456的排列可进一步帮助气泡从夹持环450的内表面IS迅速地行进到外表面OS。
图5A是根据本公开的一些替代实施例的工件固持器440、半导体工件W及夹持环450a的示意性剖视图。图5B是根据本公开的一些替代实施例的夹持环450a的局部侧视图。参考图5A及图5B，图5A及图5B中的工件固持器440、半导体工件W及夹持环450a分别类似于图4A到图4C中的工件固持器440、半导体工件W及夹持环450，因此类似的元件由相同的附图标号标示且本文中不再对其加以赘述。然而，在图5A及图5B的夹持环450a中，突出部454中设置有多行(row)沟道456。举例来说，如图5B中所示，多个沟道456沿着垂直(即z轴)方向对齐。即，每一沟道456与相邻行中的对应沟道456对齐。在一些实施例中，每一沟道456与直接位于所述每一沟道456上方或直接位于所述每一沟道456之下方的另一沟道456平行。
图6是根据本公开的一些替代实施例的半导体工件W及夹持环450b的示意性仰视图。参考图6，图6中的半导体工件W及夹持环450b分别类似于图4A到图4C中的半导体工件W及夹持环450，因此类似的元件由相同的附图标号标示且本文中不再对其加以赘述。然而，在图6的夹持环450b中，沟道456的第一端部(即入口IL)的大小与沟道456的第二端部(即出口OL)的大小不同。在一些实施例中，沟道456的入口IL的直径R1小于沟道456的出口OL的直径R2。举例来说，每一沟道456的大小从夹持环450b的内表面IS朝向夹持环450b的外表面OS逐渐增大。在一些实施例中，每一沟道456是号角形状(horn shape)。在一些实施例中，直径R1处于约3μm到约7μm的范围内，且直径R2处于约8μm到约15μm的范围内。
图7是根据本公开的一些替代实施例的半导体工件W及夹持环750c的示意性仰视图。参考图7，图7中的半导体工件W及夹持环450c分别类似于图4A到图4C中的半导体工件W及夹持环450，因此类似的元件由相同的附图标号标示且本文中不再对其加以赘述。然而，在图7的夹持环450c中，沟道456的第一端部(即入口IL)的大小与沟道456的第二端部(即出口OL)的大小不同。在一些实施例中，沟道456的入口IL的直径R1大于沟道456的出口OL的直径R2。举例来说，每一沟道456的大小从夹持环450c的内表面IS朝向夹持环450c的外表面OS逐渐减小。在一些实施例中，每一沟道456是号角形状。在一些实施例中，直径R1处于约8μm到约15μm的范围内，且直径R2处于约3μm到约7μm的范围内。
图8是根据本公开的一些替代实施例的半导体工件W及夹持环450d的示意性仰视图。参考图8，图8中的半导体工件W及夹持环450d分别类似于图4A到图4C中的半导体工件W及夹持环450，因此类似的元件由相同的附图标号标示且本文中不再对其加以赘述。然而，在图8的夹持环450d中，在仰视图中，每一沟道456沿着顺时针方向弯曲。在一些实施例中，当半导体工件W沿着顺时针方向转动时，沟道456的排列可进一步帮助气泡从夹持环450d的内表面IS迅速地行进到夹持环450d的外表面OS。
图9A是根据本公开的一些替代实施例的半导体工件W及夹持环450e的示意性仰视图。图9B是根据本公开的一些替代实施例的半导体工件W及夹持环450e的局部立体图。图9C是根据本公开的一些替代实施例的夹持环450e的局部侧视图。为简单地直观化，与图9A及图9C相比，图9B中的半导体工件W及夹持环450e的方向被翻转。参考图9A到图9C，图9A到图9C中的半导体工件W及夹持环450e分别类似于图4A到图4C中的半导体工件W及夹持环450，因此类似的元件由相同的附图标号标示且本文中不再对其加以赘述。然而，图9A到图9C的夹持环450e中省略了图4A到图4C的夹持环450中的沟道456。在一些实施例中，夹持环450e包括本体部452、突出部454及沟道458。图9A到图9C中的夹持环450e的本体部452类似于图4A到图4C中的本体部452，因此本文中不再对其加以赘述。
在一些实施例中，图9A到图9C中的夹持环450e的突出部454类似于图4A到图4C中的夹持环450的突出部454。然而，夹持环450e的突出部454不是连续的图案。举例来说，夹持环450e的突出部454包括彼此不连接的多个突出图案454a。即，突出图案454a在空间上彼此隔开。在一些实施例中，夹持环450e的突出部454与夹持环450e的本体部452连接。举例来说，突出部454的突出图案454a从本体部452的底表面BS452突出。在一些实施例中，夹持环450e的突出图案454a与本体部452为一体成形的。然而，本公开并不仅限于此。在一些替代实施例中，突出图案454a可安装在本体部452上且可从本体部452拆除。突出图案454a的材料可与本体部452的材料相同或不同。在一些实施例中，每一突出图案454a具有内表面IS2及外表面OS2。在一些实施例中，突出图案454a的内表面IS2不平行于突出图案454a的外表面OS2。在一些实施例中，突出图案454a的内表面IS2是斜的表面。即，突出图案454a具有斜的内表面IS2。在一些实施例中，突出图案454a的斜的内表面IS2与突出图案454a的外表面OS2连接。在一些实施例中，每一突出图案454a是三角形棱柱(triangular prism)，如图9B中所示。在一些实施例中，每一突出图案454a的一部分水平地延伸以覆盖半导体工件W的底表面BSW的一部分。在一些实施例中，突出图案454a的外表面OS2与本体部452的外表面OS1对齐。
在一些实施例中，本体部452的内表面IS1及突出图案454a(即突出部454)的内表面IS2被统称为夹持环450e的内表面IS。类似地，本体部452的外表面OS1及突出图案454a(即突出部454)的外表面OS2统称为夹持环450e的外表面OS。如图9A及图9B中所示，每一沟道458位于两个相邻的突出图案454a之间以使夹持环450e的内表面IS与外表面OS连通。举例来说，每一沟道458是由两个相邻的突出图案454a之间的空间界定。由于沟道458使夹持环450e的内表面IS与外表面OS连通，因此在镀覆工艺30期间沟道458可用作圈闭在半导体工件W的底表面BSW上的气泡的释放机构。举例来说，在镀覆半导体工件W之前通过转动半导体工件W以经由夹持环450e的沟道458移除气泡。在一些实施例中，当使半导体工件W在镀覆槽460中转动时，可通过驱迫性的离心方向流动经由夹持环450e的沟道458来驱出半导体工件W的底表面BSW上的不期望的气泡。如此，可充分地提高镀覆质量。在一些实施例中，由于沟道458提供空气行进的路径，因此沟道458可被称为通气口。
如图9B及图9C中所示，由于沟道458位于夹持环450e的两个相邻的突出图案454a之间，因此沟道458(即通气口)也位于半导体工件W的底表面BSW下方。如图9A中所示，每一沟道458具有位于与夹持环450e的内表面IS相同的平面(plane)处的第一端部及位于与夹持环450e的外表面OS相同的平面处的第二端部。在一些实施例中，第一端部被称为入口IL且第二端部被称为出口OL。举例来说，每一通气口具有入口IL及出口OL。在一些实施例中，沟道458(即通气口)的入口IL位于与突出图案454a的斜的内表面IS2相同的平面处，而沟道458(即通气口)的出口OL位于与突出图案454a的外表面OS2相同的平面处。此外，入口IL比出口OL更靠近半导体工件W。
如图9A到图9C中所示，沟道458是明沟道(open channel)。在一些实施例中，每一沟道458的大小实质上等于两个相邻的突出图案454a之间的距离。在一些实施例中，沟道458的第一端部(即入口IL)的大小实质上等于沟道458的第二端部(即出口OL)的大小。举例来说，沟道458的入口IL的宽度w1实质上等于沟道458的出口OL的宽度w2。在一些实施例中，宽度w1及宽度w2处于约5μm到约15μm的范围内。在一些实施例中，每一突出图案454a的宽度w3是不均匀的。举例来说，突出图案454a的宽度w3从突出图案454a的内表面IS2朝向突出图案454a的外表面OS2逐渐增大或减小。然而，本公开并不仅限于此。在一些替代实施例中，每一突出图案454a的宽度w3是均匀的。在一些实施例中，每一突出图案454a的宽度w3处于约5μm到约15μm的范围内。如图9A中所示，在仰视图中，每一沟道458沿着逆时针方向弯曲。在一些实施例中，当半导体工件W沿着逆时针方向转动时，沟道458的排列可进一步帮助气泡从夹持环450f的内表面IS迅速地行进到夹持环450e的外表面OS。
图10是根据本公开的一些替代实施例的半导体工件W及夹持环450f的示意性仰视图。参考图10，图10中的半导体工件W及夹持环450f分别类似于图9A到图9C中的半导体工件W及夹持环450e，因此类似的元件由相同的附图标号标示且本文中不再对其加以赘述。然而，在图10的夹持环450f中，沟道458的第一端部(即入口IL)的大小与沟道458的第二端部(即出口OL)的大小不同。在一些实施例中，沟道458的入口IL的宽度w1小于沟道458的出口OL的宽度w2。举例来说，每一沟道458中的大小从夹持环450f的内表面IS朝向夹持环450f的外表面OS逐渐增大。在一些实施例中，每一沟道458是号角形状。在一些实施例中，宽度w1处于约3μm到约7μm的范围内，且宽度w2约处于8μm到约12μm的范围内。在一些实施例中，每一突出图案454a的宽度w3是不均匀的。举例来说，突出图案454a的宽度w3从突出图案454a的内表面IS2朝向突出图案454a的外表面OS2逐渐减小。然而，本公开并不仅限于此。在一些替代实施例中，每一突出图案454a的宽度w3是均匀的。在一些实施例中，每一突出图案454a的宽度w3处于约5μm到约15μm的范围内。
图11是根据本公开的一些替代实施例的半导体工件W及夹持环450g的示意性仰视图。参考图11，图11中的半导体工件W及夹持环450g分别类似于图9A到图9C中的半导体工件W及夹持环450e，因此类似的元件由相同的附图标号标示且本文中不再对其加以赘述。然而，在图11的夹持环450g中，沟道458的第一端部(即入口IL)的大小与沟道458的第二端部(即出口OL)的大小不同。在一些实施例中，沟道458的入口IL的宽度w1大于沟道458的出口OL的宽度w2。举例来说，每一沟道458的大小从夹持环450g的内表面IS朝向夹持环450g的外表面OS逐渐减小。在一些实施例中，每一沟道458是号角形状。在一些实施例中，宽度w1处于约8μm到约12μm的范围内，且宽度w2处于约3μm到约7μm的范围内。在一些实施例中，每一突出图案454a的宽度w3是不均匀的。举例来说，突出图案454a的宽度w3从突出图案454a的内表面IS2朝向突出图案454a的外表面OS2逐渐增大。然而，本公开并不仅限于此。在一些替代实施例中，每一突出图案454a的宽度w3是均匀的。在一些实施例中，每一突出图案454a的宽度w3处于约5μm到约15μm的范围内。
图12是根据本公开的一些替代实施例的半导体工件W及夹持环450h的示意性仰视图。参考图12，图12中的半导体工件W及夹持环450h分别类似于图9A到图9C中的半导体工件W及夹持环450e，因此类似的元件由相同的附图标号标示且本文中不再对其加以赘述。然而，在图10的夹持环450h中，在仰视图中，每一沟道458沿着顺时针方向弯曲。在一些实施例中，当半导体工件W沿着顺时针方向转动时，沟道458的排列可进一步帮助气泡从夹持环450h的内表面IS迅速地行进到夹持环450h的外表面OS。
图13A是根据本公开的一些替代实施例的半导体工件W及夹持环450i的示意性仰视图。图13B是根据本公开的一些替代实施例的夹持环450i的局部侧视图。参考图13A及图13B，图13A及图13B中的半导体工件W及夹持环450i分别类似于图9A到图9C中的半导体工件W及夹持环450e，因此类似的元件由相同的附图标号标示且本文中不再对其加以赘述。然而，图13A及图13B中的夹持环450i还包括多个沟道456。在一些实施例中，图13A及图13B中的夹持环450i的沟道456类似于图4A到图4C中的夹持环450的沟道456，因此本文中不再对其加以赘述。如图13B中所示，沟道456穿透过突出部454的突出图案454a。在一些实施例中，每一突出图案454a对应于一个沟道456。然而，本公开并不仅限于此。在一些替代实施例中，多个沟道456可穿透过同一突出图案454a。由于沟道456及沟道458使夹持环450i的内表面IS与外表面OS连通，因此在镀覆工艺30期间沟道456及沟道458可用作圈闭在半导体工件W的底表面BSW上的气泡的释放机构。在一些实施例中，半导体工件W的底表面BSW上的不期望的气泡可经由夹持环450i的沟道456及沟道458被驱出。如此，可充分地提高镀覆质量。
根据本公开的一些实施例，一种镀覆装置包括工件固持器、镀覆槽及夹持环。所述镀覆槽位于所述工件固持器下。所述夹持环与所述工件固持器连接。所述夹持环包括将所述夹持环的内表面与所述夹持环的外表面连通的沟道。
根据本公开的一些实施例，每一所述沟道具有位于所述夹持环的所述内表面处的第一端部及位于所述夹持环的所述外表面处的第二端部，且所述第一端部的大小实质上等于所述第二端部的大小。
根据本公开的一些实施例，每一所述沟道具有位于所述夹持环的所述内表面处的第一端部及位于所述夹持环的所述外表面处的第二端部，且所述第一端部的大小与所述第二端部的大小不同。
根据本公开的一些实施例，所述夹持环包括本体部及从所述本体部的底表面突出的突出部，且所述沟道穿透过所述突出部。
根据本公开的一些实施例，所述突出部是连续图案。
根据本公开的一些实施例，所述突出部包括彼此不连接的多个突出图案。
根据本公开的一些实施例，每一所述沟道位于两相邻的所述突出图案之间。
根据本公开的一些实施例，所述沟道穿透过所述突出图案。
根据本公开的一些实施例，在仰视图中，每一所述沟道沿着顺时针方向弯曲。
根据本公开的一些实施例，在仰视图中，每一所述沟道沿着逆时针方向弯曲。
根据本公开的一些实施例，所述镀覆装置还包括旋转机构、连接件及倾斜机构。所述旋转机构与所述工件固持器连接。所述连接件与所述旋转机构连接。所述倾斜机构通过所述连接件与所述旋转机构连接。
根据本公开的一些替代实施例，一种用于镀覆半导体晶片的镀覆装置包括晶片固持器、镀覆槽及夹持环。所述镀覆槽位于所述晶片固持器下。所述夹持环与所述晶片固持器连接。所述夹持环包括本体部、与所述本体部连接的突出部、及通气口。所述突出部覆盖所述半导体晶片的底表面的一部分且具有斜的内表面。所述通气口位于所述半导体晶片的所述底表面下方。所述通气口具有入口及出口，且所述入口比所述出口更靠近所述半导体晶片。
根据本公开的一些替代实施例，所述通气口的所述入口位于所述突出部的所述斜的内表面上。
根据本公开的一些替代实施例，所述突出部的顶表面与所述半导体晶片的所述底表面共面。
根据本公开的一些替代实施例，所述本体部的外表面与所述突出部的外表面对齐，所述突出部的所述斜的内表面与所述突出部的所述外表面连接，且所述通气口的所述出口位于所述突出部的所述外表面上。
根据本公开的一些替代实施例，所述本体部覆盖所述半导体晶片的侧表面。
根据本公开的一些实施例，一种镀覆方法至少包括以下步骤。将半导体工件放置在工件固持器上。通过夹持环将所述半导体工件固定到所述工件固持器。所述夹持环与所述工件固持器连接。所述夹持环包括将所述夹持环的内表面与所述夹持环的外表面连通的沟道。使所述半导体工件倾斜至第一角度。将所述半导体工件浸没到镀覆槽内的镀覆溶液中并使所述半导体工件倾斜至第二角度。镀覆所述半导体工件。
根据本公开的一些实施例，所述第一角度相对于所述镀覆溶液的液面为约3°，且所述第二角度相对于所述镀覆溶液的所述液面为约0°。
根据本公开的一些实施例，所述半导体工件在浸没到所述镀覆溶液中之后被倾斜至所述第二角度。
根据本公开的一些实施例，在将所述半导体工件浸没到所述镀覆溶液中的期间产生气泡，且在镀覆所述半导体工件之前通过转动所述半导体工件而经由所述夹持环的所述沟道移除所述气泡。
以上概述了若干实施例的特征，以使所属领域的技术人员可更好地理解本公开的各方面。所属领域的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或达成与本文中所介绍的实施例相同的优点。所属领域的技术人员还应认识到，此种等效构造并不背离本公开的精神及范围，且他们可在不背离本公开的精神及范围的条件下在本文中作出各种改变、替代及变更。

Claims (10)

1.一种镀覆装置，包括：
工件固持器；
镀覆槽，位于所述工件固持器下；以及
夹持环，与所述工件固持器连接，其中所述夹持环包括将所述夹持环的内表面与所述夹持环的外表面连通的沟道。
2.根据权利要求1所述的镀覆装置，其中所述夹持环包括本体部及从所述本体部的底表面突出的突出部，且所述沟道穿透过所述突出部。
3.根据权利要求2所述的镀覆装置，其中所述突出部是连续图案。
4.根据权利要求2所述的镀覆装置，其中所述突出部包括彼此不连接的多个突出图案。
5.根据权利要求4所述的镀覆装置，其中每一所述沟道位于两相邻的所述突出图案之间。
6.根据权利要求4所述的镀覆装置，其中所述沟道穿透过所述突出图案。
7.一种用于镀覆半导体晶片的镀覆装置，包括：
晶片固持器；
镀覆槽，位于所述晶片固持器下；以及
夹持环，与所述晶片固持器连接，其中所述夹持环包括本体部、与所述本体部连接的突出部、及通气口，所述突出部覆盖所述半导体晶片的底表面的一部分且具有斜的内表面，所述通气口位于所述半导体晶片的所述底表面下方，所述通气口具有入口及出口，且所述入口比所述出口更靠近所述半导体晶片。
8.根据权利要求7所述的镀覆装置，其中所述本体部的外表面与所述突出部的外表面对齐，所述突出部的所述斜的内表面与所述突出部的所述外表面连接，且所述通气口的所述出口位于所述突出部的所述外表面上。
9.一种镀覆方法，包括：
将半导体工件放置在工件固持器上；
通过夹持环将所述半导体工件固定到所述工件固持器，其中所述夹持环与所述工件固持器连接，且所述夹持环包括将所述夹持环的内表面与所述夹持环的外表面连通的沟道；
使所述半导体工件倾斜至第一角度；
将所述半导体工件浸没到镀覆槽内的镀覆溶液中并使所述半导体工件倾斜至第二角度；以及
镀覆所述半导体工件。
10.根据权利要求9所述的镀覆方法，其中在将所述半导体工件浸没到所述镀覆溶液中的期间产生气泡，且在镀覆所述半导体工件之前通过转动所述半导体工件而经由所述夹持环的所述沟道移除所述气泡。
CN202110214788.6A 2020-12-29 2021-02-26 用于镀覆半导体晶片的镀覆装置及镀覆方法 Pending CN114108047A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/137,267 2020-12-29
US17/137,267 US11585008B2 (en) 2020-12-29 2020-12-29 Plating apparatus for plating semiconductor wafer and plating method

Publications (1)

Publication Number Publication Date
CN114108047A true CN114108047A (zh) 2022-03-01

Family

ID=80359333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110214788.6A Pending CN114108047A (zh) 2020-12-29 2021-02-26 用于镀覆半导体晶片的镀覆装置及镀覆方法

Country Status (3)

Country Link
US (2) US11585008B2 (zh)
CN (1) CN114108047A (zh)
TW (1) TWI750043B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11585008B2 (en) * 2020-12-29 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Plating apparatus for plating semiconductor wafer and plating method
CN115244228B (zh) * 2021-02-25 2023-08-25 株式会社荏原制作所 镀覆装置以及镀覆装置的气泡除去方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004828A (en) * 1997-09-30 1999-12-21 Semitool, Inc, Semiconductor processing workpiece support with sensory subsystem for detection of wafers or other semiconductor workpieces
WO2000070128A1 (fr) * 1999-05-18 2000-11-23 Ebara Corporation Support de revetement et dispositif pour tranche de semi-conducteur
US6322678B1 (en) * 1998-07-11 2001-11-27 Semitool, Inc. Electroplating reactor including back-side electrical contact apparatus
US20020027080A1 (en) * 2000-03-17 2002-03-07 Junichiro Yoshioka Plating apparatus and method
US20030057098A1 (en) * 2001-01-24 2003-03-27 Satoshi Sendai Plating apparatus and method
CN1751382A (zh) * 2003-03-11 2006-03-22 株式会社荏原制作所 镀覆装置
EP1647614A2 (en) * 1997-07-15 2006-04-19 Semitool, Inc. Plating system for semiconductor materials
US7087143B1 (en) * 1996-07-15 2006-08-08 Semitool, Inc. Plating system for semiconductor materials
CN101504911A (zh) * 2003-05-27 2009-08-12 株式会社荏原制作所 电镀设备和电镀方法
CN107447242A (zh) * 2016-05-31 2017-12-08 台湾积体电路制造股份有限公司 电镀装置及方法
CN111118584A (zh) * 2018-10-30 2020-05-08 台湾积体电路制造股份有限公司 镀覆装置及镀覆方法
CN113825860A (zh) * 2019-09-10 2021-12-21 株式会社荏原制作所 基板保持器及具备该基板保持器的基板镀覆装置、以及电接点
US20220205126A1 (en) * 2020-12-29 2022-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plating apparatus for plating semiconductor wafer and plating method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060141157A1 (en) * 2003-05-27 2006-06-29 Masahiko Sekimoto Plating apparatus and plating method
JP2011252218A (ja) * 2010-06-03 2011-12-15 Toshiba Corp 電子部品の製造方法及び電解めっき装置
JP5504147B2 (ja) * 2010-12-21 2014-05-28 株式会社荏原製作所 電気めっき方法
US9865493B2 (en) * 2012-11-14 2018-01-09 Jcu Corporation Substrate plating jig

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7087143B1 (en) * 1996-07-15 2006-08-08 Semitool, Inc. Plating system for semiconductor materials
EP1647614A2 (en) * 1997-07-15 2006-04-19 Semitool, Inc. Plating system for semiconductor materials
US6004828A (en) * 1997-09-30 1999-12-21 Semitool, Inc, Semiconductor processing workpiece support with sensory subsystem for detection of wafers or other semiconductor workpieces
US6322678B1 (en) * 1998-07-11 2001-11-27 Semitool, Inc. Electroplating reactor including back-side electrical contact apparatus
WO2000070128A1 (fr) * 1999-05-18 2000-11-23 Ebara Corporation Support de revetement et dispositif pour tranche de semi-conducteur
US20020027080A1 (en) * 2000-03-17 2002-03-07 Junichiro Yoshioka Plating apparatus and method
US20030057098A1 (en) * 2001-01-24 2003-03-27 Satoshi Sendai Plating apparatus and method
CN1751382A (zh) * 2003-03-11 2006-03-22 株式会社荏原制作所 镀覆装置
CN101504911A (zh) * 2003-05-27 2009-08-12 株式会社荏原制作所 电镀设备和电镀方法
CN107447242A (zh) * 2016-05-31 2017-12-08 台湾积体电路制造股份有限公司 电镀装置及方法
CN111118584A (zh) * 2018-10-30 2020-05-08 台湾积体电路制造股份有限公司 镀覆装置及镀覆方法
CN113825860A (zh) * 2019-09-10 2021-12-21 株式会社荏原制作所 基板保持器及具备该基板保持器的基板镀覆装置、以及电接点
US20220205126A1 (en) * 2020-12-29 2022-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plating apparatus for plating semiconductor wafer and plating method

Also Published As

Publication number Publication date
TWI750043B (zh) 2021-12-11
US11585008B2 (en) 2023-02-21
US20230142163A1 (en) 2023-05-11
US20220205126A1 (en) 2022-06-30
TW202229660A (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
US20230142163A1 (en) Plating apparatus for plating semiconductor wafer and plating method
US7323094B2 (en) Process for depositing a layer of material on a substrate
US6852630B2 (en) Electroetching process and system
US9376758B2 (en) Electroplating method
EP1179617A1 (en) Apparatus for plating substrate, method for plating substrate, electrolytic processing method, and apparatus thereof
US9435049B2 (en) Alkaline pretreatment for electroplating
US20030209429A1 (en) Method and apparatus for processing a substrate with minimal edge exclusion
US20220010446A1 (en) Electrodeposition of nanotwinned copper structures
KR20110127617A (ko) 듀얼 스테이트 저해제를 지닌 전해질을 이용한 관통형 실리콘 비아 충전
TWI810195B (zh) 通遮罩互連線製造中的電氧化金屬移除
JP2009293134A (ja) 電気化学堆積装置
KR20010049738A (ko) 에지 비드 제거형/회전형 세척의 건조(ｅｂｒ／ｓｒｄ)모듈
CN111492096B (zh) 混合特征电镀的对流优化
KR20210091823A (ko) 저온 구리-구리 직접 본딩
US7374646B2 (en) Electrolytic processing apparatus and substrate processing method
US20120145552A1 (en) Electroplating method
US6802947B2 (en) Apparatus and method for electro chemical plating using backside electrical contacts
TWI275667B (en) Tilted electrochemical plating cell with constant wafer immersion angle
CN1676672A (zh) 电化学电镀电解液及在电镀表面电镀金属的方法
US20230167568A1 (en) Apparatus and method for wafer pre-wetting
US20040055893A1 (en) Wafer backside electrical contact for electrochemical deposition and electrochemical mechanical polishing
US20080217183A1 (en) Electropolishing metal features on a semiconductor wafer
US20060124468A1 (en) Contact plating apparatus
US6863796B2 (en) Method for reducing cu surface defects following cu ECP
US6768194B2 (en) Electrode for electroplating planar structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination