CN114093930A - 能抑制开关震荡的功率半导体器件及其制备方法 - Google Patents
能抑制开关震荡的功率半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN114093930A CN114093930A CN202111369712.7A CN202111369712A CN114093930A CN 114093930 A CN114093930 A CN 114093930A CN 202111369712 A CN202111369712 A CN 202111369712A CN 114093930 A CN114093930 A CN 114093930A
- Authority
- CN
- China
- Prior art keywords
- groove
- trench
- adjustment control
- conductive
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 147
- 230000010355 oscillation Effects 0.000 title claims abstract description 24
- 230000002401 inhibitory effect Effects 0.000 title claims abstract description 8
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 133
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 229920005591 polysilicon Polymers 0.000 claims abstract description 90
- 239000002184 metal Substances 0.000 claims abstract description 66
- 238000009413 insulation Methods 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 18
- 230000001413 cellular effect Effects 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims 3
- 230000008878 coupling Effects 0.000 abstract description 3
- 238000010168 coupling process Methods 0.000 abstract description 3
- 238000005859 coupling reaction Methods 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000009421 internal insulation Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种能抑制开关震荡的功率半导体器件及其制备方法。其在元胞内设置至少一个调整控制第一沟槽，以利用调整控制第一沟槽作为元胞内的dummy trench。在调整控制第一沟槽内，调整控制第一沟槽下导电多晶硅与半导体衬底上方的源极金属电连接，因此，能降低调整控制第一沟槽中调整控制第一沟槽上导电多晶硅与半导体衬底上方的栅极金属电连接时与背面电极结构间的耦合电容，并且通过控制和栅极金属极连接调整控制第一沟槽的数量，可以很好的调整输入电容Ciss，而不会额外的影响反馈电容Crss，从而可以调整输入电容Ciss和反馈电容Crss的比例，优化功率半导体器件的开关震荡特性，提高器件工作的可靠性，与现有工艺兼容，安全可靠。
Description
技术领域
本发明涉及一种功率半导体器件及其制备方法，尤其是一种能抑制开关震荡的功率半导体器件及其制备方法。
背景技术
目前，功率半导体器件都是朝着低导通压降、低开关损耗、低短路电流、高电流密度方向发展。在器件结构上，沟槽密度的增加能降低导通压降，导电沟道的密度降低能降低短路电流；在功率半导体器件的开关上，追求高的di/dt以及dv/dt，以降低开关损耗。然而，随着各项性能达到极致以后，开关震荡现象突显，尤其是对于大电流开关过程。
为了优化功率半导体器件的开关震荡特性，目前主要的方法是将dummy trench(伪沟槽)内的伪沟槽多晶硅与功率半导体器件的栅电极或源电极电连接，从而实现调整栅极输入电容Ciss/反馈电容Crss/输出电容Coss的大小，以实现所述功率半导体器件开关波形平滑的目的。然而，目前发现单纯的通过这种方式对功率半导体器件的开关震荡优化的空间有限，尤其对于大电流开关IGBT器件，开关震荡现象依然明显。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种能抑制开关震荡的功率半导体器件及其制备方法，其能有效抑制功率半导体器件开关时的震荡，提高器件工作的可靠性，与现有工艺兼容，安全可靠。
按照本发明提供的技术方案，所述能抑制开关震荡的功率半导体器件，包括第一导电类型的半导体衬底以及设置于所述半导体衬底中心区的元胞区；所述元胞区包括若干并联分布的元胞，且元胞采用沟槽结构；
在功率半导体器件的截面上，元胞包括沟道沟槽以及至少一个位于所述沟道沟槽之间的调整控制第一沟槽，沟道沟槽、调整控制第一沟槽均贯穿半导体衬底内上部的第二导电类型区，沟道沟槽、调整控制第一沟槽相应的槽底均位于第二导电类型区的下方；沟道沟槽远离调整控制第一沟槽的外侧壁与设置于第二导电类型区内的第一导电类型源区接触；
在调整控制第一沟槽内设置调整控制第一沟槽上导电多晶硅以及位于所述调整控制第一沟槽上导电多晶硅正下方的调整控制第一沟槽下导电多晶硅，调整控制第一沟槽上导电多晶硅通过位于调整控制第一沟槽内的调整控制第一沟槽内绝缘氧化层与调整控制第一沟槽下导电多晶硅绝缘隔离，且调整控制第一沟槽上导电多晶硅通过调整控制第一沟槽内绝缘氧化层与调整控制第一沟槽的侧壁绝缘隔离，调整控制第一沟槽下导电多晶硅通过调整控制第一沟槽内绝缘氧化层与调整控制第一沟槽的侧壁以及底壁绝缘隔离；
调整控制第一沟槽上导电多晶硅与半导体衬底上方的栅极金属电连接，调整控制第一沟槽下导电多晶硅与半导体衬底上方的源极金属电连接。
元胞还包括位于沟道沟槽之间的调整控制第二沟槽，在所述调整控制第二沟槽内设置调整控制第二导电多晶硅，所述调整控制第二导电多晶硅通过调整控制第二沟槽内的调整控制第二沟槽内绝缘氧化层与所述调整控制第二沟槽的侧壁以及底壁绝缘隔离，调整控制第二导电多晶硅与源极金属电连接。
在所述沟道沟槽内设置沟道沟槽多晶硅，所述沟道沟槽多晶硅通过位于沟道沟槽内的沟道沟槽绝缘氧化层与所在沟道沟槽的侧壁以及底壁绝缘隔离，沟道沟槽多晶硅与栅极金属电连接。
所述沟道沟槽、调整控制第二沟槽为同一工艺步骤层。
还包括设置于半导体衬底背面的背面电极结构，通过所述背面电极结构与半导体衬底间的连接配合，以能形成所需的功率半导体器件。
功率半导体器件为IGBT器件时，所述背面电极结构包括设置于半导体衬底背面上的FS缓冲层、设置于FS缓冲层上的第二导电类型集电区以及与所述第二导电类型集电区欧姆接触的集电极金属层。
一种能抑制开关振荡的功率半导体器件的制备方法，用于制备上述功率半导体器件，所述制备方法包括如下步骤：
步骤1、提供第一导电类型的半导体衬底，并对所述半导体衬底的正面进行沟槽刻蚀，以能得到沟道沟槽以及至少一个调整控制第一沟槽；
步骤2、在上述沟道沟槽内制备沟道沟槽绝缘氧化层，所述沟道沟槽绝缘氧化层覆盖沟道沟槽的侧壁以及底壁；同时，能在调整控制第一沟槽内形成调整控制第一沟槽氧化基层，调整控制第一沟道氧化基层覆盖调整控制第一沟槽的侧壁以及底壁；
步骤3、在半导体衬底正面上方进行多晶硅淀积，以能得到填充于沟道沟槽内的沟道沟槽多晶硅以及填充于调整控制第一沟槽内的调整控制第一沟槽多晶硅基体；
步骤4、对上述调整控制第一沟槽内的调整控制第一沟槽多晶硅基体刻蚀，以能形成调整控制第一沟槽下导电多晶硅；
步骤5、对调整控制第一沟槽内的调整控制第一沟槽氧化基层刻蚀，以能得到与调整控制第一沟槽下导电多晶硅正对应的调整控制第一沟槽下绝缘氧化层；
步骤6、在调整控制第一沟槽内制备调整控制第一沟槽内上绝缘氧化层，所述调整控制第一沟槽内上绝缘氧化层覆盖调整控制第一沟槽的侧壁，并能覆盖调整控制第一沟槽下导电多晶硅；
步骤7、在调整控制第一沟槽内进行多晶硅淀积，以能得到填充在调整控制第一沟槽内的调整控制第一沟槽上导电多晶硅，所述调整控制第一沟槽上导电多晶硅通过调整控制第一沟槽内上绝缘氧化层与调整控制第一沟槽下导电多晶硅绝缘隔离，调整控制第一沟槽内上绝缘氧化层与调整控制第一沟槽下绝缘氧化层接触，以能形成调整控制第一沟槽内绝缘氧化层；
步骤8、在半导体衬底内的上部制备第二导电类型区以及位于所述第二导电类型区内的第一导电类型源区，沟道沟槽、调整控制第一沟槽均贯穿半导体衬底内上部的第二导电类型区，沟道沟槽、调整控制第一沟槽相应的槽底均位于第二导电类型区的下方；沟道沟槽远离调整控制第一沟槽的外侧壁与设置于第二导电类型区内的第一导电类型源区接触；
步骤9、在半导体衬底的正面制备所需的源极金属以及栅极金属，其中，调整控制第一沟槽上导电多晶硅与半导体衬底上方的栅极金属电连接，调整控制第一沟槽下导电多晶硅与半导体衬底上方的源极金属电连接，且沟道沟槽多晶硅与栅极金属电连接。
对半导体衬底进行沟槽刻蚀时，还能同时得到调整控制第二沟槽，在所述调整控制第二沟槽内设置调整控制第二导电多晶硅，所述调整控制第二导电多晶硅通过调整控制第二沟槽内的调整控制第二沟槽内绝缘氧化层与所述调整控制第二沟槽的侧壁以及底壁绝缘隔离，调整控制第二导电多晶硅与源极金属电连接。
还包括制备于半导体衬底背面的背面电极结构，通过所述背面电极结构与半导体衬底间的连接配合，以能形成所需的功率半导体器件。
功率半导体器件为IGBT器件时，所述背面电极结构包括设置于半导体衬底背面上的FS缓冲层、设置于FS缓冲层上的第二导电类型集电区以及与所述第二导电类型集电区欧姆接触的集电极金属层。
所述“第一导电类型”和“第二导电类型”两者中，对于N型功率半导体器件，第一导电类型指N型，第二导电类型为P型；对于P型功率半导体器件，第一导电类型与第二导电类型所指的类型与N型功率半导体器件正好相反。
本发明的优点：在元胞内设置至少一个调整控制第一沟槽，以利用调整控制第一沟槽作为元胞内的dummy trench。在调整控制第一沟槽内，调整控制第一沟槽下导电多晶硅与半导体衬底上方的源极金属电连接，因此，能降低调整控制第一沟槽中调整控制第一沟槽上导电多晶硅与半导体衬底上方的栅极金属电连接时与背面电极结构间的耦合电容，并且通过控制和栅极金属极连接调整控制第一沟槽的数量，可以很好的调整输入电容Ciss，而不会额外的影响反馈电容Crss，从而可以调整输入电容Ciss和反馈电容Crss的比例，优化功率半导体器件的开关震荡特性，提高器件工作的可靠性，与现有工艺兼容，安全可靠。
附图说明
图1为本发明的结构示意图。
附图标记说明：1-半导体衬底、2-沟道沟槽、3-调整控制第一沟槽、4-P型区、5-N+源区、6-源极金属、7-调整控制第二导电多晶硅、8-调整控制第一沟槽上导电多晶硅、9-绝缘介质层、调整控制第一沟槽下导电多晶硅、10-沟道沟槽多晶硅、11-沟道沟槽绝缘氧化层、12-FS缓冲层、13-P+集电区、14-集电极金属层、15-调整控制第一沟槽下导电多晶硅、16-调整控制第二沟槽内绝缘氧化层、17-调整控制第一沟槽内绝缘氧化层以及18-调整控制第二沟槽。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1所示：为了能有效抑制功率半导体器件开关时的震荡，提高器件工作的可靠性，以N型功率半导体器件为例，本发明包括N型的半导体衬底1以及设置于所述半导体衬底1中心区的元胞区；所述元胞区包括若干并联分布的元胞，且元胞采用沟槽结构；
在功率半导体器件的截面上，元胞包括沟道沟槽2以及至少一个位于所述沟道沟槽2之间的调整控制第一沟槽3，沟道沟槽2、调整控制第一沟槽2均贯穿半导体衬底1内上部的P区4，沟道沟槽2、调整控制第一沟槽3相应的槽底均位于P型区4的下方；沟道沟槽2远离调整控制第一沟槽3的外侧壁与设置于P型区4内的N+源区5接触；
在调整控制第一沟槽3内设置调整控制第一沟槽上导电多晶硅8以及位于所述调整控制第一沟槽上导电多晶硅8正下方的调整控制第一沟槽下导电多晶硅15，调整控制第一沟槽上导电多晶硅8通过位于调整控制第一沟槽3内的调整控制第一沟槽内绝缘氧化层17与调整控制第一沟槽下导电多晶硅15绝缘隔离，且调整控制第一沟槽上导电多晶硅8通过调整控制第一沟槽内绝缘氧化层17与调整控制第一沟槽3的侧壁绝缘隔离，调整控制第一沟槽下导电多晶硅15通过调整控制第一沟槽内绝缘氧化层17与调整控制第一沟槽3的侧壁以及底壁绝缘隔离；
调整控制第一沟槽上导电多晶硅8与半导体衬底1上方的栅极金属电连接，调整控制第一沟槽下导电多晶硅15与半导体衬底1上方的源极金属6电连接。
具体地，半导体衬底1的材料可以采用现有常用的半导体材料，如硅等，具体材料类型可以根据需要选择，此处不再赘述。在半导体衬底1的中心区设置元胞区，一般地，在元胞区的外圈还设置终端保护区，元胞区、终端保护区在半导体衬底1上的具体分布情况以及具体配合情况均与现有相一致，具体为本技术领域人员所熟知，此处不再赘述。元胞区内包括若干并联分布的元胞，元胞区内元胞间的并联分布情况可根据实际需要选择，具体为本技术领域人员所熟知，此处不再赘述。本发明实施例中，元胞区内的元胞采用沟槽结构。
具体实施时，在功率半导体器件的截面上，对于任一元胞，均包括两个沟道沟槽2以及位于至少一个位于沟道沟槽2之间的调整控制第一沟槽3，即调整控制第一沟槽3位于沟道沟槽2所包围的元胞范围内，其中，所述沟道沟槽2、调整控制第一沟槽3可为同一工艺步骤层，即沟道沟槽2以及调整控制第一沟槽3采用相同的工艺步骤制备得到，沟道沟槽2、调整控制第一沟槽3在半导体衬底1内的深度相同。沟道沟槽2、调整控制第一沟槽3的槽口均位于半导体衬底1的正面，调整控制第一沟槽3的数量具体可以根据实际需要选择，此处不再赘述。
在半导体衬底1内的上部还设置P型区4，P型区4贯穿元胞区，P型区4从半导体衬底1的正面垂直向下延伸，在元胞区内，沟道沟槽2、调整控制第一沟槽2均贯穿半导体衬底1内上部的P区4，沟道沟槽2、调整控制第一沟槽3相应的槽底均位于P型区4的下方。为了能形成导电沟道，在沟道沟槽2远离调整控制第一沟槽3的外侧壁与设置于P型区4内的N+源区5接触，沟道沟槽2与P型区4、N+源区5配合形成导电沟道的具体形式与现有相一致，具体为本技术领域人员所熟知，此处不再赘述。
本发明实施例中，在调整控制第一沟槽3内设置调整控制第一沟槽上导电多晶硅8以及调整控制第一沟槽下导电多晶硅15，其中，调整控制第一沟槽下导电多晶硅15位于调整控制第一沟槽上导电多晶硅8的正下方。同时，调整控制第一沟槽上导电多晶硅8通过位于调整控制第一沟槽3内的调整控制第一沟槽内绝缘氧化层17与调整控制第一沟槽下导电多晶硅15绝缘隔离，且调整控制第一沟槽上导电多晶硅8通过调整控制第一沟槽内绝缘氧化层17与调整控制第一沟槽3的侧壁绝缘隔离，调整控制第一沟槽下导电多晶硅15通过调整控制第一沟槽内绝缘氧化层17与调整控制第一沟槽3的侧壁以及底壁绝缘隔离。
具体实施时，调整控制第一沟槽上导电多晶硅8与半导体衬底1上方的栅极金属电连接，调整控制第一沟槽下导电多晶硅15与半导体衬底1上方的源极金属6电连接。栅极金属、源极金属6均制备于半导体衬底1的上方，具体与现有相一致。利用源极金属6能形成功率半导体器件的源电极，利用栅极金属能形成功率半导体器件的栅电极，栅极金属、源极金属6的具体情况以及作用均与现有相一致，为本技术领域人员所熟知，此处不再赘述。
根据上述说明可知，无法利用调整控制第一沟槽3形成导电沟槽，即调整控制第一沟槽3作为元胞内的dummy trench。在调整控制第一沟槽3内，调整控制第一沟槽下导电多晶硅15与半导体衬底1上方的源极金属6电连接，因此，能降低调整控制第一沟槽3中调整控制第一沟槽上导电多晶硅8与半导体衬底1上方的栅极金属电连接时与背面电极结构间的耦合电容，并且通过控制和栅极金属极连接调整控制第一沟槽3的数量，可以很好的调整输入电容Ciss，而不会额外的影响反馈电容Crss，从而可以调整输入电容Ciss和反馈电容Crss的比例，优化功率半导体器件的开关震荡特性。
进一步地，元胞还包括位于沟道沟槽2之间的调整控制第二沟槽18，在所述调整控制第二沟槽18内设置调整控制第二导电多晶硅7，所述调整控制第二导电多晶硅7通过调整控制第二沟槽18内的调整控制第二沟槽内绝缘氧化层16与所述调整控制第二沟槽18的侧壁以及底壁绝缘隔离，调整控制第二导电多晶硅7与源极金属6电连接。
本发明实施例中，在元胞内还可以设置调整控制第二沟槽18，调整控制第二沟槽18与调整控制第一沟槽3以及沟道沟槽2可为同一工艺步骤层。在所述调整控制第二沟槽18内设置调整控制第二导电多晶硅7，所述调整控制第二导电多晶硅7通过调整控制第二沟槽18内的调整控制第二沟槽内绝缘氧化层16与所述调整控制第二沟槽18的侧壁以及底壁绝缘隔离，调整控制第二导电多晶硅7与源极金属6电连接。调整控制第二沟槽18也为dummytrench。
进一步地，在所述沟道沟槽2内设置沟道沟槽多晶硅10，所述沟道沟槽多晶硅10通过位于沟道沟槽2内的沟道沟槽绝缘氧化层11与所在沟道沟槽2的侧壁以及底壁绝缘隔离，沟道沟槽多晶硅10与栅极金属电连接。
本发明实施例中，可以采用本技术领域常用的技术手段，能在沟道沟槽2内制备得到沟道沟槽多晶硅10以及沟道沟槽绝缘氧化层11，利用沟道沟槽2能形成导电沟道。沟道沟槽多晶硅10与栅极金属电连接，即利用沟道沟槽2、沟道沟槽多晶硅10、沟道沟槽绝缘氧化层11与栅极金属配合，所形成的导电沟道与现有相一致，从而可以使得功率半导体器件导通特性与现有相一致，具体为本技术领域人员所熟知，此处不再赘述。
具体实施时，源极金属6分布在半导体衬底1的正面上时，源极金属6支撑于绝缘介质层9上，绝缘介质层9可以采用现有常用的材料，如氮化硅等，具体可以根据需要选择。绝缘介质层9能覆盖沟道沟槽2的槽口，同时，还能同时覆盖调整控制第一沟槽3以及调整控制第二沟槽18相应的槽口。在通过绝缘介质层9覆盖沟道沟槽2、调整控制第一沟槽3以及调整控制第二沟槽18相应的槽口，可以采用本技术领域常用的引出方式，将调整控制第二导电多晶硅7、调整控制第一沟槽下导电多晶硅15引出后与源极金属6电连接，具体引出方式等可根据实际需要选择，为本技术领域人员所熟知，此处不再赘述。
进一步地，还包括设置于半导体衬底1背面的背面电极结构，通过所述背面电极结构与半导体衬底1间的连接配合，以能形成所需的功率半导体器件。
本发明实施例中，在半导体衬底1的背面可通过本技术领域常用的技术手段制备得到背面电极结构，通过背面电极结构与半导体衬底1配合，才能形成完整的功率半导体器件，具体与现有相一致。根据背面电极结构不同，所形成的功率半导体器件的类型不同，如可以得到MOSFET器件或IGBT器件，具体为本技术领域人员所熟知，此处不再赘述。
进一步地，功率半导体器件为IGBT器件时，所述背面电极结构包括设置于半导体衬底1背面上的FS缓冲层12、设置于FS缓冲层12上的P+集电区13以及与P+集电区13欧姆接触的集电极金属层14。
图1中，示出了为IGBT器件时的背面电极结构，其中，包括FS缓冲层12、P+集电区13以及集电极金属层14，FS缓冲层12、P+集电区13以及集电极金属层14配合形成背面电极结构的形式与现有相一致，为本技术领域人员所熟知，此处不再赘述。
综上，对于上述能抑制开关振荡的功率半导体器件，可以通过下述工艺制备得到，具体地，所述制备方法包括如下步骤：
步骤1、提供N型的半导体衬底1，并对所述半导体衬底1的正面进行沟槽刻蚀，以能得到沟道沟槽2以及至少一个调整控制第一沟槽3；
具体地，半导体衬底1的导电类型为N型，在半导体衬底1的正面采用本技术领域常用的沟槽刻蚀技术手段，以能同时制备得到沟道沟槽2以及至少一个调整控制第一沟槽3，沟道沟槽2可以为环形槽，或者两个独立的沟道沟槽2，具体形式可以根据需要选择。
当然，在具体实施时，在沟道刻蚀后，还能得到调整控制第二沟槽18，调整控制第一沟槽3以及调整控制第二沟槽18的具体数量可以根据需要选择，此处不再赘述。
步骤2、在上述沟道沟槽2内制备沟道沟槽绝缘氧化层11，所述沟道沟槽绝缘氧化层11覆盖沟道沟槽2的侧壁以及底壁；同时，能在调整控制第一沟槽3内形成调整控制第一沟槽氧化基层，调整控制第一沟道氧化基层覆盖调整控制第一沟槽3的侧壁以及底壁；
具体地，可以采用热氧化等手段制备得到沟道沟槽绝缘氧化层11，具体制备得到沟道沟槽绝缘氧化层11的工艺过程可以根据实际需要选择，此处不再赘述。沟道沟槽绝缘氧化层11覆盖在沟道沟槽2的侧壁以及底壁。同时，在热氧化后，能在调整控制第一沟槽3内形成调整控制第一沟槽氧化基层，在调整控制第二沟槽18内能形成调整控制第二沟槽内绝缘氧化层16。
步骤3、在半导体衬底1正面上方进行多晶硅淀积，以能得到填充于沟道沟槽2内的沟道沟槽多晶硅10以及填充于调整控制第一沟槽3内的调整控制第一沟槽多晶硅基体；
具体地，采用本技术领域常用的技术手段电极多晶硅，从而能充于沟道沟槽2内的沟道沟槽多晶硅10以及填充于调整控制第一沟槽3内的调整控制第一沟槽多晶硅基体，同时，在调整控制第二沟槽18内还能得到调整控制第二导电多晶硅7。
步骤4、对上述调整控制第一沟槽3内的调整控制第一沟槽多晶硅基体刻蚀，以能形成调整控制第一沟槽下导电多晶硅15；
具体地，采用本技术领域常用的技术手段进对调整控制第一沟槽3内的调整控制第一沟槽多晶硅基体刻蚀，在刻蚀后，能得到调整控制第一沟槽下导电多晶硅15，具体刻蚀工艺条件以及过程均为本技术领域人员所熟知，此处不再赘述。
步骤5、对调整控制第一沟槽3内的调整控制第一沟槽氧化基层刻蚀，以能得到与调整控制第一沟槽下导电多晶硅15正对应的调整控制第一沟槽下绝缘氧化层；
具体地，采用本技术领域常用的技术手段仅对调整控制第一沟槽3内的调整控制第一沟槽氧化基层刻蚀，在刻蚀后，得到与调整控制第一沟槽下导电多晶硅15正对应的调整控制第一沟槽下绝缘氧化层，具体对调整控制第一沟槽氧化基层刻蚀的工艺条件以及过程均可以根据需要选择，为本技术领域人员所熟知，此处不再赘述。
步骤6、在调整控制第一沟槽3内制备调整控制第一沟槽内上绝缘氧化层，所述调整控制第一沟槽内上绝缘氧化层覆盖调整控制第一沟槽3的侧壁，并能覆盖调整控制第一沟槽下导电多晶硅15；
具体地，在调整控制第一沟槽3内再次实施氧化工艺，以能制备得到调整控制第一沟槽内上绝缘氧化层，具体氧化工艺的过程等均可以根据需要选择，此处不再赘述。
步骤7、在调整控制第一沟槽3内进行多晶硅淀积，以能得到填充在调整控制第一沟槽3内的调整控制第一沟槽上导电多晶硅8，所述调整控制第一沟槽上导电多晶硅8通过调整控制第一沟槽内上绝缘氧化层与调整控制第一沟槽下导电多晶硅15绝缘隔离，调整控制第一沟槽内上绝缘氧化层与调整控制第一沟槽下绝缘氧化层接触，以能形成调整控制第一沟槽内绝缘氧化层17；
具体地，在调整控制第一沟槽3内再次进行多晶硅淀积工艺，从而能能调整控制第一沟槽上导电多晶硅8，其中，调整控制第一沟槽上导电多晶硅8通过调整控制第一沟槽内上绝缘氧化层与调整控制第一沟槽下导电多晶硅15绝缘隔离，调整控制第一沟槽3内上绝缘氧化层与调整控制第一沟槽下绝缘氧化层接触，以能形成调整控制第一沟槽内绝缘氧化层17。
步骤8、在半导体衬底1内的上部制备P型区4以及位于所述P型区4内的N+源区5，沟道沟槽2、调整控制第一沟槽3均贯穿半导体衬底1内上部的P型区4，沟道沟槽2、调整控制第一沟槽3相应的槽底均位于P型区4的下方；沟道沟槽2远离调整控制第一沟槽3的外侧壁与设置于P型区4内的N+源区5接触；
具体地，采用本技术领域常用的技术手段能制备得到P型区4以及N+源区5，从而利用沟道沟槽2能形成功率半导体器件的导电沟道，具体与现有相一致，此处不再赘述。
步骤9、在半导体衬底1的正面制备所需的源极金属6以及栅极金属，其中，调整控制第一沟槽上导电多晶硅8与半导体衬底1上方的栅极金属电连接，调整控制第一沟槽下导电多晶硅15与半导体衬底1上方的源极金属6电连接，且沟道沟槽多晶硅10与栅极金属电连接。
具体地，采用本技术领域常用的技术手段能制备得到源极6以及栅极金属，源极金属6、栅极金属的具体作用以及连接配合关系，均可以参考上述说明，此处不再赘述。
进一步地，还包括制备于半导体衬底1背面的背面电极结构，通过所述背面电极结构与半导体衬1底间的连接配合，以能形成所需的功率半导体器件。
本发明实施例中，通过现有常用的背面工艺，能制备得到背面电极结构，具体背面工艺的过程可以根据实际需要选择，此处不再赘述。
图1中示出了功率半导体器件为IGBT器件时的背面电极结构，其中，功率半导体器件为IGBT器件时，所述背面电极结构包括设置于半导体衬底1背面上的FS缓冲层12、设置于FS缓冲层12上的P+集电区13以及与所述P+集电区13欧姆接触的集电极金属层14。
本发明实施例中，通过集电极金属层14能形成功率半导体器件的漏电极，具体与现有相一致，此处不再赘述。
Claims (10)
1.一种能抑制开关震荡的功率半导体器件，包括第一导电类型的半导体衬底以及设置于所述半导体衬底中心区的元胞区；所述元胞区包括若干并联分布的元胞，且元胞采用沟槽结构；其特征是：
在功率半导体器件的截面上，元胞包括沟道沟槽以及至少一个位于所述沟道沟槽之间的调整控制第一沟槽，沟道沟槽、调整控制第一沟槽均贯穿半导体衬底内上部的第二导电类型区，沟道沟槽、调整控制第一沟槽相应的槽底均位于第二导电类型区的下方；沟道沟槽远离调整控制第一沟槽的外侧壁与设置于第二导电类型区内的第一导电类型源区接触；
在调整控制第一沟槽内设置调整控制第一沟槽上导电多晶硅以及位于所述调整控制第一沟槽上导电多晶硅正下方的调整控制第一沟槽下导电多晶硅，调整控制第一沟槽上导电多晶硅通过位于调整控制第一沟槽内的调整控制第一沟槽内绝缘氧化层与调整控制第一沟槽下导电多晶硅绝缘隔离，且调整控制第一沟槽上导电多晶硅通过调整控制第一沟槽内绝缘氧化层与调整控制第一沟槽的侧壁绝缘隔离，调整控制第一沟槽下导电多晶硅通过调整控制第一沟槽内绝缘氧化层与调整控制第一沟槽的侧壁以及底壁绝缘隔离；
调整控制第一沟槽上导电多晶硅与半导体衬底上方的栅极金属电连接，调整控制第一沟槽下导电多晶硅与半导体衬底上方的源极金属电连接。
2.根据权利要求1所述的能抑制开关震荡的功率半导体器件，其特征是：元胞还包括位于沟道沟槽之间的调整控制第二沟槽，在所述调整控制第二沟槽内设置调整控制第二导电多晶硅，所述调整控制第二导电多晶硅通过调整控制第二沟槽内的调整控制第二沟槽内绝缘氧化层与所述调整控制第二沟槽的侧壁以及底壁绝缘隔离，调整控制第二导电多晶硅与源极金属电连接。
3.根据权利要求1或2所述的能抑制开关震荡的功率半导体器件，其特征是：在所述沟道沟槽内设置沟道沟槽多晶硅，所述沟道沟槽多晶硅通过位于沟道沟槽内的沟道沟槽绝缘氧化层与所在沟道沟槽的侧壁以及底壁绝缘隔离，沟道沟槽多晶硅与栅极金属电连接。
4.根据权利要求2所述的能抑制开关震荡的功率半导体器件，其特征是：所述沟道沟槽、调整控制第二沟槽为同一工艺步骤层。
5.根据权利要求1或2所述的能抑制开关震荡的功率半导体器件，其特征是：还包括设置于半导体衬底背面的背面电极结构，通过所述背面电极结构与半导体衬底间的连接配合，以能形成所需的功率半导体器件。
6.根据权利要求5所述的能抑制开关震荡的功率半导体器件，其特征是：功率半导体器件为IGBT器件时，所述背面电极结构包括设置于半导体衬底背面上的FS缓冲层、设置于FS缓冲层上的第二导电类型集电区以及与所述第二导电类型集电区欧姆接触的集电极金属层。
7.一种能抑制开关振荡的功率半导体器件的制备方法，其特征是，用于制备权利要求1所述的功率半导体器件，所述制备方法包括如下步骤：
步骤1、提供第一导电类型的半导体衬底，并对所述半导体衬底的正面进行沟槽刻蚀，以能得到沟道沟槽以及至少一个调整控制第一沟槽；
步骤2、在上述沟道沟槽内制备沟道沟槽绝缘氧化层，所述沟道沟槽绝缘氧化层覆盖沟道沟槽的侧壁以及底壁；同时，能在调整控制第一沟槽内形成调整控制第一沟槽氧化基层，调整控制第一沟道氧化基层覆盖调整控制第一沟槽的侧壁以及底壁；
步骤3、在半导体衬底正面上方进行多晶硅淀积，以能得到填充于沟道沟槽内的沟道沟槽多晶硅以及填充于调整控制第一沟槽内的调整控制第一沟槽多晶硅基体；
步骤4、对上述调整控制第一沟槽内的调整控制第一沟槽多晶硅基体刻蚀，以能形成调整控制第一沟槽下导电多晶硅；
步骤5、对调整控制第一沟槽内的调整控制第一沟槽氧化基层刻蚀，以能得到与调整控制第一沟槽下导电多晶硅正对应的调整控制第一沟槽下绝缘氧化层；
步骤6、在调整控制第一沟槽内制备调整控制第一沟槽内上绝缘氧化层，所述调整控制第一沟槽内上绝缘氧化层覆盖调整控制第一沟槽的侧壁，并能覆盖调整控制第一沟槽下导电多晶硅；
步骤7、在调整控制第一沟槽内进行多晶硅淀积，以能得到填充在调整控制第一沟槽内的调整控制第一沟槽上导电多晶硅，所述调整控制第一沟槽上导电多晶硅通过调整控制第一沟槽内上绝缘氧化层与调整控制第一沟槽下导电多晶硅绝缘隔离，调整控制第一沟槽内上绝缘氧化层与调整控制第一沟槽下绝缘氧化层接触，以能形成调整控制第一沟槽内绝缘氧化层；
步骤8、在半导体衬底内的上部制备第二导电类型区以及位于所述第二导电类型区内的第一导电类型源区，沟道沟槽、调整控制第一沟槽均贯穿半导体衬底内上部的第二导电类型区，沟道沟槽、调整控制第一沟槽相应的槽底均位于第二导电类型区的下方；沟道沟槽远离调整控制第一沟槽的外侧壁与设置于第二导电类型区内的第一导电类型源区接触；
步骤9、在半导体衬底的正面制备所需的源极金属以及栅极金属，其中，调整控制第一沟槽上导电多晶硅与半导体衬底上方的栅极金属电连接，调整控制第一沟槽下导电多晶硅与半导体衬底上方的源极金属电连接，且沟道沟槽多晶硅与栅极金属电连接。
8.根据权利要求7所述能抑制开关振荡的功率半导体器件的制备方法，其特征是，对半导体衬底进行沟槽刻蚀时，还能同时得到调整控制第二沟槽，在所述调整控制第二沟槽内设置调整控制第二导电多晶硅，所述调整控制第二导电多晶硅通过调整控制第二沟槽内的调整控制第二沟槽内绝缘氧化层与所述调整控制第二沟槽的侧壁以及底壁绝缘隔离，调整控制第二导电多晶硅与源极金属电连接。
9.根据权利要求7或8所述能抑制开关振荡的功率半导体器件的制备方法，其特征是，还包括制备于半导体衬底背面的背面电极结构，通过所述背面电极结构与半导体衬底间的连接配合，以能形成所需的功率半导体器件。
10.根据权利要求9所述能抑制开关振荡的功率半导体器件的制备方法，其特征是，功率半导体器件为IGBT器件时，所述背面电极结构包括设置于半导体衬底背面上的FS缓冲层、设置于FS缓冲层上的第二导电类型集电区以及与所述第二导电类型集电区欧姆接触的集电极金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111369712.7A CN114093930B (zh) | 2021-11-18 | 2021-11-18 | 能抑制开关震荡的功率半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111369712.7A CN114093930B (zh) | 2021-11-18 | 2021-11-18 | 能抑制开关震荡的功率半导体器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114093930A true CN114093930A (zh) | 2022-02-25 |
| CN114093930B CN114093930B (zh) | 2023-09-19 |
Family
ID=80301683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111369712.7A Active CN114093930B (zh) | 2021-11-18 | 2021-11-18 | 能抑制开关震荡的功率半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114093930B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114975620A (zh) * | 2022-05-31 | 2022-08-30 | 江苏中科君芯科技有限公司 | 低输入电容的沟槽型igbt器件及制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090189181A1 (en) * | 2008-01-28 | 2009-07-30 | Denso Corporation | Semiconductor device having insulated gate semiconductor element, and insulated gate bipolar transistor |
| CN101719495A (zh) * | 2008-09-30 | 2010-06-02 | 英飞凌科技奥地利有限公司 | 半导体器件及其制造方法 |
| US20170069741A1 (en) * | 2015-09-08 | 2017-03-09 | Magnachip Semiconductor, Ltd. | Power semiconductor device |
| CN110323274A (zh) * | 2018-03-29 | 2019-10-11 | 英飞凌科技股份有限公司 | 具有dV/dt可控性和低栅极电荷的IGBT |
| CN110890422A (zh) * | 2019-12-02 | 2020-03-17 | 江苏宏微科技股份有限公司 | 一种沟槽igbt及其制作方法 |
| CN111293168A (zh) * | 2018-12-10 | 2020-06-16 | 深圳尚阳通科技有限公司 | Igbt器件及其制造方法 |
| CN111509049A (zh) * | 2020-03-19 | 2020-08-07 | 娜美半导体有限公司 | 一种屏蔽栅沟槽式金属氧化物半导体场效应管 |
| CN111613667A (zh) * | 2019-02-25 | 2020-09-01 | 富士电机株式会社 | 绝缘栅极型半导体装置及其制造方法 |
| CN113314587A (zh) * | 2021-05-11 | 2021-08-27 | 上海睿驱微电子科技有限公司 | 一种增强型沟槽栅igbt及其形成方法 |
-
2021
- 2021-11-18 CN CN202111369712.7A patent/CN114093930B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090189181A1 (en) * | 2008-01-28 | 2009-07-30 | Denso Corporation | Semiconductor device having insulated gate semiconductor element, and insulated gate bipolar transistor |
| CN101719495A (zh) * | 2008-09-30 | 2010-06-02 | 英飞凌科技奥地利有限公司 | 半导体器件及其制造方法 |
| US20170069741A1 (en) * | 2015-09-08 | 2017-03-09 | Magnachip Semiconductor, Ltd. | Power semiconductor device |
| CN110323274A (zh) * | 2018-03-29 | 2019-10-11 | 英飞凌科技股份有限公司 | 具有dV/dt可控性和低栅极电荷的IGBT |
| CN111293168A (zh) * | 2018-12-10 | 2020-06-16 | 深圳尚阳通科技有限公司 | Igbt器件及其制造方法 |
| CN111613667A (zh) * | 2019-02-25 | 2020-09-01 | 富士电机株式会社 | 绝缘栅极型半导体装置及其制造方法 |
| CN110890422A (zh) * | 2019-12-02 | 2020-03-17 | 江苏宏微科技股份有限公司 | 一种沟槽igbt及其制作方法 |
| CN111509049A (zh) * | 2020-03-19 | 2020-08-07 | 娜美半导体有限公司 | 一种屏蔽栅沟槽式金属氧化物半导体场效应管 |
| CN113314587A (zh) * | 2021-05-11 | 2021-08-27 | 上海睿驱微电子科技有限公司 | 一种增强型沟槽栅igbt及其形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114975620A (zh) * | 2022-05-31 | 2022-08-30 | 江苏中科君芯科技有限公司 | 低输入电容的沟槽型igbt器件及制备方法 |
| CN114975620B (zh) * | 2022-05-31 | 2024-04-19 | 江苏中科君芯科技有限公司 | 低输入电容的沟槽型igbt器件及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114093930B (zh) | 2023-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9245963B2 (en) | Insulated gate semiconductor device structure | |
| US10355125B2 (en) | Electrode contact structure for semiconductor device | |
| US6683346B2 (en) | Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge | |
| CN102656697B (zh) | 半导体装置 | |
| US8921184B2 (en) | Method of making an electrode contact structure and structure therefor | |
| TW201939616A (zh) | 橫向擴散金屬氧化物半導體（ｌｄｍｏｓ）電晶體及其製造方法 | |
| CN112864249A (zh) | 低栅漏电荷的沟槽型功率半导体器件及其制备方法 | |
| CN116884972A (zh) | 一种sgt功率器件及其制作方法 | |
| CN114093930A (zh) | 能抑制开关震荡的功率半导体器件及其制备方法 | |
| CN112652652A (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN110690272A (zh) | 一种结合屏蔽栅的sj mos器件结构及其制作方法 | |
| CN110649097A (zh) | 一种高压p沟道HEMT器件 | |
| CN113270475A (zh) | 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 | |
| CN106935645B (zh) | 具有底部栅极的金氧半场效晶体管功率元件 | |
| TW201731100A (zh) | Vdmos及其製造方法 | |
| CN110364568B (zh) | Igbt器件及其形成方法 | |
| CN110707155A (zh) | 能改善反向恢复特性的屏蔽栅mos结构及其制作方法 | |
| CN107731926B (zh) | 提高耐压范围的mosfet器件及其制备方法 | |
| CN114975621A (zh) | 能提升短路能力的igbt器件及制备方法 | |
| CN210628318U (zh) | 一种Split Gate-IGBT结构及器件 | |
| CN113555414A (zh) | 沟槽型碳化硅场效应晶体管及其制备方法 | |
| CN113270474A (zh) | 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 | |
| CN112002751A (zh) | 碳化硅vdmosfet器件的元胞结构、其制备方法及碳化硅vdmosfet器件 | |
| CN110504306B (zh) | 具有可调电容的沟槽栅igbt器件 | |
| CN113690301B (zh) | 半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220908 Address after: Room 1106-3, No. 62, Suyuan Avenue, Jiangning Development Zone, Nanjing City, Jiangsu Province, 211100 (Jiangning Development Zone) Applicant after: Jiangsu Chip Long March Microelectronics Group Co.,Ltd. Applicant after: Nanjing Xinchangzheng Technology Co.,Ltd. Address before: 211100 block A2, Jiulong lake international enterprise headquarters park, No. 19, Suyuan Avenue, Jiangning District, Nanjing, Jiangsu Province Applicant before: Nanjing Xinchangzheng Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |