CN114093768A - Trench VDMOS中Gate的保护方法、装置、电子设备及介质 - Google Patents
Trench VDMOS中Gate的保护方法、装置、电子设备及介质 Download PDFInfo
- Publication number
- CN114093768A CN114093768A CN202210063004.9A CN202210063004A CN114093768A CN 114093768 A CN114093768 A CN 114093768A CN 202210063004 A CN202210063004 A CN 202210063004A CN 114093768 A CN114093768 A CN 114093768A
- Authority
- CN
- China
- Prior art keywords
- layer
- initial
- target
- protection
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 218
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 117
- 239000000463 material Substances 0.000 claims abstract description 91
- 238000001259 photo etching Methods 0.000 claims abstract description 61
- 238000000227 grinding Methods 0.000 claims abstract description 41
- 238000000151 deposition Methods 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 238000003860 storage Methods 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 362
- 239000011241 protective layer Substances 0.000 claims description 96
- 230000008569 process Effects 0.000 claims description 47
- 229920002120 photoresistant polymer Polymers 0.000 claims description 44
- 229920005591 polysilicon Polymers 0.000 claims description 43
- 239000000956 alloy Substances 0.000 claims description 38
- 238000004544 sputter deposition Methods 0.000 claims description 36
- 229910045601 alloy Inorganic materials 0.000 claims description 34
- 230000001681 protective effect Effects 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 24
- 238000009413 insulation Methods 0.000 claims description 20
- 230000008021 deposition Effects 0.000 claims description 12
- 238000009826 distribution Methods 0.000 claims description 12
- 230000001590 oxidative effect Effects 0.000 claims description 12
- 238000000206 photolithography Methods 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 238000002360 preparation method Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000004026 adhesive bonding Methods 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 8
- 239000007772 electrode material Substances 0.000 claims description 8
- 239000007788 liquid Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000004590 computer program Methods 0.000 claims description 6
- 238000005137 deposition process Methods 0.000 claims description 6
- 238000005507 spraying Methods 0.000 claims description 6
- 239000003292 glue Substances 0.000 claims description 4
- 239000002893 slag Substances 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 14
- 238000005498 polishing Methods 0.000 description 8
- 239000000654 additive Substances 0.000 description 6
- 230000000996 additive effect Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000007726 management method Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000009835 boiling Methods 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000018044 dehydration Effects 0.000 description 2
- 238000006297 dehydration reaction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体技术领域，揭露了一种Trench VDMOS中Gate的保护方法，包括：在初始外延基底的沟槽内注入并光刻初始栅极多晶硅层，得到目标栅极多晶硅层，在目标栅极多晶硅层上方，注入并研磨初始第一保护层，得到目标第一保护层，部分去除初始外延基底及初始外延基底，得到初始第一保护基底，在初始第一保护基底上加入基极材料及N+源区，得到目标第一基极基底，在目标第一基极基底的上方，沉积并光刻初始第二保护层，得到目标第二保护层，制备金属层，得到目标Gate保护晶体管。本发明还提出一种Trench VDMOS中Gate的保护装置、电子设备以及计算机可读存储介质。本发明可以解决栅极得不到很好的保护，导致overlay偏差效应及源端与栅极短路的问题。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种Trench VDMOS中Gate的保护方法、装置、电子设备及计算机可读存储介质。
背景技术
双扩散金属氧化物半导体（vertical double-diffused metaloxidesemiconductor field effect transistor,简称VDMOS）晶体管具有双极晶体管和普通金属氧化物器件的优点，在开关应用及线性应用中，是理想的功率器件，因此，在电子开关、电子镇流器及逆变器等电子设备中得到广泛的应用。
但随着VDMOS的发展，VDMOS中组件的间距（pitch）越来越小，栅极与其它组件对齐的精准度（overlay）受到限制，接触孔面积不能实现最大化，栅极也得不到很好的保护，导致overlay偏差效应及源端与栅极短路等现象出现。
发明内容
本发明提供一种Trench VDMOS中Gate的保护方法、装置及计算机可读存储介质，其主要目的在于解决栅极与其它组件对齐的精准度（overlay）受到限制，接触孔面积不能实现最大化，栅极也得不到很好的保护，导致overlay偏差效应及源端与栅极短路的问题。
为实现上述目的，本发明提供的一种Trench VDMOS中Gate的保护方法，包括：
获取待氧化外延基底，氧化所述待氧化外延基底的外延区，得到初始外延基底；
在所述初始外延基底的沟槽内，注入预制的多晶硅，得到初始栅极多晶硅层，对所述初始栅极多晶硅层进行光刻，得到目标栅极多晶硅层；
在所述目标栅极多晶硅层的上方，注入预制的第一绝缘保护材料，得到初始第一保护层，对所述初始第一保护层进行研磨，得到目标第一保护层；
根据所述第一绝缘保护层的位置，去除所述初始外延基底的部分氧化层，根据所述初始外延基底的沟槽深度，去除所述初始外延基底的部分外延层，得到初始第一保护基底；
在所述初始第一保护基底上，加入预制的基极材料，得到初始第一基极基底，在所述初始第一基极基底的沟槽口两端，添加N+源区，得到目标第一基极基底；
在所述目标第一基极基底的上方，沉积预制的第二绝缘保护材料，得到初始第二保护层，对所述初始第二保护层进行光刻，得到目标第二保护层；
在所述目标第一保护层、目标第二保护层、N+源区及基极材料的上方制备金属层，得到目标Gate保护晶体管。
可选地，所述获取待氧化外延基底，包括：
获取晶体管衬底，在所述晶体管衬底上生长外延层；
获取晶体管沟槽分布位置；
根据所述晶体管沟槽分布位置，在所述外延层上刻蚀出预定数目的沟槽，得到所述待氧化外延基底。
可选地，所述对所述初始栅极多晶硅层进行光刻，得到目标栅极多晶硅层，包括：
获取栅极光刻版，在所述初始栅极多晶硅层的表面均匀喷射预制的光刻胶，得到初始栅极光刻胶层；
利用所述栅极光刻版，根据预设的栅极光刻流程，对所述初始栅极光刻胶层进行光刻，得到目标栅极光刻胶层；
利用预构建的刻蚀工艺，根据所述目标栅极光刻胶层，对所述初始栅极多晶硅层进行刻蚀，得到所述目标栅极多晶硅层。
可选地，所述对所述初始第一保护层进行研磨，得到目标第一保护层，包括：
根据所述第一绝缘保护材料的物理及化学属性，配置研磨液；
根据所述初始外延基底的外延层水平高度，确定研磨高度；
利用所述研磨液，根据预构建的研磨流程及所述研磨高度，对所述初始第一保护层进行研磨，得到所述目标第一保护层。
可选地，所述在所述目标第一基极基底的上方，沉积预制的第二绝缘保护材料，得到初始第二保护层，包括：
根据所述目标第一保护层的高度，确定沉积高度；
按照所述N+源区的材料及第一绝缘保护材料的物质属性确定第二绝缘保护材料；
利用预构建的沉积工艺流程，根据所述沉积高度，将所述第二绝缘保护材料沉积在所述目标第一基极基底的上方，得到所述初始第二保护层。
可选地，所述对所述初始第二保护层进行光刻，得到目标第二保护层，包括：
根据所述N+源区在所述基极材料中的边界位置，确定所述初始第二保护层的光刻位置；
利用预构建的匀胶工艺，对所述初始第二保护层进行涂胶，得到第二保护光刻胶层；
利用预构建的保护层光刻流程，根据所述初始第二保护层的光刻位置，对所述第二保护光刻胶层进行光刻，得到目标保护光刻胶层；
利用所述目标保护光刻胶层，对所述初始第二保护层进行刻蚀，得到所述目标第二保护层。
可选地，所述在所述目标第一保护层、目标第二保护层、N+源区及基极材料的上方制备金属层，得到目标Gate保护晶体管，包括：
根据所述目标第一保护层的高度，确定合金溅射厚度；
对所述目标第一保护层、目标第二保护层、N+源区及基极材料，进行清洗，得到待溅射区域；
根据所述合金溅射厚度，利用预构建的溅射工艺，将预制的合金材料溅射至所述待溅射区域，得到初始溅射合金层；
按照预设的晶体管功能区分布，对所述初始溅射合金层进行光刻，得到待连接功能区；
按照预定的连接工艺流程，连接所述待连接功能区，得到目标溅射合金层；
对所述目标溅射合金层进行硅渣清理操作，得到所述目标Gate保护晶体管。
为了解决上述问题，本发明还提供一种Trench VDMOS中Gate的保护装置，所述装置包括：
初始外延基底获取模块，用于获取待氧化外延基底，氧化所述待氧化外延基底的外延区，得到初始外延基底；
目标栅极多晶硅层制备模块，用于在所述初始外延基底的沟槽内，注入预制的多晶硅，得到初始栅极多晶硅层，对所述初始栅极多晶硅层进行光刻，得到目标栅极多晶硅层；
目标第一保护层制备模块，用于在所述目标栅极多晶硅层的上方，注入预制的第一绝缘保护材料，得到初始第一保护层，对所述初始第一保护层进行研磨，得到目标第一保护层；
目标第一基极基底获取模块，用于根据所述第一绝缘保护层的位置，去除所述初始外延基底的部分氧化层，根据所述初始外延基底的沟槽深度，去除所述初始外延基底的部分外延层，得到初始第一保护基底；在所述初始第一保护基底上，加入预制的基极材料，得到初始第一基极基底，在所述初始第一基极基底的沟槽口两端，添加N+源区，得到目标第一基极基底；
目标第二保护层获取模块，用于在所述目标第一基极基底的上方，沉积预制的第二绝缘保护材料，得到初始第二保护层，对所述初始第二保护层进行光刻，得到目标第二保护层；
金属层制备模块，用于在所述目标第一保护层、目标第二保护层、N+源区及基极材料的上方制备金属层，得到目标Gate保护晶体管。
为了解决上述问题，本发明还提供一种电子设备，所述电子设备包括：
存储器，存储至少一个指令；及处理器，执行所述存储器中存储的指令以实现上述所述的Trench VDMOS中Gate的保护方法。
为了解决上述问题，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质中存储有至少一个指令，所述至少一个指令被电子设备中的处理器执行以实现上述所述的Trench VDMOS中Gate的保护方法。
相比于背景技术所述：栅极与其它组件对齐的精准度（overlay）受到限制，接触孔面积不能实现最大化，栅极也得不到很好的保护，导致overlay偏差效应及源端与栅极短路的现象，本发明实施例通过在所述目标栅极多晶硅层的上方注入两层保护层，实现对所述晶体管中栅极的保护，首先需要将所述待氧化外延基底进行氧化，得到所述初始外延基底，再通过注入多晶硅，得到所述初始栅极多晶硅层，随后光刻所述初始栅极多晶硅层，得到所述目标栅极多晶硅层，得到所述目标栅极多晶硅层后，首先需要在所述目标栅极多晶硅层的上方注入所述第一绝缘保护材料并进行研磨，得到所述目标第一保护层，再对所述初始外延层的部分氧化层及外延层进行去除，在去除后的部分外延层处加入所述基极材料并添加所述N+源区，得到所述目标第一基极基底，再进行所述目标第二保护层的构建，当两层保护层都构建完毕后，进行最后的金属层制备，即可得到所述目标Gate保护晶体管。因此本发明提出的Trench VDMOS中Gate的保护方法、装置、电子设备及计算机可读存储介质，可以解决栅极与其它组件对齐的精准度（overlay）受到限制，接触孔面积不能实现最大化，栅极也得不到很好的保护，导致overlay偏差效应及源端与栅极短路的问题。
附图说明
图1为本发明一实施例提供的Trench VDMOS中Gate的保护方法的流程示意图；
图2为图1中其中一个步骤的详细实施流程示意图；
图3为图1中另一个步骤的详细实施流程示意图；
图4为本发明一实施例提供的Trench VDMOS中Gate的保护方法的初始外延基底的示意图；
图5为本发明一实施例提供的Trench VDMOS中Gate的保护方法的初始栅极多晶硅层的示意图；
图6为本发明一实施例提供的Trench VDMOS中Gate的保护方法的目标栅极多晶硅层的示意图；
图7为本发明一实施例提供的Trench VDMOS中Gate的保护方法的初始第一保护层的示意图；
图8为本发明一实施例提供的Trench VDMOS中Gate的保护方法的目标第一保护层的示意图；
图9为本发明一实施例提供的Trench VDMOS中Gate的保护方法的去除所述初始外延基底的部分氧化层后的示意图；
图10为本发明一实施例提供的Trench VDMOS中Gate的保护方法的初始第一基极基底的示意图；
图11为本发明一实施例提供的Trench VDMOS中Gate的保护方法的初始第二保护层的示意图；
图12为本发明一实施例提供的Trench VDMOS中Gate的保护方法的目标第二保护层的示意图；
图13为本发明一实施例提供的Trench VDMOS中Gate的保护方法的目标Gate保护晶体管的示意图；
图14为本发明一实施例提供的Trench VDMOS中Gate的保护装置的功能模块图；
图15为本发明一实施例提供的实现所述Trench VDMOS中Gate的保护方法的电子设备的结构示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本申请实施例提供一种Trench VDMOS中Gate的保护方法。所述Trench VDMOS中Gate的保护方法的执行主体包括但不限于服务端、终端等能够被配置为执行本申请实施例提供的该方法的电子设备中的至少一种。换言之，所述Trench VDMOS中Gate的保护方法可以由安装在终端设备或服务端设备的软件或硬件来执行，所述软件可以是区块链平台。所述服务端包括但不限于：单台服务器、服务器集群、云端服务器或云端服务器集群等。
参照图1所示，为本发明一实施例提供的Trench VDMOS中Gate的保护方法的流程示意图。在本实施例中，所述Trench VDMOS中Gate的保护方法包括：
S1、获取待氧化外延基底，氧化所述待氧化外延基底的外延区，得到初始外延基底。
可解释的，所述待氧化外延基底指在预构建的晶体管衬底上生长外延层后，在所述外延层上刻蚀预定个数的沟槽所形成的晶体管基底结构。所述初始外延基底指将所述待氧化外延基底的沟槽内表面及外延层外表面，进行氧化后，得到的晶体管基底结构。
详细地，参阅图2所示，所述获取待氧化外延基底，包括：
S11、获取晶体管衬底，在所述晶体管衬底上生长外延层；
S12、获取晶体管沟槽分布位置；
S13、根据所述晶体管沟槽分布位置，在所述外延层上刻蚀出预定数目的沟槽，得到所述待氧化外延基底。
应明白的，所述晶体管衬底可以为N型的衬底(即N+Substrate)。所述外延层可以表示为N-epi。所述待氧化外延基底的外延层可包括所述待氧化外延基底的沟槽内表面及沟槽外的外延层表面。
可理解的，可以通过通入氧气（
）或水汽(
)与外延层晶片（
）在高温下反应，进行场氧化，生成氧化层（
）。在进行所述场氧化之前，需要对所述待氧化外延基底进行清洗，去除杂质，影响氧化效果。在进行场氧化后，需要进行氧化层厚度测试，防出现IDSS及IGSS等漏电情况的发生。
详细地，所述初始外延基底可参阅图4所示。
S2、在所述初始外延基底的沟槽内，注入预制的多晶硅，得到初始栅极多晶硅层，对所述初始栅极多晶硅层进行光刻，得到目标栅极多晶硅层。
可解释的所述多晶硅可以表示为Poly，所述初始栅极多晶硅层指在所述初始外延基底的沟槽内注入所述多晶硅后，形成的多晶硅层，所述初始栅极多晶硅层在形成后，可高于所述外延层。详细地，所述初始栅极多晶硅层可参阅图5所示。
详细地，参阅图3所示，所述对所述初始栅极多晶硅层进行光刻，得到目标栅极多晶硅层，包括：
S21、获取栅极光刻版，在所述初始栅极多晶硅层的表面均匀喷射预制的光刻胶，得到初始栅极光刻胶层；
S22、利用所述栅极光刻版，根据预设的栅极光刻流程，对所述初始栅极光刻胶层进行光刻，得到目标栅极光刻胶层；
S23、利用预构建的刻蚀工艺，根据所述目标栅极光刻胶层，对所述初始栅极多晶硅层进行刻蚀，得到所述目标栅极多晶硅层。
可解释的，所述栅极光刻版指预先构建的含有所述目标栅极光刻胶层应光刻的具体形状的模板。在将所述光刻胶喷涂到所述初始栅极多晶硅层的表面前，可先将所述初始栅极多晶硅层进行脱水烘焙或涂敷能增加所述光刻胶在所述初始栅极多晶硅层表面附着能力的化合物，例如：六甲基乙硅氮烷。
所述栅极光刻流程及刻蚀工艺包括对所述初始栅极光刻胶层进行的光刻工艺流程，包括：涂胶、曝光、显影、检验、坚膜、打胶、干法刻蚀、湿法腐蚀、去胶及检验等工序，在此不再赘述。
应明白的，所述目标栅极多晶硅层指所述初始栅极多晶硅层，经过所述栅极光刻流程及所述刻蚀工艺后，得到的在所述初始外延基底的沟槽内，淀积的具有一定厚度及形状的多晶硅层。详细地，所述目标栅极多晶硅层可参阅图6所示。
可理解的，在所述目标栅极多晶硅层的分压环位置可注入预定浓度的B+离子，以提高DMOS耐压。
S3、在所述目标栅极多晶硅层的上方，注入预制的第一绝缘保护材料，得到初始第一保护层，对所述初始第一保护层进行研磨，得到目标第一保护层。
可解释的，所述第一绝缘保护材料可以为SiN。所述目标第一保护层指在所述第一绝缘保护材料注入后，经过研磨，得到的与所述初始外延层的上表面平齐的保护层。
详细地，所述初始第一保护层，可参阅图7所示，所述目标第一保护层可参阅图8所示。
本发明实施例中，所述对所述初始第一保护层进行研磨，得到目标第一保护层，包括：
根据所述第一绝缘保护材料的物理及化学属性，配置研磨液；
根据所述初始外延基底的外延层水平高度，确定研磨高度；
利用所述研磨液，根据预构建的研磨流程及所述研磨高度，对所述初始第一保护层进行研磨，得到所述目标第一保护层。
可解释的，所述研磨液指由研磨材料及化学添加剂混合而成的混合物，其中，所述研磨材料主要是石英、二氧化硅及氧化铈等，所述化学添加剂可以根据所述第一绝缘保护材料进行选择，这些化学添加剂要和所述第一绝缘保护材料进行反应，弱化分子联结，使得研磨的过程更加容易。
本发明实施例中，可采用化学机械研磨（CMP）的方法对所述初始第一保护层进行研磨，其中，所述化学机械研磨（CMP）为现有技术，在此不再赘述。
S4、根据所述第一绝缘保护层的位置，去除所述初始外延基底的部分氧化层，根据所述初始外延基底的沟槽深度，去除所述初始外延基底的部分外延层，得到初始第一保护基底。
可解释的，所述初始第一保护基底指在将所述初始外延基底的部分氧化层去除至所述目标第一保护层与所述目标栅极多晶硅层的表面接触点处，再将所述初始外延基底的外延层去除至所述初始外延基底中的沟槽底部区域，得到的基底。
本发明实施例中，所述根据所述第一绝缘保护层的位置，去除所述初始外延基底的部分氧化层，包括：
测量所述第一绝缘保护层与所述目标栅极多晶硅层的外表面结合位置，得到氧化层去除截止处；
将所述初始外延基底的氧化层，去除至所述氧化层去除截止处。
详细地，所述去除所述初始外延基底的部分氧化层，可参阅图9所示。
本发明实施例中，所述根据所述初始外延基底的沟槽深度，去除所述初始外延基底的部分外延层，得到初始第一保护基底，包括：
测量所述初始外延基底的沟槽底部，在所述初始外延基底的位置，得到沟槽底部深度；
将所述外延层去除至所述沟槽底部深度的位置处，得到所述初始第一保护基底。
S5、在所述初始第一保护基底上，加入预制的基极材料，得到初始第一基极基底，在所述初始第一基极基底的沟槽口两端，添加N+源区，得到目标第一基极基底。
可解释的，所述基极材料可表示为P-Base。详细地，所述初始第一基极基底可参阅图10所示。
S6、在所述目标第一基极基底的上方，沉积预制的第二绝缘保护材料，得到初始第二保护层，对所述初始第二保护层进行光刻，得到目标第二保护层。
可选择的，所述第二绝缘保护材料可以为PSG、NSG及BSG等绝缘材料。
本发明实施例中，所述在所述目标第一基极基底的上方，沉积预制的第二绝缘保护材料，得到初始第二保护层，包括：
根据所述目标第一保护层的高度，确定沉积高度；
按照所述N+源区的材料及第一绝缘保护材料的物质属性确定第二绝缘保护材料；
利用预构建的沉积工艺流程，根据所述沉积高度，将所述第二绝缘保护材料沉积在所述目标第一基极基底的上方，得到所述初始第二保护层。
可选择的，可以采用PSG沉积的方法，将所述第二绝缘保护材料（PSG）沉积在所述目标第一基极基底的上方，可以采用氩气作为携带气体通过
、
、
及
之间的反应完成PSG沉积。所述PSG沉积为现有沉积工艺，在此不再赘述，详细地，所述初始第二保护层可参阅图11所示。
本发明实施例中，所述对所述初始第二保护层进行光刻，得到目标第二保护层，包括：
根据所述N+源区在所述基极材料中的边界位置，确定所述初始第二保护层的光刻位置；
利用预构建的匀胶工艺，对所述初始第二保护层进行涂胶，得到第二保护光刻胶层；
利用预构建的保护层光刻流程，根据所述初始第二保护层的光刻位置，对所述第二保护光刻胶层进行光刻，得到目标保护光刻胶层；
利用所述目标保护光刻胶层，对所述初始第二保护层进行刻蚀，得到所述目标第二保护层。
可解释的，所述匀胶工艺可以为CO匀胶，所述保护层光刻流程及所述第二保护层的刻蚀过程，可包括：煮硫酸、CO匀胶、曝光、显影、坚膜、湿法腐蚀及干法刻蚀等流程，在此不再赘述。详细地，所述目标第二保护层可参阅图12所示。
S7、在所述目标第一保护层、目标第二保护层、N+源区及基极材料的上方制备金属层，得到目标Gate保护晶体管。
可选择的，所述金属层可由铝、硅及铜等金属按照一定的比例混合成合金，并将所述合金溅射在所述目标第一保护层、目标第二保护层、N+源区及基极材料的上方，所形成的合金层。
本发明实施例中，所述在所述目标第一保护层、目标第二保护层、N+源区及基极材料的上方制备金属层，得到目标Gate保护晶体管，包括：
根据所述目标第一保护层的高度，确定合金溅射厚度；
对所述目标第一保护层、目标第二保护层、N+源区及基极材料，进行清洗，得到待溅射区域；
根据所述合金溅射厚度，利用预构建的溅射工艺，将预制的合金材料溅射至所述待溅射区域，得到初始溅射合金层；
按照预设的晶体管功能区分布，对所述初始溅射合金层进行光刻，得到待连接功能区；
按照预定的连接工艺流程，连接所述待连接功能区，得到目标溅射合金层；
对所述目标溅射合金层进行硅渣清理操作，得到所述目标Gate保护晶体管。
详细地，所述目标Gate保护晶体管，可参阅图13所示。
可解释的，所述目标溅射合金层可起到释放应力，改善所述合金层与硅表面的接触，进而达到良好的欧姆接触的目的。
相比于背景技术所述：栅极与其它组件对齐的精准度（overlay）受到限制，接触孔面积不能实现最大化，栅极也得不到很好的保护，导致overlay偏差效应及源端与栅极短路的现象，本发明实施例通过在所述目标栅极多晶硅层的上方注入两层保护层，实现对所述晶体管中栅极的保护，首先需要将所述待氧化外延基底进行氧化，得到所述初始外延基底，再通过注入多晶硅，得到所述初始栅极多晶硅层，随后光刻所述初始栅极多晶硅层，得到所述目标栅极多晶硅层，得到所述目标栅极多晶硅层后，首先需要在所述目标栅极多晶硅层的上方注入所述第一绝缘保护材料并进行研磨，得到所述目标第一保护层，再对所述初始外延层的部分氧化层及外延层进行去除，在去除后的部分外延层处加入所述基极材料并添加所述N+源区，得到所述目标第一基极基底，再进行所述目标第二保护层的构建，当两层保护层都构建完毕后，进行最后的金属层制备，即可得到所述目标Gate保护晶体管。因此本发明提出的Trench VDMOS中Gate的保护方法、装置、电子设备及计算机可读存储介质，可以解决栅极与其它组件对齐的精准度（overlay）受到限制，接触孔面积不能实现最大化，栅极也得不到很好的保护，导致overlay偏差效应及源端与栅极短路的问题。
如图14所示，是本发明一实施例提供的Trench VDMOS中Gate的保护装置的功能模块图。
本发明所述Trench VDMOS中Gate的保护装置100可以安装于电子设备中。根据实现的功能，所述Trench VDMOS中Gate的保护装置100可以包括初始外延基底获取模块101、目标栅极多晶硅层制备模块102、目标第一保护层制备模块103、目标第一基极基底获取模块104、目标第二保护层获取模块105及金属层制备模块106。本发明所述模块也可以称之为单元，是指一种能够被电子设备处理器所执行，并且能够完成固定功能的一系列计算机程序段，其存储在电子设备的存储器中。
所述初始外延基底获取模块101，用于获取待氧化外延基底，氧化所述待氧化外延基底的外延区，得到初始外延基底；
可解释的，所述待氧化外延基底指在预构建的晶体管衬底上生长外延层后，在所述外延层上刻蚀预定个数的沟槽所形成的晶体管基底结构。所述初始外延基底指将所述待氧化外延基底的沟槽内表面及外延层外表面，进行氧化后，得到的晶体管基底结构。
本发明实施例中，所述获取待氧化外延基底，包括：
获取晶体管衬底，在所述晶体管衬底上生长外延层；
获取晶体管沟槽分布位置；
根据所述晶体管沟槽分布位置，在所述外延层上刻蚀出预定数目的沟槽，得到所述待氧化外延基底。
应明白的，所述晶体管衬底可以为N型的衬底(即N+Substrate)。所述外延层可以表示为N-epi。所述待氧化外延基底的外延层可包括所述待氧化外延基底的沟槽内表面及沟槽外的外延层表面。
可理解的，可以通过通入氧气（
）或水汽 ( 
)与外延层晶片（
）在高温下反应，进行场氧化，生成氧化层（
）。在进行所述场氧化之前，需要对所述待氧化外延基底进行清洗，去除杂质，影响氧化效果。在进行场氧化后，需要进行氧化层厚度测试，防出现IDSS及IGSS等漏电情况的发生。
所述目标栅极多晶硅层制备模块102，用于在所述初始外延基底的沟槽内，注入预制的多晶硅，得到初始栅极多晶硅层，对所述初始栅极多晶硅层进行光刻，得到目标栅极多晶硅层；
可解释的所述多晶硅可以表示为Poly，所述初始栅极多晶硅层指在所述初始外延基底的沟槽内注入所述多晶硅后，形成的多晶硅层，所述初始栅极多晶硅层在形成后，可高于所述外延层。
本发明实施例中，所述对所述初始栅极多晶硅层进行光刻，得到目标栅极多晶硅层，包括：
获取栅极光刻版，在所述初始栅极多晶硅层的表面均匀喷射预制的光刻胶，得到初始栅极光刻胶层；
利用所述栅极光刻版，根据预设的栅极光刻流程，对所述初始栅极光刻胶层进行光刻，得到目标栅极光刻胶层；
利用预构建的刻蚀工艺，根据所述目标栅极光刻胶层，对所述初始栅极多晶硅层进行刻蚀，得到所述目标栅极多晶硅层。
可解释的，所述栅极光刻版指预先构建的含有所述目标栅极光刻胶层应光刻的具体形状的模板。在将所述光刻胶喷涂到所述初始栅极多晶硅层的表面前，可先将所述初始栅极多晶硅层进行脱水烘焙或涂敷能增加所述光刻胶在所述初始栅极多晶硅层表面附着能力的化合物，例如：六甲基乙硅氮烷。
所述栅极光刻流程及刻蚀工艺包括对所述初始栅极光刻胶层进行的光刻工艺流程，包括：涂胶、曝光、显影、检验、坚膜、打胶、干法刻蚀、湿法腐蚀、去胶及检验等工序，在此不再赘述。
应明白的，所述目标栅极多晶硅层指所述初始栅极多晶硅层，经过所述栅极光刻流程及所述刻蚀工艺后，得到的在所述初始外延基底的沟槽内，淀积的具有一定厚度及形状的多晶硅层。
可理解的，在所述目标栅极多晶硅层的分压环位置可注入预定浓度的B+离子，以提高DMOS耐压。
所述目标第一保护层制备模块103，用于在所述目标栅极多晶硅层的上方，注入预制的第一绝缘保护材料，得到初始第一保护层，对所述初始第一保护层进行研磨，得到目标第一保护层；
可解释的，所述第一绝缘保护材料可以为SiN。所述目标第一保护层指在所述第一绝缘保护材料注入后，经过研磨，得到的与所述初始外延层的上表面平齐的保护层。
本发明实施例中，所述对所述初始第一保护层进行研磨，得到目标第一保护层，包括：
根据所述第一绝缘保护材料的物理及化学属性，配置研磨液；
根据所述初始外延基底的外延层水平高度，确定研磨高度；
利用所述研磨液，根据预构建的研磨流程及所述研磨高度，对所述初始第一保护层进行研磨，得到所述目标第一保护层。
可解释的，所述研磨液指由研磨材料及化学添加剂混合而成的混合物，其中，所述研磨材料主要是石英、二氧化硅及氧化铈等，所述化学添加剂可以根据所述第一绝缘保护材料进行选择，这些化学添加剂要和所述第一绝缘保护材料进行反应，弱化分子联结，使得研磨的过程更加容易。
本发明实施例中，可采用化学机械研磨（CMP）的方法对所述初始第一保护层进行研磨，其中，所述化学机械研磨（CMP）为现有技术，在此不再赘述。
所述目标第一基极基底获取模块104，用于根据所述第一绝缘保护层的位置，去除所述初始外延基底的部分氧化层，根据所述初始外延基底的沟槽深度，去除所述初始外延基底的部分外延层，得到初始第一保护基底；在所述初始第一保护基底上，加入预制的基极材料，得到初始第一基极基底，在所述初始第一基极基底的沟槽口两端，添加N+源区，得到目标第一基极基底；
可解释的，所述初始第一保护基底指在将所述初始外延基底的部分氧化层去除至所述目标第一保护层与所述目标栅极多晶硅层的表面接触点处，再将所述初始外延基底的外延层去除至所述初始外延基底中的沟槽底部区域，得到的基底。
本发明实施例中，所述根据所述第一绝缘保护层的位置，去除所述初始外延基底的部分氧化层，包括：
测量所述第一绝缘保护层与所述目标栅极多晶硅层的外表面结合位置，得到氧化层去除截止处；
将所述初始外延基底的氧化层，去除至所述氧化层去除截止处。
本发明实施例中，所述根据所述初始外延基底的沟槽深度，去除所述初始外延基底的部分外延层，得到初始第一保护基底，包括：
测量所述初始外延基底的沟槽底部，在所述初始外延基底的位置，得到沟槽底部深度；
将所述外延层去除至所述沟槽底部深度的位置处，得到所述初始第一保护基底。
可解释的，所述基极材料可表示为P-Base。
所述目标第二保护层获取模块105，用于在所述目标第一基极基底的上方，沉积预制的第二绝缘保护材料，得到初始第二保护层，对所述初始第二保护层进行光刻，得到目标第二保护层；
可选择的，所述第二绝缘保护材料可以为PSG、NSG及BSG等绝缘材料。
本发明实施例中，所述在所述目标第一基极基底的上方，沉积预制的第二绝缘保护材料，得到初始第二保护层，包括：
根据所述目标第一保护层的高度，确定沉积高度；
按照所述N+源区的材料及第一绝缘保护材料的物质属性确定第二绝缘保护材料；
利用预构建的沉积工艺流程，根据所述沉积高度，将所述第二绝缘保护材料沉积在所述目标第一基极基底的上方，得到所述初始第二保护层。
可选择的，可以采用PSG沉积的方法，将所述第二绝缘保护材料（PSG）沉积在所述目标第一基极基底的上方，可以采用氩气作为携带气体通过
、
、
及
之间的反应完成PSG沉积。所述PSG沉积为现有沉积工艺，在此不再赘述。
本发明实施例中，所述对所述初始第二保护层进行光刻，得到目标第二保护层，包括：
根据所述N+源区在所述基极材料中的边界位置，确定所述初始第二保护层的光刻位置；
利用预构建的匀胶工艺，对所述初始第二保护层进行涂胶，得到第二保护光刻胶层；
利用预构建的保护层光刻流程，根据所述初始第二保护层的光刻位置，对所述第二保护光刻胶层进行光刻，得到目标保护光刻胶层；
利用所述目标保护光刻胶层，对所述初始第二保护层进行刻蚀，得到所述目标第二保护层。
可解释的，所述匀胶工艺可以为CO匀胶，所述保护层光刻流程及所述第二保护层的刻蚀过程，可包括：煮硫酸、CO匀胶、曝光、显影、坚膜、湿法腐蚀及干法刻蚀等流程，在此不再赘述。
所述金属层制备模块106，用于在所述目标第一保护层、目标第二保护层、N+源区及基极材料的上方制备金属层，得到目标Gate保护晶体管。
可选择的，所述金属层可由铝、硅及铜等金属按照一定的比例混合成合金，并将所述合金溅射在所述目标第一保护层、目标第二保护层、N+源区及基极材料的上方，所形成的合金层。
本发明实施例中，所述在所述目标第一保护层、目标第二保护层、N+源区及基极材料的上方制备金属层，得到目标Gate保护晶体管，包括：
根据所述目标第一保护层的高度，确定合金溅射厚度；
对所述目标第一保护层、目标第二保护层、N+源区及基极材料，进行清洗，得到待溅射区域；
根据所述合金溅射厚度，利用预构建的溅射工艺，将预制的合金材料溅射至所述待溅射区域，得到初始溅射合金层；
按照预设的晶体管功能区分布，对所述初始溅射合金层进行光刻，得到待连接功能区；
按照预定的连接工艺流程，连接所述待连接功能区，得到目标溅射合金层；
对所述目标溅射合金层进行硅渣清理操作，得到所述目标Gate保护晶体管。
可解释的，所述目标溅射合金层可起到释放应力，改善所述合金层与硅表面的接触，进而达到良好的欧姆接触的目的。
详细地，本发明实施例中所述Trench VDMOS中Gate的保护装置100中能够产生如下技术效果：
相比于背景技术所述：栅极与其它组件对齐的精准度（overlay）受到限制，接触孔面积不能实现最大化，栅极也得不到很好的保护，导致overlay偏差效应及源端与栅极短路的现象，本发明实施例通过在所述目标栅极多晶硅层的上方注入两层保护层，实现对所述晶体管中栅极的保护，首先需要将所述待氧化外延基底进行氧化，得到所述初始外延基底，再通过注入多晶硅，得到所述初始栅极多晶硅层，随后光刻所述初始栅极多晶硅层，得到所述目标栅极多晶硅层，得到所述目标栅极多晶硅层后，首先需要在所述目标栅极多晶硅层的上方注入所述第一绝缘保护材料并进行研磨，得到所述目标第一保护层，再对所述初始外延层的部分氧化层及外延层进行去除，在去除后的部分外延层处加入所述基极材料并添加所述N+源区，得到所述目标第一基极基底，再进行所述目标第二保护层的构建，当两层保护层都构建完毕后，进行最后的金属层制备，即可得到所述目标Gate保护晶体管。因此本发明提出的Trench VDMOS中Gate的保护方法、装置、电子设备及计算机可读存储介质，可以解决栅极与其它组件对齐的精准度（overlay）受到限制，接触孔面积不能实现最大化，栅极也得不到很好的保护，导致overlay偏差效应及源端与栅极短路的问题。
如图15所示，是本发明一实施例提供的实现Trench VDMOS中Gate的保护方法的电子设备的结构示意图。
所述电子设备1可以包括处理器10、存储器11和总线，还可以包括存储在所述存储器11中并可在所述处理器10上运行的计算机程序，如Trench VDMOS中Gate的保护程序。
其中，所述存储器11至少包括一种类型的可读存储介质，所述可读存储介质包括闪存、移动硬盘、多媒体卡、卡型存储器（例如：SD或DX存储器等）、磁性存储器、磁盘、光盘等。所述存储器11在一些实施例中可以是电子设备1的内部存储单元，例如该电子设备1的移动硬盘。所述存储器11在另一些实施例中也可以是电子设备1的外部存储设备，例如电子设备1上配备的插接式移动硬盘、智能存储卡（Smart Media Card， SMC）、安全数字（SecureDigital， SD）卡、闪存卡（Flash Card）等。进一步地，所述存储器11还可以既包括电子设备1的内部存储单元也包括外部存储设备。所述存储器11不仅可以用于存储安装于电子设备1的应用软件及各类数据，例如Trench VDMOS中Gate的保护程序的代码等，还可以用于暂时地存储已经输出或者将要输出的数据。
所述处理器10在一些实施例中可以由集成电路组成，例如可以由单个封装的集成电路所组成，也可以是由多个相同功能或不同功能封装的集成电路所组成，包括一个或者多个中央处理器（Central Processing unit，CPU）、微处理器、数字处理芯片、图形处理器及各种控制芯片的组合等。所述处理器10是所述电子设备的控制核心（Control Unit），利用各种接口和线路连接整个电子设备的各个部件，通过运行或执行存储在所述存储器11内的程序或者模块（例如Trench VDMOS中Gate的保护程序等），以及调用存储在所述存储器11内的数据，以执行电子设备1的各种功能和处理数据。
所述总线可以是外设部件互连标准（peripheral component interconnect，简称PCI）总线或扩展工业标准结构（extended industry standard architecture，简称EISA）总线等。该总线可以分为地址总线、数据总线、控制总线等。所述总线被设置为实现所述存储器11以及至少一个处理器10等之间的连接通信。
图15仅示出了具有部件的电子设备，本领域技术人员可以理解的是，图15示出的结构并不构成对所述电子设备1的限定，可以包括比图示更少或者更多的部件，或者组合某些部件，或者不同的部件布置。
例如，尽管未示出，所述电子设备1还可以包括给各个部件供电的电源（比如电池），优选地，电源可以通过电源管理装置与所述至少一个处理器10逻辑相连，从而通过电源管理装置实现充电管理、放电管理、以及功耗管理等功能。电源还可以包括一个或一个以上的直流或交流电源、再充电装置、电源故障检测电路、电源转换器或者逆变器、电源状态指示器等任意组件。所述电子设备1还可以包括多种传感器、蓝牙模块、Wi-Fi模块等，在此不再赘述。
进一步地，所述电子设备1还可以包括网络接口，可选地，所述网络接口可以包括有线接口和/或无线接口（如WI-FI接口、蓝牙接口等），通常用于在该电子设备1与其他电子设备之间建立通信连接。
可选地，该电子设备1还可以包括用户接口，用户接口可以是显示器（Display）、输入单元（比如键盘（Keyboard）），可选地，用户接口还可以是标准的有线接口、无线接口。可选地，在一些实施例中，显示器可以是LED显示器、液晶显示器、触控式液晶显示器以及OLED（Organic Light-Emitting Diode，有机发光二极管）触摸器等。其中，显示器也可以适当的称为显示屏或显示单元，用于显示在电子设备1中处理的信息以及用于显示可视化的用户界面。
应该了解，所述实施例仅为说明之用，在专利申请范围上并不受此结构的限制。
所述电子设备1中的所述存储器11存储的Trench VDMOS中Gate的保护程序是多个指令的组合，在所述处理器10中运行时，可以实现：
获取待氧化外延基底，氧化所述待氧化外延基底的外延区，得到初始外延基底；
在所述初始外延基底的沟槽内，注入预制的多晶硅，得到初始栅极多晶硅层，对所述初始栅极多晶硅层进行光刻，得到目标栅极多晶硅层；
在所述目标栅极多晶硅层的上方，注入预制的第一绝缘保护材料，得到初始第一保护层，对所述初始第一保护层进行研磨，得到目标第一保护层；
根据所述第一绝缘保护层的位置，去除所述初始外延基底的部分氧化层，根据所述初始外延基底的沟槽深度，去除所述初始外延基底的部分外延层，得到初始第一保护基底；
在所述初始第一保护基底上，加入预制的基极材料，得到初始第一基极基底，在所述初始第一基极基底的沟槽口两端，添加N+源区，得到目标第一基极基底；
在所述目标第一基极基底的上方，沉积预制的第二绝缘保护材料，得到初始第二保护层，对所述初始第二保护层进行光刻，得到目标第二保护层；
在所述目标第一保护层、目标第二保护层、N+源区及基极材料的上方制备金属层，得到目标Gate保护晶体管。
具体地，所述处理器10对上述指令的具体实现方法可参考图1至图3对应实施例中相关步骤的描述，在此不赘述。
进一步地，所述电子设备1集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。所述计算机可读存储介质可以是易失性的，也可以是非易失性的。例如，所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器（ROM，Read-Only Memory）。
本发明还提供一种计算机可读存储介质，所述可读存储介质存储有计算机程序，所述计算机程序在被电子设备的处理器所执行时，可以实现：
获取待氧化外延基底，氧化所述待氧化外延基底的外延区，得到初始外延基底；
在所述初始外延基底的沟槽内，注入预制的多晶硅，得到初始栅极多晶硅层，对所述初始栅极多晶硅层进行光刻，得到目标栅极多晶硅层；
在所述目标栅极多晶硅层的上方，注入预制的第一绝缘保护材料，得到初始第一保护层，对所述初始第一保护层进行研磨，得到目标第一保护层；
根据所述第一绝缘保护层的位置，去除所述初始外延基底的部分氧化层，根据所述初始外延基底的沟槽深度，去除所述初始外延基底的部分外延层，得到初始第一保护基底；
在所述初始第一保护基底上，加入预制的基极材料，得到初始第一基极基底，在所述初始第一基极基底的沟槽口两端，添加N+源区，得到目标第一基极基底；
在所述目标第一基极基底的上方，沉积预制的第二绝缘保护材料，得到初始第二保护层，对所述初始第二保护层进行光刻，得到目标第二保护层；
在所述目标第一保护层、目标第二保护层、N+源区及基极材料的上方制备金属层，得到目标Gate保护晶体管。
在本发明所提供的几个实施例中，应该理解到，所揭露的设备，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能模块的形式实现。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。
因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本发明内。不应将权利要求中的任何附关联图标记视为限制所涉及的权利要求。
本发明所指区块链是分布式数据存储、点对点传输、共识机制、加密算法等计算机技术的新型应用模式。区块链(Blockchain)，本质上是一个去中心化的数据库，是一串使用密码学方法相关联产生的数据块，每一个数据块中包含了一批次网络交易的信息，用于验证其信息的有效性(防伪)和生成下一个区块。区块链可以包括区块链底层平台、平台产品服务层以及应用服务层等。
此外，显然“包括”一词不排除其他单元或步骤，单数不排除复数。系统权利要求中陈述的多个单元或装置也可以由一个单元或装置通过软件或者硬件来实现。第二等词语用来表示名称，而并不表示任何特定的顺序。
最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。
Claims (10)
1.一种Trench VDMOS中Gate的保护方法，其特征在于，所述方法包括：
获取待氧化外延基底，氧化所述待氧化外延基底的外延区，得到初始外延基底；
在所述初始外延基底的沟槽内，注入预制的多晶硅，得到初始栅极多晶硅层，对所述初始栅极多晶硅层进行光刻，得到目标栅极多晶硅层；
在所述目标栅极多晶硅层的上方，注入预制的第一绝缘保护材料，得到初始第一保护层，对所述初始第一保护层进行研磨，得到目标第一保护层；
根据所述第一绝缘保护层的位置，去除所述初始外延基底的部分氧化层，根据所述初始外延基底的沟槽深度，去除所述初始外延基底的部分外延层，得到初始第一保护基底；
在所述初始第一保护基底上，加入预制的基极材料，得到初始第一基极基底，在所述初始第一基极基底的沟槽口两端，添加N+源区，得到目标第一基极基底；
在所述目标第一基极基底的上方，沉积预制的第二绝缘保护材料，得到初始第二保护层，对所述初始第二保护层进行光刻，得到目标第二保护层；
在所述目标第一保护层、目标第二保护层、N+源区及基极材料的上方制备金属层，得到目标Gate保护晶体管。
2.如权利要求1所述的Trench VDMOS中Gate的保护方法，其特征在于，所述获取待氧化外延基底，包括：
获取晶体管衬底，在所述晶体管衬底上生长外延层；
获取晶体管沟槽分布位置；
根据所述晶体管沟槽分布位置，在所述外延层上刻蚀出预定数目的沟槽，得到所述待氧化外延基底。
3.如权利要求1所述的Trench VDMOS中Gate的保护方法，其特征在于，所述对所述初始栅极多晶硅层进行光刻，得到目标栅极多晶硅层，包括：
获取栅极光刻版，在所述初始栅极多晶硅层的表面均匀喷射预制的光刻胶，得到初始栅极光刻胶层；
利用所述栅极光刻版，根据预设的栅极光刻流程，对所述初始栅极光刻胶层进行光刻，得到目标栅极光刻胶层；
利用预构建的刻蚀工艺，根据所述目标栅极光刻胶层，对所述初始栅极多晶硅层进行刻蚀，得到所述目标栅极多晶硅层。
4.如权利要求1所述的Trench VDMOS中Gate的保护方法，其特征在于，所述对所述初始第一保护层进行研磨，得到目标第一保护层，包括：
根据所述第一绝缘保护材料的物理及化学属性，配置研磨液；
根据所述初始外延基底的外延层水平高度，确定研磨高度；
利用所述研磨液，根据预构建的研磨流程及所述研磨高度，对所述初始第一保护层进行研磨，得到所述目标第一保护层。
5.如权利要求1所述的Trench VDMOS中Gate的保护方法，其特征在于，所述在所述目标第一基极基底的上方，沉积预制的第二绝缘保护材料，得到初始第二保护层，包括：
根据所述目标第一保护层的高度，确定沉积高度；
按照所述N+源区的材料及第一绝缘保护材料的物质属性确定第二绝缘保护材料；
利用预构建的沉积工艺流程，根据所述沉积高度，将所述第二绝缘保护材料沉积在所述目标第一基极基底的上方，得到所述初始第二保护层。
6.如权利要求5所述的Trench VDMOS中Gate的保护方法，其特征在于，所述对所述初始第二保护层进行光刻，得到目标第二保护层，包括：
根据所述N+源区在所述基极材料中的边界位置，确定所述初始第二保护层的光刻位置；
利用预构建的匀胶工艺，对所述初始第二保护层进行涂胶，得到第二保护光刻胶层；
利用预构建的保护层光刻流程，根据所述初始第二保护层的光刻位置，对所述第二保护光刻胶层进行光刻，得到目标保护光刻胶层；
利用所述目标保护光刻胶层，对所述初始第二保护层进行刻蚀，得到所述目标第二保护层。
7.如权利要求6所述的Trench VDMOS中Gate的保护方法，其特征在于，所述在所述目标第一保护层、目标第二保护层、N+源区及基极材料的上方制备金属层，得到目标Gate保护晶体管，包括：
根据所述目标第一保护层的高度，确定合金溅射厚度；
对所述目标第一保护层、目标第二保护层、N+源区及基极材料，进行清洗，得到待溅射区域；
根据所述合金溅射厚度，利用预构建的溅射工艺，将预制的合金材料溅射至所述待溅射区域，得到初始溅射合金层；
按照预设的晶体管功能区分布，对所述初始溅射合金层进行光刻，得到待连接功能区；
按照预定的连接工艺流程，连接所述待连接功能区，得到目标溅射合金层；
对所述目标溅射合金层进行硅渣清理操作，得到所述目标Gate保护晶体管。
8.一种Trench VDMOS中Gate的保护装置，其特征在于，所述装置包括：
初始外延基底获取模块，用于获取待氧化外延基底，氧化所述待氧化外延基底的外延区，得到初始外延基底；
目标栅极多晶硅层制备模块，用于在所述初始外延基底的沟槽内，注入预制的多晶硅，得到初始栅极多晶硅层，对所述初始栅极多晶硅层进行光刻，得到目标栅极多晶硅层；
目标第一保护层制备模块，用于在所述目标栅极多晶硅层的上方，注入预制的第一绝缘保护材料，得到初始第一保护层，对所述初始第一保护层进行研磨，得到目标第一保护层；
目标第一基极基底获取模块，用于根据所述第一绝缘保护层的位置，去除所述初始外延基底的部分氧化层，根据所述初始外延基底的沟槽深度，去除所述初始外延基底的部分外延层，得到初始第一保护基底；在所述初始第一保护基底上，加入预制的基极材料，得到初始第一基极基底，在所述初始第一基极基底的沟槽口两端，添加N+源区，得到目标第一基极基底；
目标第二保护层获取模块，用于在所述目标第一基极基底的上方，沉积预制的第二绝缘保护材料，得到初始第二保护层，对所述初始第二保护层进行光刻，得到目标第二保护层；
金属层制备模块，用于在所述目标第一保护层、目标第二保护层、N+源区及基极材料的上方制备金属层，得到目标Gate保护晶体管。
9.一种电子设备，其特征在于，所述电子设备包括：
至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如权利要求1至7中任意一项所述的Trench VDMOS中Gate的保护方法。
10.一种计算机可读存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7中任意一项所述的Trench VDMOS中Gate的保护方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210063004.9A CN114093768A (zh) | 2022-01-20 | 2022-01-20 | Trench VDMOS中Gate的保护方法、装置、电子设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210063004.9A CN114093768A (zh) | 2022-01-20 | 2022-01-20 | Trench VDMOS中Gate的保护方法、装置、电子设备及介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114093768A true CN114093768A (zh) | 2022-02-25 |
Family
ID=80308870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210063004.9A Pending CN114093768A (zh) | 2022-01-20 | 2022-01-20 | Trench VDMOS中Gate的保护方法、装置、电子设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114093768A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5378655A (en) * | 1993-04-01 | 1995-01-03 | U.S. Philips Corporation | Method of manufacturing a semiconductor device comprising an insulated gate field effect device |
| CN101521229A (zh) * | 2008-03-02 | 2009-09-02 | 万国半导体股份有限公司 | 自对准沟槽累加模式场效应晶体管结构及其制造方法 |
| CN101645457A (zh) * | 2008-08-08 | 2010-02-10 | 万国半导体股份有限公司 | 超自对准沟槽型双扩散金属氧化物半导体晶体管结构及其制造方法 |
| CN103367145A (zh) * | 2012-03-27 | 2013-10-23 | 北大方正集团有限公司 | 一种沟槽型vdmos器件及其制造方法 |
| CN113013234A (zh) * | 2021-03-08 | 2021-06-22 | 电子科技大学 | 一种源区自对准垂直沟道mos集成电路单元及其实现方法 |
-
2022
- 2022-01-20 CN CN202210063004.9A patent/CN114093768A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5378655A (en) * | 1993-04-01 | 1995-01-03 | U.S. Philips Corporation | Method of manufacturing a semiconductor device comprising an insulated gate field effect device |
| CN101521229A (zh) * | 2008-03-02 | 2009-09-02 | 万国半导体股份有限公司 | 自对准沟槽累加模式场效应晶体管结构及其制造方法 |
| CN101645457A (zh) * | 2008-08-08 | 2010-02-10 | 万国半导体股份有限公司 | 超自对准沟槽型双扩散金属氧化物半导体晶体管结构及其制造方法 |
| CN103367145A (zh) * | 2012-03-27 | 2013-10-23 | 北大方正集团有限公司 | 一种沟槽型vdmos器件及其制造方法 |
| CN113013234A (zh) * | 2021-03-08 | 2021-06-22 | 电子科技大学 | 一种源区自对准垂直沟道mos集成电路单元及其实现方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10283437B2 (en) | Metal density distribution for double pattern lithography | |
| US4478679A (en) | Self-aligning process for placing a barrier metal over the source and drain regions of MOS semiconductors | |
| US12057364B2 (en) | Package formation methods including coupling a molded routing layer to an integrated routing layer | |
| CN103715096A (zh) | 薄膜晶体管及其制作方法、阵列基板及其制作方法 | |
| CN103378166B (zh) | 半导体器件和可编程的非易失性存储设备 | |
| US10468492B2 (en) | Thin film transistor, array substrate and display apparatus having the same, and fabricating method thereof | |
| CN105676594A (zh) | 防止光刻胶层脱落的方法 | |
| US20140346662A1 (en) | Forming modified cell architecture for finfet technology and resulting device | |
| CN105047723A (zh) | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 | |
| CN110137260A (zh) | Ldmos晶体管的场氧化层隔离结构及其制备方法 | |
| WO2018125247A1 (en) | Hardened plug for improved shorting margin | |
| CN114093768A (zh) | Trench VDMOS中Gate的保护方法、装置、电子设备及介质 | |
| CN103117224A (zh) | 一种薄膜晶体管和阵列基板的制作方法 | |
| CN106384714A (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| JP2005222214A (ja) | 面積率／占有率検証方法及びパターン生成方法 | |
| CN103107140A (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| CN114114857B (zh) | 平面VDMOS中overlay偏差效应的解决方法、装置及介质 | |
| CN102522411B (zh) | 薄膜晶体管、使用该薄膜晶体管的阵列基板及其制作方法 | |
| JPH0346316A (ja) | レジストパターン形成方法 | |
| CN105931985A (zh) | 阵列基板及其制作方法、显示装置 | |
| JPH11307527A (ja) | 半導体装置およびその製造方法 | |
| CN116093202A (zh) | 电池硼扩散控制方法、控制设备、硼扩散系统及介质 | |
| JPS58501485A (ja) | 半導体基板の領域間に電気接触部を形成する方法 | |
| US20010045572A1 (en) | Semiconductor interated circuit and method of manufacturing the same | |
| US8775980B2 (en) | Trench silicide mask generation using designated trench transfer and trench block regions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220225 |